JP2002016014A

JP2002016014A - 半導体装置の製造方法および製造装置

Info

Publication number: JP2002016014A
Application number: JP2000195402A
Authority: JP
Inventors: Yukihiro Noguchi; 幸宏野口
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-06-29
Filing date: 2000-06-29
Publication date: 2002-01-18

Abstract

(57)【要約】【課題】結晶化の時間を短縮することができるととも
に、結晶化工程に必要なエネルギーを低減することが可
能な半導体装置の製造方法を提供する。【解決手段】透明基板１０１上に非晶質シリコン膜１０
２ａを形成する工程と、ステージ１１３上にＷシリサイ
ド膜からなる抵抗皮膜１１２を形成する工程と、抵抗皮
膜１１２が形成されたステージ１１３上に、非晶質シリ
コン膜１０２ａが形成された透明基板１０１を設置する
工程と、ステージ１１３上の抵抗皮膜１１２にマイクロ
波を照射することにより抵抗皮膜１１２を発熱させ、こ
の熱を利用して非晶質シリコン膜１０２ａを多結晶シリ
コン膜１０２に変える工程とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法および製造装置に関し、特に、薄膜トランジスタ
（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）などの
半導体装置の製造方法および製造装置に関する。

【０００２】

【従来の技術】近年、薄膜トランジスタをスイッチング
素子として用いたアクティブマトリクス型液晶表示装置
（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌ
ａｙ）が開発されている。このＬＣＤは、フラットパネ
ルディスプレイの主流となり、ノートパソコンやモニ
タ、液晶テレビ等様々な分野に応用されている。

【０００３】そして、多結晶シリコン膜を能動層に用い
た薄膜トランジスタ（以下、多結晶シリコンＴＦＴとい
う）は、非晶質シリコン膜を用いた薄膜トランジスタに
比べ、移動度が大きく駆動能力が高いという利点があ
る。そのため、多結晶シリコンＴＦＴを用いれば、高性
能なＬＣＤを実現することができる。また、多結晶シリ
コンＴＦＴは、駆動能力が高いので、周辺駆動回路（ド
ライバー部）にも採用することが可能である。したがっ
て、多結晶シリコンＴＦＴを用いれば、高性能なＬＣＤ
を実現できる上に、画素部（表示部）だけでなく周辺駆
動回路（ドライバー部）までを同一基板上に一体に形成
することができる。

【０００４】このような多結晶シリコンＴＦＴにおい
て、能動層としての多結晶シリコン膜の形成方法として
は、基板上に直接多結晶シリコン膜を堆積させる方法な
どが従来知られている。この方法は、例えば、ＣＶＤ法
を用いて、高温下で堆積させるという比較的簡単な方法
である。しかしながら、このような方法で得られた多結
晶シリコン膜の結晶粒径は小さく、このため、十分な移
動度を得ることができないという問題点があった。

【０００５】そこで、従来では、非晶質シリコン膜を堆
積した後に、固相成長法を用いて多結晶化する方法が一
般に用いられている。この固相成長法は、非晶質シリコ
ン膜に熱処理を行うことによって、固体のままで多結晶
化させて多結晶シリコン膜を得る方法である。

【０００６】従来の固相成長法では、電気炉やホットプ
レートなどで基板を高温で数十時間（例えば６００℃で
４０時間）保持することによって、非晶質シリコンを結
晶化する。これにより、多結晶シリコン薄膜を形成す
る。

【０００７】

【発明が解決しようとする課題】上記したように、従来
の固相成長法を用いて多結晶シリコン薄膜を形成する方
法では、電気炉などの装置内を高温状態で数十時間保持
することによって基板全体をアニールする必要がある。
このため、従来の固相成長法では、結晶化に必要な時間
を短縮するとともに、結晶化に必要なエネルギーを低減
するのは困難であった。その結果、半導体装置の生産性
を向上させることが困難であるとともに、製造コストを
低減することも困難であるという問題点があった。

【０００８】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の一つの目的は、
結晶化に必要な時間を短縮することができるとともに結
晶化工程に必要なエネルギーを低減することが可能な半
導体装置の製造方法を提供することである。

【０００９】この発明のもう一つの目的は、良質な多結
晶シリコン膜を含む半導体装置を歩留まりよく形成する
ことが可能な半導体装置の製造方法を提供することであ
る。

【００１０】この発明のさらにもう一つの目的は、上記
のような半導体装置の製造方法を容易に行うことが可能
な半導体装置の製造装置を提供することである。

【００１１】

【課題を解決するための手段】請求項１における半導体
装置の製造方法は、基板上に第１非晶質半導体膜を形成
する工程と、ステージ上に導電膜を形成する工程と、導
電膜が形成されたステージ上に、第１非晶質半導体膜が
形成された基板を設置する工程と、ステージ上の導電膜
に電磁波を照射することにより導電膜を発熱させ、この
熱を利用して第１非晶質半導体膜を第１多結晶半導体膜
に変える工程とを備えている。

【００１２】請求項１では、上記のように、電磁波をス
テージ上の導電膜に照射することによって、短時間でス
テージ上の導電膜が昇温されるので、多結晶化を短時間
で行うことができる。それにより、生産性を向上させる
ことができる。また、従来の固相成長法に比べて、結晶
化工程に必要なエネルギーを低減することができる。そ
の結果、半導体装置の製造コストを低減することができ
る。また、電磁波が照射された導電膜からの熱を利用し
て多結晶化を行うことによって、多結晶化がバラツクこ
となく均一に行われる。これにより、良質な第１多結晶
半導体膜を歩留まりよく形成することができる。

【００１３】請求項２における半導体装置の製造方法で
は、請求項１の構成において、導電膜は、ステージ上に
部分的に形成される。請求項２では、このように導電膜
を部分的に配置することによって、電磁波によって加熱
する領域を任意に設定することができる。これにより、
任意の部分のみを結晶化することが可能となる。

【００１４】請求項３における半導体装置の製造方法で
は、請求項１または２の構成において、電磁波は、マイ
クロ波を含む。

【００１５】請求項４における半導体装置の製造方法で
は、請求項１〜３のいずれかの構成において、導電膜に
電磁波を照射する工程に先立って、第１非晶質半導体膜
上に絶縁膜を形成する工程をさらに備える。請求項４で
は、このように構成することにより、導電膜に電磁波を
照射した際に、第１非晶質半導体膜上の絶縁膜も高温で
加熱される。これにより、絶縁膜の緻密化が促進されて
膜質を向上することができるとともに、第１非晶質半導
体膜と絶縁膜との界面の整合性を向上させることができ
る。

【００１６】請求項５における半導体装置の製造方法で
は、請求項１〜４のいずれかの構成において、導電膜に
電磁波を照射する工程に先立って、第１非晶質半導体膜
に不純物を導入することによりソース・ドレイン領域を
形成する工程をさらに備える。請求項５では、このよう
に構成することによって、第１非晶質半導体膜から第１
多結晶半導体膜への結晶化と、ソース・ドレイン領域の
不純物活性化とを同時に行うことができる。これによ
り、製造プロセスを簡略化することができる。

【００１７】請求項６における半導体装置の製造装置
は、第１非晶質半導体膜を有する基板が設置され、絶縁
物と、絶縁物の表面に形成された導電膜とを含むステー
ジと、ステージの導電膜に電磁波を発振する手段とを備
えている。請求項６では、このように構成することによ
って、電磁波によってステージ上の導電膜を短時間に昇
温することができ、その導電膜を熱源として、導電膜上
に設置された基板を効率よく加熱することができる。

【００１８】請求項７における半導体装置の製造装置で
は、請求項６の構成において、ステージの絶縁物の厚み
は、電磁波の波長の１／４程度である。請求項７では、
このように構成することにより、ステージ上の導電膜に
電磁波を効率良く吸収させることができる。それによ
り、導電膜を短時間で高温にすることができ、その結
果、結晶化工程の時間短縮を図ることができる。

【００１９】請求項８における半導体装置の製造装置で
は、請求項６または７の構成において、絶縁物の導電膜
が形成された側とは反対側の表面には、金属膜が形成さ
れている。請求項８では、このように構成することによ
り、電磁波吸収体としてのステージが構成する分布定数
回路を金属膜により短絡することができ、その結果、電
磁波の吸収効率を向上させることができる。

【００２０】請求項９における半導体装置の製造装置で
は、請求項６〜８のいずれかの構成において、導電膜
は、ステージ上に部分的に形成されている。請求項９で
は、このように導電膜を部分的に配置することによっ
て、電磁波によって加熱する領域を任意に設定すること
ができる。これにより、任意の部分のみを結晶化するこ
とが可能な半導体装置の製造装置を得ることができる。

【００２１】

【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。

【００２２】（第１実施形態）図１〜図１０は、本発明
の第１実施形態による半導体装置の製造プロセスを説明
するための断面図である。以下、図１〜図１０を参照し
て、第１実施形態の半導体装置の製造プロセスについて
説明する。

【００２３】工程１（図１参照）：石英ガラスなどの透
明基板１０１上に、減圧ＣＶＤ法を用いて非晶質シリコ
ン膜１０２を約５５ｎｍの膜厚で形成する。なお、この
非晶質シリコン膜１０２が、本発明における「第１非晶
質半導体膜」に相当する。

【００２４】工程２（図２参照）：フォトリソグラフィ
技術と、ＲＩＥ法によるドライエッチング技術とを用い
て、非晶質シリコン膜１０２を所定形状の非晶質シリコ
ン膜１０２ａに加工する。その後、非晶質シリコン膜１
０２ａ上に、減圧ＣＶＤ法を用いて、シリコン酸化膜か
らなるゲート絶縁膜１０３を約１００ｎｍの膜厚で形成
する。なお、このゲート絶縁膜１０３が本発明における
「絶縁膜」に相当する。

【００２５】工程３（図３参照）：ゲート絶縁膜１０３
上に、プラズマＣＶＤ法を用いて、非晶質シリコン膜１
０４ａを約１００ｎｍの膜厚で形成する。この非晶質シ
リコン膜１０４ａは、その形成時に不純物（Ｎ型ならヒ
素やリン、Ｐ型ならボロン）がドープされている。な
お、この非晶質シリコン膜１０４ａは、ノンドープ状態
で堆積した後不純物を導入することによって形成しても
よい。この後、スパッタ法を用いて、非晶質シリコン膜
１０４ａ上に、タングステンシリサイド（Ｗシリサイ
ド：ＷＳｉ₂）膜１０５を約１００ｎｍの膜厚で形成す
る。

【００２６】工程４（図４参照）：常圧ＣＶＤ法によ
り、Ｗシリサイド膜１０５上に、シリコン酸化膜１０６
を形成する。そして、フォトリソグラフィ技術と、ＲＩ
Ｅ法によるドライエッチング技術とを用いて、非晶質シ
リコン膜１０４ａ、Ｗシリサイド膜１０５およびシリコ
ン酸化膜１０６を所定形状にパターンニングする。な
お、このパターンニングされた非晶質シリコン膜１０４
ａおよびＷシリサイド膜１０５は、ポリサイド構造のゲ
ート電極１０７を構成する。

【００２７】工程５（図５参照）：ゲート電極１０７お
よびシリコン酸化膜１０６をマスクとして、非晶質シリ
コン膜１０２ａに不純物を注入することによって、低濃
度不純物領域１１０を自己整合的に形成する。

【００２８】工程６（図６参照）：ゲート絶縁膜１０３
およびシリコン酸化膜１０６の上に、常圧ＣＶＤ法によ
って、シリコン酸化膜を堆積する。この堆積したシリコ
ン酸化膜を異方性全面エッチバックすることによって、
ゲート電極１０７およびシリコン酸化膜１０６の側面に
サイドウォール１０８を形成する。さらに、サイドウォ
ール１０８およびシリコン酸化膜１０６をレジスト１０
９で覆う。このレジスト１０９をマスクとして、非晶質
シリコン膜１０２ａに、工程５で注入した不純物よりも
高い濃度の不純物を注入することによって、高濃度不純
物領域１１１を自己整合的に形成する。これにより、低
濃度不純物領域１１０および高濃度不純物領域１１１か
らなるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉ
ｎ）構造を有するソース・ドレイン領域が形成される。

【００２９】工程７（図７参照）：レジスト１０９を除
去した後、抵抗皮膜１１２を一方の面に、Ａｌ膜１１４
をもう一方の面に形成したステージ１１３上に、図６に
示した構造を有する透明基板１０１を設置する。そし
て、窒素雰囲気中で、ステージ１１３上の抵抗皮膜１１
２にマイクロ波を照射することによって、抵抗皮膜１１
２を加熱する。そしてその熱を利用して透明基板１０１
上の非晶質シリコン膜１０２ａおよび非晶質シリコン膜
１０４ａを結晶化することによって、それぞれ、多結晶
シリコン膜１０２および多結晶シリコン膜１０４を形成
する。また、同時に、ソース・ドレイン領域を構成する
低濃度不純物領域１１０および高濃度不純物領域１１１
の不純物を活性化する。なお、多結晶シリコン膜１０２
が、本発明の「第１多結晶半導体膜」に相当する。

【００３０】ここで、工程７で用いた結晶化方法および
それに用いるマイクロ波アニール装置について図８を参
照して説明する。図８に示すマイクロ波アニール装置
は、チャンバ１２３と、チャンバ１２３内に設置され、
ＸＹ方向に移動可能なステージ設置台１２０と、ステー
ジ設置台１２０の移動を制御するためのステージコント
ローラ１２２と、ステージ設置台１２０を予熱するため
のヒータを制御するためのヒータコントローラ１２１
と、マイクロ波発振装置１２５と、導波管１２４とを備
えている。

【００３１】チャンバ１２３は、ガス供給口１２３ａと
排気口１２３ｂとを含んでいる。また、マイクロ波発振
装置１２５は、マイクロ波発振源１２５ａと、マイクロ
波発振源１２５ａを制御するためのコントローラ１２５
ｂとを含んでいる。なお、マイクロ波発振装置１２５
が、本発明の「電磁波を発振する手段」に相当する。

【００３２】上記のようなマイクロ波アニール装置を用
いる場合、ステージ設置台１２０上には、約３０ｍｍの
厚みを有する石英板からなるステージ１１３が設置され
る。このステージ１１３の厚みは、マイクロ波の波長の
１／４程度に設定されている。また、ステージ１１３の
上面には、面抵抗約３７７Ωに調整されたＷシリサイド
膜からなる抵抗皮膜１１２が形成されている。ステージ
１１３の下面には、Ａｌ膜１１４が形成されている。こ
のＡｌ膜１１４は、抵抗皮膜１１２およびステージ１１
３からなる電磁波吸収体によって構成される分布定数回
路を短絡させるために設けられている。なお、Ｗシリサ
イド膜からなる抵抗皮膜１１２は、本発明の「導電膜」
に相当する。また、Ａｌ膜１１４は、本発明の「金属
膜」に相当する。

【００３３】この場合、抵抗皮膜１１２側から入射した
マイクロ波は、抵抗皮膜１１２で一部吸収された後、ス
テージ１１３内を透過する。そして、透過したマイクロ
波は、Ａｌ膜１１４で反射され、再度、抵抗皮膜１１２
で吸収されるため、吸収効率がよい。

【００３４】上記のような上面に抵抗皮膜１１２が形成
されたステージ１１３上に、図６に示したような構造の
透明基板１０１を設置する。そして、チャンバ１２３内
を、約２５０℃に加熱した状態で、マイクロ波発振装置
１２５によって導波管１２４を通して周波数２．４５Ｇ
Ｈｚ、出力約５００Ｗのマイクロ波を約６０秒間照射す
る。これにより、マイクロ波がＷシリサイド膜からなる
抵抗皮膜１１２の自由電子（伝導電子）を運動させる。
すなわち、マイクロ波が、抵抗皮膜１１２によって吸収
され、これにより、抵抗皮膜１１２自身が発熱する。こ
の熱によって、非晶質シリコン膜１０２ａおよび非晶質
シリコン膜１０４ａがアニールされ、それにより、多結
晶シリコン膜１０２および多結晶シリコン膜１０４がそ
れぞれ形成される。このように、ステージ１１３上の抵
抗皮膜１１２からの放射熱によって、非晶質シリコン膜
１０２ａおよび非晶質シリコン膜１０４ａを加熱するこ
とにより、多結晶シリコン膜１０２および多結晶シリコ
ン膜１０４を形成する。

【００３５】第１実施形態において、非晶質シリコン膜
１０２ａおよび１０４ａを結晶化して多結晶シリコン膜
１０２および１０４を形成したところ、その多結晶シリ
コン膜１０２および１０４の結晶粒径は、最大約７００
ｎｍであった。したがって、第１実施形態の製造プロセ
スによれば、従来の電気炉を用いた固相成長法で形成さ
れた多結晶シリコン膜の結晶粒径とほぼ同等の結晶を得
ることができる。

【００３６】工程８（図９参照）：デバイスの全面に、
プラズマＣＶＤ法によるシリコン酸化膜と、常圧ＣＶＤ
法によるシリコン酸化膜との積層構造からなる層間絶縁
膜１１５を形成する。そして、フォトリソグラフィ技術
と、ＲＩＥ法によるドライエッチング技術とを用いて、
層間絶縁膜１１５に、ソース・ドレイン領域を構成する
高濃度不純物領域１１１に達するコンタクトホール１１
６を形成する。

【００３７】工程９（図１０参照）：スパッタ法を用い
て、Ａｌ−Ｓｉ合金／Ｔｉの積層構造からなる配線層を
形成する。そして、フォトリソグラフィ技術と、ＲＩＥ
法によるドライエッチング技術とを用いて、その配線層
をパターンニングすることによって、ソース・ドレイン
電極１１７を形成する。

【００３８】このようにして、第１実施形態による多結
晶シリコンＴＦＴが完成される。

【００３９】上記第１実施形態は、以下のような効果を
奏する。

【００４０】まず、上記第１実施形態では、マイクロ波
をステージ１１３上の抵抗皮膜１１２に照射することに
よって、短時間でステージ１１３上の抵抗皮膜１１２を
昇温することができる。これにより、多結晶化工程の時
間を短縮することができ、そのため、生産性を向上させ
ることができる。また、従来の固相成長法に比べて、結
晶化工程に必要なエネルギーを低減することができる。
その結果、半導体装置の製造コストを低減することがで
きる。また、マイクロ波が照射された抵抗皮膜１１２か
らの熱を利用して多結晶化を行うことによって、多結晶
化がバラツクことなく均一に行われる。その結果、良質
な多結晶シリコン膜を歩留まりよく形成することができ
る。

【００４１】また、上記第１実施形態の製造方法では、
非晶質シリコン膜１０２ａ上にゲート絶縁膜１０３を形
成した後に、マイクロ波を抵抗皮膜１１２に照射するの
で、その抵抗皮膜１１２からの熱によって非晶質シリコ
ン膜１０２ａ上のゲート絶縁膜１０３も高温で加熱され
る。これにより、ゲート絶縁膜１０３の緻密化が促進さ
れて膜質を向上することができるとともに、非晶質シリ
コン膜１０２ａとゲート絶縁膜１０３との界面の整合性
を向上させることができる。

【００４２】また、上記第１実施形態の製造プロセスで
は、予めソース・ドレイン領域を構成する低濃度不純物
領域１１０および高濃度不純物領域１１１を形成した
後、抵抗皮膜１１２に対してマイクロ波の照射が行われ
るので、活性層となる非晶質シリコン膜１０２ａの結晶
化と、ソース・ドレイン領域の不純物活性化とを同時に
行うことができる。その結果、製造プロセスを簡略化す
ることができる。

【００４３】また、ステージ１１３を構成する石英板の
厚みを、マイクロ波の波長の１／４程度にするととも
に、抵抗皮膜１１２の面抵抗を約３７７Ωに調整するこ
とによって、ステージ１１３および抵抗皮膜１１２から
なる電磁波吸収体によるマイクロ波の吸収効率を高める
ことができる。それにより、抵抗皮膜１１２を短時間で
高温にすることができ、その結果、工程の時間短縮を図
ることができる。

【００４４】（第２実施形態）図１１は、本発明の第２
実施形態による半導体装置の製造方法を説明するための
断面図である。図１１を参照して、この第２実施形態に
よる製造方法では、Ｗシリサイド膜からなる抵抗皮膜１
１２ａを、ステージ１１３の上面上の任意の位置に部分
的に配置する。また、ステージ１１３の下面は、Ａｌ膜
１１４により裏打ちされている。このように構成するこ
とによって、マイクロ波を照射した場合に、抵抗皮膜１
１２ａが存在する部分のみを選択的に加熱して結晶化す
ることができる。その結果、例えば、図１１に示すよう
に、所定の間隔を隔てて、多結晶シリコンＴＦＴ１００
ａ、１００ｂおよび１００ｃが配置される場合に、結晶
化が必要な部分のみを加熱することができる。

【００４５】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。

【００４６】例えば、上記した実施形態は以下のように
変更してもよく、その場合でも同様の作用、効果を得る
ことができる。

【００４７】（１）上記第１および第２実施形態で
は、抵抗皮膜１１２および１１２ａとして、Ｗシリサイ
ド膜を用いたが、本発明はこれに限らず、融点の高いＣ
ｕ，ＭｏＳｉ₂，ＴｉＳｉ₂，ＴａＳｉ₂，ＣｏＳｉ₂，
Ｗ，Ｍｏ，Ｃｏ，Ｃｒ，Ｔｉ，Ｔａ，Ｎｉなどを用いて
もよい。また、Ｎｉ−Ｚｎ合金（１１質量％−Ｚｎ／Ｎ
ｉ合金）などの合金や不純物注入を行った多結晶シリコ
ン膜や単結晶シリコン膜を用いてもよい。さらに、使用
温度が低い場合（約４５０℃以下）には、ＡｌやＡｕな
どのいわゆる低融点金属を用いてもよい。

【００４８】（２）上記第１および第２実施形態では、
波長が０．１ｍｍ〜１０００ｍｍ程度のいわゆるマイク
ロ波を用いたが、本発明はこれに限らず、レーザ光やラ
ンプ光を用いてもよい。これらを総称して本発明では
「電磁波」とする。

【００４９】（３）非晶質シリコン膜をプラズマＣＶＤ
法で形成したが、本発明はこれに限らず、減圧ＣＶＤ
法、常圧ＣＶＤ法、光励起ＣＶＤ法、蒸着法、ＥＢ（Ｅ
ｌｅｃｔｒｏｎＢｅａｍ）蒸着法、ＭＢＥ（Ｍｏｌｅ
ｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ）法、スパッタ
法からなるグループの内のいずれか一つの方法によって
形成してもよい。

【００５０】（４）上記実施形態では、多結晶シリコン
ＴＦＴの結晶化に本発明を適用した例を示したが、本発
明はこれに限らず、熱を加えて結晶化するものであれば
他の素子にも適用可能である。例えば、多結晶シリコン
膜を含む絶縁ゲート型半導体素子全般に適用してもよ
い。また、太陽電池や光センサなどの光電変換素子、バ
イポーラトランジスタ、静電誘導型トランジスタ（ＳＩ
Ｔ：ＳｔａｔｉｃＩｎｄｕｃｔｉｏｎＴｒａｎｓｉ
ｓｔｏｒ）などの多結晶シリコン膜を用いるあらゆる半
導体装置に適用可能である。

【００５１】（５）上記実施形態では、ソース・ドレイ
ン領域形成後に結晶化を行ったが、本発明はこれに限ら
ず、非晶質シリコン膜を形成した後、ソース・ドレイン
電極を形成する前であれば、いずれの時期で結晶化を行
ってもよい。

【００５２】

【発明の効果】以上のように、本発明によれば、従来の
固相成長法に比べて、結晶化の時間を短縮することがで
きるとともに、結晶化工程に必要なエネルギーを低減す
ることができる。その結果、半導体装置の製造コストを
削減することができる。また、良質な多結晶シリコン膜
を歩留まりよく形成することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図２】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図３】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図４】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図５】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図６】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図７】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図８】本発明の第１実施形態による半導体装置の製造
プロセスに用いるマイクロ波アニール装置の構成を示し
た概略図である。

【図９】本発明の第１実施形態による半導体装置の製造
プロセスを説明するための断面図である。

【図１０】本発明の第１実施形態による半導体装置の製
造プロセスを説明するための断面図である。

【図１１】本発明の第２実施形態による半導体装置の製
造プロセスを説明するための断面図である。

【符号の説明】

１０１透明基板１０２ａ非晶質シリコン膜（第１非晶質半導体膜）１０２多結晶シリコン膜（第１多結晶半導体膜）１０３ゲート絶縁膜（絶縁膜）１０４ａ非晶質シリコン膜１０４多結晶シリコン膜１０５Ｗシリサイド膜１０７ゲート電極１１０低濃度不純物領域（ソース・ドレイン領域）１１１高濃度不純物領域（ソース・ドレイン領域）１１２抵抗皮膜（導電膜）１１３ステージ１１４Ａｌ膜（金属膜）１２５マイクロ波発振装置（電磁波発振手段）

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｆターム(参考） 5F052 AA22 CA04 DA02 DB02 EA01 EA03 EA13 JA01 JA04 5F110 AA16 BB02 CC02 DD03 EE05 EE09 EE14 EE32 EE45 FF02 FF32 GG02 GG13 GG16 GG25 GG47 HL04 HL06 HL11 HL23 HM15 NN03 NN23 NN35 PP01 PP02 PP03 PP27 QQ10 QQ11

Claims

【特許請求の範囲】

【請求項１】基板上に第１非晶質半導体膜を形成する
工程と、ステージ上に導電膜を形成する工程と、前記導電膜が形成されたステージ上に、前記第１非晶質
半導体膜が形成された基板を設置する工程と、前記ステージ上の導電膜に電磁波を照射することにより
前記導電膜を発熱させ、この熱を利用して前記第１非晶
質半導体膜を第１多結晶半導体膜に変える工程とを備え
た、半導体装置の製造方法。
【請求項２】前記導電膜は、前記ステージ上に部分的
に形成される、請求項１に記載の半導体装置の製造方
法。
【請求項３】前記電磁波は、マイクロ波を含む、請求
項１または２に記載の半導体装置の製造方法。
【請求項４】前記導電膜に電磁波を照射する工程に先
立って、前記第１非晶質半導体膜上に絶縁膜を形成する
工程をさらに備える、請求項１〜３のいずれか１項に記
載の半導体装置の製造方法。
【請求項５】前記導電膜に電磁波を照射する工程に先
立って、前記第１非晶質半導体膜に不純物を導入するこ
とによりソース・ドレイン領域を形成する工程をさらに
備える、請求項１〜４のいずれか１項に記載の半導体装
置の製造方法。
【請求項６】第１非晶質半導体膜を有する基板が設置
され、絶縁物と、前記絶縁物の表面に形成された導電膜
とを含むステージと、前記ステージの導電膜に電磁波を発振する手段とを備え
た、半導体装置の製造装置。
【請求項７】前記ステージの絶縁物の厚みは、前記電
磁波の波長の１／４程度である、請求項６に記載の半導
体装置の製造装置。
【請求項８】前記絶縁物の前記導電膜が形成された側
とは反対側の表面には、金属膜が形成されている、請求
項６または７に記載の半導体装置の製造装置。
【請求項９】前記導電膜は、ステージ上に部分的に形
成されている、請求項６〜８のいずれか１項に記載の半
導体装置の製造装置。