KR100400753B1 - 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 - Google Patents
금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 Download PDFInfo
- Publication number
- KR100400753B1 KR100400753B1 KR10-2001-0064780A KR20010064780A KR100400753B1 KR 100400753 B1 KR100400753 B1 KR 100400753B1 KR 20010064780 A KR20010064780 A KR 20010064780A KR 100400753 B1 KR100400753 B1 KR 100400753B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- metal
- high temperature
- film transistor
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 6
- 238000009713 electroplating Methods 0.000 claims abstract description 5
- 239000010453 quartz Substances 0.000 claims abstract description 5
- 238000002207 thermal evaporation Methods 0.000 claims abstract description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 238000007737 ion beam deposition Methods 0.000 claims abstract description 4
- 239000011733 molybdenum Substances 0.000 claims abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000010937 tungsten Substances 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 abstract description 10
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- 238000010924 continuous production Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000005388 borosilicate glass Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
본 발명은 고온 폴리 실리콘 박막 트랜지스터를 제조함에 있어서, 단가가 높은 석영기판을 사용하지 않고 값이 싼 금속 기판을 이용하여 저가 생산, 대량 생산, 연속 생산이 가능한 박막트랜지스터를 제조하기 위한 것으로서, 밑기판 위에 PVD(Physical Vapor Deposition)의 방법으로 타이나튬(Ti), 몰리브데늄(Mo), 텅스텐(W) 중 어느 하나를 스퍼터링, 이온빔 증착, 열 증착, 에너지 빔 증착 중 하나를 이용하여 금속 박막을 형성하는 단계와, 상기 금속 박막 위에 전기도금법을 이용하여 상기 금속 박막과 동일한 금속을 소정 두께로 형성하는 단계와, 상기 소정 두께로 형성된 금속과 금속 박막을 밑기판과 분리하여 고온용 기판을 형성하는 단계와, 상기 고온용 기판 위에 고온 폴리 실리콘 박막 트랜지스터를 제조하는 단계를 포함하여 이루어지는데 있다.
Description
본 발명은 박막트랜지스터(Thin Film Transistor : TFT)에 관한 것으로, 특히 금속 기판을 사용하여 다결정 실리콘(poly-silicon)을 형성하기 위한 박막트랜지스터 제조 방법에 관한 것이다.
박막트랜지스터는 크게 3가지의 종류가 있다.
첫째는 비정질 실리콘(amorphous Si)을 사용하는 방법이다.
둘째는 저온에서 유리(glass)를 기판으로 하여 제조하는 저온 폴리 실리콘(Low Temp Poly-Si : LTPS)을 사용하는 방법이다.
그리고 세 번째는 고온에서 석영(quartz)을 기판으로 하여 제조하는 고온 폴리 실리콘(High Temp Poly-Si : HTPS)을 사용하는 방법이다.
보통 HTPS는 LTPS에 비해 전하의 이동도가 높고, 저항이 낮아 더 우수한 트랜지스터 특성을 보이나 공정상 고온을 요구하므로 제조 단가와 공정 정합성 등의 여러 가지 제약이 따르게 된다.
즉, 박막상의 절연게이트형 전계효과 트랜지스터(TFT)와 같은 박막장치에 사용되는 결정성 실리콘 반도체박막은 플라즈마 CVD법이나 열 CVD법으로 형성된 비정질 규소막을 전기로와 같은 장치에서 600℃ 이상의 온도로 12시간 이상의 장시간을 통해 결정화시켜 제조되고 있다. 이때 충분히 높은 품질(예를 들어, 우수한 전계효과 이동도나 높은 신뢰성)을 갖는 결정성 실리콘 반도체의 박막을 얻기 위해서는 장시간의 비정질 규소막의 열처리가 요구된다.
그리고, 일반적으로 디스플레이 장치에서 사용되는 기판은 기판을 통해 빛이 진행하기 때문에 투명기판만이 사용되는데, 이 투명기판 위에 반도체 TFT를 형성하기 위해서는 상기 투명 기판 위에 실리콘을 성막하여야 한다.
이때, 저온 공정에서 사용되는 유리를 기판으로 사용하기 때문에 상기 실리콘은 낮은 온도에서도 화학 증착법으로 쉽게 성막되는 비결정질(amorphous) 실리콘이 사용된다. 그리고 반도체 TFT의 빠른 반응 속도를 얻기 위해서도 상기 비결정질화된 실리콘을 결정화시킨다.
그러나 이와 같이 비결정질화된 실리콘을 결정화된 실리콘 반도체의 박막으로 제조하는데 가장 큰 공정상의 문제가 열처리의 온도이다.
일반적으로 TFT의 제조에 사용되는 기판으로는 석영유리와 같은 순수한 산화규소로 된 것과, 코닝사에서 제조된 7059번 유리와 같은 무알칼리 붕규산 유리가 사용된다.
이들 중 상기 석영유리를 사용한 기판은 내열성이 우수하여 통상의 반도체 집적회로의 웨이퍼 공정에서와 동일한 방식으로 처리될 수 있다. 따라서 고온 열처리 공정이 필요한 분야에서는 이 석영유리를 사용하고 있다. 이러한 석영유리는 1000℃ 정도의 열처리 조건에서도 변형이 일어나지 않아 고온용 재료로서는 손색이 없다.
그러나, 상기 석영유리는 가격이 무알칼리 붕규산 유리의 10배정도 비싸며,또한 기판 면적의 증가에 따라 지수함수적으로 급격히 그 가격이 증가하기 때문에 대형 디스플레이를 제조하기 위해 대형 석영유리를 사용한다는 것은 그 경쟁력을 잃어버리게 된다. 따라서 현재 비교적 작은 면적의 TFT 집적회로에서만 석영유리가 사용되고 있다.
한편, 상기 무알칼리 붕규산 유리는 석영유리에 비하여 가격이 충분히 낮아서 경쟁력을 가지고 있으나, 내열성의 점에서 문제가 발생된다. 즉, 무알칼리 붕규산 유리는 일반적으로 변형점이 550~650℃ 정도로, 특히 입수하기 쉬운 재료에서는 600℃ 이하이기 때문에, 600℃의 열처리에서는 기판에 비가역적인 수축이나 뒤틀림이 발생한다. 또한 대각선의 길이가 10인치 이상인 큰 기판에서는 더욱 현저하게 발생된다. 따라서 상기 무알칼리 붕규산 유리를 사용하는 실리콘 반도체막의 결정화에 관해서는 550℃ 이하로 4시간 이내의 열처리 조건이 비용절감에 불가결하다고 믿어진다.
따라서 유리 기판을 쓰는 지금까지의 LCD 공정에서는 반도체 공정에서 사용되던 고온 다결정 실리콘을 직접 증착하는 방법이나, 열 에너지(thermal energy)를 이용한 고온 열처리가 가능한 기술은 적용할 수가 없었다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 고온 폴리 실리콘 박막 트랜지스터를 제조함에 있어서, 단가가 높은 석영기판을 사용하지 않고 값이 싼 금속 기판을 이용하여 저가 생산, 대량 생산, 연속 생산이 가능한 박막트랜지스터를 제조하는데 그 목적이 있다.
본 발명의 다른 목적은 금속 기판의 높은 표면 평탄도를 가지는 금속 막을 제조하는데 있다.
도 1a 및 도 1b 는 본 발명에 따른 박막트랜지스터 제조에 필요한 고온용 기판 제조 공정을 나타낸 도면
도 2a 내지 도 2j는 본 발명에 따른 박막트랜지스터의 제조 공정을 나타낸 바람직한 실시예
*도면의 주요부분에 대한 부호의 설명
1 : 밑기판 2 : 금속박막
3 : 금속후막 4 : 표면막
10 : 고온용 기판 20 : 산화막
30 : 버퍼막 40 : 다결정 실리콘
41 : 하부전극 42 : 감광막
50 : 게이트 절연막 60 : 게이트 전극
60' : 상부전극 70, 100 : 층간 절연막
80 : 금속 콘택홀 90 : 데이터 라인
110 : 블록 매트릭스막 120 : 평탄화막
130 : 화소전극 콘택홀 140 : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명에 따른 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조 방법의 특징은 밑기판 위에 PVD(Physical Vapor Deposition)의 방법으로 타이나튬(Ti), 몰리브데늄(Mo), 텅스텐(W) 중 어느 하나를 스퍼터링, 이온빔 증착, 열 증착, 에너지 빔 증착 중 하나를 이용하여 금속 박막을 형성하는 단계와, 상기 금속 박막 위에 전기도금법을 이용하여 상기 금속박막과 동일한 금속을 소정 두께로 형성하는 단계와, 상기 소정 두께로 형성된 금속을 밑기판과 분리하여 고온용 기판을 형성하는 단계와, 상기 고온용 기판 위에 고온 폴리 실리콘 박막 트랜지스터를 제조하는 단계를 포함하여 이루어지는데 있다.
상기 밑기판 위에 다이아몬드카본박막, 테르라헤드랄 비정질카본 박막, TiN 박막 중 어느 하나를 코팅하는데 다른 특징이 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2j 는 본 발명에 따른 박막트랜지스터를 나타낸 도면이다.
도 2j를 보면, 고온용 기판(10) 위에 반도체층(40)이 형성되어 있고, 그 상부에 게이트 절연막(50)과 게이트 전극(60)이 형성되어 있다.
상기 고온용 기판(10)의 제조는 도 1a 또는 도 1b와 같이, 먼저 밑기판인 글라스(glass), 석영(quartz), 또는 실리콘 기판(1) 위에 PVD(Physical Vapor Deposition)의 방법으로 타이나튬(Ti), 몰리브데늄(Mo), 텅스텐(W) 등과 같은 금속 박막을 스퍼터링, 이온빔 증착, 열 증착, 에너지 빔 증착 등을 이용하여 금속박막(2)을 형성한다.
이어 PVD의 방법으로 제조된 금속 박막(2) 위에 전기 도금, 즉 무전해 도금법 또는 전해도금법으로 mm 이상의 두께로 상기 금속박막(2)과 동일한 금속으로 금속 후막(3)을 형성한다.
이때 금속박막(2)을 밑기판(1)위에 먼저 형성하는 것은 금속 후막(3)의 높은 표면 평탄도를 유지하기 위해서이다.
그리고, 상기 밑기판(1)의 반복 사용과 보호, 탈착 용이, 평탄도 개선을 위하여 표면에 다이아몬드카본박막, 테르라헤드랄 비정질카본 박막, TiN 박막 등을 코팅하여 표면막(4)을 형성할 수 있다.
그리고 상기 형성된 금속박막(2)과 금속 후막을 밑기판(1)과 분리시킨다. 이와 같이 분리된 밑기판(1)은 반복 사용이 가능하다.
이렇게 분리된 금속박막(2)과 금속 후막(3)을 기판으로 이용하여 도 2j에서 나타낸 반도체층(40), 게이트 절연막(50) 및 게이트 전극(60)이 형성된다.
이와 같이 제조된 기판을 이용하여 박막트랜지스터를 제조하는 공정을 살펴보면 다음과 같다.
도 2a 내지 도 2j는 본 발명에 따른 박막트랜지스터의 제조 공정을 나타낸바람직한 실시예이다.
먼저, 도 1a 또는 도 1b와 같이 Ti, W, Mo등의 금속을 사용하여 표면 평탄도를 맞춘 기판(10)을 형성한다.
이때, 초기 제조된 기판(10)의 상태가 요구되는 평탄도를 만족시키기 위해서 스퍼터링, 전자빔 증착, 열 증착 등을 이용한다. 그래서 박막트랜지스터 및 표시장치를 구성하기에 충분한 평탄도를 갖도록 형성한다.
그리고 상기 금속기판(10) 위에 디바이스를 제조하기 전에 금속기판 표면에 있는 이물질을 제거하기 위하여 기판 표면을 세정액으로 세정한다.
이어 도 1a와 같이, 우수한 평탄도를 갖는 금속기판(10)에 산화막(20)을 형성하는데, 이 산화막(20)은 Ti과 같이 산화가 가능한 기판을 사용할 경우에는 기판 자체를 산소 분위기에서 500~1000℃의 사전 열처리를 통해 기판 표면을 산화시켜 형성한다.
이와 같은 산화막(20)을 형성하는 이유는 도체인 기판의 표면을 절연막으로 형성하여 누설을 방지하고, 또한 공정 진행상 기판으로부터 나올 수 있는 불순물과, 화학약품으로부터 기판을 보호하는 역할을 하기 위해서이다.
따라서, 사용된 기판이 Ti과 같은 금속이 아닐 경우, 즉 W, Mo등의 절연체가 사용될 경우에는 산화막(20)이 필요 없게 된다.
본 명세서에서는 Ti 기판(10)을 사용하는 것을 한 예로 설명하고 있으므로 산화막(20)을 형성한다.
이어 도 1b와 같이, 산화막(20) 위에 버퍼층(30)을 형성하여, Ti 기판(20)으로부터의 불순물 주입을 방지하고, 또 그 위에 형성되는 반도체층(다결정 실리콘층)의 특성을 향상시킨다.
이때 상기 버퍼층(30)으로 사용되는 물질로는 실리콘 산화물(Silicon Oxide : SiOx), 실리콘 질화물(Silicon Nitride : SiNx)등과 같은 절연막을 사용한다.
그 다음으로 도 1c와 같이, 상기 버퍼층(30)위에 트랜지스터의 활성층(반도체층)으로 사용할 다결정 실리콘(40)을 형성한다.
이때 상기 다결정 실리콘(40)을 형성하는 방법으로는 LPCVD, PECVD와 같은 CVD법과 증착(Evaporation)과 스퍼터닝(sputtering)법의 물리 증착법으로 직접적으로 형성하거나, 비정질 실리콘을 형성한 다음 엑시머 레이저(excimer laser)처리를 통하여 다결정 실리콘을 형성하거나, 간단히 노(爐)(furnace)를 사용한 열처리 방법으로 쉽게 형성할 수 있다.
이어 도 1d와 도 1e와 같이, 상기 형성된 활성층(다결정 실리콘층)(40)위에 감광막(42)을 패터닝하고, 활성층(40)의 일부분에 B나 P와 같은 불순물을 주입하여 축전 커패시터(storage capacitor)의 하부 전극(41)을 형성한 후 감광막(42)을 제거하고 전면에 게이트 절연막(50)을 형성한다.
여기서 사용되는 게이트 절연막(50)은 상기 형성한 다결정 실리콘(40)을 산화시켜 형성하거나, 상기 형성한 다결정 실리콘층(40)위에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced CVD)등의 장비를 사용하여 산화규소나 질화규소 등의 절연물질을 증착하여 게이트 절연막(50)을 형성한다.
그리고 상기 게이트 절연막(50) 위에 게이트 전극물질로 전도성 물질을 증착한 후 패터닝하여 게이트 전극 라인(60)(60')을 형성하고 디바이스의 소오스/드레인 영역을 정의하기 위하여 불순물(B or p)을 다결정 실리콘(40)내에 이온 주입시킨 후 열처리하여 주입된 불순물을 활성화시킨다.
이어 도 1f와 같이, 전면에 층간 절연막(70)을 증착한 후 디바이스의 소스 영역 상부의 층간 절연막(70), 게이트 절연막(50)의 일부분을 제거하여 디바이스의 소스영역의 일부분이 노출되도록 금속 콘택홀(80)을 형성한다.
그리고 도 1g와 같이, 데이터 라인으로 사용할 금속(90)을 상기 노출된 하부전극(41)과 접촉되도록 금속 콘택홀(80)에 증착하여 패터닝한 후, 전면에 제 2 층간 절연막(100)을 증착한다.
그리고 도 1h와 같이, 상기 제 2 층간 절연막(100)위에 불투명막을 성막한 후 패터닝하므로서, 화소와 화소 사이에서 빛을 차단시켜주거나, 내부에서 발광된 빛으로부터 트랜지스터를 보호하기 위한 블랙 매트릭스 막(110)을 형성한다.
그 다음 공정으로 도 1i와 같이 기판 전면을 평탄화시켜 주기 위하여 BPSG, BCB, SOG 등과 같은 물질을 사용하여 평탄화를 한 후 디바이스의 드레인 영역 상부의 평탄화막(120), 제 1, 2층간 절연막(70)(100) 및 게이트 절연막(50)의 일부분을 제거하여 디바이스의 드레인영역의 일부분(41)이 노출되도록 화소 전극 콘택홀(130)을 형성한다.
그리고 도 1j와 같이, 상기 노출된 하부전극이 접촉되도록 화소전극(140)으로 전극 물질을 전면에 증착한 후 패터닝함으로써, 박막트랜지스터를 제조한다.
이와 같이 제조된 박막트랜지스터를 이용하여 유기 EL 표시장치, 대면적 반사형 액티브 매트릭스 LCD등에 응용하여 제조할 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조방법은 다음과 같은 효과가 있다.
첫째, 온용 기판인 금속기판을 사용하여 다결정 실리콘 박막 트랜지스터를 제조하기 때문에 우수한 특성을 가지는 박막트랜지스터의 제조가 가능하고, 따라서 이를 이용하여 제조되는 표시장치의 경우도 우수한 품질의 표시장치 제조가 가능해지는 효과가 있다.
둘째, 고온 다결정 실리콘 박막트랜지스터 제조공정의 적용이 가능하므로, 신뢰성이 높고 안정한 디바이스 제작 및 표시장치 제작이 가능하다.
셋째, 반도체 공정에서 사용되는 이온주입 공정, 열처리 공정, 산화공정 등을 모두 적용할 수 있으므로 기존 기술을 그대로 이용할 수 있다.
넷째, 기존의 공정 등을 그대로 이용할 수 있음으로 향후 생산라인의 적용방법이 용이한 장점을 가진다.
다섯째, 사용되는 금속기판은 공정 중 취급상의 장점을 가지고 있고 전체적인 제품의 무게, 두께 및 제조단가를 감소시킬 수 있어서 생산효율을 증가시키는데 효과가 있다.
여섯째, 본 발명은 성능이 우수한 고온 다결정 실리콘 박막트랜지스터를 여러 디스플레이 산업에 적용할 수 있는 효과를 가진다.
일곱째, 본 기판은 백라이트를 필요로 하지 않는 자발광 디스플레이(예를 들면 EL)에 적용이 가능하다.
여덟 번째, 본 기판을 사용할 경우 Si의 결정화 공정으로 로(furnacel) 공정을 사용하면 되므로, 레이저 등을 사용하는 고가공정에 비해 저가의 결정화공정이 가능해진다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (4)
- 밑기판 위에 PVD(Physical Vapor Deposition)의 방법으로 타이나튬(Ti), 몰리브데늄(Mo), 텅스텐(W) 중 어느 하나를 스퍼터링, 이온빔 증착, 열 증착, 에너지 빔 증착 중 하나를 이용하여 금속 박막을 형성하는 단계와,상기 금속 박막 위에 전기도금법을 이용하여 상기 금속 박막과 동일한 금속을 소정 두께로 형성하는 단계와,상기 소정 두께로 형성된 금속과 금속 박막을 밑기판과 분리하여 고온용 기판을 형성하는 단계와,상기 고온용 기판 위에 고온 폴리 실리콘 박막 트랜지스터를 제조하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 고온용 기판이 금속인 경우, 기판 상하부 면에 사전 열처리를 통해 산화막을 형성하는 것을 더 포함하여 이루어지는 것을 특징으로 하는 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조방법.
- 제 1 항에 있어서,상기 밑기판은 글라스(glass), 석영(quartz), 또는 다결정 실리콘 중 어느하나로 이루어지는 것을 특징으로 하는 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조방법.
- 제 3 항에 있어서,상기 밑기판 위에 다이아몬드카본박막, 테르라헤드랄 비정질카본 박막, TiN 박막 중 어느 하나를 코팅하는 것을 특징으로 하는 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0064780A KR100400753B1 (ko) | 2001-10-19 | 2001-10-19 | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0064780A KR100400753B1 (ko) | 2001-10-19 | 2001-10-19 | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030033102A KR20030033102A (ko) | 2003-04-30 |
| KR100400753B1 true KR100400753B1 (ko) | 2003-10-08 |
Family
ID=29565559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0064780A KR100400753B1 (ko) | 2001-10-19 | 2001-10-19 | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100400753B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913807B1 (ko) * | 2009-01-30 | 2009-08-26 | 실리콘 디스플레이 (주) | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR101353837B1 (ko) * | 2011-11-24 | 2014-01-21 | 주식회사 포스코 | 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201663A (ja) * | 1984-03-27 | 1985-10-12 | Seiko Epson Corp | 半導体装置 |
| JP2001015764A (ja) * | 1999-04-30 | 2001-01-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20020032951A (ko) * | 2000-10-28 | 2002-05-04 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 및 제조방법 |
-
2001
- 2001-10-19 KR KR10-2001-0064780A patent/KR100400753B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60201663A (ja) * | 1984-03-27 | 1985-10-12 | Seiko Epson Corp | 半導体装置 |
| JP2001015764A (ja) * | 1999-04-30 | 2001-01-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20020032951A (ko) * | 2000-10-28 | 2002-05-04 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판 및 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030033102A (ko) | 2003-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437765B1 (ko) | 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법 | |
| TWI446530B (zh) | 顯示裝置及製造其之方法 | |
| KR940006286A (ko) | 투명도전막의 제작방법과 그것을 사용한 반도체장치 및 그의 제작방법 | |
| CN101908537A (zh) | 用于显示设备的阵列基板及其制造方法 | |
| KR100810639B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR100462508B1 (ko) | 상단-게이트형 tft 및 그 형성 방법과, 이를 포함하는 반도체 디바이스 | |
| US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
| WO2015165174A1 (zh) | 一种薄膜晶体管及其制作方法、显示基板、显示装置 | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| US7462291B2 (en) | Method of fabricating array substrate for liquid crystal display device | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| KR100400753B1 (ko) | 금속기판을 이용한 고온 다결정 실리콘 박막트랜지스터제조 방법 | |
| US7435667B2 (en) | Method of controlling polysilicon crystallization | |
| JPS628570A (ja) | 薄膜トランジスタの製造方法 | |
| KR100296112B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH10209452A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100615226B1 (ko) | 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 | |
| JP3197723B2 (ja) | 液晶表示装置 | |
| KR101266448B1 (ko) | 박막 트랜지스터와 이를 포함하는 표시 기판 및 이의제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH11284191A (ja) | 縦型薄膜トランジスタおよびその製造方法 | |
| KR100269286B1 (ko) | 다결정실리콘-박막트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 17 |