KR100615226B1 - 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 - Google Patents
박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 Download PDFInfo
- Publication number
- KR100615226B1 KR100615226B1 KR1020040047671A KR20040047671A KR100615226B1 KR 100615226 B1 KR100615226 B1 KR 100615226B1 KR 1020040047671 A KR1020040047671 A KR 1020040047671A KR 20040047671 A KR20040047671 A KR 20040047671A KR 100615226 B1 KR100615226 B1 KR 100615226B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- thin film
- film transistor
- electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000005401 electroluminescence Methods 0.000 title description 3
- 239000011159 matrix material Substances 0.000 title 2
- 239000000758 substrate Substances 0.000 claims abstract description 193
- 229920003023 plastic Polymers 0.000 claims abstract description 97
- 239000004033 plastic Substances 0.000 claims abstract description 96
- 239000011521 glass Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 36
- 238000002161 passivation Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 216
- 230000001681 protective effect Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229920000767 polyaniline Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- -1 polyethylene dihydroxythiophene Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 101100476480 Mus musculus S100a8 gene Proteins 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- DPLVEEXVKBWGHE-UHFFFAOYSA-N potassium sulfide Chemical compound [S-2].[K+].[K+] DPLVEEXVKBWGHE-UHFFFAOYSA-N 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003568 thioethers Chemical class 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터, 이를 구비한 디스플레이 장치, 또는 이를 구비한 능동 구동형 전계발광 소자를 플라스틱재 기판 상에 구비함으로써 플렉서블 디스플레이 장치 등에 응용할 수 있도록 하기 위하여, 글라스재 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계, 그리고 상기 글라스재 기판을 에칭하여 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
Description
도 1 내지 도 5는 종래의 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들.
도 6 및 도 7은 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들.
도 8 및 도 9는 본 발명의 바람직한 또 다른 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들.
도 10 및 도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들.
도 12 내지 도 19는 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 구비된 능동 구동형 전계발광 소자의 제조 공정들을 개략적으로 도시하는 단면도들.
도 20 내지 도 24는 본 발명의 바람직한 또 다른 일 실시예에 따른 플라스틱재 기판 상에 구비된 능동 구동형 전계발광 소자의 제조 공정들을 개략적으로 도시하는 단면도들.
<도면의 주요부분에 대한 부호의 설명>
10, 110, 210, 310, 410 : 글라스재 기판
20, 120, 220, 320, 420 : 에칭 스토퍼층 322, 422 : 화소 정의막
30, 130, 230, 330 : 박막 트랜지스터 331, 431 : 금속층
133, 233, 333, 433 : 게이트 전극 134, 234, 334, 434 : 소스 전극
135, 235, 335, 435 : 드레인 전극 136, 236, 336, 436 : 반도체층
137, 237, 337, 437 : 게이트 절연막 40 : 임시 기판
350, 450 : 보호막 350a, 450a : 컨택홀
160, 260, 360, 460 : 보호막
70, 170, 270, 370, 470 : 플라스틱재 기판 382, 482 : 화소 전극
383, 483 : 중간층 384, 484 : 대향 전극
본 발명은 박막 트랜지스터의 제조방법, 디스플레이 장치의 제조방법, 이에 따라 제조된 디스플레이 장치, 능동 구동형 전계발광 소자의 제조방법 및 이에 따라 제조된 능동 구동형 전계발광 소자에 관한 것으로서, 더 상세하게는 플렉서블(flexible) 장치에 응용될 수 있는, 플라스틱재 기판 상에 박막 트랜지스터를 구비하는 방법 및 이를 구비한 디스플레이 장치, 특히 플라스틱재 기판 상에 구비된 능동 구동형 전계발광 소자의 제조방법 및 상기 방법에 의해 제조된 전계발광 소자에 관한 것이다.
저온 다결정 실리콘(LTPS : low-temperature polycrystalline silicon) 박막 트랜지스터(TFT : thin film transistor), 상기 박막 트랜지스터를 구비한 액정 디스플레이(LCD : liquid crystal display) 및 전계발광 디스플레이(ELD : electroluminescence display) 등은 현재 디지털 카메라나 비디오 카메라 또는 휴대정보단말기(PDA)나 휴대전화 등의 모바일 기기용 디스플레이로 그 시장을 확대하고 있다.
저온 다결정 실리콘 박막 트랜지스터의 첫 번째 특징은 저온 다결정 실리콘의 전자 이동도가 비정질 실리콘(amorphous silicon)의 100배 이상이나 되므로, 박막 트랜지스터의 전류 구동 능력이 높고, 각 화소에 형성되는 박막 트랜지스터의 크기를 줄일 수 있는 것이다. 따라서 화소 크기를 줄이는 것, 즉 고정세화가 가능하므로 패널을 소형화할 수 있어 모바일 기기용 디스플레이에 최적이다.
두 번째 특징은 N채널과 P채널의 각 트랜지스터의 ON 전류비가 팩터 2 정도로 균형을 이루고 있고, CMOS 회로를 구성할 수 있다는 것이다. 그러므로 패널 외 주 부분에 박막 트랜지스터로 CMOS 회로를 집적할 수 있고, 패널 외부에서 입력된 화상 신호를 그곳에서 일단 받아 각 화소에 연결된 데이터 배선 및 게이트 배선의 구동 신호로 변환하므로, 각 배선마다 외부 IC에서 신호를 공급할 필요가 있는 비정질 실리콘 박막 트랜지스터와 비교해 패널의 입력 핀 수를 격감할 수 있다. 이는 신뢰성이나 내충격성 향상에 유효하다.
한편 모바일용으로는 얇고, 가볍고 더 나아가 깨지지 않는 특성이 요구된다. 얇고 가볍게 제작하기 위해, 제조시 얇은 글라스재 기판을 사용하는 방법 외에, 기존의 글라스재 기판을 사용해 제작한 후 상기 글라스재 기판을 기계적 또는 화학적 방법으로 얇게 만드는 방법이 도입되었다. 그러나 이러한 공정은 복잡할 뿐만 아니라 잘 깨질 수 있어 실사용이 어렵다는 문제점이 있었다.
이러한 문제점을 해결하기 위해 저온 다결정 실리콘 박막 트랜지스터를 플라스틱재 기판 위에 형성하려는 시도가 있었다. 플라스틱은 0.2㎜ 정도의 두께로 형성하더라도 잘 깨지지 않고, 또한 비중이 글라스보다 작아 기존 글라스재 기판과 비교했을 때 중량을 1/5 이하로 경감시킬 수 있다는 장점이 있다.
그러나 저온 다결정 실리콘 박막 트랜지스터를 제작할 때 기판의 온도가 최고 400∼500℃까지 상승하는 것이 플라스틱재 기판을 사용할 때의 문제점이다. 투명한 플라스틱재 기판, 예컨대 폴리 카보네이트(PC) 또는 폴리 에틸술폰(PES) 등의 내열 온도는 대략 200℃ 내지 300℃로서, 유리 기판보다 내열 온도가 훨씬 낮다. 또한 내열 온도 이하에서 상기와 같은 플라스틱재 기판을 사용하여 다결정 실리콘 박막 트랜지스터를 제작하더라도, 상기 플라스틱재 기판의 열 팽창계수(선 팽창계 수)가 50ppm/℃ 이상이기에, 예컨대 온도를 100℃ 상승시키면 0.5%나 팽창하여, 후에 패턴닝 오차나 배선의 단선 등을 유발할 수 있다는 문제점이 있었다.
이러한 문제점을 해결하기 위해, 일본에서 간행된 월간 디스플레이 2004년 3월호에는 플라스틱 기판 저온 다결정 실리콘 박막 트랜지스터 LCD의 최신 동향이라는 제목 하에 전사법을 2회 이용하여 플라스틱재 기판 상에 박막 트랜지스터를 구비하는 방법이 게시되어 있다.
도 1 내지 도 5는 상기 방법에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들이다.
도 1 내지 도 5를 참조하면, 먼저 기존의 글라스재 기판(10) 상에 에칭 스토퍼층(etching stopper layer, 20)을 형성한 후, 상기 에칭 스토퍼층(20) 상에 기존의 방법에 따라 저온 다결정 실리콘 박막 트랜지스터(30)를 형성한다. 그리고 도 2에 도시된 바와 같이 상기 박막 트랜지스터(30) 상에 임시 기판(40)을 임시 접착제 등을 이용하여 부착하고, 도 3에 도시된 바와 같이 불산(HF) 등을 이용하여 상기 글라스재 기판(10)과 에칭 스토퍼층(20)을 제거한다. 상기와 같은 공정을 거친 후 도 4에 도시된 바와 같이 상기 박막 트랜지스터(30)의 하면에 플라스틱재 기판(70)을 접착제로 부착하고, 마지막으로 상기 임시 기판(40)을 박리하여, 도 5에 도시된 바와 같이 플라스틱재 기판(70) 상에 구비된 박막 트랜지스터(30)를 제작하는 것이다.
그러나 상기와 같은 제조방법은 임시 기판(40)을 사용하고 전사를 2번이나 행하는 등 그 공정이 지나치게 복잡하다는 문제점이 있으며, 또한 상기와 같은 방 법으로 제조된 박막 트랜지스터에 전계발광 소자 등을 형성하는 공정 등에 있어서, 지나치게 복잡한 공정을 거치게 되고, 동일한 공정을 반복하게 된다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 플렉서블 장치에 응용될 수 있는, 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조방법, 플라스틱재 기판 상에 구비된 박막 트랜지스터를 구비한 디스플레이 장치 및 상기 방법을 이용하여 제조된 디스플레이 장치, 특히 플라스틱재 기판 상에 구비된 능동 구동형 전계발광 소자의 제조방법 및 상기 방법을 이용하여 제조된 전계발광 소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 글라스재 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계, 그리고 상기 글라스재 기판을 에칭하여 제거하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 플라스틱재 기판을 구비하는 단계 사이에, 상기 박막 트랜지스터 상부에 보호막을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계는, 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극과 각각 접하는 반도체층을 형성하는 단계와, 상기 반도체층을 덮으면서 상기 글라스재 기판 전면에 게이트 절연막을 형성하는 단계, 그리고 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계는, 상기 에칭 스토퍼층 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮으면서 상기 글라스재 기판 전면에 걸쳐 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 글라스재 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계와, 상기 글라스재 기판을 에칭하여 제거하는 단계 와, 상기 박막 트랜지스터를 중심으로 상기 플라스틱재 기판의 반대 위치에 상기 박막 트랜지스터와 연결되는 디스플레이 소자를 형성하는 단계를 구비하는 것을 특징으로 하는 디스플레이 장치의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 에칭 스토퍼층 상부에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계 사이에, 상기 박막 트랜지스터 상부에 보호막을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 에칭 스토퍼층은 실리콘 나이트라이드 또는 실리콘 옥사이드로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 글라스재 기판을 에칭하여 제거하는 단계와, 상기 박막 트랜지스터를 중심으로 상기 플라스틱재 기판의 반대 위치에 상기 박막 트랜지스터와 연결되는 디스플레이 소자를 형성하는 단계 사이에, 상기 에칭 스토퍼층을 패터닝하여 배향막, 스페이서 또는 화소 정의막을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기의 방법을 이용하여 제조된 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 글라스재 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상에 화소 전극을 형성하는 단계와, 상기 화소 전극을 덮으면서 상기 글라스재 기판 전면에 걸쳐 제 1 보호막을 형성하는 단계와, 상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트 랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계와, 상기 글라스재 기판을 에칭하여 제거하는 단계와, 상기 화소 전극의 상기 플라스틱재 기판 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층을 형성하는 단계와, 상기 중간층 상에 또는 상기 중간층을 덮으면서 상기 플라스틱재 기판 전면에 대향 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계 사이에, 상기 박막 트랜지스터 상부에 제 2 보호막을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 에칭 스토퍼층은 실리콘 나이트라이드 또는 실리콘 옥사이드로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 글라스재 기판을 에칭하여 제거하는 단계와, 상기 화소 전극의 상기 플라스틱재 기판 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층을 형성하는 단계 사이에, 상기 에칭 스토퍼층을 패터닝하여 화소 정의막을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계는, 상기 제 1 보호막에 상기 화소 전극이 노출되도록 컨택홀을 형성하는 단계와, 상기 제 1 보호막 상에 금속층을 형 성하는 단계와, 상기 금속층을 패터닝하여, 소스 전극과, 상기 컨택홀을 통해 상기 화소 전극에 연결되는 드레인 전극을 형성하는 단계와, 상기 드레인 전극 및 상기 소스 전극에 각각 접하는 반도체층을 형성하는 단계와, 상기 반도체층을 덮으면서 상기 글라스재 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계는, 상기 제 1 보호막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮으면서 상기 글라스재 기판 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 절연막 및 상기 제 1 보호막에 상기 화소 전극이 노출되도록 컨택홀을 형성하는 단계와, 상기 반도체층을 덮으면서 상기 글라스재 기판 전면에 금속층을 형성하는 단계와, 상기 금속층을 패터닝하여, 상기 반도체층에 접하는 소스 전극과, 상기 반도체층에 접하고 상기 컨택홀을 통해 상기 화소 전극에 연결되는 드레인 전극을 형성하는 단계를 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 방법을 이용하여 제조된 능동 구동형 전계발광 소자를 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명 하면 다음과 같다.
도 6 및 도 7은 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들이다.
먼저 도 6을 참조하면, 기존의 글라스재 기판(110) 상에 에칭 스토퍼층(120)을 형성하고, 상기 에칭 스토퍼층(120)의 상부에 박막 트랜지스터(130)를 형성한 후, 상기 박막 트랜지스터(130)의 상부에 상기 글라스재 기판(110)에 대응하는 플라스틱재 기판(170)을 구비한다. 그 후 상기 글라스재 기판(110)을 에칭하여 제거하고 상기 플라스틱재 기판(170)이 하부에 위치하도록 상기 구조물을 뒤집으면 도 7에 도시된 바와 같이 플라스틱재 기판(170) 상에 형성된 박막 트랜지스터(130)를 얻게 된다.
상기와 같이 충분한 두께의 글라스재 기판(110) 상에 박막 트랜지스터(130)를 형성한 후, 원하는 얇은 두께의 플라스틱재 기판(170)을 상기 박막 트랜지스터(130) 상부에 구비하고 상기 두꺼운 글라스재 기판(110)을 제거함으로써, 얇은 두께의 플라스틱재 기판(170) 상에 형성된 박막 트랜지스터를 얻을 수 있게 된다.
상술한 제조 공정에 있어서, 상기 에칭 스토퍼층(120) 상부에 박막 트랜지스터(130)를 형성하는 단계와, 상기 박막 트랜지스터(130) 상부에 플라스틱재 기판(170)을 구비하는 단계 사이에, 상기 박막 트랜지스터(130) 상부에 보호막(미도시)을 형성하는 단계를 더 구비하도록 할 수 있으며, 이 경우 최종적으로 플라스틱재 기판(170) 상에 보호막이 형성되고, 상기 보호막 상부에 박막 트랜지스터(130)가 형성되는 것이 되며, 상기 보호막을 통해 상기 플라스틱재 기판(170)의 평활성을 유지하고 상기 박막 트랜지스터에 불순물이 침투하는 것을 방지하는 등의 효과를 얻을 수 있게 된다.
또한 후술하는 바와 같이, 상기 글라스재 기판(110)을 제거하는 단계에서 상기 에칭 스토퍼층(120)을 모두 제거할 수도 있지만, 상기 에칭 스토퍼층(120)을 모두 제거하지 않고 다른 용도, 예컨대 후술하는 바와 같이 전계발광 디스플레이 소자에 있어서의 화소 정의막 또는 평탄화막 등으로 사용할 수도 있다.
도 8 내지 도 11은 상기와 같은 방법으로 다양한 형태의 박막 트랜지스터를 얻는 공정들을 개략적으로 도시한 단면도들이다. 도 8 및 도 9는 최종적으로 플라스틱재 기판(170) 상에 인버티드 스태거드형(inverted staggered type) 박막 트랜지스터(130)가 형성된 것을 얻는 공정들을, 도 10 및 도 11은 최종적으로 플라스틱재 기판(170) 상에 스태거드형(staggered type) 박막 트랜지스터(130)가 형성된 것을 얻는 공정들을 개략적으로 도시하는 단면도들이다.
먼저 도 8을 참조하면, 전술한 바와 같이 글라스재 기판(110) 상에 에칭 스토퍼층(120)을 형성한 후, 상기 에칭 스토퍼층(120) 상에 크롬(Cr) 또는 몰리브덴(Mo)과 같은 배선용 금속을 증착하고 패터닝하여, 소스 전극(134) 및 드레인 전극(135)을 형성한다. 그 후 후술하는 바와 같이 상기 소스 전극(134) 및 상기 드레인 전극(135)과 각각 접하는 반도체층(136)을 형성한다. 그리고 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드(SiNx) 등을 상기 반도체층(136)을 덮으면서 상기 글라스재 기판(110) 전면에 증착하여 게이트 절연막(137)을 형성하고, 상기 게이트 절연막(137) 상에 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(133)을 형성한다. 그리고 그 상부로 보호막(160)을 형성한 후, 상기 보호막(160) 상에 상기 글라스재 기판(110)에 대응하는 플라스틱재 기판(170)을 구비한다. 상기와 같은 공정을 거친 후 상기 글라스재 기판(110)을 에칭하여 제거하고 상기 플라스틱재 기판(170)이 하부에 위치하도록 상기 구조물을 뒤집으면 도 9에 도시된 바와 같이 최종적으로 플라스틱재 기판(170) 상에 형성된 인버티드 스태거드형 박막 트랜지스터(130)를 얻게 된다.
한편 스태거드형 박막 트랜지스터를 제조하는 공정은, 먼저 도 10을 참조하면, 전술한 바와 같이 글라스재 기판(210) 상에 에칭 스토퍼층(220)을 형성하고, 상기 에칭 스토퍼층(220) 상에 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 게이트 전극(233)을 형성한다. 그리고 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드(SiNx) 등을 상기 게이트 전극(233)을 덮으면서 상기 글라스재 기판(210) 전면에 증착하여 게이트 절연막(237)을 형성한다. 그 후, 상기 게이트 절연막(237)상에 후술하는 바와 같이 반도체층(236)을 형성하고, 상기 반도체층(236) 상에 상기 반도체층(236)에 각각 접하는 소스 전극(234) 및 드레인 전극(245)을 배선용 금속을 증착하고 패터닝하여 형성한다. 그리고 그 상부로 보호막(260)을 형성한 후, 상기 보호막(260) 상에 상기 글라스재 기판(210)에 대응하는 플라스틱재 기판(270)을 구비한다. 상기와 같은 공정을 거친 후 상기 글라스재 기판(210)을 에칭하여 제거하고 상기 플라스틱재 기판(270)이 하부에 위치하도록 상기 구조물을 뒤집으면 도 11에 도시된 바와 같이 최종적으로 플라스틱재 기판(270) 상에 형성된 스태거드형 박막 트랜지스터(230)를 얻게 된다.
물론, 코플래나형(coplanar type) 박막 트랜지스터 등, 도 8 내지 도 11에 도시된 박막 트랜지스터(130, 230)와 다른 구조의 박막 트랜지스터들의 제조에 있어서도 본 발명이 적용될 수 있음은 자명하다.
도 8 내지 도 11을 참조하여 상술한 바와 같이, 충분히 두꺼운 글라스재 기판(110, 210) 상에 에칭 스토퍼층(120, 220)을 형성하고, 박막 트랜지스터(130, 230)를 형성하며, 상기 박막 트랜지스터(130, 230)의 상부에 원하는 얇은 두께의 플라스틱재 기판(170, 270)을 구비한 후, 상기 두꺼운 글라스재 기판(110, 210)을 제거함으로써, 원하는 얇은 두께의 플라스틱재 기판(170, 270) 상에 형성된 박막 트랜지스터(130, 230)를 얻을 수 있다.
또한, 상기와 같은 제조공정을 통해 플라스틱재 기판 상에 형성된 다결정 실리콘 박막 트랜지스터를 얻을 수도 있다.
즉, 상술한 공정에 있어서, 상기 반도체층(136, 236)을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계가 되도록 함으로써 다결정 실리콘 박막 트랜지스터를 제조할 수 있다.
이를 보다 상세히 설명하자면, 먼저 화학 기상 증착(CVD) 또는 스퍼터링(sputtering) 방법 등으로 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 다결정 실리콘층으로 변환시킨다.
상기 비정질 실리콘층의 다결정화 공정은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 그러나 고온 공정은 기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영 기판을 사용해야 하는 단점이 있으므로 주로 저온 공정이 이용되고 있다. 저온 공정은 레이저 열처리(laser annealing), 금속유도 결정화(metal induced crystallization, MIC) 등으로 분류할 수 있는 바, 주로 상기 비정질 실리콘층에 레이저를 조사하여 이를 액상으로 용융시킨 후 냉각하면서 그레인을 성장시키는 엑시머 레이저 어닐링(eximer laser annealing), 또는 다결정 실리콘의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대해 수직방향으로 성장한다는 사실을 이용한 순차적 측면 고상 결정(sequential lateral solidification) 공정 등을 이용하여 다결정 실리콘층을 형성한다.
그러나 상기와 같은 결정화 공정에 있어서 상기 저온 공정의 경우에도, 전술한 바와 같이 플라스틱재 기판의 내열 온도인 200℃ 내지 300℃ 이상의 공정이 된다. 따라서 전술한 바와 같이 그와 같은 온도에도 변형 없이 견딜 수 있는 글라스재 기판을 사용하여 비정질 실리콘층을 다결정 실리콘층으로 변환시키고 다결정 실리콘 박막 트랜지스터를 완성한 후, 상기 다결정 실리콘 박막 트랜지스터의 상부에 플라스틱재 기판을 구비하고 상기 글라스재 기판을 제거함으로써, 플라스틱재 기판 상에 형성된 다결정 실리콘 박막 트랜지스터를 얻을 수 있다.
물론 상기와 같은 비정질 실리콘층의 다결정화 공정을 거친 후, 상기 다결정 실리콘층을 적절하게 패터닝하는 공정을 거칠 수도 있으며, 또한 상기 반도체층에 n형 또는 p형의 불순물을 이온 주입하고 활성화하는 공정을 거칠 수도 있다. 이는 후술하는 실시예들에 있어서도 동일하다.
한편, 상술한 바와 같이 플라스틱재 기판 상에 형성된 박막 트랜지스터를 제조하는 것 외에, 상술한 바와 같이 제조된 박막 트랜지스터를 구비한 여러 다양한 장치를 제조할 수도 있다. 특히 상기와 같은 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비한 디스플레이 장치를 제조하여, 플렉서블 디스플레이 장치를 제조할 수도 있다. 물론 이 경우에도 상기 플라스틱재 기판과 상기 박막 트랜지스터 사이에 보호막을 형성하여, 상기 플라스틱재 기판의 평활성을 유지하고 상기 박막 트랜지스터에 불순물이 침투하는 것을 방지할 수도 있다.
또한, 상기와 같이 플렉서블 디스플레이 장치를 제조하는 공정에 있어서, 글라스재 기판을 에칭하여 제거하는 단계에 있어서 에칭 스토퍼층을 모두 제거할 수도 있지만, 상기 에칭 스토퍼층을 제거하지 않고 상기 글라스재 기판을 제거한 후, 상기 에칭 스토퍼층을 패터닝하여 전계발광 소자의 경우에는 화소 정의막을 형성하도록 할 수도 있고, 액정 디스플레이 소자의 경우에는 배향막 또는 스페이서 등을 형성하도록 할 수도 있다.
이 경우 상기 에칭 스토퍼층은 화소 정의막, 배향막 또는 스페이서 등의 재료가 될 수 있는 것으로 형성하는 것이 좋으며, 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드 등으로 형성될 수 있다.
도 12 내지 도 19는 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 형성된 능동 구동형 전계발광 소자의 제조 공정들을 개략적으로 도시하는 단 면도들이다.
도 12를 참조하면, 글라스재 기판(310) 상에 에칭 스토퍼층(320)을 형성하고, 상기 에칭 스토퍼층(320) 상에 화소 전극(382)을 형성한다. 상기 화소 전극(382)은 투명 전극 또는 반사형 전극으로 형성될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 형성될 수 있다. 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 또는 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 형성될 수 있다.
화소 전극(382)을 형성한 후, 상기 화소 전극(382)을 덮으면서 상기 글라스재 기판(310) 전면에 걸쳐 제 1 보호막(350)을 형성한다. 그리고 후술하는 바와 같이 상기 제 1 보호막(350) 상부에 상기 화소 전극(382)에 연결되는 박막 트랜지스터(330)를 형성한다. 그 후, 도 16에 도시된 바와 같이 상기 박막 트랜지스터(330) 상부에 상기 글라스재 기판(310)에 대응하는 플라스틱재 기판(370)을 구비한다. 이때 상기 박막 트랜지스터(330) 상부에 플라스틱재 기판(370)을 구비하기에 앞서, 상기 박막 트랜지스터(330) 상에 제 2 보호막(360)을 형성할 수도 있다. 그리고 도 17에 도시된 바와 같이 상기 글라스재 기판(310)을 에칭하여 제거한다.
이때, 상기 글라스재 기판(310)을 에칭하여 제거한 후, 도 19에 도시된 바와 같이 상기 화소 전극(382)의 상기 플라스틱재 기판(370) 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층(383)을 형성하기에 앞서, 상기 에칭 스토퍼층(320)을 모두 제거할 수도 있지만, 상기 에칭 스토퍼층(320)을 제거하지 않고 상기 글라스재 기판(310)을 제거한 후, 상기 에칭 스토퍼층(320)을 패터닝하여 도 18에 도시된 바와 같이 화소 정의막(322)을 형성할 수도 있다.
이 경우 상기 에칭 스토퍼층(320)은 화소 정의막(322)의 재료가 될 수 있는 것으로 형성하는 것이 좋으며, 예컨대 실리콘 옥사이드 또는 실리콘 나이트라이드 등으로 형성될 수 있다. 화소 정의막(322)은 도 18에 도시된 바와 같이 화소 전극들(382) 사이에 형성되는 것으로서, 발광 영역을 정의해주는 역할 외에, 상기 화소 전극(382)의 에지 부분에서 후술하는 중간층이 끊어지거나 전계가 집중되는 현상을 방지함으로써 상기 화소 전극(382)과 후술하는 대향 전극의 단락을 방지하는 역할을 한다.
상기와 같은 공정을 거친 후, 도 19에 도시된 바와 같이 상기 화소 전극(382)의 상기 플라스틱재 기판(370) 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층(383)을 형성하고, 상기 중간층(383) 상에, 또는 상기 중간층(383)을 덮으면서 상기 플라스틱재 기판(370) 전면에 대향 전극(384)을 형성한다. 그리고 상기 대향 전극(384)의 상부로 미도시된 밀봉부재 등을 형성함으로써, 능동 구동형 전계발광 소자를 제작할 수 있다.
상기 대향 전극(384)에 대해 상술하자면, 상기 대향 전극(384)도 전술한 화소 전극(382)과 같이 투명 전극 또는 반사형 전극으로 형성될 수 있는데, 투명전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물이 상기 중간층(383)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투 명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인이 형성되도록 할 수 있다. 그리고 반사형 전극으로 사용될 때에는 상기 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물을 전면 증착하여 형성한다. 그러나, 반드시 이에 한정되는 것은 아니며, 화소 전극(382) 및 대향 전극(384)으로 전도성 폴러머 등 유기물을 사용할 수도 있다.
또한 상기 화소 전극(382)은 애노드 전극의 기능을 하고, 상기 대향 전극(384)은 캐소드 전극의 기능을 하는 데, 물론 이들 화소 전극(382)과 대향 전극(384)의 극성은 반대로 되어도 무방하다.
한편 상기 화소 전극(382)과 상기 대향 전극(384) 사이에 개재되는 중간층(383)에 대해 상술하자면, 상기 중간층(383)은 상기 화소 전극(382)과 상기 대향 전극(384)의 전기적 구동에 의해 발광하는 발광층을 가지며, 상기 중간층(383)의 종류에 따라서 전계발광 소자가 유기 전계발광 소자 또는 무기 전계발광 소자로 구분될 수 있다.
유기 전계발광 소자의 경우에는 저분자 유기막 또는 고분자 유기막으로 형성될 수 있다.
저분자 유기막을 사용할 경우, 상기 중간층(383)은 홀 주입층(HIL: hole injection layer), 홀 수송층(HTL: hole transport layer), 발광층(EML: emission layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이러한 저분자 유기막은 진공 중에서 유기물을 가열하여 증착하는 방식으로 형성될 수 있다. 물론 상기 중간층(383)의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
고분자 유기막을 사용할 경우에는 상기 중간층(383)은 대개 홀 수송층(HTL) 및 발광층(EML)으로 형성될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜(PEDOT : poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI : polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 형성될 수 있다. 상기 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등으로 형성될 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다. 물론 이러한 고분자 유기층의 경우에도 상기 중간층(383)의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
무기 전계발광 소자의 경우에는 상기 중간층(383)은 무기막으로 형성되며, 이는 발광층 및 상기 발광층과 전극 사이에 개재된 절연층으로 형성될 수 있다. 물론 상기 중간층(383)의 구조는 반드시 위에 한정되는 것은 아니고, 필요에 따라 다양한 층으로서 구성할 수 있다.
상기 발광층은 ZnS, SrS, CaS 등과 같은 금속황화물 또는 CaGa2S4, SrGa
2S4 등과 같은 알카리 토류 칼륨 황화물, 및 Mn, Ce, Tb, Eu, Tm, Er, Pr, Pb 등을 포함하는 천이 금속 또는 알카리 희토류 금속들과 같은 발광중심원자들로 형성될 수 있다.
상기와 같은 공정을 통해, 플라스틱재 기판(370) 상에 형성된 박막트랜지스터를 구비하는 전계발광 소자, 즉 플라스틱재 기판(370) 상에 형성되는 능동 구동형 전계발광 소자를 제작할 수 있다.
한편, 도 12 내지 도 16을 참조하여 상기 박막 트랜지스터(330), 더욱 상세하게는 인버티드 스태거드형 박막 트랜지스터를 상기 제 1 보호막(350) 상에 형성하는 공정을 설명한다.
도 12를 참조하면, 상기 제 1 보호막(350)을 형성한 후, 상기 제 1 보호막(350)에 상기 화소 전극(382)의 일부가 노출되도록 컨택홀(350a)을 형성하고, 도 13에 도시된 바와 같이 상기 제 1 보호막(382) 상에 금속층(331)을 형성한다. 상기 금속층(331)은 상기 컨택홀(350a)을 통해 상기 화소 전극(382)에 연결된다.
상기와 같이 금속층(331)을 형성한 후, 상기 금속층(331)을 패터닝하여, 도 14에 도시된 바와 같이 소스 전극(334)과, 상기 컨택홀(350a)을 통해 상기 화소 전극(382)에 연결되는 드레인 전극(335)을 형성한다. 그리고 도 15에 도시된 바와 같이 상기 드레인 전극(335) 및 상기 소스 전극(334)에 각각 접하는 반도체층(336)을 형성하고, 도 16에 도시된 바와 같이 상기 반도체층(336)을 덮으면서 상기 글라스재 기판(310) 전면에 게이트 절연막(337)을 형성한 후, 상기 게이트 절연막(337) 상에 게이트 전극(333)을 형성하여 박막 트랜지스터(330)를 형성한다.
상기와 같은 공정들을 통해, 상기와 같이 충분한 두께의 글라스재 기판(310) 상에 박막 트랜지스터(330)를 형성한 후, 원하는 얇은 두께의 플라스틱재 기판(370)을 상기 박막 트랜지스터(330)의 상부에 구비하고 상기 두꺼운 글라스재 기판(310)을 제거한 후 전계발광 소자를 형성함으로써, 얇은 두께의 플라스틱재 기판(370) 상에 형성된 인버티드 스태거드형 박막 트랜지스터를 구비한 전계발광 소자를 제조할 수 있다. 또한, 전술한 바와 같이 본 발명에서도 상기 박막 트랜지스터(330)를 형성하는 단계에 있어서 상기 반도체층(336)을 형성할 때 비정질 실리콘층을 도포하고 이를 결정화하여 다결정 실리콘 박막 트랜지스터를 형성하게 할 수도 있음은 물론이다. 이를 통해 얇고 가벼우면서도 플렉서블한 능동 구동형 전계발광 소자를 제조할 수 있다.
도 20 내지 도 24는 본 발명의 바람직한 또 다른 일 실시예에 따른 플라스틱재 기판 상에 형성된 능동 구동형 전계발광 소자의 제조 공정들을 개략적으로 도시하는 단면도들로서, 특히 전술한 실시예와 달리 스태거드형 박막 트랜지스터를 형성하는 전계발광 소자의 제조 공정들을 개략적으로 도시한 단면도들이다.
도 20을 참조하면, 글라스재 기판(410) 상에 에칭 스토퍼층(420)을 형성하고, 상기 에칭 스토퍼층(420) 상에 화소 전극(482)을 형성한다. 화소 전극(482)을 형성한 후, 상기 화소 전극(482)을 덮으면서 상기 글라스재 기판(410) 전면에 걸쳐 제 1 보호막(450)을 형성한다. 그리고 후술하는 바와 같이 상기 제 1 보호막(450) 상부에 상기 화소 전극(482)에 연결되는 박막 트랜지스터(430)를 형성한다. 그 후, 도 23에 도시된 바와 같이 상기 박막 트랜지스터(430) 상부에 상기 글라스재 기판(410)에 대응하는 플라스틱재 기판(470)을 구비한다. 이때 상기 박막 트랜지스터(430) 상부에 플라스틱재 기판(470)을 구비하기에 앞서, 상기 박막 트랜지스터(430) 상에 제 2 보호막(460)을 형성할 수도 있다. 그 후 상기 글라스재 기판(410)을 에칭하여 제거한 후, 도 24에 도시된 바와 같이 상기 화소 전극(482)의 상기 플라스틱재 기판(470) 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층(483)을 형성하기에 앞서, 상기 에칭 스토퍼층(420)을 모두 제거할 수도 있지만, 상기 에칭 스토퍼층(420)을 제거하지 않고 상기 글라스재 기판(410)을 제거한 후, 상기 에칭 스토퍼층(420)을 패터닝하여 도 24에 도시된 바와 같이 화소 정의막(422)을 형성할 수도 있다.
상기와 같은 공정을 거친 후, 도 24에 도시된 바와 같이 상기 화소 전극(482)의 상기 플라스틱재 기판(470) 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층(483)을 형성하고, 상기 중간층(483) 상에, 또는 상기 중간층(483)을 덮으면서 상기 플라스틱재 기판(470) 전면에 대향 전극(484)을 형성한다. 그리고 상기 대향 전극(484)의 상부로 미도시된 밀봉부재 등을 형성함으로써, 플라스틱재 기판(470) 상에 형성된 스태거드 형 박막 트랜지스터(430)를 구비한 능동 구동형 전계발광 소자를 제작할 수 있다. 상기 화소 전극(482), 대향 전극(484) 및 중간층(483)의 재료 및 이를 형성하는 공정은 전술한 실시예와 동일하다.
도 20 내지 도 22를 참조하여, 상기 박막 트랜지스터(430)를 제조하는 공정을 간략히 설명한다.
먼저, 도 20에 도시된 바와 같이 상기 제 1 보호막(450) 상에 게이트 전극(433)을 형성하고, 상기 게이트 전극(433)을 덮으면서 상기 글라스재 기판(410) 전면에 게이트 절연막(437)을 형성한다. 그리고 상기 게이트 절연막(437) 상에 반도체층(436)을 형성한다. 이때 상기 반도체층(436)은 비정질 실리콘을 도포하고 이를 결정화시킨 후 소정의 패터닝을 한 것일 수도 있으며, 또한 적절한 이온을 주입하여 활성화시킨 것일 수도 있다.
그 후 도 21에 도시된 바와 같이 상기 게이트 절연막(437) 및 상기 제 1 보호막(450)에 상기 화소 전극(482)의 일부가 노출되도록 컨택홀(450a)을 형성하고, 상기 반도체층(436)을 덮으면서 상기 글라스재 기판(410) 전면에 금속층(431)을 형성한다. 그 후 도 22에 도시된 바와 같이 상기 금속층(431)을 패터닝하여, 상기 반도체층(436)에 접하는 소스 전극(434)과, 상기 반도체층(436)에 접하고 상기 컨택홀(450a)을 통해 상기 화소 전극(482)에 연결되는 드레인 전극(435)을 형성하여 박막 트랜지스터(43)를 형성한다.
상기와 같은 공정들을 통해, 상기와 같이 충분한 두께의 글라스재 기판(410) 상에 박막 트랜지스터(430)를 형성한 후, 원하는 얇은 두께의 플라스틱재 기판(470)을 상기 박막 트랜지스터(430)의 상부에 구비하고 상기 두꺼운 글라스재 기판(410)을 제거한 후 전계발광 소자를 형성함으로써, 얇은 두께의 플라스틱재 기판(470) 상에 형성된 인버티드 스태거드형 박막 트랜지스터를 구비한 전계발광 소 자를 제조할 수 있다. 또한, 전술한 바와 같이 본 발명에서도 상기 박막 트랜지스터(430)를 형성하는 단계에 있어서 상기 반도체층(436)을 형성할 때 비정질 실리콘층을 도포하고 이를 결정화하여 다결정 실리콘 박막 트랜지스터를 형성하게 할 수도 있음은 물론이다. 이를 통해 얇고 가벼우면서도 플렉서블한 능동 구동형 전계발광 소자를 제조할 수 있다.
한편 도 19 및 도 24를 참조하면, 본 발명에 따라 제조된 능동 구동형 전계발광 소자의 박막 트랜지스터(330, 430)의 구조는 일반적인 능동 구동형 전계발광 소자의 박막 트랜지스터의 구조와 다름을 알 수 있다. 즉, 전계발광 소자의 하부에 구비된 박막 트랜지스터의 전극들(333, 334, 335, 433, 434, 435) 중 상기 전계발광 소자의 화소 전극(382, 482)에 연결되는 전극(335, 435)의 구조를 보면, 상기 전계발광 소자의 화소 전극(382, 482)에 연결되는 전극(335, 435)이 상기 전계발광 소자의 화소 전극(382, 482) 방향으로 돌출되어 상기 화소 전극(382, 482)에 연결되어 있음을 알 수 있다. 이는 일반적으로 상기 전계발광 소자의 화소 전극(382, 482)이 상기 박막 트랜지스터의 전극 방향으로 돌출되어 상기 박막 트랜지스터의 전극과 연결되는 일반적인 능동 구동형 전계발광 소자의 구조와 다른 점이다.
본 발명에 따른 능동 구동형 전계발광 소자는 상기와 같은 구조를 취함으로써, 전술한 바와 같이 글라스재가 아닌 플라스틱재 기판 상에 형성될 수 있으며, 이를 통해 플렉서블 디스플레이 장치 등을 형성할 수 있다.
한편, 전술한 실시예들에서는 능동 구동형 전계발광 소자의 경우에 대해서만 설명하였으나, 전술한 바와 같이 그 외에도 박막 트랜지스터를 구비하는 디스플레 이 소자라면 어떠한 장치에도 적용될 수 있음은 물론이며, 예컨대 박막 트랜지스터 액정 디스플레이 소자(TFT LCD)와 같은 디스플레이 소자에도 적용될 수 있는 바, 상기 액정 표시 패널의 구조를 간략히 설명하자면 다음과 같다.
서로 대향된 제 1 기판과 제 2 기판 사이에 액정층을 배향하는 배양층들이 구비되고, 상기 배양층과 상기 제 1 기판 사이에는 화소 전극이, 상기 배양층과 제 2 기판 사이에는 대향 전극이 구비되며, 상기 제 2 기판과 상기 대향 전극 사이에는 칼라 필터층이 구비된다.
상기 제 1 기판의 상기 제 2 기판 방향의 면 반대측 면에는 제 1 편광층이, 상기 제 2 기판의 상기 제 1 기판 방향의 면 반대측 면에는 제 2 편광층이 구비되고, 상기 제 2 편광층의 상면에는 보호필름이 구비된다.
상기와 같은 구조의 액정 패널에 있어서 상기 화소 전극이 전술한 바와 같은 공정을 통해 플라스틱재 기판 상에 형성된 박막 트랜지스터에 연결됨으로써, 상기 박막 트랜지스터에 의해 제어된 외부신호에 의해 상기 화소 전극과 대향 전극 사이에 전위차가 형성되고, 상기 전위차에 의해 상기 액정층의 배열이 결정되며, 상기 액정층의 배열에 따라서 상기 액정 패널의 제 1 기판 하부에 구비되는 백라이트 유니트(BLU : back light unit)에서 공급되는 가시광선이 차폐 또는 통과되고, 통과된 광이 상기 칼라 필터층을 통과하면서 색을 띠게 되어 화상을 구현하게 된다.
상술한 바와 같은 본 발명에 따른 플라스틱재 기판 상에 형성된 박막 트랜지스터는 상기와 같은 디스플레이 장치 외의 플렉서블 전자 종이(electronic sheet), 스마트 카드(smart card) 등 플렉서블 박막 트랜지스터를 구비하는 모든 장치에 구 비될 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 플라스틱재 기판 상에 형성된 박막 트랜지스터의 제조방법, 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비하는 디스플레이 장치의 제조방법, 상기 방법에 의해 제조된 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비하는 디스플레이 장치, 플라스틱재 기판 상에 형성된 능동 구동형 전계발광 소자의 제조방법 및 상기 방법에 의해 제조된 플라스틱재 기판 상에 형성된 능동 구동형 전계발광 소자에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 충분한 두께의 글라스재 기판 상에 박막 트랜지스터를 형성한 후, 원하는 얇은 두께의 플라스틱재 기판을 상기 박막 트랜지스터 상부에 구비하고 상기 두꺼운 글라스재 기판을 제거함으로써, 얇은 두께의 플라스틱재 기판 상에 형성된 박막 트랜지스터를 간단한 공정을 통해 얻을 수 있게 된다.
둘째, 플라스틱재 기판 상에 형성된 다결정 실리콘 박막 트랜지스터를 얻을 수 있다.
셋째, 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비한 다양한 플렉서블 장치, 특히 플렉서블 디스플레이 장치를 제조할 수 있다.
넷째, 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비한 전계발광 소자를 제조할 수 있으며, 이 경우 상기 공정 상의 에칭 스토퍼층을 패터닝하여 화소 정의막을 형성함으로써, 공정의 단순화 및 비용의 절감을 도모할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (19)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 글라스재 기판 상에 에칭 스토퍼층을 형성하는 단계;상기 에칭 스토퍼층 상에 화소 전극을 형성하는 단계;상기 화소 전극을 덮으면서 상기 글라스재 기판 전면에 걸쳐 제 1 보호막을 형성하는 단계;상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계;상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계;상기 글라스재 기판을 에칭하여 제거하는 단계;상기 화소 전극의 상기 플라스틱재 기판 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층을 형성하는 단계; 및상기 중간층 상에, 또는 상기 중간층을 덮으면서 상기 플라스틱재 기판 전면에, 대향 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 11항에 있어서,상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 상기 글라스재 기판에 대응하는 플라스틱재 기판을 구비하는 단계 사이에, 상기 박막 트랜지스터 상부에 제 2 보호막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 11항에 있어서,상기 에칭 스토퍼층은 실리콘 나이트라이드 또는 실리콘 옥사이드로 형성되는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 11항에 있어서,상기 글라스재 기판을 에칭하여 제거하는 단계와, 상기 화소 전극의 상기 플 라스틱재 기판 방향의 면의 반대면 상에 적어도 발광층을 포함하는 중간층을 형성하는 단계 사이에, 상기 에칭 스토퍼층을 패터닝하여 화소 정의막을 형성하는 단계를 더 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 11항에 있어서,상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형성하는 단계는,상기 제 1 보호막에 상기 화소 전극이 노출되도록 컨택홀을 형성하는 단계;상기 제 1 보호막 상에 금속층을 형성하는 단계;상기 금속층을 패터닝하여, 소스 전극과, 상기 컨택홀을 통해 상기 화소 전극에 연결되는 드레인 전극을 형성하는 단계;상기 드레인 전극 및 상기 소스 전극에 각각 접하는 반도체층을 형성하는 단계;상기 반도체층을 덮으면서 상기 글라스재 기판 전면에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 11항에 있어서,상기 제 1 보호막 상부에 상기 화소 전극에 연결되는 박막 트랜지스터를 형 성하는 단계는,상기 제 1 보호막 상에 게이트 전극을 형성하는 단계;상기 게이트 전극을 덮으면서 상기 글라스재 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 반도체층을 형성하는 단계;상기 게이트 절연막 및 상기 제 1 보호막에 상기 화소 전극이 노출되도록 컨택홀을 형성하는 단계;상기 반도체층을 덮으면서 상기 글라스재 기판 전면에 금속층을 형성하는 단계; 및상기 금속층을 패터닝하여, 상기 반도체층에 접하는 소스 전극과, 상기 반도체층에 접하고 상기 컨택홀을 통해 상기 화소 전극에 연결되는 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 15항 또는 제 16항에 있어서,상기 반도체층을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계인 것을 특징으로 하는 능동 구동형 전계발광 소자의 제조방법.
- 제 15항의 방법을 이용하여 제조된 능동 구동형 전계발광 소자.
- 제 16항의 방법을 이용하여 제조된 능동 구동형 전계발광 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047671A KR100615226B1 (ko) | 2004-06-24 | 2004-06-24 | 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047671A KR100615226B1 (ko) | 2004-06-24 | 2004-06-24 | 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050122541A KR20050122541A (ko) | 2005-12-29 |
| KR100615226B1 true KR100615226B1 (ko) | 2006-08-25 |
Family
ID=37294346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040047671A KR100615226B1 (ko) | 2004-06-24 | 2004-06-24 | 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100615226B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101446226B1 (ko) | 2006-11-27 | 2014-10-01 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그 제조 방법 |
| JP5237600B2 (ja) * | 2007-08-29 | 2013-07-17 | 三菱電機株式会社 | 表示装置およびその製造方法 |
| KR101339291B1 (ko) * | 2012-05-08 | 2013-12-09 | 한국표준과학연구원 | 유연한 집적회로 및 유연한 집적회로 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212116A (ja) * | 1998-01-26 | 1999-08-06 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2004111905A (ja) * | 2002-09-13 | 2004-04-08 | Ind Technol Res Inst | アクティブ型プラスチックパネルディスプレイの製造方法 |
-
2004
- 2004-06-24 KR KR1020040047671A patent/KR100615226B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212116A (ja) * | 1998-01-26 | 1999-08-06 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP2004111905A (ja) * | 2002-09-13 | 2004-04-08 | Ind Technol Res Inst | アクティブ型プラスチックパネルディスプレイの製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 16111905 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050122541A (ko) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790458B2 (en) | Flexible AMOLED substrate and manufacturing method thereof | |
| TWI500161B (zh) | 混合式薄膜電晶體及其製造方法以及顯示面板 | |
| KR102180037B1 (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| CN101997025B (zh) | 有机发光二极管显示器及其制造方法 | |
| KR100945468B1 (ko) | 발광장치 및 그 제조방법 | |
| US6787407B2 (en) | Method of manufacturing a semiconductor device | |
| US9142780B2 (en) | Display device and method for manufacturing the same | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| TW201123421A (en) | Semiconductor device and manufacturing method thereof | |
| TW201133791A (en) | Semiconductor device and manufacturing method thereof | |
| US7800114B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7973315B2 (en) | Thin film transistor, flat panel display device therewith, and method of manufacturing the thin film transistor | |
| US6635504B2 (en) | Method of manufacturing organic EL display | |
| US20050112807A1 (en) | Thin film transistor, method of fabricating the same and flat panel display using thin film transistor | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| US7834397B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
| KR100615226B1 (ko) | 박막 트랜지스터의 제조방법, 디스플레이 장치의제조방법, 이에 따라 제조된 디스플레이 장치, 능동구동형 전계발광 소자의 제조방법 및 이에 따라 제조된능동 구동형 전계발광 소자 | |
| KR100615235B1 (ko) | 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치 | |
| KR100804526B1 (ko) | 유기 발광 디스플레이 장치의 제조방법 | |
| KR100626032B1 (ko) | 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치 | |
| KR100691800B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JP4302357B2 (ja) | 半導体装置の作製方法 | |
| KR100626033B1 (ko) | 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치 | |
| KR100934328B1 (ko) | 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법 | |
| KR101225347B1 (ko) | 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |