KR100810639B1 - 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 - Google Patents
박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 Download PDFInfo
- Publication number
- KR100810639B1 KR100810639B1 KR1020060123044A KR20060123044A KR100810639B1 KR 100810639 B1 KR100810639 B1 KR 100810639B1 KR 1020060123044 A KR1020060123044 A KR 1020060123044A KR 20060123044 A KR20060123044 A KR 20060123044A KR 100810639 B1 KR100810639 B1 KR 100810639B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- substrate
- thin film
- oxide film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000010408 film Substances 0.000 claims description 56
- 238000010438 heat treatment Methods 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 239000012044 organic layer Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 abstract description 24
- 230000008025 crystallization Effects 0.000 abstract description 18
- 238000005452 bending Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000011521 glass Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치에 관한 것이다.
본 발명은 기판; 상기 기판 상에 위치하는 반도체층; 상기 반도체층 상에 위치하며, 상기 반도체층에 대응하여 패턴닝된 열산화막으로 이루어진 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극; 상기 기판 전면에 위치하는 층간 절연막; 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 한다.
박막트랜지스터
Description
도 1a 내지 도 1e는 본 발명의 실시 예에 따른 박막트랜지스터의 제조공정을 도시한 단면도이다.
도 1f는 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.
<도면 주요부호에 대한 부호의 설명>
200 : 기판 201 : 버퍼층
202: 비정질 실리콘층 202a : 다결정 실리콘층
203 : 반도체층 204,205 : 소스/드레인 영역
206 : 채널 영역 210 : 열산화막
211 : 게이트 전극 212 : 층간 절연막
213a,213b : 소스/드레인 전극
본 발명은 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치에 관한 것으로, 보다 자세하게는 결정성이 우수한 다결정 실리콘을 결정화함과 동시에 결정화시 고온의 결정화 온도에 의한 기판의 휘어짐을 방지하고, 결정화시 형성된 열산화막을 게이트 절연막으로 사용하여 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치에 관한 것이다.
디스플레이 장치에 사용되는 박막트랜지스터는 일반적으로 유리, 석영 등의 투명 기판에 비정질 실리콘을 증착시키고, 상기 비정질 실리콘을 탈수소화한 후, 채널을 형성하기 위한 불순물을 이온주입하고, 상기 비정질 실리콘을 결정화하여 반도체층을 형성한다. 이후에, 상기 반도체층 상에 게이트 절연막을 형성하고, 게이트 전극, 층간 절연막 및 소스/드레인 전극을 형성하여 박막트랜지스터를 제조한다.
여기서, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법으로는 저온 결정화법과 고온 결정화법으로 나뉘어지는데, 저온 결정화법으로는 엑시머 레이저 결정화법(Eximer Laser Crystallization)이 주로 사용되며, 엑시머 레이저 어닐링법은 결정화 온도가 450℃ 정도에서 공정이 진행되어 유리 기판을 사용할 수 있으나, 제조비용이 비싸고 기판의 최적 크기가 제한되므로 전체 디스플레이 제조 비 용이 상승한다는 단점이 있다.
고온 결정화법으로는 고상 열처리법(Solid Phase Crystallization), 급속 열처리법(Rapid Thermal Annealing Process) 등이 있으나, 고상 열처리법은 600℃ 이상에서 20시간 이상을 가열하여 결정화하여야 하므로 결정화된 다결정 실리콘에 결정 결함이 많이 포함되어 충분한 전계 이동도를 얻을 수 없으며, 열처리 공정 중 기판이 변형되기 쉽고 결정화 온도를 낮추는 경우에는 생산성이 떨어진다는 단점이 있다.
한편, 급속 열처리법(RTA)은 비교적 짧은 시간에 공정이 이루어질 수 있으나 심한 열충격으로 인하여 기판이 변형되기 쉽고, 결정화된 다결정 실리콘의 전기적 특성이 좋지 않다는 단점이 있다.
또한, 상기 반도체층을 절연시키는 게이트 절연막의 경우에 있어서, 일반적으로 CVD(chemical vapor deposition)법을 이용하여 실리콘 산화막 또는 질화막을 형성하고 있으나, CVD법으로 증착하는 경우에는 막질이 불량하고 막의 균일성이 좋지 않아 1000Å 이상으로 증착해야 하는 단점이 있었다.
따라서, 박막트랜지스터의 전기적 특성을 조절하기 어려우며, 이에 따라 박막트랜지스터의 특성이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 결정성이 우수한 다결정 실리콘을 결정화함과 동시에 결정화시 고온 의 결정화 온도에 의한 기판의 휘어짐을 방지하고, 결정화시 형성된 열산화막을 게이트 절연막으로 사용하여 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치를 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판; 상기 기판 상에 위치하는 반도체층; 상기 반도체층 상에 위치하며, 상기 반도체층에 대응하여 패턴닝된 열산화막으로 이루어진 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극; 상기 기판 전면에 위치하는 층간 절연막; 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판을 제공하고, 상기 기판 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 H2O 분위기에서 열처리하여 다결정 실리콘층 및 상기 다결정 실리콘의 상부에 배치된 열산화막을 일괄 형성하고, 상기 다결정 실리콘층 및 열산화막을 패터닝하여 반도체층 및 게이트 절연막을 형성하고, 상기 반도체층의 일정 영역에 대응되게 게이트 전극을 형성하고, 상기 기판 전면에 층간 절연막 및 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법에 의해 달성된 다.
또한, 본 발명의 상기 목적은 기판; 상기 기판 상에 위치하는 반도체층; 상기 반도체층 상에 위치하며, 상기 반도체층에 대응하여 패턴닝된 열산화막으로 이루어진 게이트 절연막; 상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극; 상기 기판 전면에 위치하는 층간 절연막; 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극; 상기 소스/드레인 전극에 전기적으로 연결된 제 1 전극; 및 상기 제 1 전극 상에 위치하는 유기막층 및 제 2 전극을 포함하는 것을 특징으로 하는 유기전계발광표시장치에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1e는 본 발명의 실시 예에 따른 박막트랜지스터의 단면도이다.
도 1a를 참조하면, 절연 유리 또는 플라스틱과 같은 투명한 기판(200) 상에 버퍼층(201)을 형성한다. 상기 버퍼층(201)은 기판 하부에서 침투하는 수분 또는 불순물의 확산을 방지하거나 결정화 시 열의 전달 속도를 조절함으로써, 후속 공정에서 형성될 다결정 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 하며, 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 이루어질 수 있다.
이어서, 상기 버퍼층(201) 상에 비정질 실리콘층(202)을 형성한다. 이때, 상기 비정질 실리콘층의 증착방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 증착 방법을 사용한다. 여기서, PECVD법은 330 내지 430℃ 에서 1 내지 1.5 Torr의 압력으로 SiH4 + Ar 및/또는 H2를 사용하여 수행한다. 또한, LPCVD는 400 내지 500℃ 내외의 온도에서 0.2 내지 0.4 Torr 로 Si2H6 + Ar를 사용하여 수행한다.
그리고 나서, 도 1b에 도시된 바와 같이, 상기 기판(200)을 열처리하여 상기 비정질 실리콘층(202)을 결정화하여 다결정 실리콘층(202a)을 형성하고, 동시에 상기 다결정 실리콘층(202a)의 표면에 열산화막(210)을 형성한다.
본 발명에서는 열처리 공정으로 RTA(Rapid Thermal Annealing) 또는 로(Furnace)와 같은 통상의 고온 열처리 공정에서 사용되는 방법을 사용하나, 열처리 분위기를 종래에는 비활성인 N2 또는 O2 분위기에서 열처리를 진행하였으나 본 발명에서는 H2O 분위기에서 열처리를 진행한다.
이때, H2O 분위기에서 열처리를 하는 경우에는 N2 또는 O2 분위기에서 열처리하는 경우보다 동일 온도라면 열처리 시간이 더욱 단축되고, 동일 시간이라면 열처리 온도가 감소된다.
특히, 종래 투명 절연 기판인 유리 같은 경우에는 고온에서 기판이 휘어지는 문제점이 발생하나 본 발명과 같이 열처리 온도를 감소시킬 수 있는 경우에는 기판 의 휘어짐을 방지할 수 있다.
본 발명에서의 열처리 온도는 550 내지 750℃인 것이 바람직하며, 더욱 바람직하기로는 600 내지 710℃인 것이 바람직하다. 이때, 상기 열처리 온도는 비정질 실리콘이 적절한 온도에 의해 결정화가 수행되는 것을 고려할 때 550℃ 이상인 것이 바람직하고, 기판이 고온에 의해 변형이 일어나는 것을 고려할 때 750℃ 이하인 것이 바람직하다. 또한, 600 내지 710℃ 사이의 온도에서는 적절한 열처리 시간으로 우수한 다결정 실리콘을 얻을 수 있으므로 더욱 바람직하다.
그리고, H2O의 압력은 10000 내지 2MPa인 것이 바람직하다. 이때, 상기 H2O의 압력은 비정질 실리콘의 결정화 속도가 압력에 비례하여 열처리 시간이 정해지는 것을 고려할 때 10000 이상인 것이 바람직하고, 고압인 경우에는 폭발의 위험이 있는 것을 고려할 때 2MPa 이하의 압력에서 열처리 하는 것이 바람직하다.
여기서, 상기 H2O 분위기에서 열처리하게 되면, 상기 비정질 실리콘층(202)이 다결정 실리콘층으로 결정화되면서, 표면에는 열 산화에 의한 열산화막(210)이 형성되게 된다.
이때, 상기 형성되는 열산화막(210)은 50 내지 300Å의 두께로 형성하는 것이 바람직하다. 상기 열산화막(210)의 두께는 열산화막이 게이트 절연막으로 작용하는 특성을 고려할 때 50Å 이상임이 바람직하고, 상기 열산화막(210)의 제조 공정 시간을 고려할 때 300Å 이하인 것이 바람직하다. 또한, 상기 열산화막(210)의 두께는 열처리 온도와 진행시간에 의해 조절될 수 있다.
이어서, 도 1c를 참조하면, 상기 다결정 실리콘층(202a) 및 열산화막(210)을 패터닝하여 반도체층(203)을 형성하고, 상기 열산화막(210)은 게이트 절연막으로 작용할 수 있게 된다.
따라서, 종래 실리콘 산화막 또는 질화막을 CVD 법으로 형성하는 경우에, 막질 및 막의 균일도가 불량하던 것을 방지하기 위해 1000Å이상으로 형성하던 것을, 상기 열산화막(210)을 이용하여 300Å 이하로 줄일 수 있게 됨으로써, 박막트랜지스터의 특성을 제어하기 용이하게, 이에 따른 박막트랜지스터의 특성의 향상을 가져오는 이점이 있다.
이어서, 상기 열산화막(210) 상에 알루미늄(Al) 또는 알루미늄-네오디늄(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층으로 게이트 전극용 금속층을 형성한다. 이어, 상기 게이트 전극용 금속층을 식각하여 상기 반도체층(203)과 대응되는 일정 영역에 게이트 전극(211)을 형성한다.
이어서, 도 1d를 참조하면, 상기 게이트 전극(211)을 마스크로 사용하여 도전형의 불순물 이온을 일정량 주입하여 소스/드레인 영역(204,205) 및 채널 영역(206)을 형성한다. 상기 불순물 이온으로는 p형 불순물 또는 n형 불순물을 이용하여 박막트랜지스터를 형성할 수 있는데, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택할 수 있고, 상기 n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등으로 이루어진 군에서 선택할 수 있다.
이어서, 도 1e를 참조하면, 상기 게이트 전극(211)을 포함하는 기판(200) 전 면에 층간 절연막(212)을 형성한다.
이어, 상기 층간 절연막(212) 및 열산화막(210)의 일정 영역을 식각하여 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 반도체층(203)의 소스/드레인 영역(204,205)에 전기적으로 연결되는 소스/드레인 전극(213a,213b)을 형성하여, 본 발명의 실시 예에 따른 박막트랜지스터를 완성한다.
상기와 같이, 본 발명의 박막트랜지스터는 결정성이 우수한 다결정 실리콘을 결정화함과 동시에 결정화시 고온의 결정화 온도에 의한 기판의 휘어짐을 방지하고, 결정화시 형성된 열산화막을 게이트 절연막으로 사용하여 박막트랜지스터의 특성을 향상시킬 수 있는 이점이 있다.
이어서, 도 1f는 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.
도 1f를 참조하면, 상기 기판(200) 전면에 평탄화막(215)을 형성한다. 상기 평탄화막(215)은 유기막 또는 무기막으로 형성하거나 이들의 복합막으로 형성할 수 있다. 상기 평탄화막(215)을 무기막으로 형성하는 경우는 SOG(spin on glass)를 사용하여 형성하는 것이 바람직하고, 유기막으로 형성하는 경우 아크릴계 수지, 폴리이미드계 수지 또는 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다.
이때, 상기 평탄화막(215)을 식각하여 상기 소오스/드레인 전극(213a, 213b) 중 어느 하나를 노출시키는 비어홀을 형성하고, 상기 소오스/드레인 전극(213a, 213b) 중 어느 하나와 연결되는 제 1 전극(216)을 형성한다. 상기 제 1 전극(216)은 상기 비아홀의 바닥에 위치하여 상기 노출된 소오스/드레인 전극(213a, 213b) 중 어느 하나에 접하고, 상기 평탄화막(215) 상으로 연장된다. 상기 제 1 전극(216)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용할 수 있다.
이어서, 상기 제 1 전극(216)을 포함한 기판(200) 전면에 화소정의막(217)을 형성하되, 상기 제 1 전극(216)이 위치한 비아홀을 충분히 채울 수 있을 정도의 두께로 형성한다. 상기 화소정의막(217)은 유기막 또는 무기막으로 형성할 수 있으나, 바람직하게는 유기막으로 형성한다. 더욱 바람직하게는 상기 화소정의막(217)은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나이다. 상기 화소정의막(217)은 유동성(flowability)이 뛰어나므로 상기 기판 전체에 평탄하게 형성할 수 있다.
이때, 상기 화소정의막(217)을 식각하여 상기 제 1 전극(216)을 노출시키는 개구부를 형성하고, 상기 개구부를 통해 노출된 제 1 전극(216) 상에 유기막층(218)을 형성한다. 상기 유기막층(218)은 적어도 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층중 어느 하나 이상의 층을 추가로 포함할 수 있다.
이어서, 상기 기판(200) 전면에 제 2 전극(219)을 형성한다. 상기 제 2 전극(219)은 투과전극으로 투명하면서 일함수가 낮은 Mg, Ag, Al, Ca 및 이들의 합금으로 사용할 수 있다.
따라서, 상기와 같이 본 발명의 실시 예에 따른 유기전계발광표시장치를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치는 결정성이 우수한 다결정 실리콘층을 제조할 수 있고, 이에 따라 우수한 특성을 지닌 박막트랜지스터를 제공할 수 있는 효과가 있다.
Claims (15)
- 기판;상기 기판 상에 위치하는 반도체층;상기 반도체층 상부에 위치하며, 상기 반도체층에 대응하여 패턴닝된 열산화막으로 이루어진 게이트 절연막;상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게위치하는 게이트 전극;상기 기판 전면에 위치하는 층간 절연막;상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하며, 상기 열산화막은 50 내지 300Å의 두께인 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 열산화막은 실리콘 산화막인 것을 특징으로 하는 박막트랜지스터.
- 삭제
- 제 1 항에 있어서,상기 기판 상에 버퍼층을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
- 기판을 제공하고,상기 기판 상에 비정질 실리콘층을 형성하고,상기 비정질 실리콘층을 H2O 분위기에서 열처리하여 다결정 실리콘층 및 상기 다결정 실리콘의 상부에 배치된 열산화막을 일괄 형성하고,상기 다결정 실리콘층 및 열산화막을 패터닝하여 반도체층 및 게이트 절연막을 형성하고,상기 반도체층의 일정 영역에 대응되게 게이트 전극을 형성하고,상기 기판 전면에 층간 절연막 및 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 포함하며, 상기 H2O 분위기는 10000Pa 내지 2MPa의 압력에서 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 비정질 실리콘층을 형성하기 전에 버퍼층을 더 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 열산화막은 게이트 절연막임을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 열처리는 급속열어닐링방법(rapid thermal annealing : RTA)으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 5 항에 있어서,상기 열처리는 550 내지 750℃에서 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 삭제
- 제 5 항에 있어서,상기 게이트 전극을 형성한 후 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 기판;상기 기판 상에 위치하는 반도체층;상기 반도체층 상부에 위치하며, 상기 반도체층에 대응하여 패턴닝된 열산화막으로 이루어진 게이트 절연막;상기 게이트 절연막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게위치하는 게이트 전극;상기 기판 전면에 위치하는 층간 절연막;상기 반도체층에 전기적으로 연결되는 소스/드레인 전극;상기 소스/드레인 전극에 전기적으로 연결된 제 1 전극;상기 제 1 전극 상에 위치하는 유기막층; 및상기 유기막층 상에 위치하는 제 2 전극을 포함하며, 상기 열산화막은 50 내지 300Å의 두께인 것을 특징으로 하는 유기전계발광표시장치.
- 제 12 항에 있어서,상기 열산화막은 실리콘 산화막인 것을 특징으로 하는 유기전계발광표시장치.
- 삭제
- 제 12 항에 있어서,상기 기판 상에 버퍼층을 더 포함하는 것을 특징으로 하는 유기전계발광표시장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123044A KR100810639B1 (ko) | 2006-12-06 | 2006-12-06 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| US11/951,525 US20080135838A1 (en) | 2006-12-06 | 2007-12-06 | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123044A KR100810639B1 (ko) | 2006-12-06 | 2006-12-06 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100810639B1 true KR100810639B1 (ko) | 2008-03-07 |
Family
ID=39397796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060123044A KR100810639B1 (ko) | 2006-12-06 | 2006-12-06 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080135838A1 (ko) |
| KR (1) | KR100810639B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147414B1 (ko) | 2009-09-22 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8399882B2 (en) | 2010-01-08 | 2013-03-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101015847B1 (ko) * | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101860859B1 (ko) * | 2011-06-13 | 2018-05-25 | 삼성디스플레이 주식회사 | 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치 |
| KR20130007065A (ko) * | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 구비하는 화소 및 유기 발광 표시 장치 |
| US10741541B2 (en) * | 2016-10-04 | 2020-08-11 | Infineon Technologies Dresden Gmbh | Method of manufacturing a semiconductor device |
| KR101930439B1 (ko) | 2017-12-18 | 2018-12-19 | 삼성디스플레이 주식회사 | 화소 |
| KR102051102B1 (ko) * | 2018-12-12 | 2019-12-03 | 삼성디스플레이 주식회사 | 화소 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100191091B1 (ko) * | 1994-05-24 | 1999-07-01 | 모리시타 요이치 | 박막 반도체 장치와 그 제조방법 |
| KR20050110345A (ko) * | 2004-05-18 | 2005-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466641A (en) * | 1992-06-15 | 1995-11-14 | Kawasaki Steel Corporation | Process for forming polycrystalline silicon film |
| JP3320180B2 (ja) * | 1993-12-22 | 2002-09-03 | ティーディーケイ株式会社 | 薄膜トランジスタの製造方法 |
| JPH0878693A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5548132A (en) * | 1994-10-24 | 1996-08-20 | Micron Technology, Inc. | Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| TW523931B (en) * | 2001-02-20 | 2003-03-11 | Hitachi Ltd | Thin film transistor and method of manufacturing the same |
| US7227306B2 (en) * | 2003-08-28 | 2007-06-05 | Samsung Sdi Co., Ltd. | Organic electroluminescence display having recessed electrode structure |
| JP4729881B2 (ja) * | 2004-08-04 | 2011-07-20 | ソニー株式会社 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
-
2006
- 2006-12-06 KR KR1020060123044A patent/KR100810639B1/ko not_active IP Right Cessation
-
2007
- 2007-12-06 US US11/951,525 patent/US20080135838A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100191091B1 (ko) * | 1994-05-24 | 1999-07-01 | 모리시타 요이치 | 박막 반도체 장치와 그 제조방법 |
| KR20050110345A (ko) * | 2004-05-18 | 2005-11-23 | 삼성에스디아이 주식회사 | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147414B1 (ko) | 2009-09-22 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8633479B2 (en) | 2009-09-22 | 2014-01-21 | Samsung Display Co., Ltd. | Display device with metal oxidel layer and method for manufacturing the same |
| US8399882B2 (en) | 2010-01-08 | 2013-03-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
| US8890141B2 (en) | 2010-01-08 | 2014-11-18 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistors and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080135838A1 (en) | 2008-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810639B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| EP2083440B1 (en) | Method of fabricating a thin film transistor | |
| US8513669B2 (en) | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor | |
| US7825476B2 (en) | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT | |
| KR100864884B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 | |
| US7994706B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US8053297B2 (en) | Method of fabricating a thin film transistor using joule heat from the gate electrode to form a crystallized channel region | |
| KR20080114281A (ko) | 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법 | |
| US8623720B2 (en) | Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor | |
| KR20090020287A (ko) | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 | |
| KR101009646B1 (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| US8673697B2 (en) | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same | |
| KR100810638B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR100666552B1 (ko) | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 | |
| US8729553B2 (en) | Thin film transistor including catalyst layer, method of fabricating the same, and organic light emitting diode display device having the TFT | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100552937B1 (ko) | 이중층 게이트를 가진 결정질 박막트랜지스터 | |
| KR100709282B1 (ko) | 박막 트랜지스터 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130205 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |