KR100990571B1 - 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법 - Google Patents

매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법 Download PDF

Info

Publication number
KR100990571B1
KR100990571B1 KR1020047018822A KR20047018822A KR100990571B1 KR 100990571 B1 KR100990571 B1 KR 100990571B1 KR 1020047018822 A KR1020047018822 A KR 1020047018822A KR 20047018822 A KR20047018822 A KR 20047018822A KR 100990571 B1 KR100990571 B1 KR 100990571B1
Authority
KR
South Korea
Prior art keywords
circuit region
matrix display
display device
poly
mic
Prior art date
Application number
KR1020047018822A
Other languages
English (en)
Other versions
KR20050004185A (ko
Inventor
반더자그피에테르제이
윤수와이
영니겔디
Original Assignee
티피오 홍콩 홀딩 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티피오 홍콩 홀딩 리미티드 filed Critical 티피오 홍콩 홀딩 리미티드
Priority claimed from PCT/IB2003/002063 external-priority patent/WO2003098671A1/en
Publication of KR20050004185A publication Critical patent/KR20050004185A/ko
Application granted granted Critical
Publication of KR100990571B1 publication Critical patent/KR100990571B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

기판(4), 픽셀 영역(6) 및 인접 구동 회로 영역(8)을 포함하는, 액티브 매트릭스 디스플레이 장치(16)용 액티브 플레이트(2)가 개시된다. 두 영역 모두 결정화 처리(MIC 폴리 Si)를 수행하는 데 금속이 사용되는 공정에 의해 형성된 다결정성 실리콘 물질을 포함하지만, 구동 회로 영역(8)에 있는 MIC 폴리 Si만이 에너지 빔(10)을 사용해서 조사 처리된다. TFT는 오프 상태에서 충분히 낮은 누설 전류를 갖는 MIC 폴리 Si로 제조되며, 이들은 매트릭스 디스플레이 장치의 픽셀 영역에서 스위칭 소자로 사용될 수 있다. 원하는 이동성을 가진 폴리 Si를 제공하는 데 구동 회로 영역(8)만을 조사하면 되기 때문에, 조사 처리에 걸리는 시간을 크게 감소시킬 수 있다.

Description

매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조 방법{ACTIVE MATRIX DISPLAY DEVICES AND THE MANUFACTURE THEREOF}
본 발명은 다결정 실리콘 박막 트랜지스터를 포함하는 액티브 매트릭스 디스플레이 장치 및 그 제조에 관한 것이다.
비정질 실리콘(a-Si)과 관련된 다결정 실리콘(폴리-Si)은 그 높은 캐리어 이동성으로 인해서, 액티브 매트릭스 액정 디스플레이(AMLCD) 및 액티브 매트릭스 폴리머 LED 디스플레이(AMPLED)와 같은 광범위한 전자 제품에서 선호되어 사용된다. 종래, 예컨대 박막 트랜지스터(TFT)에 사용되는 폴리-Si막은 SPC(solid phase crystallisation)에 의해 제조되었다. 이는 a-Si 막을 절연 기판에 증착시키고, a-Si 막을 고온에 장시간 노출시킴으로써 결정화시키는 단계를 포함하며, 이는 600℃이상에서 24시간까지이다.
다른 방안으로, US-A-5147826호는 a-Si 막을 결정화하는 저온 방법을 개시하고 있으며, 이는 예컨대 a-Si 막 상에 박막 니켈을 증착시키고, 이 막을 어닐링시키는 단계를 포함한다. 금속은 600℃ 이하의 온도에서의 결정 성장을 촉진시키고, 다른 경우에 비해서 더 빠른 결정 성장을 제공한다. 예컨대, US-A-5147826호의 방법을 사용하는 전형적인 어닐링은 약 550℃에서 10시간이였다. 이는 2가지 이유에서 종래보다 개선점을 제공한다. 우선, 통상적으로 600℃ 이상에서 유리 압착(compaction) 및 뒤틀림으로 손상될 수 있었던 붕규산염과 같은 저렴한 무알카리 유리 기판이 사용될 수 있게 된다. 두번째로, 어닐링 시간이 줄어들기 때문에 제조 수율이 증가되어서 관련 제조 비용이 감소될 수 있다. US-A-5147826호의 내용은 참조로서 포함된다.
US-A-5147826호에 개시된 바와 같이, 결정 처리를 강화하기 위해 금속 성분이 사용되는 다결정 실리콘 물질을, 금속 유도형 결정화 폴리-Si 또는 MIC 폴리-Si라고도 한다.
기존의 액티브 매트릭스 디스플레이 장치에서, 디스플레이되는 이미지는 장치의 기판의 '픽셀 영역'에 행렬로 분포된 픽셀의 어레이에 의해 만들어졌다. 하나 이상의 TFT가 각각의 픽셀에 제공되어서 각각의 픽셀을 제어한다. TFT를 포함하는 집적 구동 회로가 동일한 기판 상의 픽셀 영역 주위의 '구동 회로 영역'에 제공된다. 디스플레이될 이미지를 정의하는 신호는 구동 회로로 공급되고, 여기서 픽셀에 신호를 전송해서 이미지를 생성한다. US-A-5756364호에 개시된 바와 같이, 구동 회로 영역의 TFT는 높은 이동성(mobility)을 갖고 있는 것이 바람직한, 반면에 픽셀 영역의 TFT는 충분히 작은 오프 전류를 갖고, 디스플레이를 지나는 TFT의 오프 전류의 변화가 줄어드는 것이 중요하다. US-A-5756364호의 내용은 여기에 참조로 포함된다.
US-A-5756364호는 레이저 광을 조사함으로써 MIC 폴리-Si의 결정도(crystallinity)가 개선되는 것을 개시하고 있다. 이렇게 형성된 TFT는 100cm2/Vs 이상의 비교적 높은 이동성을 갖는 것으로 나타나 있으며, 이 때문에 액티브 매트릭스 디스플레이의 구동 회로에 적합하다. 그러나, 이러한 TFT는 트랜지스터마다 크게 변하는 큰 오프 전류를 갖는다고 알려져 있으며, 이 때문에 디스플레이 픽셀 영역에서 사용하기에는 부적합하다. 따라서, 구동 회로 영역에만 MIC 폴리-Si를 형성하고, 후속해서 각각 서로 다른 레이저 조명 에너지 밀도로 구동 회로 및 픽셀 영역을 조명해서 픽셀 영역에 폴리-Si를 형성하는 것이 제안되었다. 구동 회로 영역의 TFT는 위에 설명한 적절한 특성을 갖고 있으며, 반면에 픽셀 영역에 생성된 TFT는 20cm2/Vs 미만의 비교적 작은 이동성을 갖지만 작은 오프 전류 변화를 갖는다. MIC 폴리-Si의 형성을 구동 회로 영역만으로 제한하기 위해서, 결정화 처리를 강화하기 위해 금속 원소를 포함한 용제를 첨가하기 전에, 픽셀 영역 위에 실리콘 이산화물 마스크가 형성된다.
본 발명의 목적은 장치의 구동 회로와 픽셀 영역에서 서로 다른 전기적 특성을 갖는 폴리-Si를 포함하는 개선된 액티브 매트릭스 디스플레이 장치 및 이 장치를 제조하는 공정을 제공하는 것이다.
본 발명은 액티브 매트릭스 디스플레이 장치용 액티브 플레이트를 제공하되, 이 액티브 플레이트는 기판, 픽셀 영역 및 인접 구동 회로 영역을 포함하고, 두 영역 모두 MIC 폴리-Si를 포함하지만, 구동 회로 영역의 MIC 폴리-Si만이 에너지 빔을 사용해서 어닐링 처리되었다.
본 발명은 픽셀 영역과 인접 구동 회로 영역을 갖고 있는, 매트릭스 디스플레이 장치용 액티브 플레이트를 제조하는 방법을 제공하되,
이 방법은
(a) 기판 상에 비정질 실리콘 막을 증착시키는 단계와,
(b) 비정질 실리콘의 결정화를 가속시키도록 금속 성분을 픽셀 영역과 구동 회로 영역에 첨가하는 단계와,
(c) 기판을 가열해서 막 내의 비정질 실리콘을 결정화시킴으로써 MIC 폴리-Si를 형성하는 단계와,
(d) 구동 회로 영역의 MIC 폴리-Si에 에너지 빔을 조사하는 단계
를 포함한다. MIC 기술을 사용해서 제조된 TFT는 "오프" 상태에서 누설 전류가 비교적 높다는 문제가 있어서 AMLCD의 픽셀 영역과 같은 애플리케이션에서는 사용이 부적절하다. 본 출원인은 오프 상태에서의 누설 전류가 충분히 낮아서, 매트릭스 디스플레이 장치의 픽셀 영역에서 스위칭 소자로 사용하기에 적합한 MIC 폴리-Si을 사용해서 TFT를 제조할 수 있다고 판단했다.
본 출원인은 특정 공정 파라미터 조합으로 상당히 양호한 동작 특성을 가진 장치를 제공할 수 있다고 판단했다. 24시간 이상의 어닐링 시간과 평균 농도 1018 내지 5×1019atoms/cm3의 다결정 실리콘 물질의 니켈의 조합이 특히 유익하다고 믿었다. 바람직하게는, 어닐링 시간은 36시간 이상이다. 또한 다결정 물질의 평균 니켈 농도는 바람직하게는 2.5×1018 내지 2.5×1019atoms/cm3이다.
또한, 24시간 이상의 어닐링 시간과 1018 내지 5×1019atoms/cm3인 폴리-Si 물질의 평균 니켈 농도의 조합 및, 이온 주입을 사용해서 a-Si에 니켈을 투입함으로써 개선된 결과를 획득한다고 생각한다. 36시간 이상의 어닐링 및/또는 2.5×1018 내지 2.5×1019atoms/cm3의 다결정 실리콘의 니켈 농도가 이 공정에서 유익하게 사용될 수 있다.
종래, MIC 공정에 의해 형성된 폴리-Si TFT에서, 예컨대 니켈과 같은 촉매 이온의 존재로 인해서 예상치 못한 높은 누설 전류가 야기된다고 보고되었다. 그러나, 본 출원인은 누설의 가장 큰 원인이 MIC 처리 후에 남아 있는 결정화되지 못한 a-Si 영역이라는 것을 알았다. 어닐링 시간을 더 길게 하는 경우에, 이들 a-Si 영역의 크기를 감소시키거나 심지어 제거하기 위해서 2가지 방식으로 결정화가 일어난다. 결정화의 초기 기간 동안, MIC는 우수하다. a-Si 막은 NiSi2 실리사이드 상의 이동에 의해 바늘 형상 입자로 결정화된다. 그러나, NiSi2의 침전은 이들이 입경, 다른 Si 바늘 또는 a-Si 표면의 상부 및 하부에 이르면 멈춘다. 따라서, 이 스테이지는 바늘 형상 입자 구조체 사이에 소량의 a-Si를 남기고 종료된다. 어닐링이 계속되면, 바늘 형상 입자는 SPC에 의해 증가되어서, a-Si의 나머지 부피를 감소시킨다.
위에 설명된 바와 같이, 긴 어닐링 시간과 다른 미리 정해진 파라미터와의 조합이 폴리-Si 물질에 개선된 특성을 제공한다는 것을 알게 되었다. 기판 상의 폴리-Si 회로에 고도로 전문화된 회로 집적법을 사용해서 더 작은 디스플레이 기판을 생성하려는 AMLCD 분야의 추세로 볼 때(예컨대 PDA 및 휴대전화에서), 이러한 장치는 그다지 높은 처리량을 요하지 않으므로, 더 긴 어닐링 시간을 사용해도 무방하다. 일련의 더 작은 디스플레이에 대해 일정 간격을 두고 어닐링 공정을 수행하면, 비실용적으로 크고 고가인 노(furnance)를 사용하지 않고도, 필요한 기판을 제공할 수 있다.
본 출원인은 1.3×1018 내지 7.5×1018atoms/cm3의 농도의 금속 원자를 사용해서, 종래에 필수적이었던 어닐링 처리 시간보다 훨씬 적은 시간에, 액티브 매트릭스 디스플레이 장치의 픽셀 영역에 사용할 수 있는 누설 특성을 가진 다결정 반도체 TFT를 형성할 수 있다는 것을 알았다. 이러한 TFT 및 그 제조 방법은 계류중인 영국 특허 출원 제 0215566.1(출원인 정리 번호 PHGB 020109)에 개시되어 있으며, 그 내용은 여기에 참조로 포함된다. 550℃의 온도에서 20시간의 어닐링으로 원하는 특성은 달성할 수 있었지만, 위에 개시된 금속 농도를 통해서, 이 시간은 600℃미만의 온도에서 10시간 또는 심지어 8시간 미만으로 단축시킬 수 있다는 것을 알았다. 이는 제조 공정에서의 생산성 및 효율을 상당히 개선한다.
바람직하게는, 다결정 반도체 물질의 금속 원자의 평균 농도는 1.9×1018 내지 5×1018atoms/cm3이다. 더 바람직하게는, 금속 원자의 평균 농도는 2.5×1018atoms/cm3이다.
또한, MIC 어닐링 공정 동안 전기장을 기판에 인가함으로써(전기장 강화 MIC또는 FEMIC이라고도 함) 공정을 가속시키고, 시간을 단축시킬 수 있다. FEMIC의 예는 Jin Jang 등의 "Electric-field-enhanced crystallization of amorphous silicon", Nature, Vol. 395, p481-483에 개시되어 있으며, 그 내용은 본 명세서에 참조로서 포함되어 있다.
MIC 처리에서 니켈 대신에 혹은 니켈과 함께 다른 금속이 사용될 수 있다는 것이 이해될 것이다. 예컨대 Ni, Cr, Co, Pd, Pt, Cu, Ag, Au, In, Sn, Pb, As 및 Sb로 이루어진 그룹으로부터 선택된 하나 이상의 원소가 사용될 수 있다. 더 바람직하게는 그룹 Ni, Co 및 Pd 중 하나 이상의 원소가 사용된다.
금속에 a-Si를 주입하는 데 이온 주입을 사용해서 MIC 처리에서 선량, 균일성 및 이온 깊이에 대한 정확한 제어를 구현하는 것이 바람직하다. 그러나, 이를 위해 다른 방법이 사용될 수도 있다. 예컨대, 금속 원자가 전형적으로는 스핀 코팅 고정을 통해서 용액 상태로 a-Si에 주입된다. 다른 처리는 스퍼터링 또는 니켈층의 졸-겔 코팅 및 a-Si CVD 처리에서의 니켈 전구체의 사용을 포함한다.
MIC 폴리 Si가 본 발명의 픽셀 및 구동 회로 영역 모두에 형성되기 때문에, US-A-US-A-5756364호의 경우에서와 같이, MIC 과정에서 사용되는 금속 원소의 도입 을 제한하기 위해 실리콘 이산화물 마스크를 증착하고 패터닝할 필요가 없게 된다. 따라서, 제조 과정이 간단해 지고 더 비용 효율적으로 된다.
또한, 구동 회로 영역에서 MIC 폴리 Si만이 에너지 빔을 사용한 어닐링 공정을 거치기 때문에, 이 단계에 걸리는 시간도 상당히 감소될 수 있다.
전형적으로 에너지 빔은 레이저에 의해 생성될 것이지만, 예컨대 적외선 조사와 같은 다른 타입의 조사가 사용될 수 있다는 것이 이해될 것이다.
US-A-5756364호에서 나타난 바와 같이, 레이저 어닐링 과정에서 펄스화된 오실레이션 레이저가 사용될 수 있다. 단시간만 펄스를 사용함으로써 결정화 과정에서 디스플레이 기판의 가열을 최소화시킨다. 본 발명자는 펄스화된 오실레이션 레이저가 사용될 때, 레이저에 의해 생성된 에너지 펄스의 강도에 큰 변화가 존재할 수 있어서 MIC 폴리 Si의 품질에 불균일성을 유발시킬 수 있다는 것을 깨달았다. 위에서 알 수 있는 바와 같이, 디스플레이되는 이미지의 열화(degradation)를 방지하기 위해 디스플레이 장치의 픽셀의 TFT의 특성의 변화를 최소화하는 것이 특히 중요하다. 본 발명은 장치에서 픽셀 영역과 같이, 펄스화된 레이저의 사용에 의해 변화되기 쉬운 영역에서 레이저 어닐링 처리를 행하지 않고도 MIC 폴리 Si가 형성될 수 있다는 추가 이점을 갖는다. 이는 픽셀의 TFT가 각각의 PLED에 공급되는 전류량을 제어하는 데 있어서 아날로그적인 역할을 하는 AMPLED의 경우에 유익하다.
장치의 구동 회로 영역은 디지털 및 아날로그 회로를 모두 포함할 수 있다. 예컨대, 디지털 처리 회로 및 아날로그-디지털 변환기 모두 제공될 수 있다. 바람직하게는 구동 회로 영역의 디지털 회로 내의 다결정성 실리콘 물질만이 레이저 어닐링 과정을 거친다. 이는 아날로그 회로가 레이저 어닐링 과정에서 펄스-펄스 변화에 의해 야기된 구성 TFT의 특성의 변화에 민감할 수 있기 때문이다.
본 발명의 실시예가 첨부된 개략도를 예로서 참조하면서 설명될 것이다.
도 1은 본 발명의 제 1 실시예에 따른 액티브 매트릭스 디스플레이 장치의 액티브 플레이트의 정면도,
도 2는 도 1의 선 A-A에 따른 단면도,
도 3은 본 발명의 제 2 실시예에 따른 액티브 매트릭스 디스플레이 장치의 액티브 플레이트의 정면도,
도 4는 본 발명을 이용하는 액티브 플레이트를 포함하는 액티브 매트릭스 장치의 측면도.
도면은 도식적인 것으로 실측이 아니라는 것을 이해해야 한다.
도 1의 액티브 플레이트(2)는 전형적으로 유리로 된, 액티브 매트릭스 디스플레이에 사용하는 기판(4)을 포함한다. 그 상면에는 사각형의 픽셀 영역(6) 및 픽셀 영역을 이루는 픽셀을 구동하는 회로로 이루어진 인접하는 주변 구동 회로 영역(8)이 형성되어 있다. 기판에 접속해서 구동 영역과 픽셀 영역을 접속시키는 리드는 간소화하기 위해서 도면에서 생략되었다. 픽셀 영역의 두변을 따라 연장하는 긴 주변 구동 회로 영역의 전극의 폭 w은 전형적으로 5mm 정도이다. 픽셀 영역을 지나는 대각선의 길이(d)는 휴대형 장치에 사용되는 소형 디스플레이용의 약 60mm에서 데스크탑 또는 LC-TV 디스플레이용의 약 430mm 이상까지 다양하다. 따라서, 구동 회로 영역(8)이 픽셀과 구동 회로 영역이 결합된 영역의 작은 부분이라는 것을 알 수 있다. 구동 회로 영역 또는 그 일부만이 본 발명에 따라서 레이저 어닐링 과정을 거치기 때문에, 이 단계에 걸리는 시간이 상당히 감소될 수 있다.
도 1에 도시된 구동 회로 영역(8)은 영역(8a, 8b)을 포함하며, 여기에는 각각 아날로그 회로 및 디지털 회로가 완성된 디스플레이 장치에 제공된다. 위에 설명한 바와 같이, 바람직한 실시예에서 디지털 회로 영역(8b)의 물질만이 레이저 어닐링 과정을 거친다.
도 1에 도시된 구성에서 기판의 폴리 Si물질을 형성하는 방법이 설명될 것이다. 우선, 예컨대 플라즈마 강화 화학 기상 증착(PECVD)을 사용해서, 실리콘 이산화물이 기판에 약 200nm 깊이로 증착된다. 약 40nm두께의 비정질 실리콘이 PECVD에 의해 증착된다.
면밀도(areal density) 약 1×1013atoms/cm2의 니켈이 약 20keV의 주입 에너지로 a-Si층에 주입된다. 이 두께의 층에서 원하는 누설 특성을 가진 TFT를 생성하는 데 30keV까지의 에너지가 성공적으로 사용되었다. 따라서 이 선량으로부터의 40nm두께의 a-Si 층의 니켈 원자의 평균 농도는 약 2.5×1018atoms/cm3이다.
반도체 물질이 바람직하게는 N2 중에서 550℃에서 약 8시간 동안 어닐링에 의해 결정화된다.
구동 회로 영역(8)의 MIC 폴리 Si 막은 예컨대, 사각빔을 방출하는 KrF 엑시머 레이저를 사용해서 조사된다.
도 2는 도 1의 선 A-A에 따른 단면도이다. 레이저 빔(10)을 사용한 디지털 회로 영역(8b)의 조사를 도시하고 있으며, 반면에 픽셀 영역(6) 및 아날로그 회로 영역(8a)은 빔이 조사되지 않는다.
기판 표면에서 레이저 빔(10)의 길이는 바람직하게는 적어도 L형상 구동 회로 영역의 변 중 긴 변의 길이정도이다. 구동 회로 영역만이 레이저를 사용해서 어닐링되기 때문에, L형상 구동 회로 영역의 변 중 하나에 대해 빔을 스캐닝하고 나서, 기판 또는 빔을 90도 회전시켜서 영역의 나머지 부분에 빔을 스캐닝하는 것으로 조사가 수행될 수 있다. 다른 방안으로, 구동 회로 영역의 한쪽 변을 조사하고 나서, 같은 방향으로 계속해서 빔폭을 감소시켜서 더 강도가 세고, 더 좁은 빔을 영역의 나머지 부분에 대해서 더 빠르게 스위프(sweep)할 수도 있다.
더 작은 영역에 구동 회로를 위치시킴으로써 레이저 어닐링 처리에 걸리는 시간이 더 감속될 수 있다는 것이 이해될 것이다. 한쪽 방향으로 일정한 폭의 한번의 스캐닝 동작이면 된다. 예컨대, 도 3에 도시된 바와 같이, 구동 회로 영역(8)이 픽셀 영역(6)의 한쪽을 따라서만 제공될 수 있다. 픽셀 영역(6)을 가로질러서 열 전극에 평행하게 구동 영역(8)으로부터 추가 전극 세트를 제공함으로써, 행 및 열 전극의 세트 모두 디스플레이의 한쪽에서 구동될 수 있으며, 각각의 추가 전극은 각각의 행 전극에 접속된다.
결과로 나온 MIC 폴리 Si 물질은 패터닝되어서 구동 회로 및 픽셀 영역(8, 6)의 TFT의 반도체 바디를 형성한다. 포토리소그래피, 주입, 증착 및 에칭 공정 단계가 기존 방식으로 수행되어서 개개의 폴리 Si TFT 구조체를 형성한다.
TFT의 제조 이후에 플라즈마 수소화 처리를 수행해서 그 성능을 개선하는 것이 바람직하다. 본 발명자는 제공되는 비정질 물질이 거의 또는 전혀 사용하지 않고 폴리 Si 물질을 생성하는 여기 설명된 방법에 의해 제조된 물질이 특이 유익하다고 믿고 있다. 전형적으로 이는 약 350℃에서 약 1시간 동안 수행된다.
도 4에 측면도로 도시된 바와 같이 AMLCD(16)은 완전한 액티브 플레이트(2)와 패시브 플레이트(12) 사이에 액정 물질(14) 층을 위치시킴으로써 기존의 방식으로 제조될 수 있다.
여기서는 본 발명의 실시예가 실리콘 물질을 참조로 설명되었지만, 혼합 반도체 막(예컨대, 게르마늄을 함유한 실리콘 막)이 본 발명에 따라 사용될 수 있다는 것을 이해할 것이다.
위에 설명된 실시예에서, 본 발명은 AMLCD에서 구현되었다. 본 발명이 스위칭 매트릭스와 집적 회로를 같은 기판에 포함하고 있는 AMPLED와 같은 다른 액티브 매트릭스 디스플레이 장치에 유익하게 사용될 수도 있다는 것을 이해할 것이다.
본 개시물을 판독함으로써, 다른 변화 및 수정이 당업자에게는 자명할 것이다. 이러한 변화 및 수정은 기존에 알려진 같은 특성 혹은 다른 특성을 포함할 수 있으며, 이는 여기에 이미 설명된 특성에 추가로 혹은 이를 대신해서 사용될 수 있다.
이 출원에서 청구항이 특성의 특정 조합으로 형식화되어 있지만, 임의의 청구항에 현재 개시된 것과 같이 본 발명에 관련되어 있는 지 여부 및 본 발명에서 와 같이 기술적인 문제를 완전히 혹은 일부 완화시키는 여부에 무관하게 본 발명의 개시물의 범주는 임의의 새로운 특성 또는 여기 직접 혹은 간접적으로 개시된 특성의 임의의 새로운 조합 또는 그 생성물도 포함한다는 것을 이해할 것이다.
본 출원인은 본 출원 또는 이 출원으로부터 파생된 다른 출원의 계류 중에 새로운 청구항이 이러한 특성 및/또는 이러한 특성의 조합으로 맞춰질 수 있다는 것을 강조한다.

Claims (13)

  1. 액티브 매트릭스 디스플레이 장치(16)용 액티브 플레이트(2)에 있어서,
    기판(4), 픽셀 영역(6) 및 인접 구동 회로 영역(8)을 포함하고,
    상기 픽셀 영역(6) 및 상기 인접 구동 회로 영역(8)은 모두 MIC 폴리 Si를 포함하며,
    상기 구동 회로 영역(8)은 디지털 회로 영역(8b) 및 아날로그 회로 영역(8a)을 포함하고,
    상기 디지털 회로 영역(8b) 및 아날로그 회로 영역(8a) 각각이 MIC 폴리 Si를 포함하며,
    상기 디지털 회로 영역 내의 MIC 폴리 Si만이 에너지 빔(10)을 사용해서 어닐링 처리되는
    액티브 매트릭스 디스플레이 장치용 액티브 플레이트.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 구동 회로 영역(8)의 모든 MIC 폴리 Si가 상기 픽셀 영역(6)의 일측에 위치되는
    액티브 매트릭스 디스플레이 장치용 액티브 플레이트.
  4. 제 1 항에 있어서,
    상기 MIC 폴리 Si는 1.3×1018 내지 7.5×1018atoms/cm3의 농도(concentration)로 니켈을 포함하는
    액티브 매트릭스 디스플레이 장치용 액티브 플레이트.
  5. 제 4 항에 있어서,
    상기 MIC 폴리 Si는 2.5×1018atoms/cm3의 농도로 니켈을 포함하는
    액티브 매트릭스 디스플레이 장치용 액티브 플레이트.
  6. 제 1 항에 기재된 액티브 플레이트(2)를 포함하는 액티브 매트릭스 디스플레이 장치(16).
  7. 픽셀 영역(6) 및 인접 구동 회로 영역(8)을 구비하는, 매트릭스 디스플레이 장치(16)용 액티브 플레이트(2)를 제조하는 방법에 있어서,
    (a) 기판(4) 상에 비정질 실리콘 막을 증착시키는 단계와,
    (b) 비정질 실리콘의 결정화를 가속시키도록 금속 원소를 상기 픽셀 영역(6)과 상기 구동 회로 영역(8)에 첨가하는 단계와,
    (c) 상기 기판(4)을 가열해서 상기 막 내의 비정질 실리콘을 결정화시킴으로써 MIC 폴리-Si를 형성하는 단계와,
    (d) 상기 구동 회로 영역(8)에 포함되는 디지털 회로 영역(8b) 및 아날로그 회로 영역(8a) 중 상기 디지털 회로 영역(8b)에 사용되는 MIC 폴리-Si에만 에너지 빔(10)을 조사하는 단계를 포함하는
    매트릭스 디스플레이 장치용 액티브 플레이트 제조 방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 단계(b)에서, 상기 금속 원소는 니켈이며, 1.3×1018 내지 7.5×1018atoms/cm3의 농도로 상기 비정질 실리콘 막에 첨가되는
    매트릭스 디스플레이 장치용 액티브 플레이트 제조 방법.
  10. 제 9 항에 있어서,
    상기 단계(b)에서, 상기 금속 원소는 니켈이며, 2.5×1018atoms/cm3의 농도로 상기 비정질 실리콘 막에 첨가되는
    매트릭스 디스플레이 장치용 액티브 플레이트 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020047018822A 2002-05-22 2003-05-15 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법 KR100990571B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB0211724.0A GB0211724D0 (en) 2002-05-22 2002-05-22 Active matrix display devices and the manufacture thereof
GB0211724.0 2002-05-22
GB0222758.5 2002-10-02
GBGB0222758.5A GB0222758D0 (en) 2002-05-22 2002-10-02 Active matrix display devices and the manufacture thereof
PCT/IB2003/002063 WO2003098671A1 (en) 2002-05-22 2003-05-15 Active matrix display devices and the manufacture thereof

Publications (2)

Publication Number Publication Date
KR20050004185A KR20050004185A (ko) 2005-01-12
KR100990571B1 true KR100990571B1 (ko) 2010-10-29

Family

ID=9937147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018822A KR100990571B1 (ko) 2002-05-22 2003-05-15 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR100990571B1 (ko)
GB (2) GB0211724D0 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102018030B1 (ko) 2019-05-09 2019-10-14 이재동 선박의 공기윤활장치

Also Published As

Publication number Publication date
GB0222758D0 (en) 2002-11-06
KR20050004185A (ko) 2005-01-12
GB0211724D0 (en) 2002-07-03

Similar Documents

Publication Publication Date Title
US5851860A (en) Semiconductor device and method for producing the same
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
JP3450376B2 (ja) 半導体装置の作製方法
KR0171235B1 (ko) 반도체장치와 그의 제조방법
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
US6653179B1 (en) Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
JPH1117191A (ja) 薄膜トランジスタの製造方法
JPH0897137A (ja) 半導体装置およびその製造方法
JP3059337B2 (ja) 半導体装置およびその製造方法
KR100990571B1 (ko) 매트릭스 디스플레이 장치용 액티브 플레이트 및 그 제조방법
EP1509948B1 (en) Manufacture of active matrix display devices
JPH07297125A (ja) 半導体装置およびその製造方法
US20070249147A1 (en) Process and system for laser annealing and laser-annealed semiconductor film
TW200814163A (en) Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film
JP2535610B2 (ja) 薄膜トランジスタの作製方法
JPH0822954A (ja) 結晶性ケイ素膜、並びに半導体装置およびその製造方法
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP3244518B2 (ja) アクティブマトリクス基板の製造方法
JP3425399B2 (ja) 半導体装置の製造方法
JP2001067019A (ja) アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
KR20060040367A (ko) 자기장결정화방법에 의한 액정표시소자 제조방법
KR100689317B1 (ko) 자기장 결정화방법
JPH1117190A (ja) 薄膜トランジスタの製造方法
JPH11103070A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee