CN100373561C - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN100373561C
CN100373561C CNB021527946A CN02152794A CN100373561C CN 100373561 C CN100373561 C CN 100373561C CN B021527946 A CNB021527946 A CN B021527946A CN 02152794 A CN02152794 A CN 02152794A CN 100373561 C CN100373561 C CN 100373561C
Authority
CN
China
Prior art keywords
laser
continuous wave
laser beam
film transistor
manufacturing thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021527946A
Other languages
English (en)
Other versions
CN1421907A (zh
Inventor
棚田好文
中岛和哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1421907A publication Critical patent/CN1421907A/zh
Application granted granted Critical
Publication of CN100373561C publication Critical patent/CN100373561C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造半导体器件的方法，其特征是，提供了高速的运行和高可靠性，其中由CW激光结晶的半导体层用于TFT的有源层。当由CW激光结晶一个半导体层时，由于宽度方向上的能量密度分布，一部分形成大晶粒，而另一部分形成微型晶粒。前者展现了良好的电气特性。后者的电气特性很差，因为晶粒边界阻碍电荷的移动，由此当用作一个晶体管的有源层时会引起麻烦。因此，对电路进行设置，将大晶粒形成的半导体层用于每个TFT的有源层。

Description

薄膜晶体管的制造方法
发明领域
本发明涉及的是一种半导体器件的制造方法，该方法包括一个激光束辐照步骤，本发明还涉及利用该方法所制造的半导体器件。注意，这里所描述的半导体器件包括一个电光装置，如一个液晶显示器件或一个发光装置，和一个包括电光装置作为显示部分的电子装置。
背景技术
近年来，对一种技术进行了广泛的研究，在这种技术中，对在一种绝缘体上，特别是在一种玻璃基片上，形成的非晶半导体薄膜进行结晶，以便获得一种结晶的半导体薄膜。作为结晶的方法，如使用炉内退火的热退火方法，对快速的热退火方法(RTA方法)、激光退火方法等等进行了研究。可以采用其中任何一种方法或两种或两种以上的方法组合来进行结晶。
另一方面，广泛采用了一种有源矩阵显示器件，这种装置采用的是通过形成一个半导体薄膜来制造的薄膜晶体管(以下称之为TFT)。采用TFT的有源矩阵显示器件具有几十万至几百万个以一个矩阵形式排列的象素，通过使用每个象素上配置的TFT来控制每个象素的电荷，进行图像显示。
近来，发展了一些技术，除了形成包含象素的象素TFT之外，通过采用一个象素部分外围的TFT，同时形成驱动电路。与非晶半导体层相比，晶体半导体层具有极高的电场效应迁移率，适用于形成一个用于这种电路的TFT有源层(此后简称为有源层，该有源层包括一个源区、一个漏区和一个沟道形成区)。
通常，为了在退火炉中结晶非晶半导体，需要在600℃或更高的温度下进行10小时或更长时间的退火。因此，适用的基片材料局限于能够承受这种热处理的石英。但是，在价格上，石英基片很昂贵，很难大面积地生产。
为了提高生产效率，不可避免地采用大面积大规模的生产，近年来，还希望使用一个边长超过1米的基片。
另一方面，在编号为No.7-183540的公开的日本专利申请中所公开的一种通过使用金属元素进行热结晶的方法能够在一个低温下解决常规方法中难于解决的结晶温度问题。通过这种方法，可以形成晶体半导体薄膜，该方法中，在一个非晶半导体薄膜中掺杂少量的某种元素，如镍、钯或铅，然后将该非晶半导体薄膜在550℃下加热4个小时。
由于激光退火方法可以通过聚焦半导体层，仅对半导体薄膜提供高能量，而不会实质性地提高基片的温度，这种激光退火技术成为了研究的焦点，因为它适用于具有一个低应变点的作为当然材料的玻璃基片，以及塑料基片等。
一个激光退火方法的例子是，利用一个光学系统产生一个受激准分子激光来形成脉冲激光束，使其在辐照表面变成一个几厘米的方点和一个100毫米或更长的线形，在辐照表面相对地移动激光束的辐照位置来进行退火。这里描述的“线形”不是指严格意义上的一条“线”，而是指一个矩形或一个具有高纵横比的扁长椭圆形。例如，尽管它表示一个具有2或更大的纵横比(最好是10-100)的形状，这与激光所包含的辐照表面具有矩形的形状(矩形激光束)没有什么不同。注意，该线形是用来获得一个使被辐照物体充分退火所需的能量密度。这样，如果要对被辐照的物体进行充分的退火，它可以是一个矩形、桌面形或任何其它形状。
该状态显示在图8中。在一个基片801上形成一个非晶半导体层之后，在一个箭头所指的方向上扫描和结晶一个线形激光803。此时，图8B中显示了由虚线A-A’表示的一个截面图。在基片801上形成了一个作为一个基层绝缘层811，在其上形成一个非晶半导体层813。此外，对于绝缘层811，图8中显示了一个单层，但也可以采用一个没有绝缘层的结构，或具有两层或多层叠层薄膜的结构。
然后，在该基片上扫描和辐照线形激光803。此时，在由线形激光辐照的区域812中，非晶半导体层处在一个熔化的状态，在经过区域辐照一段之后，该非晶半导体层被再结晶。如上所述，就形成了一个晶体半导体层815。但是，通过对一个非晶半导体薄膜进行激光退火所形成的晶体半导体薄膜包含很多的晶粒聚集，并且晶粒的位置和大小是随机的。为使器件分离，TFT是在玻璃基片上以一个岛形图形化的晶体半导体层来形成的。在这种情况下，不能确定晶粒的位置和大小。与晶粒的内部相比，晶粒的界面具有无穷多的由非晶结构、晶体缺陷等等导致的再结合中心，或俘获中心。如果载流子在俘获中心被俘获，晶粒边界的电位将会升高，成为载流子势垒，众所周知，这会降低载流子的电流传输特性。然而，尽管沟道形成区域的半导体薄膜的晶体特性对TFT特性具有严重的影响，要通过一个单晶半导体薄膜来形成一个沟道形成区域，而又不受晶体边缘的影响几乎是不可能。
有一种技术，可以通过在一个方向上施加激光，利用一个CW(连续波)激光来辐照一个半导体层，使一个晶体沿扫描方向持续增长，获得一个在扫描方向延长的单晶。这种方法被认为可以提供一个至少在其沟道方向上几乎没有晶粒边界的TFT。然而，为了获得优异的结晶度，一个利用激光辐照的非晶半导体层的区域必须被完全熔化。为此，激光辐照区域被聚集成一个具有一个几百微米宽的矩形或椭圆形，来保证足够的能量密度，如图1A所示，利用激光束扫描辐照目标的整个表面，由此使整个表面结晶。结果是，形成在扫描方向较长的晶粒，变成一个如图1B所示的晶体半导体层。
这里，要注意激光辐照宽度方向上的能量密度。当激光在一个区域中点状聚集时，有一个辐照区域的中心至边缘的能量密度分布，如图1C中所示的例子。尽管能量密度分布根据激光振荡的模式而变化，能量密度低的区域通常不能提供充分熔化半导体层的能量。这一半导体层区域不能生成大晶粒，仅具有微晶。因此，在利用一个CW激光进行半导体层处理中，每个扫描区域(CW激光束扫描一条线时的一个辐照区域)都会形成晶粒达到满意的大尺寸的结晶半导体层A112和具有微型晶体的结晶半导体层B113，如图1B中所示。
在半导体层A中，可以获得如上所述的优异的电气特性。另一方面，半导体层B中，具有无数的晶粒边界，因此，不能提供满意的电气特性。
如果图形化出这样的半导体层并用来形成TFT，那么，在沟道形成区域中包含半导体层B的TFT和在沟道形成区域中没有包含半导体层B的TFT之间就会存在很大的电气特性的差别。因此，很难用这些TFT制造出能够令人满意地运行的半导体器件，尽管其中包含许多具有良好电气特性的元件。
发明内容
本发明就是基于上述介绍而产生的，因此本发明的一个目的是提供一种方法，通过在用一个CW激光来结晶的半导体层中选择电气性能良好的区域，并仅有效地利用该选择区域来形成TFT，制造一种能够高速运行的高可靠性的半导体器件。
如上所述，通过沿平行线顺序扫描一个基片，利用CW激光辐照来实现结晶，这样，大晶粒的结晶半导体层A和微型晶体的结晶半导体层B是并排地与扫描方向平行排列。
当由TFT来制造一个半导体器件时，除了一个放置形成一个TFT的半导体层的区域之外，驱动电路还具有一个布置信号线和电源线的区域。在该区域中，利用蚀刻来清除半导体层。因此，通过有选择地仅使用由交替排列的结晶半导体层A和B中的结晶半导体层A形成的区域，来放置TFT，可以通过蚀刻清除所有由结晶半导体层B形成的区域，而不将其用作形成TFT的区域。
下面将描述本发明的结构。
本发明是一种制造一个薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
施加相对于基片具有一个椭圆形或矩形形状的聚集的激光，利用该激光束辐照该非半导体薄膜，形成一个结晶的半导体薄膜；和
蚀刻该结晶的半导体薄膜，来形成一个有源层，
其特征是，利用激光辐照的区域宽度是有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为：
(1) 当V＝0时，n(D+2d)-d≤L≤n(D+2d)+d和0≤L(n为一个整数，0≤n)；
(2) 当0<V≤d时，n(D+2d)-d-(n-1)V≤L≤n(D+2d)+d-nV和0≤L(n为一个整数，0≤n)；
(3) 当d<V时，n(D+V)-V+d≤L≤n(D+V)+d和0≤L(n为一个整数，0≤n)；和
(4) 当V<0时，n(D+2d)-d+(n-1)F≤L≤n(D+2d)+d+nF和0≤ L(n为一个整数，0≤n)
V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个辐照对象上的辐照区域一端内的一个点。
进一步，本发明是一种制造一个薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
对该非晶半导体薄膜进行热处理，形成第一结晶半导体薄膜；
施加相对于基片具有一个椭圆形或矩形形状的聚集的激光，利用该激光束辐照该第一结晶半导体薄膜，形成一个第二结晶半导体薄膜；和
蚀刻该第二结晶半导体薄膜，来形成一个有源层，
其特征是，利用激光辐照的区域宽度是有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为
(1) V＝0时，n(D+2d)-d≤L≤n(D+2d)+d和0≤L(n为一个整数，0≤n)；
(2) 当0<V≤d时，n(D+2d)-d-(n-1)V≤L≤n(D+2d)+d-nV和0≤L(n为一个整数，0≤n)；
(3) 当d<V时，n(D+V)-V+d≤L≤n(D+V)+d和0≤L(n为一个整数，0≤n)；和
(4) 当V<0时，n(D+2d)-d+(n-1)F≤L≤n(D+2d)+d+nF和0≤L(n为一个整数，0≤n)
V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个辐照对象上的辐照区域一端内的一个点。
此时，一种制造薄膜晶体管的方法的特征是，激光是从选自一组包括连续波固体激光器、连续波气体激光器和连续波金属蒸气激光器的激光器发射出来的。在使用固体激光器时，可以采用连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YA1O3激光器、连续波翠绿宝石激光器、连续波钛：蓝宝石激光器等等。在使用气体激光器时，可以采用连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器等等。在使用金属蒸气激光器时，可以采用连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器等等。
附图说明
附图中：
图1A-1C是一个显示CW激光束扫描一个基片的顶面和结晶一个半导体薄膜的示意图；
图2A-2C是一个电路图和显示该电路布局的例子示意图；
图3A-3E是一个显示CW激光在一个基片上扫描的方向和顺序的例子示意图；
图4A和4B分别是一个显示器件中驱动电路的信号线的例子示意图，和在该显示器件中驱动电路的门信号的例子的示意图；
图5A-5C是由一个CW激光结晶的半导体层的晶粒延伸方向和一个晶体管的沟道形成区域之间的关系的示意图；
图6是一个CW激光辐照仪器的概要示意图；
图7是该CW激光辐照仪器的概要示意图；
图8A和8B是显示一个线形脉冲激光束扫描一个基片的顶面和结晶一个半导体薄膜的示意图。
图9A-9D是定义CW激光辐照区域的重叠和偏移的示意图；
图10是一个半导体层在CW激光结晶后的表面观测图；
图11是一个半导体层在CW激光结晶后的表面观测图；
图12是由CW激光结晶获得的半导体层、一个由受激准分子激光结晶获得的半导体层和一个单晶硅晶片之间的Roman散射光谱比较的示意图；
图13A-13D是说明一个制造液晶显示器件的过程示意图；
图14A-14D是说明一个制造液晶显示器件的过程示意图；
图15A-15H是说明一个制造TFT过程的示意图；
图16A和16B是显示TFT的一个电气特性测试结果的示意图；
图17A-17D是说明一个制造TFT过程的示意图；
图18A和18B是显示TFT的一个电气特性测试结果的示意图；
图19A和19B是显示TFT的一个电气特性测试结果的示意图；
图20A和20B是显示TFT的一个电气特性测试结果的示意图；
图21A和21B是说明一个发光装置制造过程的示意图；
图22A-22H是显示可以采用依照本发明制造的半导体器件的电器设备的例子示意图；
图23是一个显示配置多个椭圆形激光，用作合成激光的例子示意图；
图24A-24D是说明一个CW激光辐照区域的定位和有源层图形化位置的示意图。
优选实施方式
参考图2A-2C描述了本发明的一个实施方案模式。图2A显示的是一个用于驱动一个显示器件的象素部分的驱动电路的一部分。该电路包括一个具有多级D触发器(D-FF)的移位寄存器、NAND、反相器(INV)等等，根据时钟信号(CK和CKb)和启动脉冲(In)来顺序输出脉冲。
图2B显示了一个实际布局的例子，其中元件和导线是依照电路图2A来布置的。图2B中虚线框中区域对应于图2A的虚线框中部分。如图2B中所示，时钟信号输出的信号线(CK和CKb)和用来提供高电位H和低电位L的电源线(VDD和VSS)等，在横向上是平行布置的。该布局的特征是电源线的线宽设置得较大，由于电源线被划分成多段来为各自的TFT提供电能，避免导线电阻引起电压降。
图2B中显示的构成电路的区域中，图2C中仅显示了半导体层实际占用的区域。如果CW激光辐照宽度被设置为一个激光辐照范围1，则扫描由202表示的一个范围，而后扫描由203表示的一个范围。当岛式半导体层201按如图2C所示来布置时，在由CW激光边缘辐照的区域中没有岛式半导体层。该CW激光边缘辐照的区域是此后没有导线引出的区域。
换句话说，由于CW激光辐照的有效区域被设置为一个固定的宽度，构成电路的TFT被放置在该有效的CW激光辐照区域之内。
有效的CW激光辐照区域(结晶为半导体层A的区域)的宽度用D表示(D>0)，CW激光辐照有效区域的左右边缘(结晶为半导体层B的区域)每个边缘都有一个宽度d(d≥0)。因而，CW激光辐照区域的整个区域的宽度表示为D+2d(图9A)。CW激光辐照区域的重叠部分的宽度(相邻激光束的重叠宽度)用V表示(图9B)。当重叠宽度V小于0时(V<0)，即当CW激光辐照区域彼此不重叠，在一次扫描中的辐照区域和下一次扫描的辐照区域之间有一条缝隙时，该缝隙的宽度被称为偏移(offset)，用F表示(F＝|-V|)(图9C)。因此重叠宽度V≥0。在一个形成结晶和非晶半导体层的基片上，在CW激光辐照区域上端的任意一点被设置为原点，垂直于CW激光束扫描方向上距该原点的距离用L表示。该距离L也可以描述为一个辐照对象的一个被辐照区域上与激光束扫描方向的垂直距离。
(1) 重叠宽度V为0时，在一个由n(D+2d)-d≤L≤n(D+2d)+d和0≤L(n为一个整数，0≤n)表示的距离内的点聚集的区域上没有有源层形成。
(2) 当重叠宽度V表示为0<V≤d时，在一个由n(D+2d)-d-(n-1)V≤L≤n(D+2d)+d-nV和0≤L(n为一个整数，0≤n)表示的距离内的点聚集的区域上没有有源层形成。
(3) 当重叠宽度V表示为d<V时，在一个由n(D+V)-V+d≤L≤n(D+V)+d和0≤L(n为一个整数，0≤n)表示的距离内的点聚集的区域上没有有源层形成。
(4) 当重叠宽度V表示为V<0时，在一个由n(D+2d)-d+(n-1)F≤L≤n(D+2d)+d+nF和0≤L(n为一个整数，0≤n)表示的距离内的点聚集的区域上没有有源层形成。
现在，将描述CW激光束的重叠和一个结晶状态。当CW激光辐照宽度重叠时，有些区域接收到多于一次的CW激光辐照。在这些区域中，第一次激光辐照将半导体层熔化，当其返回到固态时被结晶。接收到第二次辐照时，该半导体层再次熔化和结晶。这就意味着在最后一次辐照中的CW激光能量密度在该几次受到辐照的区域中起决定性的作用。这意味着，在上面的1-4的状况中，特别是3中，一个在第一次CW激光辐照中被结晶为一个半导体层A的区域在第二次CW激光辐照中被再次熔化并随后结晶为半导体层B，如图9D中所示。这样就减小了具有良好场效应迁移率的半导体层A的宽度。因此，可以通过将CW激光的重叠宽度V设置为0<V≤d(V＝d时比例为最大)，如上面的第2种情况，来提高基片上半导体层A的比例。
如果以诸如液晶显示器件和EL显示器件的半导体器件为例，屏幕尺寸和象素数量是设计中首要确定的指标。因此，最先要用到的参考值是象素间距。这里假定象素间距为150微米。然后，CW激光推进间距(这里推进间距是指辐照表面从对基片的一次扫描到下一次扫描间垂直于扫描方向所移动的距离，在图9A的情况中，即当重叠宽度为0时，推进间距为D+2d，当重叠宽度为d时，推进间距为D+d)被设置为150微米的整数倍，如300微米或450微米。根据该推进间距来设置驱动电路侧的电源线或信号线之间的间隔。例如，在图2C中，激光辐照范围被设置为300微米或450微米。
实际中，制造过程需要根据CW激光辐照间距来定位一个有源层图形化掩模。因此，在一个基片上形成一个非结晶半导体层之后(图24A)，和在CW激光辐照之前，形成对齐标记2401(图24B)。然后，利用对齐标记2401为原点进行CW激光辐照(图24C)。其后，利用该对齐标记2401定位一个有源层掩模2402，并在该掩模2402上定位一个对齐标记2403作为图形化该有源层的参照(图24D)。这种方法可以根据CW激光辐照间距精确设定形成有源层的位置。
如果电路布局是根据上述条件来确定的，那么就可以获得具有良好电气特性的TFT，来构造一个半导体器件。
下面将描述本发明的实施方案。
实施方案1
该实施方案给出在一个显示器件中，一个基片上的电路配置、CW激光辐照方向等等的几个例子。
图4A和4B是驱动电路的示意图，作为通过输入模拟视频信号来显示一幅图像的显示器件的例子。图4A显示了一个驱动电路的源信号线，包括移位寄存器、NAND402、反相器403、电平移位器404、采样开关406、视频信号线405等等。移位寄存器包括多级D触发器401。视频信号线405接收视频信号。移位寄存器根据时钟信号(S-CK和S-CKb)和启动脉冲(S-SP)来顺序输出采样脉冲。在幅值转换和其它处理后，采样开关406根据采样脉冲输入独立地对视频信号采样，并将该信号输出给源信号线(S1-Sm)。
图4B显示了一个门信号线驱动电路，其结构通常与源信号线相类似。该门信号线驱动电路具有一个移位寄存器、NAND402、反相器403、电平移位器404等等。该移位寄存器包括多级D触发器401。移位寄存器根据时钟信号(G-CK和G-CKb)和启动脉冲(G-SP)顺序输出采样脉冲。在幅值转换和其它处理后，一个接一个地选择每个门信号线(G1-Gn)。
该显示器件的结构如图3A所示。一个象素部分301被定位在基片300的中心位置。一个源信号驱动电路302在该象素部分301的上部或下部。一个门信号线驱动电路位于象素301的左边或右边，或者在其两边。每个驱动电路运行所用的信号和功率是通过柔性印制电路(FPC)304从基片的外部输入的。
如图3A中所示，源信号线驱动电路302是沿象素的列方向伸展的，而门信号线驱动电路303是沿象素的行方向伸展的。因此，如果该装置受到实施方案模式的CW激光辐照，则指向源信号线驱动电路取向的CW激光辐照方向与门信号驱动电路取向不匹配，如图3B所示。然而，与通常高速驱动所需的源信号线驱动电路相反，门信号线驱动电路仅需有一个比源信号线驱动电路的驱动频率小几百倍的频率。因此，在构成门信号驱动电路的TFT的有源层中包括一个半导体层B时，门信号线驱动电路仍可以正常工作。
如图3C中所示，如果构成显示器件的所有TFT都是在半导体层A上形成的，则在CW激光辐照期间可以切换扫描方向。为了精细制作，第一次CW激光辐照是利用为源信号线驱动电路设置的推进间距来进行的，然后，将固定基片的平台旋转90度，改变激光束扫描的方向，来进行第二次CW激光辐照，其中推进间距是针对门信号线驱动电路和象素部分而设置的。
采用编号为No.2001-241463的日本专利申请中公开的技术，源信号线驱动电路302和门信号线驱动电路303可以平行放置在象素部分的一侧，如图3D中所示，或者在象素部分的相对的两侧。这样就可以在一次CW激光辐照中结晶整个基片的表面，并针对象素部分和驱动电路都使用具有半导体层A作为其有源层的TFT。
本实施方案中显示的方法仅作为例子，还有其它的选择。例如，可以只利用CW激光来结晶需要高速驱动的驱动电路部分，而用普通的结晶方法来形成无需这样高的驱动速度的象素部分和其他部分。该实施方案可以与其它实施方案进行组合。
实施方案2
图5A中概要显示了在通过CW激光辐照结晶之后基片上的半导体层的状态。如前面描述过的，由能量密度不充分的激光边缘辐照的区域变成了结晶的半导体层-即具有小型晶粒的晶体或微型晶体的半导体层B，而利用足够的能量密度进行熔化和结晶的区域变成了结晶半导体层-即半导体层A，就是说，大的晶粒聚合体沿着与CW激光辐照方向平行的方向沿长。
在CW激光辐照方向上，即半导体层A中的晶粒的纵向方向上，晶体处于一个良好的状态。另一方面，在垂直于CW激光辐照方向的方向上，即半导体层A中的晶粒的横向方向上，存在许多晶粒边界。在一个晶体中取向是不均匀的，而独立的晶粒具有不同的取向，在晶粒边界处取向是变化的。这就导致了各向异性的电气特性。
简而言之，在与晶粒的纵向方向平行的方向或相邻方向上，仅有少量的晶粒边界，对电荷的移动不会产生什么干扰。因此，显示了良好的电场迁移率。与之相反，在与晶粒纵向的方向或相邻方向垂直的方向上，具有许多晶粒边界，其取向各不相同。因此与前者相比，该方向上的电荷移动受到很大的阻碍。
总之，与图5C中所示的TFT配置使沟道长度方向与晶粒的纵向方向或相邻方向垂直的情况相比，如图5B所示，当TFT的配置使得沟道长度方向与晶粒的纵向方向或相邻方向平行时，很容易获得更加良好的电气特性。该实施方案可以与其它的实施方案进行组合，在图2B所示的配置例子中，就是考虑了这一点，来配置TFT的。
实施方案3
该实施方案描述的是一个采用CW激光的激光结晶过程。
一个适用于该过程的CW激光是一个具有550纳米或更短波长和高稳定功率的激光。例如，YVO4激光的二次谐波、YAG激光的二次谐波、YLF激光的二次谐波、YAlO3激光的二次谐波和氩激光都符合该要求。也可以采用这些激光的三次或更高次谐波。或者，可以采用翠绿宝石激光、钛：蓝宝石激光、连续波受激准分子激光、氪激光、或CO2激光、或连续波氦镉激光、连续波铜蒸气激光、或连续波金蒸气激光。还可以采用从这些激光中选择的一种类型或不同类型的多种激光。
图7概要表示了一个用于CW激光辐照的装置的例子。该装置包括一个激光振荡器701、一个反射镜702、一个凸透镜703、一个X-Y平台704等等。此处所用的激光是功率为10瓦的连续波YVO4激光。激光振荡器配有一个非线性光学元件，从其出口发射二次谐波。
从激光振荡器701发出的一个激光束具有一个圆形的形状，如图7中A所示。该激光束是在水平方向发出的，由反射镜702反射向与垂直方向成20度的方向。此后，通过位于水平方向上的凸透镜703聚集该激光束。一个基片705固定在X-Y平台704上，将该基片上形成的一个半导体层的一个辐照表面放在凸透镜703的焦点上。在这一点上，辐照表面被设置为与凸透镜703平行。换句话说，基片705是水平放置的。激光束以大约20度的角度进入凸透镜703，因此，由于凸透镜703的散光，使激光束在辐照表面呈一个椭圆形状。辐照表面的激光束形状是由激光束进入凸透镜703的入射角决定的。因此，通过使激光束以一个加大的与垂直方向的角度进入凸透镜，使该激光束具有一个加大纵横比的椭圆形状。另一方面，这样会使穿透变浅，很难进行均匀辐照。因此合适的反射角约为20度。
为了在基片的整个表面上结晶半导体层，必须在该基片上以一个适当的辐照间距重复施加激光，沿其长轴方向移动激光束。这一操作是通过固定包括激光振荡器701、反光镜702和凸透镜703的激光输出单元，而移动X-Y平台704，从而以某种方式移动基片，使椭圆形激光束遍历该基片。当基片，即辐照对象在X方向为600mm，在Y方向为720mm时，椭圆形激光束在长轴方向上为200微米，这就需要3000次如图7中所示方向的激光束扫描(1500次往复运动)，来辐照基片的整个表面。
通过使用多个激光振荡器和利用在椭圆长轴方向上并排排列的多个椭圆形激光束来进行扫描，如图23中所示，可以减少扫描的次数和处理时间。这种方法中，单个激光束的边缘处的低能量密度部分与相邻激光束的边缘处的低能量密度部分相重叠，从而提高了能量密度。结果是，拓宽了有效辐照区域，在一次辐照中，增加了有效辐照区域和整个辐照区域的比例，进而减小了电路布置上的限制。
该实施方案可以与其它实施方案组合使用。
实施方案4
该实施方案参考图6给出了一个使用与模式3中不同的光学系统来偏振一个激光束的例子。
从一个激光振荡器601发出的一个激光束具有一个如图6中所示的圆形形状。该激光束以一个水平方向发射，并由反光镜602朝着垂直方向反射。因此，由一个第一柱面透镜603在X方向聚集该激光束。这样，在X方向上聚集了圆形的激光束，如图6中B所示，获得一个长轴设在Y方向上的椭圆形状。然后，由Y方向上的第二个柱面透镜604聚集该激光束。此时，进一步在Y方向上聚集该激光束，获得一个长轴设在X轴上的椭圆形状，如图6中C所示。这一光学系统可以提供一个椭圆形的激光束，其纵横比要比实施方案3中显示的激光束还要大。利用该椭圆形的激光束辐照一个固定在X-Y平台605上的基片606。关于激光束对基片的扫描，参见实施方案3。
通过使用多个激光振荡器和利用在椭圆长轴方向上并排排列的多个椭圆形激光束来进行扫描，如图23中所示，可以减少扫描的次数和处理时间。这种方法中，单个激光束的边缘处的低能量密度部分与相邻激光束的边缘处的低能量密度部分相重叠，从而提高了能量密度。结果是，拓宽了有效辐照区域，在一次辐照中，增加了有效辐照区域和整个辐照区域的比例，进而减小了电路布置上的限制。
该实施方案可以与其它实施方案组合使用。
实施方案5
该实施方案描述了一个从半导体层的形成到结晶的过程的例子。
利用等离子体CVD在一个玻璃基片上形成厚度为400纳米的氧氮化硅薄膜(成份比例：Si＝32％，0＝59％，N＝7％，H＝2％)，作为一个基薄膜。在该基薄膜上，利用等离子体CVD形成一个厚度为150纳米的非晶硅薄膜，作为一个半导体层。然后该半导体层在500℃下经受3小时的热处理，释放掉半导体层中包含的氢，并利用激光退火进行结晶。
用于激光退火的激光是连续波YVO4激光(波长：532纳米)的二次谐波。此时，依照实施方案3或4，用激光束对该半导体层进行辐照。
这样，对得到的晶体半导体层进行干壁绘画法(secco)蚀刻，通过一个扫描电子显微镜(SEM)在10000倍下观察其表面。结果如图10中所示。干壁绘画法蚀刻的干壁绘画溶液是采用K2Cr2O7作为掺杂剂，用比例为2∶1的HF和H2O获得的。从图10中可以断定，激光束在基片上的扫描方向是沿X方向，晶粒的纵向方向是与扫描方向平行或处于邻近方向。简言之，晶体沿着激光束扫描的方向延伸。
通过该实施方案中显示的过程，在结晶的半导体层上形成大尺寸的晶粒。因此，使用这种半导体层作为一个有源层的TFT在其沟道形成区域具有很少的晶粒边界。每个晶粒都具有一个良好的结晶度，该晶粒实际上相当于一个单晶体，由此，该实施方案中的半导体层可以提供与由一个单晶体半导体形成的晶体管相同等级的，或接近相同等级的场效应迁移率。
如果晶粒延伸的方向被设置成与电荷移动方向，即漏电流方向，或者邻近的方向相同，则电荷的移动很少会受到晶粒的阻碍，如实施方案2中所描述。这样还可以减少晶体管中的导通电流波动、关断漏电流、阈值、S值、场效应迁移率等等，极大地改善了这些电气特性。
该实施方案可以与其它实施方案组合使用。
实施方案6
实施方案5描述了一个从半导体层的形成到结晶的过程的例子。该实施方案给出这一过程的另外一个例子。
首先，根据实施方案5利用一个非结晶硅薄膜形成一个半导体层。然后，利用JP07-183540A中公开的一种方法，通过旋涂将一种醋酸镍溶液(重量浓度：5ppm，10ml)涂在在该半导体层上。然后将该半导体层在一个氮气氛中在500℃下热处理1小时，在550℃下热处理12小时。结果，采用镍作为催化剂，在该半导体晶体层上生成晶体，从而得到第一结晶半导体层。此后，通过激光退火提高该第一结晶半导体层的结晶度，来获得第二结晶半导体层。
用于激光退火的激光是连续波YVO4激光(波长：532纳米)的二次谐波。此时，依照实施方案3或4，用激光束对该半导体层进行辐照。
这样，对得到的晶体半导体层进行干壁绘画法蚀刻，通过一个扫描电子显微镜在10000倍下观察其表面。结果如图11中所示。图11中显示的半导体层是通过在绘图X方向上施加激光束进行的结晶来获得的，从图11中可以断定，晶体沿着激光束扫描的方向延伸。
在利用该实施方案中显示的过程获得的半导体层上进行喇曼散射光谱，结果由图12中的粗线显示(图12中，在该实施方案中获得的半导体层表示为改进的CG硅)。为了进行比较，图12中用细线显示了在单晶硅上进行的喇曼散射光谱。
由该实施方案中显示的过程获得的半导体层上的喇曼位移在517.3cm-1处具有一个峰值，其一半宽度为4.96cm-1。另一方面，单晶硅的喇曼位移在520.7cm-1处具有一个峰值，其半宽度为4.44cm-1。由脉冲振荡受激准分子激光结晶的一个半导体层喇曼位移在516.3cm-1处具有一个峰值，其一半宽度为6.16cm-1。
从图12中显示的结果可以看出，与由脉冲振荡受激准分子激光结晶的一个半导体层相比，由该实施方案中显示的过程获得的半导体层的结晶度更接近于一个单晶硅的结晶度。
该实施方案可以与其它实施方案组合使用。
实施方案7
该实施方案描述的是一个制造TFT的例子，该TFT利用一个由实施方案5所示的过程结晶的半导体层作为有源层。下面参考图15A-15H来进行描述。
基片1501是一个石英基片、硅基片、金属基片、或不锈钢基片，具有一个在其表面上形成的绝缘薄膜。如果具有一个能够在制造过程中承受热处理温度的耐热性，那么也可以采用塑料基片。在该实施方案中，采用一个由玻璃，如硼硅酸盐玻璃或铝硼硅酸盐玻璃组成的基片。
首先，利用等离子体CVD在基片1501上形成和分层放置一个厚度为50纳米的氧氮化硅薄膜(成份比例：Si＝32％，0＝27％，N＝24％，H＝17％)和一个厚度为100纳米的氧氮化硅薄膜(成份比例：Si＝32％，0＝59％，N＝7％，H＝2％)，作为一个基薄膜1502。在基薄膜1502上，利用等离子体CVD形成一个厚度为150纳米的非晶半导体层1503，然后在500℃下进行3 小时的热处理，释放掉该半导体层中包含的氢(图15A)。
之后，用连续波YVO4激光的二次谐波(波长：532纳米，5.5瓦)来扫描和辐照该非晶半导体层1503的整个表面，通过实施方案3或4中显示的方法来进行结晶。由此获得一个结晶的半导体层1505(图15B )。
然后，进行第一次掺杂处理，以便控制TFT的电压阈值。在该第一次掺杂处理中，利用乙硼烷(B2H6)作为材料气体，该气体流速被设定为30sccm，电流密度为0.05μA，加速电压为60keV，剂量为1×1014个原子/cm2(图15C)。
接下来，结晶半导体层1505被图形化为一个所需形状，来获得岛状半导体层(此后简称为半导体层)1506和1507。此后，利用等离子体CVD形成一个厚度为115纳米的氧氮化硅薄膜，作为栅极绝缘薄膜1508。在该栅极绝缘薄膜1508分层放置上一个厚度为30纳米的TaN薄膜和一个厚度为370纳米的W薄膜，作为一个导电层(图15D)。
接下来，利用光刻法来蚀刻W薄膜和栅极绝缘薄膜，形成一个抗蚀剂掩模(图中没有显示)。由抗蚀剂掩模覆盖的区域没有被蚀刻，这样就获得了由TaN薄膜1512和W薄膜1513以及栅极绝缘薄膜1511形成的栅极。
在该实施方案中，形成栅极的导电层具有一个分层结构，包括一个TaN薄膜和一个W薄膜。然而，该导电层可以是一个单层和可以是三个或三个以上的叠层。
此后，清除抗蚀剂掩模，形成一个用于第二次掺杂处理的新的抗蚀剂掩模1514，利用呈n型电导性的杂质元素来掺杂所需的半导体层。在第二次掺杂处理中，由导电层1512和1513形成的栅极起到屏蔽呈n型电导性的杂质元素的作用，以一种自动对准的方式形成一个第一杂质区1515。在该实施方案中，由于半导体层厚达150纳米，该处理是利用两套条件在两个阶段进行的。所用的材料气体是三氢化磷(PH3)。剂量设置为2×1013个原子/cm2，加速电压设置为90keV。然后，剂量设置为5×1014个原子/cm2，加速电压设置为10keV(图15E)。
此后，清除抗蚀剂掩模1514，形成一个用于第三次掺杂处理的新的抗蚀剂掩模1516，利用呈p型电导性的杂质元素来掺杂所需的半导体层。类似于第二次掺杂处理，由导电层1512和1513形成的栅极起到屏蔽呈p型电导性的杂质元素的作用，以一种自动对准的方式形成一个第二杂质区1517。由于半导体层厚达150纳米，该第三次掺杂处理也是利用两套条件在两个阶段进行的。所用的材料气体是乙硼烷(B2H6)。剂量设置为2×1013个原子/cm2，加速电压设置为90keV。然后，剂量设置为1×1015个原子/cm2，加速电压设置为10keV(图15F)。
通过上述的步骤，分别在半导体层1506和1507中形成了第一掺杂区1515和第二掺杂区1517。
接下来，清除抗蚀剂掩模1516，用等离子体CVD形成一个厚度为50纳米的氧化硅膜(成份：Si＝32.8％，0＝63.7％，H＝3.5％)作为第一夹层绝缘薄膜1518。
然后，进行热处理，以恢复半导体层的结晶度，并激活用于掺杂该半导体层的杂质元素。在该实施方案中，采用热退火，并在一个氮气氛中在一个退火炉中在550℃的温度下进行4小时的热处理(图15G)。
接下来，在第一夹层绝缘薄膜1518上形成一个第二夹层绝缘薄膜1519。在该实施方案中，利用CVD形成一个厚度为50纳米的氮化硅薄膜，然后，形成一个厚度为400纳米的氧化硅薄膜，作为第二夹层绝缘薄膜。该第二夹层绝缘薄膜主要是用于平面化，因此，最好是使用能够很好地平整表面的材料。也可以采用一种诸如聚丙烯类的有机材料来形成该第二夹层绝缘薄膜。
然后，进行另一次氢化热处理，终止有源层中的自由键。该实施方案采用了热退火，在一个氮气氛中在一个退火炉中在410℃的温度下进行1小时的热处理。
接着，开通到达掺杂区的接触孔，形成导线1520。在该实施方案中，导线1520是通过图形化一个叠层来获得的，该叠层包括一个50纳米厚的Ti薄膜、一个500纳米厚的Al-Si薄膜和另一个50nm厚的Ti薄膜。可以采用一个单层导电薄膜和一个三层或更多层的叠层来形成导线。导线材料不限于铝或钛，可以适当采用高电导率的材料。例如可以通过图形化一个顺序叠放的一个TaN薄膜、铝或铜薄膜和一个钛薄膜的叠层，来获得导线。
如上所述，形成了一个n沟道TFT和一个p沟道TFT，两者均有一个6微米的沟道长和一个4微米的沟道宽(图15H)。
测量TFT的电气特性，图16A和16B显示的是测量结果。图16A显示的是n沟道TFT的电气特性，而图16B显示的是p沟道TFT的电气特性。测量条件包括将栅一源电压VG设置为-16至16V，将栅一漏电压VD设置为±1V和±5V。在图16A和图16B中，漏极电流ID和栅极漏电流IG用实线表示，而场效应迁移率μFE用虚线表示。
依照实施方案5，在一个结晶的半导体层上形成大尺寸的晶粒。因此，采用该半导体层作为一个有源层的TFT在其沟道形成区域具有很少的颗粒边缘。而且，形成的晶粒沿着激光束扫描的方向和邻近方向延伸，由此电荷在移动中经过很少的晶粒边界。这样可以获得具有如图16A和16B所示的良好电气特性的TFT。根据图16A和16B所示的结果，场效应迁移率对于n沟道TFT为524cm2/V，对于p沟道TFT为205cm2/Vs。因此，TFT具有非常良好的特性。
在该实施方案中制造的TFT为顶部栅极TFT。但是当为底部栅极TFT或双栅极时也可能获得良好的特性，双栅极TFT中，栅极是位于有源层的上部和下部，例如，按如日本专利申请Nos.2001-91493和2001-116307中所描述的构造的TFT。
该实施方案可以和其它实施方案组合使用。
实施方案8
该实施方案描述的是一个制造TFT的例子，该TFT利用一个由实施方案6所示的过程结晶的半导体层作为有源层。下面参考图17A-17D来进行描述。
在基片1701上形成一个基薄膜1702和一个非晶半导体层1703的过程与实施方案7相同。利用等离子体CVD形成和分层放置一个厚度为50纳米的氧氮化硅薄膜(成份比例：Si＝32％，0＝27％，N＝24％，H＝17％)和一个厚度为100纳米的氧氮化硅薄膜(成份比例：Si＝32％，0＝59％，N＝7％，H＝2％)。在基薄膜1702上，利用等离子体CVD形成一个厚度为150纳米的非晶层1703，然后在500℃下进行3小时的热处理，释放掉该半导体层中包含的氢(图17A)。
然后，利用JP 07-183540 A中公开的一种方法，通过旋涂将一种醋酸镍溶液(重量浓度：5ppm，10ml)涂在在该半导体层上，形成一个金属包层1704。然后将基片在一个氮气氛中在500℃下热处理1小时，在氮气氛中550℃下热处理12小时。这样，就得到第一结晶半导体层1705(图17C)。
此后，通过激光退火来改进该第一结晶半导体层1705的结晶度。
激光退火的条件包括用连续波YVO4激光的二次谐波(波长：532纳米，5.5瓦)作为激光1706来扫描和辐照该非晶半导体层1703的整个表面，通过实施方案3或4中显示的方法来进行结晶。由此获得一个第二结晶半导体层1707(图17B)。
接下来的步骤与实施方案7的图15D-15H中说明的步骤相同。结果是，形成了一个n沟道TFT和一个p沟道TFT，两者均有一个6微米的沟道长和一个4微米的沟道宽。
测量这些TFT的电气特性，图18A和18B显示的是测量结果。图18A和18B显示的是在激光退火步骤中将激光束扫描速率设置为20cm/s来制造的TFT的电气特性，而19A和19B显示的是在激光退火步骤中将激光束扫描速率设置为50cm/s来制造的TFT的电气特性。图18A和图19A显示的是n沟道TFT的电气特性，而图18B和19B显示的是p沟道TFT的电气特性。测量条件包括将栅-源电压VG设置为-16至16V，将栅-漏电压VD设置为±1V和±5V。在图18A-19B中，漏极电流ID和栅极漏电流IG用实线表示，而场效应迁移率μFE用虚线表示。
依照实施方案6，在一个结晶的半导体层上形成大尺寸的晶粒。因此，采用该半导体层作为一个有源层的TFT在其沟道形成区域具有很少的颗粒边缘。而且，形成的晶粒沿着激光束扫描的方向和邻近方向延伸，由此电荷在移动中经过很少的晶粒边界。这样可以获得具有如图18A-19B所示的良好电气特性的TFT。根据图18A和18B所示的结果，场效应迁移率对于n沟道TFT为510cm2/Vs，对于p沟道TFT为200cm2/Vs。根据图19A和19B所示的结果，场效应迁移率对于n沟道TFT为595cm2/V，对于p沟道TFT为199cm2/Vs。因此，TFT具有非常良好的特性。
图20A和20B显示的是在激光束扫描速率设置为50cm/s而栅-源电压VG设置为-16至16V，将栅-漏电压VD设置为±0.1V和±5V是制造的TFT的电气特性的测量结果。图20A显示的是n沟道TFT的电气特性，而图20B显示的是p沟道TFT的电气特性。其场效应迁移率特别良好，对于n沟道TFT为657cm2/V，对于p沟道TFT为219cm2/V。
在该实施方案中制造的TFT为顶部栅极TFT。但是，当为底部栅极TFT或双栅极时也可能获得良好的特性，双栅极TFT中，栅极时位于有源层的上部和下部，例如，按如日本专利申请Nos.2001-91493和2001-116307中所描述的构造的TFT。
该实施方案可以和其它实施方案组合使用。
实施方案9
在形成具有一个开关TFT和一个驱动TFT的一个象素部分的基片上，还形成一个包括一个CMOS电路的驱动电路。为方便起见，将这种基片称为一个有源矩阵基片。本实施方案描述了用一个如上定义的有源矩阵基片制造一个液晶显示器件的过程。下面参考图13A-14D来描述这一过程。
一个基片5000为一个石英基片、硅基片、金属基片、或不锈钢基片，具有一个在其表面上形成的绝缘薄膜。如果具有一个能够在制造过程中承受热处理温度的耐热性，那么也可以采用塑料基片。在该实施方案中，采用一个由玻璃，如硼硅酸盐玻璃或铝硼硅酸盐玻璃组成的基片。
依照实施方案5或6，在基片5000上形成一个基薄膜5001和一个岛状结晶半导体层(此后称之为半导体层)5002-5005。
形成一个栅极绝缘薄膜5006来覆盖半导体层5002-5005。该栅极绝缘薄膜5006是一个含硅的绝缘薄膜，是通过等离子体CVD或溅射形成的，具有一个40-50纳米的厚度。在该实施方案中，采用一个由等离子体CVD形成的厚度为115纳米的氮氧化硅薄膜作为栅极绝缘薄膜5006。该栅极绝缘薄膜5006不限于氮氧化硅薄膜，可以是其它单层或层叠的含硅绝缘薄膜。
如果采用二氧化硅作为栅极绝缘薄膜5006，可以利用TEOS(原硅酸四乙酯)和氧的混合物并将反应压力设置为40Pa，基片温度设为300-400℃，放电的高频(13.56MHz)功率密度设置为0.5-0.8W/cm2，通过等离子体CVD来形成。如果能够承受400-500℃的热退火温度，则如上形成的二氧化硅薄膜可以和栅极绝缘薄膜5006一样提供良好的特性。
在栅极绝缘薄膜5006上，分层放置了厚度为20-100纳米的第一导电薄膜5007和厚度为100-400纳米的第二导电薄膜5008。该实施方案中的第一导电薄膜5007和第二导电薄膜5008分别为一个厚度为30纳米的TaN薄膜和一个厚度为370纳米的W薄膜。
在该实施方案中，作为第一个导电薄膜5007的TaN薄膜是在一个含氮的气氛中利用Ta为靶，通过溅射来形成的。作为第二个导电薄膜5008的W薄膜是利用W为靶来形成。或者可以采用六氟化钨(WF6)通过溅射来形成W薄膜。在另一种情况中，W薄膜必须有一个低电阻率，以便用于栅极，W薄膜的电阻率最好为20μΩcm或更小。尽管W薄膜的电阻率可以通过增加晶粒的尺寸来减小，但W薄膜中的杂质，如氧，会影响结晶度并使电阻率升高。由此，本实施方案中的W薄膜是通过采用高纯度的W为靶(纯度：99.9999％)的溅射来形成的，并在形成过程中尽量不使空气中的杂质混入薄膜中。结果是，电阻率减小到9-20μΩcm。
尽管在本实施方案中，第一导电薄膜5007是一个TaN薄膜，而第二导电薄膜5008是一个W薄膜，但是在第一导电薄膜5007和第二导电薄膜5008的材料上没有特定的限制。第一导电薄膜5007和第二导电薄膜5008可以利用从包含Ta、W、Ti、Mo、Al、Cu、Crhe Nd的组中选择的元素，或利用包含上述元素的合金材料或混合材料来形成。该导电薄膜也可以用半导体薄膜来形成，典型的情况是，使用掺杂磷或其它杂质元素的多晶硅薄膜，或一种Ag-Pd-Cu合金。
接下来，通过光刻法形成抗蚀剂掩模5009，进行第一次形成电极和导线蚀刻处理。在该第一蚀刻处理中使用第一和第二蚀刻条件(图13B)。
在该实施方案中，第一蚀刻条件包括采用ICP(感应耦合等离子体)，利用CF4、Cl2和O2作为蚀刻气体，气体流速比设置为25∶25∶10(单位：sccm)，和在一个1.0Pa的压力下给一个绕线电极施加一个500W的功率来产生等离子体。基片侧面(样品台)还接收一个150W的RF(13.56MHz)的功率，以便施加一个负的自偏电压。在这些第一蚀刻条件下，蚀刻W薄膜，使第一导电层5007的边缘呈锥形。
无需清除抗蚀剂掩模5009，即可从第一蚀刻条件转换到第二蚀刻条件。第二蚀刻条件包括利用CF4和Cl2作为蚀刻气体，气体流速比设置为30∶30(单位：sccm)，和在一个1.0Pa的压力下给一个绕线电极施加一个500W的功率来产生用于约15秒蚀刻的等离子体。基片侧面(样品台)还接收一个20W的RF(13.56MHz)的功率，以便施加一个负的自偏电压。在这些第二蚀刻条件下，第一导电层5007和第二导电层5008蚀刻程度相同。为了避免在蚀刻之后在栅极绝缘薄膜5006上遗留残渣，将蚀刻时间延长10-20％。
在上述的第一蚀刻处理中，如果抗蚀剂掩模的形状适当，利用施加于基片侧面的自偏电压的作用，使第一导电层5007和第二导电层5008沿其边缘形成锥形。这样通过第一蚀刻处理，就获得了由第一导电层5007和第二导电层5008形成的第一形状的导电层5010-5014。没有被该第一形状的导电层5010-5014覆盖的栅极绝缘薄膜5006的区域被蚀刻20-50纳米，形成变薄的区域。
接下来，在不用清除抗蚀剂掩模5009的情况下进行第二次蚀刻处理(图13C)。在第二次蚀刻处理中，利用SF6、Cl2和O2作为蚀刻气体，气体流速比设置为24∶12∶24(单位：sccm)，和在一个1.3Pa的压力下给一个绕线电极施加一个700W的功率来产生进行约25秒钟蚀刻的等离子体。基片侧面(样品台)还接收一个10W的RF(13.56MHz)的功率，以便施加一个负的自偏电压。这样，有选择地蚀刻W薄膜，形成第二形状的导电层5015-5019。在第二次蚀刻处理中，几乎不蚀刻第一导电层5015a-5018a。
然后，不用清除抗蚀剂掩模5009，进行第一掺杂处理，利用一种低浓度的呈n型电导性的杂质元素来掺杂半导体层5002-5005。该掺杂处理采用离子掺杂或离子注入。离子掺杂条件包括将剂量设置为1×1013-5×1014个原子/cm2，加速电压设置为40-80keV。在该实施方案中，对于离子掺杂，剂量设置为5.0×1013个原子/cm2，加速电压设置为50keV。用于使杂质呈n型电导性的杂质元素是组15中的一种元素，通常是磷(P)或砷(As)。在该实施方案中采用的是磷。在第一次掺杂处理中，第二形状的导电层5015-5019起到屏蔽呈n型电导性的杂质元素的作用，以一种自动对准的方式形成一个第一杂质区(n区)5020-5023。用呈n型电导性的杂质元素按1×1018-5×1020个原子/cm2的浓度来掺杂第一杂质区5020-5023。
接着，清除抗蚀剂掩模5009，形成一个用于进行第二次掺杂处理的新的抗蚀剂掩模5024。在第二次掺杂处理中，加速电压要比第一次掺杂处理时高。此次处理中，离子掺杂条件包括将剂量设置为1×1013-3×1014个原子/cm2，加速电压设置为60-120keV。在该实施方案中，对于离子掺杂，剂量设置为3.0×1013个原子/cm2，加速电压设置为65keV。该第二次掺杂处理使用第二导电层5015b-5018b作为杂质元素的屏蔽，以便用杂质元素掺杂第一导电层5015a-5018a的锥形部分以下的半导体层。
第二次掺杂处理的结果是，用呈现n型电导性的杂质元素以1×1018-5×1020个原子/cm2的浓度掺杂与第一导电层重叠的第二杂质区(n-区，Lov区)5026，用呈现n型电导性的杂质元素以1×1019-5×1021个原子/cm2的浓度掺杂第三杂质区(n+区)5025和5028。在第一和第二次掺杂之后，半导体层5005-5005具有根本没有掺杂杂质元素的区域或掺杂了少量杂质元素的区域。在该实施方案中，这些根本没有掺杂杂质元素的区域或掺杂了少量杂质元素的区域被称为沟道区5027和5030。由第一个掺杂处理形成的第一杂质区(n-区)5020-5023中，那些在第二次掺杂处理中被抗蚀剂5024覆盖的区域仍为第一杂质区(n-区，LDD区)，在该实施方案中表示为5029。
在该实施方案中，尽管第二杂质区(n-区)5026和第三杂质区(n+区)5025和5028是仅通过第二次掺杂处理单独形成的，但这不是唯一的方法。这些区域也可以通过多次适当改变掺杂条件的掺杂处理来形成。
接下来，清除抗蚀剂掩模5024，形成一个新的抗蚀剂掩模5031，用来进行第三次掺杂处理，如图14A所示。通过第三次掺杂处理，在被用作p沟道TFT有源层的半导体层中，形成掺杂一种杂质元素的第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035。
在第三次掺杂处理中，第二导电层5016b和5018b被用作杂质元素的屏蔽。这样，以一种自对齐的方式形成掺杂了呈p型电导性的杂质元素的第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035。
在该实施方案中，第四杂质区5032和5034以及第五杂质区5033和5035是通过采用乙硼烷(B2H6)的离子掺杂来形成的。该离子掺杂的条件包括将剂量设置为1×1016个原子/cm2，和将加速电压设置为80keV。
在第三次掺杂处理期间，用抗蚀剂掩模5031覆盖用来形成n-沟道TFT的半导体层。
通过第一和第二次掺杂处理，在第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035中掺杂了不同浓度的磷。但是，经过第三次掺杂处理，利用呈p型电导性的杂质元素按1×1019-5×1021个原子/cm2的浓度掺杂第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035。因此，将第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035用作p沟道TFT的源区和漏区是不成问题的。
在该实施方案中，尽管第四杂质区(p+区)5032和5034以及第五杂质区(p-区)5033和5035是仅通过第三次掺杂处理来形成的，但这不是唯一的方式。这些区域也可以通过多次适当改变掺杂条件的掺杂处理来形成。
接下来，清除抗蚀剂掩模5031，按如图14B中所示来形成第一个夹层绝缘薄膜5036。该第一夹层绝缘薄膜5036是一个含硅的绝缘薄膜，是通过等离子体CVD或溅射形成的，具有一个200纳米的厚度。在该实施方案中，采用一个由等离子体CVD形成的厚度为100纳米的氮氧化硅薄膜。该第一夹层绝缘薄膜5036不限于氮氧化硅薄膜，可以是其它单层或层叠的含硅绝缘薄膜。
然后，进行热处理，以恢复半导体层的结晶度，并激活用于掺杂该半导体层的杂质元素，如图14C所示。热处理是通过使用退火炉的热退火来实现的。对于热退火，使用的氮气氛包括1ppm或更少的氧，最好是0.1ppm或更少，温度设置为400-700℃。在该实施方案中，杂质元素是通过在410℃下热处理1小时来激活的。除了采用热退火，也可以采用激光退火或快速热退火(RTA)。
热处理可以在第一夹层绝缘薄膜5036形成之前进行。但是，如果形成第一导电层5015a-5019a和第二导电层5015b-5019b的材料是不耐热的，最好是按照该实施方案中介绍的那样，在第一夹层绝缘薄膜5036(一个主要包含硅的绝缘薄膜，如氮化硅薄膜)形成之后进行热处理，因为用这种方法可以保护导线等等。
通过在第一夹层绝缘薄膜5036(一个主要包含硅的绝缘薄膜，如氮化硅薄膜)形成之后进行热处理，在杂质元素被激活的同时，对半导体层进行了氢化。在氢化过程中，通过第一夹层绝缘薄膜5036中的氢，终止了半导体层中的自由键。
变通地，可以通过单独的热处理来实现氢化和激活。
不管是否存在第一夹层绝缘薄膜5036，都可以对半导体层进行氢化。其它的氢化方法包括使用由等离子体激励的等离子体氢化和在包含3-100％氢的气氛中在300-450℃下进行1-12小时的热处理。
接下来，在第一夹层绝缘薄膜5036上形成第二夹层绝缘薄膜5037。可以采用一种无机绝缘薄膜作为第二夹层绝缘薄膜5037。例如，可以采用由CVD形成的二氧化硅薄膜和通过SOG(旋压玻璃)贴合获得的二氧化硅薄膜等等。第二夹层绝缘薄膜5037也可以是一个有机绝缘薄膜。例如，聚酰亚氨、聚酰氨、BCB(苯环丁烯)、丙稀酸类等等。也可以采用丙稀酸类薄膜和氮氧化硅薄膜。
在该实施方案中，形成一个厚度为1.6微米的丙稀酸类薄膜，作为第二夹层绝缘薄膜。该第二夹层绝缘薄膜5037减小在基片5000上形成的TFT所引起的不平坦度，使表面变平。由于该第二夹层绝缘薄膜5037的主要作用是平面化，最好是采用一个能够使表面平坦的薄膜作为第二夹层绝缘薄膜。
通过干蚀刻法或湿蚀刻法蚀刻第二夹层绝缘薄膜5037、第一夹层绝缘薄膜5036和栅极绝缘薄膜5006，形成进入第三杂质区5025和第四杂质区5032和5034的接触孔。
接下来，形成在电气上与杂质区和象素电极5042连接的导线。通过图形化厚度为50纳米的Ti薄膜和厚度为500纳米的Al-Ti合金薄膜的叠层来获得这些导线。除了一种双层的结构之外，也可以采用单层结构和具有三层或多于三层的多层结构。导线材料不限于Ti和Al。例如，可以通过图形化一个TaN薄膜，在其上顺序叠置一个Al薄膜或一个Cu薄膜、和一个Ti薄膜来形成导线。理想情况是，在导线上使用具有良好反射率的材料。
在包括至少一个象素电极5042的一个区域上，形成一个定向薄膜5043，并对其进行摩擦处理。在该实施方案中，在希望的位置上，通过在形成该定向薄膜5043之前图形化一个有机树脂薄膜，如丙稀酸类薄膜，形成一个用来保持基片间距离的柱状间隔物5045。除了采用柱状间隔，还可以将球形间隔物喷射在整个基片的表面上。
接下来，准备一个相反的基片5046。在其上形成一个彩色层(滤色器)5047-5049和一个平面化薄膜5050。在这一点上，第一彩色层5047和第二彩色层5048相互重叠，形成一个光屏蔽部分。第一彩色层5047可以和第三彩色层5049部分重叠，来形成一个光屏蔽部分，或者，第二彩色层5048可以和第三彩色层5049部分重叠，来形成一个光屏蔽部分。
这样，通过用彩色层的叠层替代新形成的光屏蔽层来避免光线进入象素间的缝隙，减少了制造步骤的数量。
接下来，在至少一个象素部分中的平坦化薄膜5050上利用一种透明的导电材料形成一个相反的电极5051。在相反基片的整个表面上形成一个定向薄膜5052，并对齐进行摩擦处理。
然后，利用一个封接件5044，将形成一个象素部分和驱动电路的有源矩阵基片与该相反的基片相接合。封接件5044具有一个混合的填充物，该填充物与柱状间隔物一起保持两个基片在彼此接合时，其间的间隔均匀。此后，在基片和封接剂(图中没有显示)之间注入一种液晶材料5053。这样，就完成了图14D中所示的液晶显示器件。如果需要，可以将有源矩阵基片和相反的基片切割成所希望的形状。然后，将一个起偏振片和一个FPC(图中没有显示)接合到该设备。
如上制造的液晶显示器件具有由大晶粒的半导体薄膜形成的TFT，这使该液晶显示器件具有满意的运行特性和可靠性。这种液晶显示器件可以用作多种电子设备的显示单元。
该实施方案可以与其它实施方案结合使用。
实施方案10
本发明不局限于液晶显示器件，本发明还适用于制造使用EL(电致发光)作为一个发光元件的发光装置。在该实施方案中，按图14的一部分和图21说明了制造一个这种发光装置的例子。
根据图9，在获得图14B中显示的一个状态之后，在第一夹层绝缘薄膜5036上形成一个第二夹层绝缘薄膜6001。可以采用一个无机绝缘薄膜作为该第二夹层绝缘薄膜6001。例如，可以采用由CVD方法形成的二氧化硅薄膜和通过SOG方法(旋压玻璃)贴合的二氧化硅薄膜等等。此外可以采用一个有机绝缘薄膜作为第二夹层绝缘薄膜6001。例如，聚酰亚氨、聚酰氨、BCB(苯环丁烯)、丙稀酸类制成的薄膜等等。而且，也可以采用丙稀酸类薄膜和氮氧化硅薄膜。
在该实施方案中，形成一个厚度为1.6微米的丙稀酸类薄膜。当形成该第二夹层绝缘薄膜6001时，减小了在基片5000上形成的TFT所引起的不平坦，使表面变平。特别是，该第二夹层绝缘薄膜6001具有一个很强的矫平能力。这样，最好是采用一个具有优良的平坦性的薄膜。
接着，通过干蚀刻法或湿蚀刻法蚀刻第二夹层绝缘薄膜6001、第一夹层绝缘薄膜5036和栅极绝缘薄膜5006，形成进入第三杂质区5025和第四杂质区5032和5034的接触孔。
然后，形成一个由一种透明导电薄膜构成的象素电极6002。一种氧化铟和氧化锡(氧化铟锡：ITO)的复合物、一种氧化铟和氧化锌的复合物、氧化锌、氧化锡、氧化铟等等，可用于该透明导电薄膜。此外，可以采用掺杂了镓的透明导电薄膜。该象素电极对应于一个EL元件的正极。
在该实施方案中，形成一个厚度为110纳米的ITO薄膜，然后图形化形成该象素电极6002。
接下来，形成与相应的杂质区电气连接的导线6003-6009。注意，在该实施方案中，利用溅射方法将一个厚度为100纳米的Ti薄膜、一个厚度为350纳米的Al薄膜和一个厚度为100纳米的Ti薄膜按顺序组成一个叠层，所得到的叠层薄膜被图形化为一个预定的形状，以形成导线6003-6009。
当然，不限于一个三层结构。可以采用一个单层结构、一个双层结构、或一个由四层或超过四层的叠层结构。导线的材料不限于Al和Ti，因此可以采用其它的导电材料。例如，可以形成在一个TaN薄膜上形成一个Al薄膜或一个Cu薄膜，在其上再形成一个Ti薄膜，然后图形化所产生的叠层，来形成导线。
如图21A所示，通过上述步骤，可以在同一基片上形成包括N沟道TFT和P沟道TFT的CMOS电路的驱动器电路部分和包括开关TFT和驱动TFT的象素部分。
接下来，形成第三夹层绝缘薄膜6010。可以采用一种无机绝缘薄膜或有机绝缘薄膜作为该第三夹层绝缘薄膜6010。无机绝缘薄膜可以采用由CVD方法形成的二氧化硅薄膜、通过SOG(旋压玻璃)贴合获得的二氧化硅薄膜、由溅射方法形成的氮氧化硅薄膜等等。此外，有机绝缘薄膜可以采用丙稀酸类树脂薄膜。
下面将描述第二夹层绝缘薄膜6001和第三夹层绝缘薄膜6010的组合的例子。
一种组合是，使用一个丙稀酸类薄膜和由溅射方法形成一个氮氧化硅薄膜的叠层作为第二夹层绝缘薄膜6001，一个由溅射方法形成的氮氧化硅薄膜作为第三夹层绝缘薄膜6010。另一种组合是，使用由SOG方法形成的一个二氧化硅薄膜作为第二夹层绝缘薄膜6001，一个由SOG方法形成的一个二氧化硅薄膜作为第三夹层绝缘薄膜6010。另一种组合是，使用由SOG方法形成的一个二氧化硅薄膜作为第二夹层绝缘薄膜6001，一个由等离子体CVD方法形成的一个二氧化硅薄膜作为第三夹层绝缘薄膜6010。另一种组合是，第二夹层绝缘薄膜6001，和第三夹层绝缘薄膜6010都采用丙稀酸类。另一种组合是，使用一个丙稀酸类薄膜和由等离子体CVD方法形成一个二氧化硅薄膜的叠层作为第二夹层绝缘薄膜6001，一个由等离子体CVD方法形成的一个二氧化硅薄膜作为第三夹层绝缘薄膜6010。另一种组合是，使用由等离子体CVD方法形成的一个二氧化硅薄膜作为第二夹层绝缘薄膜6001，一个丙稀酸类作为第三夹层绝缘薄膜6010。
接下来，如图21B所示，在第三夹层绝缘薄膜6010上对应于象素电极6002的位置形成一个开孔部分。该第三夹层绝缘薄膜6010用作一个工作面。当采用湿蚀刻方法来形成该开孔部分时，由于存在一个锥形的侧壁，是很容易形成的。如果开孔部分的侧壁不充分平缓，那么一个显著的问题是在某一步骤中造成EL层恶化。因此，必须引起注意。
可以在该第三夹层绝缘薄膜中加入碳粒子或金属粒子来减小电导率，由此抑制静电荷的产生。此时，最好调节要掺杂的碳粒子或金属粒子的数量，使得该电阻率变为1×106Ωm-1×1012Ωm(最好是1×108Ωm-1×1010Ωm)。
接着在第三夹层绝缘薄膜6010的开口部分显露出的象素电极6002上形成一个EL层6011。
可以采用众所周知的有机发光材料或无机发光材料，作为EL层6011。
可以随意采用一个基于低分子量的有机发光材料、一个基于聚合体分子量的有机发光材料、或基于中等分子量的有机发光材料，作为有机发光材料。注意，在本说明中，基于中等分子量的有机发光材料是指一种没有升华特性的有机发光材料，其中分子数量为20或更少，分子链的长度为10微米或更小。
EL层6011通常是一个叠层结构。典型地，有一种“一个空穴传输层、一个发光层、和一个电子传输层”的叠层结构，柯达公司的Tang等人已经提出过这种结构。此外，可以使用另一种结构，其中“一个空穴注入层、一个空穴传输层、一个发光层、和一个电子传输层”或者“一个空穴注入层、一个空穴传输层、一个发光层、一个电子传输层、和一个电子注入层”叠放在一个正极上。可以用荧光颜料等掺杂一种发光材料。
在该实施方案中，使用一种基于低分子量的有机发光材料，利用一种汽化方法来形成该EL层6011。特别是，采用一种叠层结构，其中提供厚度为20纳米的铜苯二甲腈(CuPc)薄膜作为空穴注入层，并在其上提供一个厚度为70纳米的三羧甲基氨基甲烷-8-醌氯亚胺和铝的复合物(Alq3)作为发光层。可以通过向Alq3中添加诸如二羟基喹啉并吖啶、二萘嵌苯或DCM1的荧光颜料来控制发光颜色。
注意，在图21B中仅显示了一个象素。但是，可以采用单独形成的EL层6011，分别对应于多种颜色，如R(红)、G(绿)、和(蓝)中的个别颜色。
而且，作为一个采用基于聚合物分子量的有机发光材料的例子，EL6011层可以由一个叠层结构构成，其中通过旋涂方法提供一个厚度为20纳米聚噻吩(PEDOT)薄膜作为空穴注入层，在其上提供一个厚度为100纳米的paraphenylenevinylene(PPV)薄膜作为发光层。当采用π型PPV共轭系聚合体时，可以选择一个从红到蓝的发光波长。此外，可以采用一种无机材料，如碳化硅，作为电子传输层和电子注入层。
注意，EL层6011不限于一种其中空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等各自分离的叠层结构。换句话说，EL层6011可以具有一层的叠层结构，其中材料包含空穴注入层、空穴传输层、发光层、电子传输层、电子注入层的材料是混合在一起的。
例如，EL层6011可以具有一个结构，其中，一个由包含电子传输层的材料(此后称之为一个电子传输材料)和一个包含发光层的材料(此后称之为发光材料)组成的混合层位于电子传输层和发光层之间。
接下来，在EL层6011上提供一个由一个导电薄膜构成的象素电极6012。在该实施方案的情况中，采用一种铝和锂合金，作为该导电薄膜。当然，可以采用一种熟知的MgAg薄膜(镁银合金薄膜)。该象素电极6012对应于EL单元的阴极。可以随意采用一个由周期表的组1和组2中的元素构成的导电薄膜或其中掺杂了这些元素的导电薄膜，作为一种阴极材料。
在形成了象素电极6012时，EL单元就完成了。注意，该EL单元代表一个包括的象素电极(阳极)6002、EL层6011和象素电极(阴极)6012的单元。
提供一个钝化薄膜6013来完全覆盖该EL薄膜是很有效的。可以采用一个单层绝缘薄膜，如碳薄膜、氮化硅薄膜、或氮氧化硅薄膜、或这些薄膜组合的叠层作为该钝化薄膜6013。
最好采用一个具有良好覆盖范围的薄膜，作为该钝化薄膜6013，采用一个碳薄膜，特别是一个DLC(钻石类的碳)薄膜和一个CN薄膜是有效的。该DLC薄膜可以在从室温到100℃的温度范围内形成。这样，可以很容易在具有一个低耐热性的EL层6011上形成一个薄膜。此外，DLC薄膜具有一个高阻氧效应，能够抑制EL层6011中的氧。因此，克服了EL层6011被氧化的问题。
注意，采用多容器型(或在线类型)薄膜形成装置，而不将其暴露在空气中，来连续进行从形成第三夹层绝缘薄膜6010之后一直到形成该钝化薄膜6013之间的步骤是很有效的。
注意，实际上，当进行到图21B所示的状态时，为了不暴露在空气中，最好采用一个保护膜(叠层薄膜，紫外线可治愈薄膜等)或一种具有高密封性能和低排气的透明密封剂，来进行包装(或密封)。在这一点上，当内部部分由密封剂包围来营造一个惰性气氛，或在内部放置一种吸湿材料(如氧化钡)时，可以提高EL元件的可靠性。
而且，在通过这样的包装来提高密封等级之后，加上一个连接器(灵活印制电路：FPC)，将在基片5000上形成的元件或电路的引出端子连接到外部信号端子，使其成为一个完整的产品。
注意，在该实施方案中，EL元件是按照阳极(透明电极)、EL层(空穴注入层、空穴传输层、发光层、电子传输层、电子注入层)、和一个阴极(反射电极)的顺序来形成的，从EL元件发出的光透射一个由透明导电薄膜构成的阳极，光显示在由TFT形成的基片的一个侧面上。可以采用另一种结构，其中EL元件是按照阴极(反射电极)、EL层(电子注入层、电子传输层、发光层、空穴传输层、空穴注入层)、和阳极(透明电极)的顺序形成的，光显示在与第一种情况相反的一侧。还可以采用另外一种结构，其中光透射阴极的一个侧面。
此外，该实施方案可以和其它实施方案自由组合。
实施方案11
在该实施方案中，可以通过使用一种有机发光材料，采用三重态激励的磷光现象发光，显著提高外部光的量子效率。结果，可以减少发光元件消耗的能量，延长发光元件的寿命，和减小发光元件的重量。
下面是一个通过使用三重态激励来提高外部光的量子效率的报告(T.Tsutsui，C.Adachi，S.Saito，Photochemical processes inOrganized Molecular System，K.Honda主编，(Elsevier Sci.Pub.，Tokyo，1991)第437页)。
上述文章发表的一种有机发光材料的分子式(氧杂萘邻酮颜料)表示如下：
(化学式1)
Figure C0215279400421
(M.A.Baldo，D.F.O’Brien，Y.You，A.Shoustikov，S.Sibey，M.E.Thompson，S.R.Forrest，Nature 395(1998)p.151)
上述文章发表的一种有机发光材料的分子式(Pt复合体)表示如下：
(化学式2)
Figure C0215279400431
(M.A.Baldo，P.E.Burrows，M.E.Thompson，S.R.Forrest，Appl.Phys.Lett.，75(1999)p.4.)
(T.Tsutsui，M.-J.Yang，M.Yahiro，K.Nakamur，T.Wtanabe，T.Tsuji，Y.Fukuda，T.Wakimoto，S.Mayaguchi，Jpn，Appl.Phys.，38(12B)(1999)L1502)
上述文章发表的一种有机发光材料的分子式(Ir复合体)表示如下：
(化学式3)
Figure C0215279400432
如上所述，如果三重态激励的磷光现象可以投入实际应用，理论上可以实现外部光的量子效率达到采用单激励的磷光现象时的3到4倍。
此外，该实施方案可以通过其它实施方案的组合来实现。
实施方案12
应用本发明制造的这种电子装置的例子包括录像机、数码照相机、护目镜式的显示器(头戴显示器)、导航系统、声音再现装置(汽车音响设备和组合音响)、接头顶计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携游戏机、电子图书等等)、图像再现装置，包括一种录像媒体(更具体地讲，是一种装置，能够重现一种诸如数字通用碟片(DVD)等的记录媒体，并包括一个用来显示重显图像的显示器)，等等。特别是，在便携式信息终端的情况中，最好是采用发光装置，因为可能从一个倾斜的角度来观看的便携式信息终端经常需要有一个宽广的视角。图22A-22H分别显示了这种电子装置的多个特例。
图22A说明了一个发光显示器件，它包括外壳3001、支座3002、显示部分3003、扬声器部分3004、视频输出终端3005等。本发明适用于显示部分3003。发光装置属于自发光类型，因此不需要背光。这样，其显示部分的厚度要薄于具有一个液晶显示器的厚度。该发光显示器件包扩全部的用来显示信息的显示器件，如个人计算机、电视广播接收机和广告显示器。
图22B显示的是一个数码照相机，包括主体3101、显示部分3102、图像接收部分3103、操作键3104、外部连接部分3105和快门3106等。本发明可以用于显示部分3102的制造。
图22C显示的是一个接头顶计算机，包括主体3201、外壳3202、显示部分3203、键盘3204、外部连接3205、点式鼠标3206等等。本发明可以用于显示部分3203的制造。
图22D显示的是一个移动计算机，包括主体3301、显示部分3302、开关3303、操作键3304、红外线端口3305等等。本发明可以用于显示部分3302的制造。
图22E显示的是一个包括记录媒体(更具体地讲，是一个DVD再现装置)便携式图像再现装置，它包括主体3401、外壳3402、显示部分A3403和另一个显示部分B3404、记录媒体(DVD等)读取部分3405、操作键3406、扬声器部分3407等等。显示部分A3403主要是用来显示图像信息，而显示部分B3404主要是用来显示字符信息。本发明可以用于显示部分A3403和B3404的制造。该包含一个记录媒体图像再现设备进一步包括一个游戏机等。
图22F显示的是一个护目镜式的显示器(头戴显示器)，包括主体3501、显示部分3502、支臂部分3503等等。本发明可以用于显示部分3502的制造。
图22G显示的是一个数码摄像机，包括主体3601、显示部分3602、外壳3603、外部连接3604、遥控接收部分3605、图像接收部分3606、电池3607、声音输入部分3608、操作键3609等等。本发明可以用于显示部分3602的制造。
图22H显示的是一个移动电话，包括主体3701、外壳3702、显示部分3703、声音输入部分3704、声音输出部分3705、操作键3706外部连接3707、天线3708等等。注意，采用在黑色背景上显示白色字符，显示部分3703可以减少能量消耗。本发明可以用于显示部分3703的制造。
将来，可以利用有机发光材料发出更亮的光，依照本发明的发光装置将适用于前式投影仪和背式投影仪，其中，通过透镜或投影使包括输出图像信息的光放大。
前面提到的电子装置更可能被用于显示通过通讯渠道，如因特网、CATV(有线电视系统)来分布的信息，特别是，可能用来显示图形信息。该发光装置适用于显示移动的图像，因为有机发光材料可以体现出高响应速度。
发射光线的发光设备的一部分是消耗能量的，因此希望以这样一种方式来显示信息，使得发光部分变得尽可能小。依此，当发光设备适合于一个主要显示字符信息的显示部分，即便携式信息终端，特别是便携式电话或声音再现装置的一个显示部分时，希望驱动发光设备，使得发光部分形成字符信息，而不发光部分对应于背景。
根据本发明，从一个利用CW激光获得大晶粒尺寸来结晶的晶体半导体层中仅选择特性良好的部分，并将其充分用于形成TFT和电路。这样，本发明可以制造一种高可靠性的，可高速运行并且特性稳定的半导体器件。

Claims (71)

1.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该非晶半导体薄膜，形成一个结晶的半导体薄膜；和
蚀刻该结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当V＝0时，用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d≤L≤n(D+2d)+d和0≤L，n为一个整数，0≤n，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
2.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该非晶半导体薄膜，形成一个结晶的半导体薄膜；和
蚀刻该结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当0＜V≤d时，用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d-(n-1)V≤L≤n(D+2d)+d-nV和0≤L，n为一个整数，0≤n，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
3.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该非晶半导体薄膜，形成一个结晶的半导体薄膜；和
蚀刻该结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当d＜V时，用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+V)-V+d≤L≤n(D+V)+d和0≤L，n为一个整数，0≤n，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
4.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该非晶半导体薄膜，形成一个结晶的半导体薄膜；和
蚀刻该结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当V＜0时，用于该有源层的结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d+(n-1)F≤L≤n(D+2d)+d+nF和0≤L，n为一个整数，0≤n，F为一个偏移，F＝|-V|，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
5.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
对非晶半导体进行热处理，形成一个第一结晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该第一结晶半导体薄膜，形成一个第二结晶半导体薄膜；和
蚀刻该第二结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当V＝0时，用于该有源层的第二结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d≤L≤n(D+2d)+d和0≤L，n为一个整数，0≤n，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
6.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
对非晶半导体进行热处理，形成一个第一结晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该第一结晶半导体薄膜，形成一个第二结晶半导体薄膜；和
蚀刻该第二结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当0＜V≤d时，用于该有源层的第二结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d-(n-1)V≤L≤n(D+2d)+d-nV和0≤L，n为一个整数，0≤n，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
7.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
对非晶半导体进行热处理，形成一个第一结晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该第一结晶半导体薄膜，形成一个第二结晶半导体薄膜；和
蚀刻该第二结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当d＜V时，用于该有源层的第二结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+V)-V+d≤L≤n(D+V)+d和0≤L，n为一个整数，0≤n，，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个辐照对象上的辐照区域一端内的一个点。
8.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
对非晶半导体进行热处理，形成一个第一结晶半导体薄膜；
施加相对于基片的激光束，利用该激光束辐照该第一结晶半导体薄膜，形成一个第二结晶半导体薄膜；和
蚀刻该第二结晶半导体薄膜，形成一个有源层，
其中激光束辐照区域的宽度为有效辐照区域宽度D、有效辐照区域左侧的区域宽度d和有效辐照区域右侧的区域宽度d的总和，和
其中，当V＜0时，用于该有源层的第二结晶半导体薄膜是在距离L内的区域以外的区域形成的，L表示为n(D+2d)-d+(n-1)F≤L≤n(D+2d)+d+nF和0≤L，n为一个整数，0≤n，F为一个偏移，F＝|-V|，V为激光束扫描时相邻的激光束重叠的宽度，L为在与激光束扫描方向垂直的方向上与原点之间的距离，该原点为一个激光束辐照对象上的辐照区域一端内的一个点。
9.一种制造薄膜晶体管的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
在该非晶半导体薄膜上形成一个第一对齐标记；
施加相对于基片收集的激光束，利用该激光束辐照该非晶半导体薄膜，形成一个结晶半导体薄膜；
放置一个掩模，该掩模具有一个用来与该结晶半导体薄膜上的对齐标记重合的第二对齐标记；
蚀刻该结晶半导体薄膜，形成一个有源层，
其中激光束辐照是从第一对齐标记决定的作为参照的任意一点开始的。
10.依照权利要求9的制造薄膜晶体管的方法，其中形成第一和第二对齐标记的位置是由有源层和激光束扫描间距决定的。
11.依照权利要求9的制造薄膜晶体管的方法，其中形成一对以上的第一和第二对齐标记。
12.依照权利要求1的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
13.依照权利要求2的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
14.依照权利要求3的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
15.依照权利要求4的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
16.依照权利要求5的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
17.依照权利要求6的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
18.依照权利要求7的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
19.依照权利要求8的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
20.依照权利要求9的制造薄膜晶体管的方法，其中激光束是从一个连续波固体激光器或一个连续波气体激光器或一个连续波金属蒸气激光器发出的。
21.依照权利要求1的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
22.依照权利要求2的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
23.依照权利要求3的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
24.依照权利要求4的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
25.依照权利要求5的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
26.依照权利要求6的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
27.依照权利要求7的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
28.依照权利要求8的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
29.依照权利要求9的制造薄膜晶体管的方法，其中激光束是从包括连续波YAG激光器、连续波YVO4激光器、连续波YLF激光器、连续波YAlO3激光器、连续波翠绿宝石激光器、连续波钛:蓝宝石激光器的组中选择的一种激光器发射的。
30.依照权利要求1的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
31.依照权利要求2的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
32.依照权利要求3的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
33.依照权利要求4的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
34.依照权利要求5的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
35.依照权利要求6的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
36.依照权利要求7的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
37.依照权利要求8的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
38.依照权利要求9的制造薄膜晶体管的方法，其中激光束是从包括连续波受激准分子激光器、连续波氩激光器、连续波氪激光器、连续波CO2激光器组中选择的一种激光器发射的。
39.依照权利要求1的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
40.依照权利要求2的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
41.依照权利要求3的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
42.依照权利要求4的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
43.依照权利要求5的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
44.依照权利要求6的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
45.依照权利要求7的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
46.依照权利要求8的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
47.依照权利要求9的制造薄膜晶体管的方法，其中激光束是从包括连续波氦镉激光器、连续波铜蒸气激光器、连续波金蒸气激光器组中选择的一种激光器发射的。
48.依照权利要求1的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
49.依照权利要求2的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
50.依照权利要求3的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
51.依照权利要求4的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
52.依照权利要求5的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
53.依照权利要求6的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
54.依照权利要求7的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
55.依照权利要求8的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
56.依照权利要求9的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
57.依照权利要求1的制造薄膜晶体管的方法，其中激光束为一个连续波。
58.依照权利要求2的制造薄膜晶体管的方法，其中激光束为一个连续波。
59.依照权利要求3的制造薄膜晶体管的方法，其中激光束为一个连续波。
60.依照权利要求4的制造薄膜晶体管的方法，其中激光束为一个连续波。
61.依照权利要求5的制造薄膜晶体管的方法，其中激光束为一个连续波。
62.依照权利要求6的制造薄膜晶体管的方法，其中激光束为一个连续波。
63.依照权利要求7的制造薄膜晶体管的方法，其中激光束为一个连续波。
64.依照权利要求8的制造薄膜晶体管的方法，其中激光束为一个连续波。
65.依照权利要求9的制造薄膜晶体管的方法，其中激光束为一个连续波。
66.一种制造半导体器件的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
利用一个激光束扫描该非晶半导体薄膜一个第一辐照区，来结晶该非晶半导体薄膜的第一辐照区，其中该第一辐照区具有一个沿一个方向伸展的细长形状，该第一辐照区具有一个沿一个方向延伸的有效辐照区域，在有效辐照区域和第一辐照区的两个侧边之间有一对第二区域；和
通过图形化该结晶的半导体薄膜，形成至少一个半导体岛，其中，该至少一个半导体岛位于有效的辐照区域之内，其中该至少一个半导体岛位不在成对的第二区域之内。
67.依照权利要求66的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
68.依照权利要求66的制造薄膜晶体管的方法，其中激光束为连续波。
69.一种制造半导体器件的方法，包括：
在一个基片上形成一个非晶半导体薄膜；
利用一个激光束扫描该非晶半导体薄膜一个第一辐照区，来结晶该非晶半导体薄膜的第一辐照区，其中该第一辐照区具有一个沿一个方向伸展的细长形状，该第一辐照区具有一个沿一个方向延伸的有效辐照区域，在有效辐照区域和第一辐照区的两个侧边之间有一对第二区域；和
通过图形化该结晶的半导体薄膜，形成多个半导体岛，其中，所有这些半导体岛位于有效的辐照区域之内。
70.依照权利要求69的制造薄膜晶体管的方法，其中激光束在施加步骤之前被收集为一椭圆或矩形形状。
71.依照权利要求69的制造薄膜晶体管的方法，其中激光束为连续波。
CNB021527946A 2001-11-29 2002-11-28 薄膜晶体管的制造方法 Expired - Fee Related CN100373561C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001365302 2001-11-29
JP365302/01 2001-11-29
JP365302/2001 2001-11-29

Publications (2)

Publication Number Publication Date
CN1421907A CN1421907A (zh) 2003-06-04
CN100373561C true CN100373561C (zh) 2008-03-05

Family

ID=19175343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021527946A Expired - Fee Related CN100373561C (zh) 2001-11-29 2002-11-28 薄膜晶体管的制造方法

Country Status (4)

Country Link
US (2) US7078322B2 (zh)
KR (1) KR101015181B1 (zh)
CN (1) CN100373561C (zh)
TW (1) TWI268613B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3890270B2 (ja) * 2002-07-19 2007-03-07 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法
JP4813743B2 (ja) * 2002-07-24 2011-11-09 株式会社 日立ディスプレイズ 画像表示装置の製造方法
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
WO2005093801A1 (en) 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
US20050237895A1 (en) * 2004-04-23 2005-10-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR101016510B1 (ko) * 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
US7902002B2 (en) * 2004-07-30 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8304313B2 (en) * 2004-08-23 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR101284201B1 (ko) * 2005-05-02 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사 장치 및 레이저 조사 방법
JP4800661B2 (ja) * 2005-05-09 2011-10-26 株式会社ディスコ レーザ光線を利用する加工装置
JP2009505432A (ja) * 2005-08-16 2009-02-05 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜のハイ・スループット結晶化
JP2007281420A (ja) * 2006-03-13 2007-10-25 Sony Corp 半導体薄膜の結晶化方法
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
US20080142475A1 (en) * 2006-12-15 2008-06-19 Knowles Electronics, Llc Method of creating solid object from a material and apparatus thereof
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2009157373A1 (ja) * 2008-06-26 2009-12-30 株式会社Ihi レーザアニール方法及び装置
JP5540476B2 (ja) * 2008-06-30 2014-07-02 株式会社Ｉｈｉ レーザアニール装置
TWI464880B (zh) * 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
US9111803B2 (en) 2011-10-03 2015-08-18 Joled Inc. Thin-film device, thin-film device array, and method of manufacturing thin-film device
KR101971556B1 (ko) * 2012-10-31 2019-08-13 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법
KR102324765B1 (ko) * 2015-02-09 2021-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213629A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置の製造方法
US6071765A (en) * 1993-11-02 2000-06-06 Sony Corporation Method of forming polycrystalline silicon layer on substrate and surface treatment apparatus thereof
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001250952A (ja) * 2000-03-03 2001-09-14 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242717A (ja) 1988-08-03 1990-02-13 Hitachi Ltd エネルギービーム照射方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07302907A (ja) 1994-04-28 1995-11-14 A G Technol Kk アクティブマトリクス表示素子およびその製造方法
JPH07326769A (ja) * 1995-05-26 1995-12-12 Asahi Glass Co Ltd 平面ディスプレイ用薄膜トランジスタ
TW297138B (zh) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3343492B2 (ja) 1997-04-02 2002-11-11 シャープ株式会社 薄膜半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
WO1999031719A1 (fr) * 1997-12-17 1999-06-24 Matsushita Electric Industrial Co., Ltd. Couche mince de semi-conducteur, son procede et son dispositif de fabrication, composant a semi-conducteur et son procede de fabrication
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100296111B1 (ko) * 1998-06-09 2001-10-26 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP4663047B2 (ja) 1998-07-13 2011-03-30 株式会社半導体エネルギー研究所 レーザー照射装置及び半導体装置の作製方法
US6246524B1 (en) 1998-07-13 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Beam homogenizer, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
JP4454720B2 (ja) * 1998-07-13 2010-04-21 株式会社半導体エネルギー研究所 光学レンズ、ビームホモジェナイザー、レーザー照射装置、及びレーザー照射方法
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
JP2000277450A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd レーザアニール装置及びこの装置を用いた薄膜トランジスタの製造方法
JP3491571B2 (ja) 1999-07-13 2004-01-26 日本電気株式会社 半導体薄膜の形成方法
JP4986332B2 (ja) 2000-03-21 2012-07-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6872607B2 (en) 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2002359376A (ja) 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4338937B2 (ja) 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071765A (en) * 1993-11-02 2000-06-06 Sony Corporation Method of forming polycrystalline silicon layer on substrate and surface treatment apparatus thereof
JPH08213629A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置の製造方法
JP2000183358A (ja) * 1998-07-17 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001250952A (ja) * 2000-03-03 2001-09-14 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070015318A1 (en) 2007-01-18
TWI268613B (en) 2006-12-11
US7078322B2 (en) 2006-07-18
TW200300611A (en) 2003-06-01
KR101015181B1 (ko) 2011-02-17
US20030166315A1 (en) 2003-09-04
KR20030044856A (ko) 2003-06-09
CN1421907A (zh) 2003-06-04
US7517773B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
CN100373561C (zh) 薄膜晶体管的制造方法
KR100963811B1 (ko) 반도체 디바이스 제조 방법
KR101102261B1 (ko) 반도체 장치
US7226817B2 (en) Method of manufacturing
US6740938B2 (en) Transistor provided with first and second gate electrodes with channel region therebetween
US6759678B2 (en) Semiconductor device
CN100573884C (zh) 显示器件
US7217605B2 (en) Laser irradiation method and method of manufacturing a semiconductor device
US7935968B2 (en) Semiconductor device
JP5354940B2 (ja) 半導体装置の作製方法
KR101427615B1 (ko) 반도체 장치, 표시 모듈, 및 전자 장치
KR20080063246A (ko) 발광장치 및 그 발광장치를 가지는 전자장치
CN101170058A (zh) 半导体器件的制造方法
TW200921801A (en) Methods for manufacturing thin film transistor and display device
JP2003229359A (ja) 半導体装置の作製方法
JP3993630B2 (ja) 半導体装置の作製方法
JP2004128217A (ja) 薄膜トランジスタ及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305

Termination date: 20201128

CF01 Termination of patent right due to non-payment of annual fee