JP2003229359A - 半導体装置の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＷレーザを用いて結晶化した半導体層を活
性層に用いたＴＦＴによって、高速駆動、および高信頼
性を特徴とした半導体装置の作製方法を提供する。 【解決手段】 ＣＷレーザを用いて結晶化された半導体
層は、照射されるレーザのエネルギー密度の幅方向の分
布により、大結晶粒でなる半導体層と、微結晶粒でなる
半導体層とが混在しており、前者は優れた電気的特性を
示すが、後者は粒界における電荷移動の阻害が大きく、
電気的特性が悪いため、トランジスタの活性層として用
いると不都合が生ずる。よってＴＦＴの活性層を全て大
結晶粒でなる半導体層で形成出来るように回路を配置す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザ光の照射を
その工程に含む半導体装置及びその作製方法に関する。
なお、ここでいう半導体装置とは、液晶表示装置、発光
装置等の電気光学装置および、当該電気光学装置を表示
部と含む電子機器も含まれるものとする。

【０００２】

【従来の技術】近年、絶縁体上、特にガラス基板上に形
成された非晶質半導体膜を結晶化させ、結晶質半導体膜
を得る技術が広く研究されている。この結晶化の方法と
しては、ファーネスアニール炉を用いた熱アニール法
や、瞬間熱アニール法(ＲＴＡ法)、またはレーザアニー
ル法などが検討されている。結晶化に際してはこれらの
方法のうち、いずれか１つまたは複数を組み合わせて行
うことが可能である。

【０００３】一方、半導体薄膜を形成して作製される薄
膜トランジスタ(以下、ＴＦＴと表記)を用いたアクティ
ブマトリクス型表示装置の普及が進んでいる。ＴＦＴを
用いたアクティブマトリクス型表示装置は、マトリクス
状に配置された数十万から数百万の画素を有し、各画素
に配置されたＴＦＴによって、各画素の電荷を制御する
ことによって映像の表示を行っている。

【０００４】さらに最近の技術として、画素を構成する
ＴＦＴの他に、画素部の周辺領域にＴＦＴを用いた駆動
回路を同時形成する技術が発展してきている。結晶質半
導体層は、非晶質半導体層に比べてその電界効果移動度
がはるかに高く、このような回路に用いるＴＦＴの活性
層（以下、単に活性層と表記し、活性層はソース領域、
ドレイン領域及びチャネル形成領域を含む）の形成に適
したものとなっている。

【０００５】通常、ファーネスアニール炉で非晶質半導
体層を結晶化させるには、６００℃以上で１０時間以上
の熱処理を必要としていた。そのため、用いることの出
来る基板は、その熱処理に耐えうる石英基板に限られて
いたが、石英基板は高価であり、また大面積化が困難で
あった。

【０００６】大面積の画面を有する表示装置の作製はも
ちろんであるが、製品の生産効率を上げるには、基板の
大面積化し、大量生産化することが不可欠となってく
る。そのため近年では、一辺が１[m]を超えるサイズの
基板の使用も考慮されるようになってきている。

【０００７】一方、特開平７−１８３５４０号公報に開
示されている、金属元素を用いる熱結晶化法は、従来問
題とされてきた処理温度を低温化することを可能として
いる。その方法は、非晶質半導体層に、ニッケル、パラ
ジウム、または鉛等の元素を微量に添加し、その後５５
０℃にて４時間の熱処理によって結晶質半導体層の形成
を可能としている。

【０００８】また、レーザアニール法は、レーザの焦点
を半導体層（半導体膜）に合わせることによって、基板
温度をあまり上昇させることなく、半導体層にのみ高い
エネルギーを与えることが出来るため、歪点の低いガラ
ス基板には勿論、プラスチック基板等にも用いることが
可能な点で注目されている技術である。

【０００９】レーザアニール法の一例としては、エキシ
マレーザ等に代表されるパルスレーザ光を、照射面にお
いて、数[cm]角の四角いスポットや、長さ１００[mm]以
上の線状となるように光学系にて整形し、レーザ光の照
射位置を被照射体に対し相対的に移動させてアニールを
行う方法である。ここでいう「線状」とは、厳密な意味
で「線」ではなく、アスペクト比の大きい長方形もしく
は長楕円形をいう。例えば、アスペクト比が２以上(好
ましくは１０〜１００)のものを指すが、照射面におけ
る形状が矩形上であるレーザ光も含まれる。なお、レー
ザ光を線状とするのは、被照射体に対して、照射面にお
いて十分なアニールを行うためのエネルギー密度を確保
するためであり、矩形状や面状であっても、被照射体に
対して十分なアニールが行えるのであれば、レーザ光の
形状は問わない（例えば、特許文献１参照）。

【００１０】

【特許文献１】特開平８−１９５３５７号公報

【００１１】図８にその様子を示す。基板８０１上に非
晶質半導体層が成膜された後、線状レーザ８０３を矢印
の方向に走査して結晶化を行う。このとき、Ａ−Ａ'で
示される点線部の断面図を、図８(Ｂ)に示す。基板８０
１上には、下地膜として、絶縁層８１１が形成され、そ
の上に非晶質半導体層８１３が形成される。なお、絶縁
層８１１に関しては、図８においては単層として図示し
たが、特に無くとも良いし、２層以上の積層膜としてい
ても良い。

【００１２】その後、線状レーザ８０３が、基板上を走
査しながら照射される。このとき、線状レーザが照射さ
れている領域８１２においては、非晶質半導体層が溶融
状態となり、照射領域が通過した後、再結晶化する。こ
のようにして、結晶質半導体層８１５が形成される。

【００１３】このようにして作製される結晶性半導体層
は、無数の結晶粒が集合して形成されており、その結晶
粒の位置と大きさはランダムなものである。ガラス基板
上に作製されるＴＦＴは、素子ごとに分離するため、前
記結晶性半導体層をパターニングし、島状に分離して形
成される。その場合、結晶粒の位置や大きさを指定して
形成することは出来なかった。結晶粒内と比較して、結
晶粒の界面(結晶粒界)は、非晶質構造や結晶欠陥等に起
因する再結合中心や捕獲中心が無数に存在している。こ
の捕獲中心にキャリアがトラップされると、結晶粒界の
ポテンシャルが上昇し、キャリアに対して障壁となるた
め、キャリアの電流輸送特性を低下させることが知られ
ている。チャネル形成領域の半導体層の結晶性は、ＴＦ
Ｔの電気的特性に重大な影響を及ぼすが、結晶粒界の影
響を排除して、単結晶の半導体層で前記チャネル形成領
域を形成することはほとんど不可能であった。

【００１４】

【発明が解決しようとする課題】ＣＷ(Continuous Wav
e：連続発振)レーザを一方向に走査させながら半導体層
に照射することで、操作方向に繋がって結晶が成長し、
その方向に長く伸びた単結晶を形成する技術がある。こ
の方法を用いれば、少なくともＴＦＴのチャネル方向に
は結晶粒界のほとんどないものが得られると考えられて
いる。しかしながら、良好な結晶性を得るためには、レ
ーザが照射された領域の非晶質半導体層を完全溶融させ
る必要があるため、レーザの照射領域を数１００[μm]
程度の幅の矩形状、あるいは楕円状に収束させてエネル
ギー密度を確保し、図１(Ａ)に示すように、被照射体表
面を走査することによって、全面を結晶化している。そ
の結果、図１(Ｂ)に示すように、結晶質半導体層は、走
査方向に長い結晶粒を形成しながら成長していく。

【００１５】ここで、レーザの照射幅方向のエネルギー
密度に注目する。ある領域にスポット状にレーザ光を集
光させる場合、図１(Ｃ)に一例として示すように、照射
領域中心部から端部にかけてエネルギー密度に分布が生
ずる。このエネルギー密度の分布は、レーザの発振モー
ドによって異なるが、エネルギー密度の低い領域では、
半導体層に対して十分に溶融するだけのエネルギーを与
えることが出来ない。この領域の半導体層は、結晶粒が
大きく成長することが出来ず、微結晶化した領域とな
る。したがって、ＣＷレーザによる処理後の半導体層に
おいては、図１(Ｂ)のように、一走査領域（ＣＷレーザ
が１行走査したときの照射領域）ごとに、十分に大きな
結晶粒が成長した結晶質半導体層Ａ１１２と、微結晶化
した結晶質半導体層Ｂ１１３とが存在する。

【００１６】半導体層Ａにおいては、先に述べたとお
り、良好な電気的特性が得られる反面、半導体層Ｂにお
いては、無数の結晶粒界が存在するために、満足な電気
的特性を得ることが出来ない。

【００１７】このような半導体層をパターニングして、
ＴＦＴを作製した場合、そのチャネル形成領域に半導体
層Ｂが含まれるものと含まれないものとでは、電気的特
性に大きな差が生ずるため、いくら良好な電気的特性を
有する素子があっても、満足に動作する半導体装置を作
製することが困難である。

【００１８】そこで本発明においては、ＣＷレーザを用
いて結晶化を行った半導体層のうち、その電気的特性に
優れた領域のみを効率的に利用してＴＦＴを形成し、高
速動作、高信頼性を有する半導体装置を作製する方法を
提供することを課題とする。

【００１９】

【課題を解決するための手段】前述のように、ＣＷレー
ザ照射は、基板上を順次平行に走査しながら結晶化を行
うため、結晶化された結晶性半導体層は、大結晶粒でな
る結晶性半導体層Ａと、微結晶粒でなる結晶化半導体層
Ｂとが走査方向に平行に並んだ状態となる。

【００２０】一方、ＴＦＴを用いて半導体装置を作製す
る際、駆動回路が占有する領域においては、ＴＦＴを構
成する半導体層が配置されている領域の他に、信号線、
電源線が配置されている領域がある。この領域において
は、半導体層はエッチングによって除去される。よっ
て、交互に並んだ結晶性半導体層Ａ、結晶性半導体層Ｂ
のうち、結晶性半導体層Ａでなる領域のみを選択的に用
いてＴＦＴを配置することにより、結晶性半導体層Ｂで
なる領域は全てエッチングにより除去され、ＴＦＴの形
成領域として用いないようにすることが出来る。

【００２１】すなわち本発明は、基板上に非晶質半導体
膜を形成し、楕円状または矩形状に集光されたレーザ光
を前記基板に対して相対的に走査させつつ、前記非晶質
半導体膜に照射し、結晶質半導体膜を形成し、前記結晶
質半導体膜をエッチングし活性層を形成する半導体装置
の作製方法であって、前記レーザ光の照射領域の幅は有
効照射領域の幅Ｄと、前記有効照射領域に接する両端の
領域の幅をｄとの和であって、隣接して走査されるレー
ザ光のオーバーラップをＶとし、被照射対における照射
領域において上端部の１点を原点とし、前記原点より前
記レーザ光の走査方向と垂直な方向に向かう距離をＬと
すると、前記活性層は、 (１)Ｖ＝０のとき、 ｎ(Ｄ＋２ｄ)−ｄ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (２)０＜Ｖ≦ｄのとき、 ｎ(Ｄ＋２ｄ)−ｄ−２(ｎ−１)Ｖ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋
ｄ−２ｎＶ、かつ０≦Ｌ (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (３)ｄ＜Ｖのとき、 ｎ(Ｄ＋Ｖ)−Ｖ＋ｄ≦Ｌ≦ｎ(Ｄ＋Ｖ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (４)Ｖ＜０のとき、 ｎ(Ｄ＋２ｄ)−ｄ＋(ｎ−１)Ｆ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ
＋ｎＦ、かつ０≦Ｌ(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成されることを特徴としてい
る。

【００２２】また本発明は、基板上に非晶質半導体膜を
形成し、前記非晶質半導体膜を加熱し、第１の結晶質半
導体膜を形成し、楕円状または矩形状に集光されたレー
ザ光を前記基板に対して相対的に走査させつつ、前記第
１の結晶質半導体膜に照射し、第２の結晶質半導体膜を
形成し、前記第２の結晶質半導体膜をエッチングし活性
層を形成する半導体装置の作製方法であって、前記レー
ザ光の照射領域の幅は有効照射領域の幅Ｄと、前記有効
照射領域に接する両端の領域の幅をｄとの和であって、
隣接して走査されるレーザ光のオーバーラップをＶと
し、被照射対における照射領域において上端部の１点を
原点とし、前記原点より前記レーザ光の走査方向と垂直
な方向に向かう距離をＬとすると、前記活性層は、 (１)Ｖ＝０のとき、 ｎ(Ｄ＋２ｄ)−ｄ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (２)０＜Ｖ≦ｄのとき、 ｎ(Ｄ＋２ｄ)−ｄ−２(ｎ−１)Ｖ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋
ｄ−２ｎＶ、かつ０≦Ｌ (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (３)ｄ＜Ｖのとき、 ｎ(Ｄ＋Ｖ)−Ｖ＋ｄ≦Ｌ≦ｎ(Ｄ＋Ｖ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成され、 (４)Ｖ＜０のとき、 ｎ(Ｄ＋２ｄ)−ｄ＋(ｎ−１)Ｆ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ
＋ｎＦ、かつ０≦Ｌ(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
晶質半導体膜によって形成されることを特徴としてい
る。

【００２３】このとき、前記レーザ光は、連続発振の固
体レーザ、気体レーザ、あるいは金属レーザから選ばれ
た１種から発振されたものを用いることを特徴としてお
り、前記固体レーザとしては、連続発振のＹＡＧレー
ザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レー
ザ、ガラスレーザ、ルビーレーザ、アレキサンドライド
レーザ、Ｔｉ：サファイアレーザ等を用いれば良い。前
記気体レーザとしては、連続発振のエキシマレーザ、Ａ
ｒレーザ、Ｋｒレーザ、ＣＯ２レーザ等を用いれば良
い。前記金属レーザとしては、連続発振のヘリウムカド
ミウムレーザ、銅蒸気レーザ、金蒸気レーザ等を用いれ
ば良い。

【００２４】

【発明の実施の形態】図２を参照する。図２(Ａ)は、表
示装置の画素部を駆動するための駆動回路の一部を回路
図にて示したものである。Ｄ−フリップフロップ(Ｄ−
ＦＦ)を複数段用いてなるシフトレジスタ、ＮＡＮＤ、
インバータ(ＩＮＶ)等により構成され、クロック信号
(ＣＫ、ＣＫｂ)、スタートパルス(Ｉｎ)に従って、順次
パルスを出力する。

【００２５】図２(Ｂ)は、図２(Ａ)の回路図に基づき、
実際に素子、配線をレイアウトした一例を示している。
点線枠で囲まれた部分は、それぞれ図２(Ａ)の回路図に
対応している。図２(Ｂ)に示す通り、クロック信号が入
力される信号線(ＣＫ、ＣＫｂ)、およびＨレベル、Ｌレ
ベルのそれぞれの電位を与えるための電源線(ＶＤＤ、
ＶＳＳ)等が、横方向に平行に配置されている。特に、
電源線については、それぞれのＴＦＴに電源を供給する
ため、複数の段にわたって配置されており、配線抵抗に
よって電圧降下等を生じないよう、線幅を大きくとって
あるのが特徴である。

【００２６】ここで、図２(Ｂ)に示した、回路を構成す
る領域において、実際に半導体層が占有している領域の
みを示したものを図２(Ｃ)に示す。ＣＷレーザの照射幅
は、レーザ照射範囲１で示される幅であるとすると、２
０２で示される範囲の走査が終了した後は、２０３で示
される範囲が走査される。図２(Ｃ)に示すように、島状
の半導体層２０１を配置すると、ＣＷレーザの照射端部
の領域は、島状の半導体層が存在しない領域とすること
が出来る。このとき、ＣＷレーザの照射端部が当たる領
域は、すなわち、後に配線が引き回される領域である。

【００２７】すなわち、ＣＷレーザの有効照射領域の幅
はある値に決定されているから、回路を構成するＴＦＴ
が、有効照射領域の幅に含まれるように配置すれば良
い。

【００２８】ＣＷレーザの有効照射領域(半導体層Ａと
して結晶化する領域)の幅をＤ(＞０)、有効照射領域の
両端部(半導体層Ｂとして結晶化する領域)の幅をそれぞ
れｄ(≧０)とすると、ＣＷレーザの全照射領域の幅はＤ
＋２ｄで示される(図９(Ａ))。また、ＣＷレーザの照射
領域が重複する（隣接するレーザ光の重なり）部分の幅
をオーバーラップとし、Ｖとする(図９(Ｂ))。ここで、
オーバーラップがＶ＜０となる場合、すなわちＣＷレー
ザの照射領域が重複せず、互いに隙間を空けて照射され
る場合、この隙間の幅をオフセットとし、Ｆ(＝−Ｖ、
Ｆ≧０)とする(図９(Ｃ))。よってオーバーラップは、
Ｖ≧０とする。非晶質半導体層が成膜され、結晶化を行
う基板において、基板上における、あるＣＷレーザ照射
領域の端部（Ｘ軸上の端部）上の、任意の１点を原点と
し（図９参照）、ＣＷレーザの基板上での走査方向と垂
直をなす方向（Ｙ軸方向）への距離をＬとする。

【００２９】(１)オーバーラップ量Ｖが０のとき、 ｎ(Ｄ＋２ｄ)−ｄ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離にある点の集合でなる領域には、活性層
を形成しないようにする。

【００３０】(２)オーバーラップ量Ｖが、０＜Ｖ≦ｄの
とき、 ｎ(Ｄ＋２ｄ)−ｄ−２(ｎ−１)Ｖ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋
ｄ−２ｎＶ、かつ０≦Ｌ (ｎは整数、０≦ｎ) で示される距離にある点の集合でなる領域には、活性層
を形成しないようにする。

【００３１】(３)オーバーラップ量Ｖが、ｄ＜Ｖのと
き、 ｎ(Ｄ＋Ｖ)−Ｖ＋ｄ≦Ｌ≦ｎ(Ｄ＋Ｖ)＋ｄ、かつ０≦Ｌ
(ｎは整数、０≦ｎ) で示される距離にある点の集合でなる領域には、活性層
を形成しないようにする。

【００３２】(４)オーバーラップ量Ｖが、Ｖ＜０、すな
わちオフセット量Ｆが、０＜Ｆのとき、 ｎ(Ｄ＋２ｄ)−ｄ＋(ｎ−１)Ｆ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ
＋ｎＦ、かつ０≦Ｌ(ｎは整数、０≦ｎ) で示される距離にある点の集合でなる領域には、活性層
を形成しないようにする。

【００３３】ここで、ＣＷレーザのオーバーラップと結
晶化の状態について説明する。ＣＷレーザの照射幅にオ
ーバーラップを与える場合には、複数回にわたってＣＷ
レーザ照射を受ける領域が現れる。このような領域にお
いては、最初のレーザ照射によって半導体層が溶融状態
となり、再び固化する際に結晶化する。さらに次の照射
によって再び溶融→結晶化を繰り返すことになる。すな
わち、複数回のＣＷレーザ照射を受けた領域において
は、最後に照射されたＣＷレーザのエネルギー強度が支
配的となりやすい。つまり、前述の(１)〜(４)におい
て、特に（３）の場合、図９(Ｄ)に示すように、最初の
ＣＷレーザ照射によって、半導体層Ａとして結晶化した
部分が、２度目のＣＷレーザ照射によって再び溶融し、
今度は半導体層Ｂとして結晶化することになる。したが
って、良好な電界効果移動度を有する半導体層Ａの幅が
より狭くなる。よって、ＣＷレーザのオーバーラップ
は、前述の条件２のように、０＜Ｖ≦Ｄとすると、基板
上における半導体層Ａの割合をより大きく(Ｖ＝Ｄのと
き最大)することが出来る。

【００３４】設計面においては、液晶表示装置や、ＥＬ
表示装置等の半導体装置を例にとった場合、その仕様は
画面サイズおよび画素数等が最初に決定される。よっ
て、まず基準とするのは画素ピッチである。ここで画素
ピッチが仮に１５０[μm]ピッチであるとするとき、Ｃ
Ｗレーザの送りピッチ(ここで、送りピッチとは、基板
上を一度走査し、次に走査する時に、走査方向と垂直に
照射面を移動する量であり、図９(Ａ)のような場合、す
なわちオーバーラップＶ＝０のとき、送りピッチはＤ＋
２ｄであり、また、オーバーラップＶ＝ｄのとき、送り
ピッチはＤ＋ｄである)を１５０[μm]の整数倍、例えば
３００[μm]、４５０[μm]などとする。そして駆動回路
側では、電源線もしくは信号線の間隔を前述の数値に合
わせて配置するようにレイアウトする。例えば、図２
(Ｃ)においては、レーザ照射範囲が３００[μm]、もし
くは４５０[μm]などとすると良い。

【００３５】実際の工程においてはＣＷレーザの照射ピ
ッチと、活性層パターニング用のマスクの位置合わせが
必要となってくる。そこで、基板上に非晶質半導体層を
形成（図２４（Ａ））した後、ＣＷレーザ照射前にアラ
イメントマーカー２４０１を形成しておく（図２４
（Ｂ））。続いて、アライメントマーカー２４０１を原
点とするようにＣＷレーザ照射を行う（図２４
（Ｃ））。その後、活性層パターニング用のマスク２４
０２を、前記アライメントマーカー２４０１と、マスク
２４０２上のアライメントマーカー２４０３とを基準に
合わせ、活性層のパターニングを行う（図２４
（Ｄ））。この方法により、ＣＷレーザの照射ピッチ
と、活性層の形成位置の正確な位置合わせが可能とな
る。

【００３６】これらの事項を踏まえて回路のレイアウト
を決定することにより、電気的特性の極めて良好なＴＦ
Ｔを用いて半導体装置を構成することが出来る。

【００３７】

【実施例】以下に、本発明の実施例について記載する。

【００３８】[実施例１]本実施例においては、表示装置
を例として、基板上の回路配置とＣＷレーザ照射方向等
について数例を挙げて説明する。

【００３９】図４は、アナログ映像信号を入力して映像
を表示する表示装置の駆動回路図の一例を示している。
図４(Ａ)はソース信号線駆動回路であり、Ｄ−フリップ
フロップ４０１を複数段用いてなるシフトレジスタ、Ｎ
ＡＮＤ４０２、インバータ４０３、レベルシフタ４０
４、サンプリングスイッチ４０６、映像信号が入力され
るビデオ信号線４０５等からなる。クロック信号(Ｓ−
ＣＫ、Ｓ−ＣＫｂ)とスタートパルス(Ｓ−ＳＰ)とに従
って、シフトレジスタより、順次サンプリングパルスが
出力され、振幅変換等を受けた後、サンプリングスイッ
チ４０６においては、前記サンプリングパルスの入力さ
れるタイミングで、それぞれ映像信号をサンプリング
し、ソース信号線(Ｓ₁〜Ｓ_m)へと出力する。

【００４０】図４(Ｂ)はゲート信号線駆動回路であり、
ソース信号線駆動回路と概ね同様である。Ｄ−フリップ
フロップ４０１を複数段用いてなるシフトレジスタ、Ｎ
ＡＮＤ４０２、インバータ４０３、レベルシフタ４０４
等からなる。クロック信号(Ｇ−ＣＫ、Ｇ−ＣＫｂ)とス
タートパルス(Ｇ−ＳＰ)とに従って、シフトレジスタよ
り、順次パルスが出力され、振幅変換等を受けた後、各
ゲート信号線(Ｇ₁〜Ｇ_n)を順次選択していく。

【００４１】表示装置の構成としては、図３(Ａ)に示す
ように、基板３００の中央部に画素部３０１を有し、画
素部３０１の上側もしくは下側に、ソース信号線駆動回
路３０２を有し、画素部３０１の左右いずれかもしくは
両側に、ゲート信号線駆動回路３０３を有する構成があ
る。各駆動回路を動作させるための信号および電源は、
基板外部よりフレキシブルプリント基板(Flexible Prin
t Circuit：ＦＰＣ)３０４を介して入力される。

【００４２】図３(Ａ)に示すように、ソース信号線駆動
回路３０２は、画素の列方向に延びて配置されており、
ゲート信号線駆動回路３０３は、画素の行方向に延びて
配置されているため、実施形態に示したようにＣＷレー
ザ照射を行うと、図３(Ｂ)に示すように、ソース信号線
駆動回路の配置方向に方向を合わせた場合、ゲート信号
線駆動回路の配置方向に、ＣＷレーザの照射方向が合致
しないことになる。しかし、一般的に高速駆動が要求さ
れるソース信号線駆動回路に対し、ゲート信号線駆動回
路は、その駆動周波数はおよそ数百分の１で良く、仮に
ゲート信号線駆動回路を構成するＴＦＴの活性層に半導
体層Ｂでなる部分が含まれていたとしても、回路の動作
に関しては問題ないといえる。

【００４３】ここで、表示装置を構成する全てのＴＦＴ
を、半導体層Ａ上に作りこみたい場合には、図３(Ｃ)に
示すように、走査方向を途中で切り替える方法を用いて
も良い。つまり、第１に、ソース信号線駆動回路に合わ
せた送りピッチにより、第１のＣＷレーザ走査を行い、
続いて、基板を固定しているステージを９０°回転させ
る等によって、レーザの走査方向を変更し、今度はゲー
ト信号線駆動回路と画素部とに合わせた送りピッチによ
り、第２のＣＷレーザ照射を行っても良い。

【００４４】また、図３(Ｄ)に示すように、特願２００
１−２４１４６３号に記載の技術によって、ソース信号
線駆動回路３０２と、ゲート信号線駆動回路３０３と
を、画素部の１辺側、もしくは対向する２辺の側に平行
配置することにより、図３(Ｅ)に示すように、１度のＣ
Ｗレーザ照射によって基板全面を結晶化し、かつ画素
部、駆動回路とも、半導体層Ａを活性層に用いたＴＦＴ
によって構成することが可能となる。

【００４５】本実施例にて示した方法はあくまでも一例
であり、例えば高速駆動が要求される駆動回路部のみを
ＣＷレーザによって結晶化し、画素部等、比較的高速駆
動が必要でない部分においては、一般的な結晶化方法を
用いて作製しても良い。なお、本実施例は他の実施例と
組み合わせて実施することが可能である。

【００４６】[実施例２]ＣＷレーザによる結晶化が行わ
れた後の基板上の半導体層の状態を模式的に表したもの
を図５(Ａ)に示す。前述のとおり、十分なエネルギー密
度が得られない照射端部においては、小径の結晶、もし
くは微結晶化した半導体層Ｂでなる結晶化半導体層とな
り、十分なエネルギー密度によって溶融、結晶化された
部分においては、ＣＷレーザの照射方向と平行に長く伸
びた大結晶粒が集まった半導体層Ａでなる結晶化半導体
層となっている。

【００４７】ここで、ＣＷレーザの照射方向、すなわち
半導体層Ａにおける結晶粒の長径方向には、良好な結晶
状態を有しているが、前記ＣＷレーザの照射方向と垂直
な方向、すなわち半導体層Ａにおける結晶粒の短径方向
には、多くの結晶粒界が存在している。各結晶粒は、単
体結晶内では均一な配向となっているが、異なる結晶粒
同士においては、結晶粒界を境として、配向が異なって
いる。そのため、電気的特性には異方性が生ずる。

【００４８】つまり、結晶粒の長径方向に平行な方向、
もしくはそれに準ずる方向には、粒界が少ないために電
荷の移動を阻害するものが少ない。よって優れた電界効
果移動度を呈する。これに対し、結晶粒の長径方向に垂
直な方向、もしくはそれに準ずる方向には、多くの粒界
が存在し、かつ互いの配向状態が異なっているために、
前者に比較すると電荷の移動が阻害されやすい。

【００４９】よって、ＴＦＴを配置する際には、図５
(Ｂ)に示すように、チャネル長方向と結晶粒の長径方向
とが平行、もしくはそれに準ずる方向となるように配置
した方が、図５(Ｃ)に示すように、チャネル長方向と結
晶粒の長径方向とが垂直、もしくはそれに準ずる方向と
なるように配置した場合よりも優れた電気的特性を得や
すいといえる。なお、本実施例は他の実施例と組み合わ
せて実施することが可能であり、図２(Ｂ)に示したレイ
アウト例では、実際にこの点を考慮してＴＦＴが配置さ
れている。

【００５０】[実施例３]本実施例においては、ＣＷレー
ザを用いたレーザ結晶化工程の一例について述べる。

【００５１】本方法に適当なＣＷレーザとしては、波長
が５５０[nm]以下で出力安定性の著しく高いものが望ま
しい。例えば、ＹＶＯ₄レーザの第２高調波や、ＹＡＧ
レーザの第２高調波、ＹＬＦレーザの第２高調波、ガラ
スレーザの第２高調波、ＹＡｌＯ₃レーザの第２高調
波、Ａｒレーザ等が該当する。あるいは、前記レーザの
さらなる高次高調波を用いても良い。あるいは、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイア
レーザ、連続発振のエキシマレーザ、Ｋｒレーザ、ＣＯ
₂レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸
気レーザ、金蒸気レーザ等のレーザを使用しても良い。
さらに、これらのレーザを複数、あるいは複数種用いる
ことも可能である。

【００５２】図７は、ＣＷレーザ結晶化を行うための装
置を模式的に表したものであり、レーザ発振器７０１、
ミラー７０２、凸レンズ７０３、Ｘ−Ｙステージ７０４
等からなる。ここで用いるレーザは、出力１０[W]で連
続発振のＹＶＯ₄レーザである。レーザ発振器７０１に
は、非線形光学素子が内蔵されており、射出口より第２
高調波が射出される。

【００５３】レーザ発振器７０１から射出されたレーザ
ビームは、図７中、Ａで示すように円形状をしている。
前記レーザビームは水平方向に射出され、ミラー７０２
によって鉛直方向から２０°前後の方向に偏向される。
その後、水平方向に配置された凸レンズ７０３により集
光される。Ｘ−Ｙステージ７０４に基板７０５を固定
し、基板上に形成された半導体層上の照射面を、凸レン
ズ７０３の焦点に合わせる。このとき、照射面が凸レン
ズ７０３と平行になるように配置する。すなわち基板７
０５は水平配置される。凸レンズ７０３には、２０°前
後の角度でレーザビームが入射するため、凸レンズの非
点収差によって、照射面でのレーザビーム光の形状は楕
円形状となる。照射面におけるビーム形状は、凸レンズ
７０３への入射角度によって決定するため、凸レンズに
対し、鉛直方向により大きな角度を持ってレーザビーム
を入射させることによって、さらにアスペクト比の大き
い楕円とすることが出来るが、反面、焦点深度が浅くな
るために均一な照射が困難となることから、偏向角度は
２０°前後が妥当であるとしている。

【００５４】基板全面の半導体層を結晶化するために
は、適当な照射ピッチで楕円ビームをその長径方向にず
らしながら基板上を走査させることを繰り返す必要があ
る。この動作は、レーザ発振器７０１、ミラー７０２、
凸レンズ７０３からなるレーザ出力部分を固定し、Ｘ−
Ｙステージ７０４を用いて、基板上を楕円ビームが走査
するように基板を移動させて行う。照射対象である基板
のサイズが、図７においてＸ方向６００[mm]、Ｙ方向７
２０[mm]であるとし、楕円ビームの長軸長さが２００
[μm]であるとき、図７に示す方向で走査すると、３０
００回(１５００往復)の走査によって、基板全面にレー
ザ照射を行うことが出来る。

【００５５】また、レーザ発振器を複数台用い、楕円ビ
ームを図２３に示すように長軸方向に複数並べて平行に
走査することにより、走査回数を減らし、処理時間を短
縮することも可能である。こうすることにより、単体レ
ーザ光の両端部における、エネルギー密度の低い部分が
隣接間で互いに重なり合い、エネルギー密度を高くする
ことが出来る。よって、有効照射領域を広く、かつ１回
の照射領域における有効照射領域の割合を大きくするこ
とが出来、回路レイアウトの際の制約をより小さくする
ことも出来る。

【００５６】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【００５７】[実施例４]本実施例においては、実施例３
とは異なる光学系を用いてレーザビームの偏光を行う例
について、図６に沿って説明する。

【００５８】レーザ発振器６０１から射出されたレーザ
ビームは、図６中、Ａで示すように円形状をしている。
前記レーザビームは水平方向に射出され、ミラー６０２
によって鉛直方向に偏向される。その後、第１のシリン
ドリカルレンズ６０３によってＸ方向に集光される。こ
のときのビーム形状は、図６中、Ｂで示すように、円形
状がＸ方向に集光されて、Ｙ方向を長軸とする楕円形状
となる。続いて、第２のシリンドリカルレンズ６０４に
よってＹ方向に集光される。このときのビーム形状は、
図６中、Ｃで示すように、さらにＹ方向に集光されて、
Ｘ方向を長軸とする楕円形状となる。このような光学系
を用いると、実施例３で示したよりもさらにアスペクト
比の大きい楕円形状のビームを得ることが出来る。その
後、Ｘ−Ｙステージ６０５に固定された基板６０６に照
射される。基板上のレーザビームの走査については、実
施例３と同様にして行えばよい。

【００５９】また、レーザ発振器を複数台用い、楕円ビ
ームを図２３に示すように長軸方向に複数並べて平行に
走査することにより、走査回数を減らし、処理時間を短
縮することも可能である。こうすることにより、単体レ
ーザ光の両端部における、エネルギー密度の低い部分が
隣接間で互いに重なり合い、エネルギー密度を高めるこ
とが出来る。よって、有効照射領域を広くすることが出
来、より回路レイアウトに制約を与えないようにするこ
とも出来る。

【００６０】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【００６１】[実施例５]本実施例においては、半導体層
の形成から結晶化を行うまでの手法の一例について説明
する。

【００６２】ガラス基板上に下地膜として、プラズマＣ
ＶＤ法により酸化窒化珪素膜(組成比：Ｓｉ＝３２
[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％])を４０
０[nm]の厚さで形成した。続いて、前記下地膜上に半導
体層として、プラズマＣＶＤ法により非晶質の珪素膜を
１５０[nm]の厚さで形成した。その後、５００℃、３時
間の熱処理を行って、半導体層が含有している水素を放
出させた後、レーザアニール法により半導体層の結晶化
を行った。

【００６３】レーザアニール法に用いるレーザとして
は、連続発振のＹＶＯ₄レーザの第２高調波(波長５３２
[nm])を用いた。ここで、レーザビームの半導体層への
照射方法は、実施例３もしくは実施例４に従って行えば
良い。

【００６４】このようにして得られた結晶性半導体層に
セコエッチングを行って、走査電子顕微鏡(Scanning El
ectron Microscope：ＳＥＭ)により１万倍にて表面を観
察した結果を図１０に示す。なお、セコエッチングにお
けるセコ液は、ＨＦ：Ｈ₂Ｏ＝２：１に添加剤としてＫ₂
Ｃｒ₂Ｏ₇を用いて作製されたものである。図１０におい
て、レーザビームの基板に対する走査方向はＸ軸方向で
あり、結晶粒の長軸は前記走査方向に平行もしくはそれ
に準ずる方向をなしているのが確認できる。つまり、レ
ーザビームの走査方向に対して延在するように結晶成長
が進行する。

【００６５】このように、本実施例に示した手法を用い
て結晶化を行った半導体層には、大粒径の結晶粒が形成
される。そのため、前記半導体層を活性層として用い作
製されるＴＦＴは、そのチャネル形成領域において、結
晶粒界の数が少なくなる。また、個々の結晶粒は実質的
に単結晶とみなせる良好な結晶性を有することから、単
結晶半導体を用いて作製されたトランジスタと同等、も
しくはそれに準ずる電界効果移動度を得ることも可能で
ある。

【００６６】さらに、実施例２にて説明したとおり、電
荷の移動方向、つまりドレイン電流の流れる方向と、結
晶粒の延在する方向とを平行もしくはそれに準ずる方向
となるように配置すれば、結晶粒界による電荷移動の阻
害を極めて少なくすることが出来る。そのため、トラン
ジスタごとのＯＮ電流、ＯＦＦリーク電流、しきい値、
Ｓ値、電界効果移動度等のばらつきを抑えることも可能
であり、またそれらの電気的特性も著しく向上する。

【００６７】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【００６８】[実施例６]本実施例においては、半導体層
の形成から結晶化を行うまでの手法の一例であって、実
施例５とは異なる方法について説明する。

【００６９】まず、実施例５に従って、非晶質珪素膜で
なる半導体層を形成する。その後、特開平７−１８３５
４０号公報に開示された方法を利用し、前記半導体層上
にスピンコート法にて酢酸ニッケル溶液(重量換算濃度
５[ppm]、１０[ml])を塗布し、５００℃の窒素雰囲気下
で１時間、５５０℃の窒素雰囲気下で１２時間の熱処理
を行った。これにより、半導体層においてはニッケルを
触媒として結晶成長し、第１の結晶質半導体層が得られ
る。その後、レーザアニール法により、第１の結晶質半
導体層の結晶性を向上した、第２の結晶性半導体層を得
た。

【００７０】レーザアニール法に用いるレーザとして
は、連続発振のＹＶＯ₄レーザの第２高調波(波長５３２
[nm])を用いた。ここで、レーザビームの半導体層への
照射方法は、実施例３もしくは実施例４に従って行えば
良い。

【００７１】このようにして得られた第２の結晶性半導
体層にセコエッチングを行って、ＳＥＭにより１万倍に
て表面を観察した結果を図１１に示す。図１１に示す半
導体層は、図中、Ｘ軸方向にレーザビームを基板に対し
て走査して結晶化して得られたものであり、走査方向に
対して延在するように結晶が成長しているのが確認でき
る。

【００７２】また、本実施例に示した方法によって得ら
れた半導体層の、ラマン散乱分光の結果を図１２に太線
で示す(図１２中、本実施例にて得られた半導体層は、I
mproved CG Siliconと表記)。比較のため、単結晶シリ
コン(図１２中、Ref.(100) SiWaferと表記)のラマン散
乱分光の結果を細線で示す。

【００７３】本実施例に示した方法によって得られた半
導体層のラマンシフトは、５１７．３[cm^-1]のピークを
有し、半値幅は４．９６[cm^-1]である。一方、単結晶シ
リコンのラマンシフトは、５２０．７[cm^-1]のピークを
有し、半値幅は４．４４[cm^{- 1}]である。パルス発振のエ
キシマレーザを用いて結晶化を行った場合の半導体層の
ラマンシフトは、５１６．３[cm^-1]のピークを有し、半
値幅は６．１６[cm^-1]である。

【００７４】図１２に示す結果により、本実施例に示し
た方法によって得られた半導体層の結晶性が、パルス発
振のエキシマレーザを用いて結晶化を行った半導体層の
結晶性と比べて、より単結晶シリコンに近いことがわか
る。

【００７５】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【００７６】[実施例７]本実施例においては、実施例５
に示した方法によって結晶化した半導体層を活性層に用
いてＴＦＴを作製した例について、図１５に沿って説明
する。

【００７７】基板１５０１としては、石英基板、シリコ
ン基板、金属基板又はステンレス基板の表面に絶縁膜を
形成したものを用いる。また本作製工程の処理温度に耐
えうる耐熱性を有するプラスチック基板を用いても良
い。本実施例ではバリウムホウケイ酸ガラス、アルミノ
ホウケイ酸ガラス等のガラスからなる基板を使用した。

【００７８】まず、基板１５０１上に下地膜１５０２と
して、プラズマＣＶＤ法により窒化酸化珪素膜(組成
比：Ｓｉ＝３２[％]、Ｏ＝２７[％]、Ｎ＝２４[％]、Ｈ
＝１７[％])を５０[nm]と、酸化窒化珪素膜(組成比：Ｓ
ｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２
[％])を１００[nm]積層した。次いで、下地膜１５０２
上に、プラズマＣＶＤ法によって、非晶質半導体層１５
０３を１５０[nm]の厚さで形成した。そして５００℃、
３時間の熱処理を行い、半導体層が含有する水素を放出
させた(図１５(Ａ))。

【００７９】その後、連続発振のＹＶＯ₄レーザの第２
高調波(波長５３２[nm]、５．５[Ｗ])を用い、実施例３
もしくは実施例４に示した方法によって非晶質半導体層
１５０３上を走査、全面に照射して結晶化を行い、結晶
質半導体層１５０５を得た(図１５(Ｂ))。

【００８０】そして、ＴＦＴのしきい値電圧を制御する
ために、第１のドーピング処理を行った。材料ガスとし
て、ジボラン(Ｂ₂Ｈ₆)を用い、ガス流量３０[sccm]、電
流密度０．０５[μA]、加速電圧６０[keV]、ドーズ量１
×１０¹⁴[atoms/cm²]として行った(図１５(Ｃ))。

【００８１】続いて、結晶質半導体層１５０５を所望の
形状にパターニングし、島状の半導体層(以後、単に半
導体層と表記する)１５０６、１５０７を得た後、ゲー
ト絶縁膜１５０８としてプラズマＣＶＤ法により膜厚１
１５[nm]の酸化窒化珪素膜を形成した。次いで、ゲート
絶縁膜１５０８上に、導電層として膜厚３０[nm]のＴａ
Ｎ膜１５０９と、膜厚３７０[nm]のＷ膜１５１０とを積
層形成した(図１５(Ｄ))。

【００８２】次いで、フォトリソグラフィ法を用いてレ
ジストマスク(図示せず)を形成し、Ｗ膜、ＴａＮ膜、お
よびゲート絶縁膜をエッチングする。これにより、レジ
ストで覆われた部分はエッチングされず、ＴａＮ膜１５
１２、Ｗ膜１５１３でなるゲート電極と、ゲート絶縁膜
１５１１が形成される。

【００８３】本実施例においては、ゲート電極を形成す
る導電層として、ＴａＮ、Ｗの積層構造としたが、単層
であっても良いし、３層以上の積層構造としても良い。

【００８４】その後、レジストマスクを除去し、新たに
レジストマスク１５１４を形成して第２のドーピング処
理を行い、所望の半導体層にＮ型を付与する不純物元素
を添加した。この場合、導電層１５１２、１５１３でな
るゲート電極が、Ｎ型を付与する不純物元素に対するマ
スクとなり、自己整合的に第１の不純物領域１５１５が
形成される。本実施例においては、半導体層の膜厚が１
５０[nm]と厚いこともあり、２条件に分けて処理を行っ
た。材料ガスとしてフォスフィン(ＰＨ₃)を用い、ドー
ズ量を２×１０¹³[atoms/cm²]とし、加速電圧を９０[ke
V]として行った後、ドーズ量を５×１０¹⁴[atoms/cm²]
とし、加速電圧を１０[keV]として行った(図１５
(Ｅ))。

【００８５】その後、レジストマスク１５１４を除去
し、新たにレジストマスク１５１６を形成して第３のド
ーピング処理を行い。所望の半導体層にＰ型を付与する
不純物元素を添加した。先程と同様、導電層１５１２、
１５１３でなるゲート電極が、Ｐ型を付与する不純物元
素に対するマスクとなり、自己整合的に第２の不純物領
域１５１７が形成される。この処理もまた、半導体層の
膜厚が１５０[nm]と厚いため、２条件に分けて処理を行
った。材料ガスとしてジボラン(Ｂ₂Ｈ₆)を用い、ドーズ
量を２×１０¹³[atoms/cm²]とし、加速電圧を９０[keV]
として行った後、ドーズ量を１×１０¹⁵[atoms/cm²]と
し、加速電圧を１０[keV]として行った(図１５(Ｆ))。

【００８６】以上までの工程で、それぞれの半導体層１
５０６、１５０７に第１、第２の不純物領域１５１５、
１５１７が形成された。

【００８７】次いで、レジストマスク１５１６を除去
し、プラズマＣＶＤ法によって第１の層間絶縁膜１５１
８として、膜厚５０[nm]の酸化珪素膜(組成比：Ｓｉ＝
３２．８[％]、Ｏ＝６３．７[％]、Ｈ＝３．５[％])を
形成した。

【００８８】そして、熱処理を行い、半導体層の結晶性
の回復、およびそれぞれの半導体層に添加された不純物
元素の活性化を行う。本実施例においては、ファーネス
アニール炉を用いた熱アニール法により、窒素雰囲気下
で５５０℃、４時間の熱処理を行った(図１５(Ｇ))。

【００８９】次いで、第１の層間絶縁膜１５１８上に、
第２の層間絶縁膜１５１９を形成する。本実施例におい
ては、ＣＶＤ法により、膜厚５０[nm]の窒化珪素膜を形
成した後、膜厚４００[nm]の酸化珪素膜を形成し、第２
の層間絶縁膜とした。なお、この第２の層間絶縁膜は、
平坦化の意味合いが強いため、膜の平坦化に優れた材料
を用いるのが望ましい。また、アクリル等の有機絶縁材
料を用いて形成しても良い。

【００９０】そして、再び熱処理を行い、活性層中のダ
ングリングボンドを終端する水素化処理を行った。本実
施例においては、ファーネスアニール炉を用いた熱アニ
ール法により、窒素雰囲気下で４１０℃、１時間の熱処
理を行った。

【００９１】その後、各不純物領域に達するコンタクト
ホールを開口し、配線１５２０を形成する。本実施例に
おいては、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の
Ａｌ−Ｓｉ膜と、膜厚５０[nm]のＴｉ膜との積層膜をパ
ターニングして形成した。もちろん、単層の導電膜を用
いて配線を形成しても良いし、３層以上の積層膜として
も良い。また、配線材料としては、Ａｌ、Ｔｉ等に限ら
ず、導電性の高い材料を適宜用いて良い。例えば、Ｔａ
Ｎ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した
積層膜をパターニングして配線を形成しても良い。

【００９２】以上のようにして、チャネル長６[μm]、
チャネル幅４[μm]のＮチャネル型ＴＦＴとＰチャネル
型ＴＦＴとが形成された(図１５(Ｈ))。

【００９３】これらの電気的特性を測定した結果を、図
１６に示す。Ｎチャネル型ＴＦＴの電気的特性を図１６
(Ａ)に、Ｐチャネル型ＴＦＴの電気的特性を図１６(Ｂ)
に示す。測定条件は、それぞれゲート・ソース間電圧Ｖ
Ｇ＝−１６〜１６[Ｖ]の範囲で、ソース・ドレイン間電
圧ＶＤ＝±１[Ｖ]、±５[Ｖ]とした。また、図１６にお
いて、ドレイン電流ＩＤ、およびゲートリーク電流ＩＧ
は実線で、電界効果移動度μＦＥは点線で示している。

【００９４】実施例５に従って結晶化を行った半導体層
には大粒径の結晶粒が形成されているため、前記半導体
層を活性層に用いてＴＦＴを作製すると、そのチャネル
形成領域に含まれる結晶粒界の数を極めて少なくするこ
とが出来る。さらに、形成された結晶粒は、レーザの走
査方向もしくはそれに準ずる方向に延在しているため、
電荷の移動の際、結晶粒界を通過する回数を極めて少な
くすることが出来る。そのため、図１６(Ａ)(Ｂ)に示し
たように、電気的特性の良好なＴＦＴを得ることが出来
る。図１６に示した結果によると、その電界効果移動度
は、Ｎチャネル型ＴＦＴの場合で５２４[cm²/Vs]、Ｐチ
ャネル型ＴＦＴの場合で２０５[cm²/Vs]と、大変良好な
特性を有するＴＦＴが得られた。

【００９５】なお、本実施例にて作製したＴＦＴは、ト
ップゲート型のＴＦＴであるが、ボトムゲート型ＴＦＴ
や、活性層を挟んで上下にゲート電極を有するデュアル
ゲート型ＴＦＴ、例えば特願２００１−９１４９３号、
特願２００１−１１６３０７号等に記載されている構造
のＴＦＴとした場合にも、良好な特性を得ることが出来
る。

【００９６】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【００９７】[実施例８]本実施例においては、実施例６
に示した方法によって結晶化した半導体層を活性層に用
いてＴＦＴを作製した例について、図１７に沿って説明
する。

【００９８】基板１７０１上に、下地膜１７０２、非晶
質半導体層１７０３を形成するまでの工程は、実施例７
と同様である。プラズマＣＶＤ法により窒化酸化珪素膜
(組成比：Ｓｉ＝３２[％]、Ｏ＝２７[％]、Ｎ＝２４
[％]、Ｈ＝１７[％])を５０[nm]と、酸化窒化珪素膜(組
成比：Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ
＝２[％])を１００[nm]積層した。次いで、下地膜１７
０２上に、プラズマＣＶＤ法によって、非晶質半導体層
１７０３を１５０[nm]の厚さで形成した。そして５００
℃、３時間の熱処理を行い、半導体層が含有する水素を
放出させた(図１７(Ａ))。

【００９９】その後、特開平７−１８３５４０号公報に
記載された方法により、前記非晶質半導体層上に、スピ
ンコート法にて酢酸ニッケル水溶液(重量換算濃度５[pp
m]、１０[ml])を塗布して金属含有層１７０４を形成す
る。そして、５００℃の窒素雰囲気下で１時間、５５０
℃の窒素雰囲気下で１２時間の熱処理を行った。こうし
て、第１の結晶質半導体層１７０５を得た(図１７
(Ｃ))。

【０１００】続いて、レーザアニール法により、第１の
結晶質半導体層１７０５の結晶性の向上を行う。

【０１０１】レーザアニール法の条件は、レーザ１７０
６として連続発振のＹＶＯ₄レーザの第２高調波(波長５
３２[nm]、５．５[Ｗ])を用い、実施例３もしくは実施
例４に示した方法によって第１の結晶質半導体層１７０
５上を走査、全面に照射して結晶化を行い、第２の結晶
質半導体層１７０７を得た(図１７(Ｂ))。

【０１０２】以後、実施例７において図１５(Ｄ)〜図１
５(Ｈ)に示した工程に従う。こうして、チャネル長６
[μm]、チャネル幅４[μm]のＮチャネル型ＴＦＴとＰチ
ャネル型ＴＦＴが形成された。

【０１０３】これらの電気的特性を測定した結果を、図
１８、図１９に示す。図１８は、レーザアニールの工程
において、レーザの走査速度を２０[cm/s]として作製さ
れたＴＦＴの電気的特性を示しており、図１９は、レー
ザの走査速度を５０[cm/s]として作製されたＴＦＴの電
気的特性を示している。また、それぞれの図において、
Ｎチャネル型ＴＦＴの電気的特性を(Ａ)に、Ｐチャネル
型ＴＦＴの電気的特性を(Ｂ)に示す。測定条件は、それ
ぞれゲート・ソース間電圧ＶＧ＝−１６〜１６[Ｖ]の範
囲で、ソース・ドレイン間電圧ＶＤ＝±１[Ｖ]、±５
[Ｖ]とした。また、図１８、図１９において、ドレイン
電流ＩＤ、およびゲートリーク電流ＩＧは実線で、電界
効果移動度μＦＥは点線で示している。

【０１０４】実施例６に従って結晶化を行った半導体層
には大粒径の結晶粒が形成されているため、前記半導体
層を活性層に用いてＴＦＴを作製すると、そのチャネル
形成領域に含まれる結晶粒界の数を極めて少なくするこ
とが出来る。さらに、形成された結晶粒は、レーザの走
査方向もしくはそれに準ずる方向に延在しているため、
電荷の移動の際、結晶粒界を通過する回数を極めて少な
くすることが出来る。そのため、図１８、図１９に示し
たように、電気的特性の良好なＴＦＴを得ることが出来
る。図１８に示した結果によると、その電界効果移動度
は、Ｎチャネル型ＴＦＴの場合で５１０[cm²/Vs]、Ｐチ
ャネル型ＴＦＴの場合で２００[cm²/Vs]、また、図１９
に示した結果によると、その電界効果移動度は、Ｎチャ
ネル型ＴＦＴの場合で５９５[cm²/Vs]、Ｐチャネル型Ｔ
ＦＴの場合で１９９[cm²/Vs]と、大変良好な特性を有す
るＴＦＴが得られた。

【０１０５】また、同じくレーザの走査速度を５０[cm/
s]として作製されたＴＦＴの電気的特性を、ゲート・ソ
ース間電圧ＶＧ＝−１６〜１６[Ｖ]の範囲で、ソース・
ドレイン間電圧ＶＤ＝±０．１[Ｖ]、±５[Ｖ]として測
定した結果を図２０に示す。図２０(Ａ)はＮチャネル型
ＴＦＴの電気的特性を、図２０(Ｂ)はＰチャネル型ＴＦ
Ｔの電気的特性を示している。特に電界効果移動度につ
いては、Ｎチャネル型ＴＦＴにおいては６５７[cm²/V
s]、Ｐチャネル型ＴＦＴにおいては２１９[cm²/Vs]と、
非常に良好な値を示した。

【０１０６】なお、本実施例にて作製したＴＦＴは、ト
ップゲート型のＴＦＴであるが、ボトムゲート型ＴＦＴ
や、活性層を挟んで上下にゲート電極を有するデュアル
ゲート型ＴＦＴ、例えば特願２００１−９１４９３号、
特願２００１−１１６３０７号等に記載されている構造
のＴＦＴとした場合にも、良好な特性を得ることが出来
る。

【０１０７】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【０１０８】[実施例９]ＣＭＯＳ回路で構成される駆動
回路と、スイッチング用ＴＦＴ及び駆動用ＴＦＴを有す
る画素部とが同一基板上に形成された基板を便宜上アク
ティブマトリクス基板と呼ぶ。そして本実施例では前記
アクティブマトリクス基板を用いた液晶表示装置の作製
工程について図１３、図１４を用いて説明する。

【０１０９】基板５０００は、石英基板、シリコン基
板、金属基板又はステンレス基板の表面に絶縁膜を形成
したものを用いる。また本作製工程の処理温度に耐えう
る耐熱性を有するプラスチック基板を用いても良い。本
実施例ではバリウムホウケイ酸ガラス、アルミノホウケ
イ酸ガラス等のガラスからなる基板５０００を用いた。

【０１１０】実施例５または実施例６に従い、基板５０
００上に下地膜５００１、島状の結晶質半導体層(以
後、半導体層と表記)５００２〜５００５を形成する。

【０１１１】次いで、半導体層５００２〜５００５を覆
うゲート絶縁膜５００６を形成する。ゲート絶縁膜５０
０６はプラズマＣＶＤ法やスパッタ法を用いて、膜厚を
４０〜１５０[nm]として珪素を含む絶縁膜で形成する。
本実施例では、ゲート絶縁膜５００６としてプラズマＣ
ＶＤ法により酸化窒化珪素膜を１１５[nm]の厚さに形成
した。勿論、ゲート絶縁膜５００６は酸化窒化珪素膜に
限定されるものでなく、他の珪素を含む絶縁膜を単層ま
たは積層構造として用いても良い。

【０１１２】なおゲート絶縁膜５００６として酸化珪素
膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tet
raethyl Orthosilicate)とＯ₂とを混合し、反応圧力４
０[Pa]、基板温度３００〜４００℃とし、高周波(１
３．５６[MHz])電力密度０．５〜０．８[W/cm²]で放電
させて形成しても良い。上記の工程により作製される酸
化珪素膜は、その後４００〜５００℃の熱アニールによ
って、ゲート絶縁膜５００６として良好な特性を得るこ
とができる。

【０１１３】次いで、ゲート絶縁膜５００６上に膜厚２
０〜１００[nm]の第１の導電膜５００７と、膜厚１００
〜４００[nm]の第２の導電膜５００８とを積層形成す
る。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第
１の導電膜５００７と、膜厚３７０[nm]のＷ膜からなる
第２の導電膜５００８を積層形成した。

【０１１４】本実施例では、第１の導電膜５００７であ
るＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを
用いて、窒素を含む雰囲気内でスパッタ法を用いて形成
した。また第２の導電膜５００８であるＷ膜は、Ｗのタ
ーゲットを用いたスパッタ法で形成した。その他に６フ
ッ化タングステン(ＷＦ₆)を用いる熱ＣＶＤ法で形成す
ることもできる。いずれにしてもゲート電極として使用
するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率
は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶
粒を大きくすることで低抵抗率化を図ることができる
が、Ｗ膜中に酸素などの不純物元素が多い場合には結晶
化が阻害され高抵抗化する。従って、本実施例では、高
純度のＷ(純度９９．９９９９[％])のターゲットを用い
たスパッタ法で、さらに成膜時に気相中からの不純物の
混入がないように十分配慮してＷ膜を形成することによ
り、抵抗率９〜２０[μΩcm]を実現することができた。

【０１１５】なお本実施例では、第１の導電膜５００７
をＴａＮ膜、第２の導電膜５００８をＷ膜としたが、第
１の導電膜５００７及び第２の導電膜５００８を構成す
る材料は特に限定されない。第１の導電膜５００７及び
第２の導電膜５００８は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａ
ｌ、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、または前記
元素を主成分とする合金材料若しくは化合物材料で形成
してもよい。また、リン等の不純物元素をドーピングし
た多結晶珪素膜に代表される半導体膜やＡｇＰｄＣｕ合
金で形成してもよい。

【０１１６】次いで、フォトリソグラフィ法を用いてレ
ジストからなるマスク５００９を形成し、電極及び配線
を形成するための第１のエッチング処理を行う。第１の
エッチング処理では第１及び第２のエッチング条件で行
う。(図１３(Ｂ))

【０１１７】本実施例では第１のエッチング条件とし
て、ＩＣＰ(Inductively Coupled Plasma：誘導結合型
プラズマ)エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５：２５：１０[sccm]とし、１．０[Pa]の圧力でコイル
型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を
投入してプラズマを生成してエッチングを行った。基板
側(試料ステージ)にも１５０[Ｗ]のＲＦ(１３．５６[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加した。そしてこの第１のエッチング条件によりＷ膜を
エッチングして第１の導電層５００７の端部をテーパー
形状とした。

【０１１８】続いて、レジストからなるマスク５００９
を除去せずに第２のエッチング条件に変更し、エッチン
グ用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量
比を３０：３０[sccm]とし、１．０[Pa]の圧力でコイル
型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を
投入してプラズマを生成して１５秒程度のエッチングを
行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１
３．５６[MHz])電力を投入し、実質的に負の自己バイア
ス電圧を印加した。第２のエッチング条件では第１の導
電層５００７及び第２の導電層５００８とも同程度にエ
ッチングを行った。なお、ゲート絶縁膜５００６上に残
渣を残すことなくエッチングするためには、１０〜２０
[％]程度の割合でエッチング時間を増加させると良い。

【０１１９】上記の第１のエッチング処理では、レジス
トからなるマスクの形状を適したものとすることによ
り、基板側に印加するバイアス電圧の効果により第１の
導電層５００７及び第２の導電層５００８の端部がテー
パー形状となる。こうして、第１のエッチング処理によ
り第１の導電層５００７と第２の導電層５００８から成
る第１の形状の導電層５０１０〜５０１４を形成した。
ゲート絶縁膜５００６においては、第１の形状の導電層
５０１０〜５０１４で覆われない領域が２０〜５０nm程
度エッチングされたため、膜厚が薄くなった領域が形成
された。

【０１２０】次いで、レジストからなるマスク５００９
を除去せずに第２のエッチング処理を行う。(図１３
(Ｃ))第２のエッチング処理では、エッチングガスにＳ
Ｆ₆とＣｌ₂とＯ₂を用い、それぞれのガス流量比を２
４：１２：２４(ｓｃｃｍ)とし、１．３Ｐａの圧力でコ
イル側の電力に７００ＷのＲＦ(13.56MHz)電力を投入し
てプラズマを生成して２５秒程度のエッチングを行っ
た。基板側(試料ステージ)にも１０WのＲＦ(13.56MHz)
電力を投入し、実質的に負の自己バイアス電圧を印加し
た。こうして、Ｗ膜を選択的にエッチングして、第２の
形状の導電層５０１５〜５０１９を形成した。このと
き、第１の導電層５０１５ａ〜５０１８ａは、ほとんど
エッチングされない。

【０１２１】そして、レジストからなるマスク５００９
を除去せずに第１のドーピング処理を行い、半導体層５
００２〜５００５にＮ型を付与する不純物元素を低濃度
に添加する。第１のドーピング処理はイオンドープ法又
はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を１×１０¹³〜５×１０¹⁴[atoms/cm²]とし、
加速電圧を４０〜８０[keV]として行う。本実施例では
ドーズ量を５．０×１０¹³[atoms/cm²]とし、加速電圧
を５０[keV]として行った。Ｎ型を付与する不純物元素
としては、１５族に属する元素を用いれば良く、代表的
にはリン(Ｐ)又は砒素(Ａｓ)を用いられるが、本実施例
ではリン(Ｐ)を用いた。この場合、第２の形状の導電層
５０１５〜５０１９がＮ型を付与する不純物元素に対す
るマスクとなって、自己整合的に第１の不純物領域(Ｎ-
-領域)５０２０〜５０２３を形成した。そして第１の不
純物領域５０２０〜５０２３には１×１０¹⁸〜１×１０
²⁰[atoms/cm³]の濃度範囲でＮ型を付与する不純物元素
が添加された。

【０１２２】続いてレジストからなるマスク５００９を
除去した後、新たにレジストからなるマスク５０２４を
形成して、第１のドーピング処理よりも高い加速電圧で
第２のドーピング処理を行う。イオンドープ法の条件は
ドーズ量を１×１０¹³〜３×１０¹⁵[atoms/cm²]とし、
加速電圧を６０〜１２０[keV]として行う。本実施例で
は、ドーズ量を３．０×１０¹⁵[atoms/cm²]とし、加速
電圧を６５[keV]として行った。第２のドーピング処理
は第２の導電層５０１５ｂ〜５０１８ｂを不純物元素に
対するマスクとして用い、第１の導電層５０１５ａ〜５
０１８ａのテーパー部の下方の半導体層に不純物元素が
添加されるようにドーピングを行う。

【０１２３】上記の第２のドーピング処理を行った結
果、第１の導電層と重なる第２の不純物領域(Ｎ−領
域、Lov領域)５０２６には１×１０¹⁸〜５×１０¹⁹[ato
ms/cm³]の濃度範囲でＮ型を付与する不純物元素を添加
された。また第３の不純物領域(Ｎ＋領域)５０２５、５
０２８には１×１０¹⁹〜５×１０²¹[atoms/cm³]の濃度
範囲でＮ型を付与する不純物元素を添加された。また、
第１、第２のドーピング処理を行った後、半導体層５０
０２〜５００５において、不純物元素が全く添加されな
い領域又は微量の不純物元素が添加された領域が形成さ
れた。本実施例では、不純物元素が全く添加されない領
域又は微量の不純物元素が添加された領域をチャネル領
域５０２７、５０３０とよぶ。また前記第１のドーピン
グ処理により形成された第１の不純物領域(Ｎ--領域)５
０２０〜５０２３のうち、第２のドーピング処理におい
てレジスト５０２４で覆われていた領域が存在するが、
本実施例では、引き続き第１の不純物領域(Ｎ--領域、L
DD領域)５０２９とよぶ。

【０１２４】なお本実施例では、第２のドーピング処理
のみにより、第２の不純物領域(Ｎ−領域)５０２６及び
第３の不純物領域(Ｎ＋領域)５０２５、５０２８を形成
したが、これに限定されない。ドーピング処理を行う条
件を適宜変えて、複数回のドーピング処理で形成しても
良い。

【０１２５】次いで図１４(Ａ)に示すように、レジスト
からなるマスク５０２４を除去した後、新たにレジスト
からなるマスク５０３１を形成する。その後、第３のド
ーピング処理を行う。第３のドーピング処理により、Ｐ
チャネル型ＴＦＴの活性層となる半導体層に、前記第１
の導電型とは逆の導電型を付与する不純物元素が添加さ
れた第４の不純物領域(Ｐ＋領域)５０３２、５０３４及
び第５の不純物領域(Ｐ−領域)５０３３、５０３５を形
成する。

【０１２６】第３のドーピング処理では、第２の導電層
５０１６ｂ、５０１８ｂを不純物元素に対するマスクと
して用いる。こうして、Ｐ型を付与する不純物元素を添
加し、自己整合的に第４の不純物領域(Ｐ＋領域)５０３
２、５０３４及び第５の不純物領域(Ｐ−領域)５０３
３、５０３５を形成する。

【０１２７】本実施例では、第４の不純物領域５０３
２、５０３４及び第５の不純物領域５０３３、５０３５
はジボラン(Ｂ₂Ｈ₆)を用いたイオンドープ法で形成す
る。イオンドープ法の条件としては、ドーズ量を１×１
０¹⁶[atoms/cm²]とし、加速電圧を８０[keV]とした。

【０１２８】なお、第３のドーピング処理の際には、Ｎ
チャネル型ＴＦＴを形成する半導体層はレジストからな
るマスク５０３１によって覆われている。

【０１２９】ここで、第１及び２のドーピング処理によ
って、第４の不純物領域(Ｐ＋領域)５０３２、５０３４
及び第５の不純物領域(Ｐ−領域)５０３３、５０３５に
はそれぞれ異なる濃度でリンが添加されている。しか
し、第４の不純物領域(Ｐ＋領域)５０３２、５０３４及
び第５の不純物領域(Ｐ−領域)５０３３、５０３５のい
ずれの領域においても、第３のドーピング処理によっ
て、Ｐ型を付与する不純物元素の濃度が１×１０¹⁹〜５
×１０²¹[atoms/cm³]となるようにドーピング処理され
る。こうして、第４の不純物領域(Ｐ＋領域)５０３２、
５０３４及び第５の不純物領域(Ｐ−領域)５０３３、５
０３５は、Ｐチャネル型ＴＦＴのソース領域およびドレ
イン領域として問題なく機能する。

【０１３０】なお本実施例では、第３のドーピング処理
のみにより、第４の不純物領域(Ｐ＋領域)５０３２、５
０３４及び第５の不純物領域(Ｐ−領域)５０３３、５０
３５を形成したが、これに限定されない。ドーピング処
理を行う条件を適宜変えて、複数回のドーピング処理で
形成しても良い。

【０１３１】次いで図１４(Ｂ)に示すように、レジスト
からなるマスク５０３１を除去して第１の層間絶縁膜５
０３６を形成する。この第１の層間絶縁膜５０３６とし
ては、プラズマＣＶＤ法またはスパッタ法を用い、厚さ
を１００〜２００[nm]として珪素を含む絶縁膜で形成す
る。本実施例では、プラズマＣＶＤ法により膜厚１００
[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶
縁膜５０３６は酸化窒化珪素膜に限定されるものでな
く、他の珪素を含む絶縁膜を単層または積層構造として
用いても良い。

【０１３２】次いで、図１４(Ｃ)に示すように、加熱処
理(熱処理)を行って、半導体層の結晶性の回復、半導体
層に添加された不純物元素の活性化を行う。この加熱処
理はファーネスアニール炉を用いる熱アニール法で行
う。熱アニール法としては、酸素濃度が１[ppm]以下、
好ましくは０．１[ppm]以下の窒素雰囲気中で、４００
〜７００℃で行えばよく、本実施例では４１０℃、１時
間の熱処理で活性化処理を行った。なお、熱アニール法
の他に、レーザアニール法、またはラピッドサーマルア
ニール法(ＲＴＡ法)を適用することができる。

【０１３３】また、第１の層間絶縁膜５０３６を形成す
る前に加熱処理を行っても良い。ただし、第１の導電層
５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ
〜５０１９ｂを構成する材料が熱に弱い場合には、本実
施例のように配線等を保護するため第１の層間絶縁膜５
０３６(珪素を主成分とする絶縁膜、例えば窒化珪素膜)
を形成した後で熱処理を行うことが好ましい。

【０１３４】上記の様に、第１の層間絶縁膜５０３６
(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成
した後に熱処理することにより、活性化処理と同時に、
半導体層の水素化も行うことができる。水素化の工程で
は、第１の層間絶縁膜５０３６に含まれる水素により半
導体層のダングリングボンドが終端される。

【０１３５】なお、活性化処理のための加熱処理とは別
に、水素化のための加熱処理を行っても良い。

【０１３６】ここで、第１の層間絶縁膜５０３６の存在
に関係なく、半導体層を水素化することもできる。水素
化の他の手段として、プラズマにより励起された水素を
用いる手段(プラズマ水素化)や、３〜１００[％]の水素
を含む雰囲気中において、３００〜４５０℃で１〜１２
時間の加熱処理を行う手段でも良い。

【０１３７】次いで、第１の層間絶縁膜５０３６上に、
第２の層間絶縁膜５０３７を形成する。第２の層間絶縁
膜５０３７としては、無機絶縁膜を用いることができ
る。例えば、ＣＶＤ法によって形成された酸化珪素膜
や、ＳＯＧ(Spin On Glass)法によって塗布された酸化
珪素膜等を用いることができる。また、第２の層間絶縁
膜５０３７として、有機絶縁膜を用いることができる。
例えば、ポリイミド、ポリアミド、ＢＣＢ(ベンゾシク
ロブテン)、アクリル等の膜を用いることができる。ま
た、アクリル膜と酸化窒化珪素膜の積層構造を用いても
良い。

【０１３８】本実施例では、膜厚１.６[μm]のアクリル
膜を形成した。第２の層間絶縁膜５０３７によって、基
板上５０００に形成されたＴＦＴによる凹凸を緩和し、
平坦化することができる。特に、第２の層間絶縁膜５０
３７は平坦化の意味合いが強いので、平坦性に優れた膜
が好ましい。

【０１３９】次いで、ドライエッチングまたはウエット
エッチングを用い、第２の層間絶縁膜５０３７、第１の
層間絶縁膜５０３６、およびゲート絶縁膜５００６をエ
ッチングし、第３の不純物領域５０２５、５０２８、第
４の不純物領域５０３２、５０３４に達するコンタクト
ホールを形成する。

【０１４０】続いて、各不純物領域とそれぞれ電気的に
接続する配線５０３８〜５０４１および画素電極５０４
２を形成する。なお、これらの配線は、膜厚５０[nm]の
Ｔｉ膜と、膜厚５００[nm]の合金膜(ＡｌとＴｉの合金
膜)との積層膜をパターニングして形成する。もちろ
ん、二層構造に限らず、単層構造でも良いし、三層以上
の積層構造にしても良い。また、配線材料としては、Ａ
ｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌ膜やＣ
ｕ膜を形成し、さらにＴｉ膜を形成した積層膜をパター
ニングして配線を形成しても良いが、反射性に優れた材
料を用いることが望ましい。

【０１４１】続いて、画素電極５０４２を少なくとも含
む部分上に配向膜５０４３を形成しラビング処理を行
う。なお、本実施例では配向膜５０４３を形成する前
に、アクリル樹脂膜等の有機樹脂膜をパターニングする
ことによって基板間隔を保持するための柱状のスペーサ
５０４５を所望の位置に形成した。また、柱状のスペー
サに代えて、球状のスペーサを基板全面に散布してもよ
い。

【０１４２】次いで、対向基板５０４６を用意する。対
向基板５０４６上に着色層(カラーフィルタ)５０４７〜
５０４９、平坦化膜５０５０を形成する。このとき、第
１の着色層５０４７と第２の着色層５０４８とを重ね
て、遮光部を形成する。また、第１の着色層５０４７と
第３の着色層５０４９とを一部重ねて、遮光部を形成し
てもよいし、第２の着色層５０４８と第３の着色層５０
４９とを一部重ねて、遮光部を形成しても良い。

【０１４３】このように、新たに遮光層を形成すること
なく、各画素間の隙間を着色層の積層からなる遮光部で
遮光することによって工程数の低減を可能とした。

【０１４４】次いで、平坦化膜５０５０上に透明導電膜
からなる対向電極５０５１を少なくとも画素部に形成
し、対向基板の全面に配向膜５０５２を形成し、ラビン
グ処理を施した。

【０１４５】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５０４
４で貼り合わせる。シール材５０４４にはフィラーが混
入されていて、このフィラーと柱状スペーサによって均
一な間隔を持って２枚の基板が貼り合わせられる。その
後、両基板の間に液晶材料５０５３を注入し、封止剤
(図示せず)によって完全に封止する。液晶材料５０５３
には公知の液晶材料を用いれば良い。このようにして図
１４(Ｄ)に示す液晶表示装置が完成する。そして、必要
があれば、アクティブマトリクス基板または対向基板を
所望の形状に分断する。さらに、偏光板およびＦＰＣ
(図示せず)を貼りつけた。

【０１４６】以上のようにして作製される液晶表示装置
は、大粒径の結晶粒が形成された半導体膜を用いて作製
されたＴＦＴを有しており、前記液晶表示装置の動作特
性や信頼性を十分なものとなり得る。そして、このよう
な液晶表示装置は各種電子機器の表示部として用いるこ
とができる。

【０１４７】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【０１４８】[実施例１０]本発明は液晶表示装置のみな
らず、発光素子に有機エレクトロルミネッセンス(Elect
ro Luminescence：ＥＬ)素子を用いた発光装置の作製に
も適用が可能である。本実施例ではこのような発光装置
を作製した例について、図１４の一部および図２１に沿
って説明する。

【０１４９】実施例９に従い、図１４(Ｂ)に示す状態を
得た後、第１の層間絶縁膜５０３６上に、第２の層間絶
縁膜６００１を形成する。第２の層間絶縁膜６００１と
しては、無機絶縁膜を用いることができる。例えば、Ｃ
ＶＤ法によって形成された酸化珪素膜や、ＳＯＧ(Spin
On Glass)法によって塗布された酸化珪素膜等を用いる
ことができる。また、第２の層間絶縁膜６００１とし
て、有機絶縁膜を用いることができる。例えば、ポリイ
ミド、ポリアミド、ＢＣＢ(ベンゾシクロブテン)、アク
リル等の膜を用いることができる。また、アクリル膜と
酸化窒化珪素膜の積層構造を用いても良い。

【０１５０】本実施例では、膜厚１.６[μm]のアクリル
膜を形成した。第２の層間絶縁膜６００１によって、基
板上５０００に形成されたＴＦＴによる凹凸を緩和し、
平坦化することができる。特に、第２の層間絶縁膜６０
０１は平坦化の意味合いが強いので、平坦性に優れた膜
が好ましい。

【０１５１】次いで、ドライエッチングまたはウエット
エッチングを用い、第２の層間絶縁膜６００１、第１の
層間絶縁膜５０３６、およびゲート絶縁膜５００６をエ
ッチングし、第３の不純物領域５０２５、５０２８、第
４の不純物領域５０３２、５０３４に達するコンタクト
ホールを形成する。

【０１５２】次いで、透明導電膜からなる画素電極６０
０２を形成する。透明導電膜としては、酸化インジウム
と酸化スズの化合物(Indium Tin Oxide：ＩＴＯ)、酸化
インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、
酸化インジウム等を用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いてもよい。画
素電極がＥＬ素子の陽極に相当する。

【０１５３】本実施例では、ＩＴＯを１１０[nm]の厚さ
で成膜、その後パターニングし、画素電極６００２を形
成した。

【０１５４】次いで、各不純物領域とそれぞれ電気的に
接続される配線６００３〜６００９を形成する。なお本
実施例では、配線６００３〜６００９は、膜厚１００[n
m]のＴｉ膜と、膜厚３５０[nm]のＡｌ膜と、膜厚１００
[nm]のＴｉ膜との積層膜をスパッタ法で連続形成し、所
望の形状にパターニングして形成する。

【０１５５】もちろん、三層構造に限らず、単層構造で
もよいし、二層構造でもよいし、四層以上の積層構造に
してもよい。また配線の材料としては、ＡｌとＴｉに限
らず、他の導電膜を用いても良い。例えば、ＴａＮ膜上
にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜
をパターニングして配線を形成してもよい。

【０１５６】以上の工程により図２１(Ａ)に示すよう
に、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴからなる
ＣＭＯＳ回路を有する駆動回路部と、スイッチング用Ｔ
ＦＴ、駆動用ＴＦＴとを有する画素部を同一基板上に形
成することができる。

【０１５７】次いで、第３の層間絶縁膜６０１０を形成
する。第３の層間絶縁膜６０１０としては、無機絶縁膜
や有機絶縁膜を用いることができる。無機絶縁膜として
は、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ
(Spin On Glass)法によって塗布された酸化珪素膜、あ
るいは、スパッタ法によって形成された窒化酸化珪素膜
等を用いることができる。また、有機絶縁膜としては、
アクリル樹脂膜等を用いることができる。

【０１５８】第２の層間絶縁膜６００１と第３の層間絶
縁膜６０１０の組み合わせの例を以下に挙げる。

【０１５９】第２の層間絶縁膜６００１として、アクリ
ルとスパッタ法によって形成された窒化酸化珪素膜の積
層膜を用い、第３の層間絶縁膜６０１０として、スパッ
タ法によって形成された窒化酸化珪素膜を用いる組み合
わせがある。また、第２の層間絶縁膜６００１として、
ＳＯＧ法によって形成した酸化珪素膜を用い、第３の層
間絶縁膜６０１０としてもＳＯＧ法によって形成した酸
化珪素膜を用いる組み合わせがある。また、第２の層間
絶縁膜６００１として、ＳＯＧ法によって形成した酸化
珪素膜とプラズマＣＶＤ法によって形成した酸化珪素膜
の積層膜を用い、第３の層間絶縁膜６０１０としてプラ
ズマＣＶＤ法によって形成した酸化珪素膜を用いる組み
合わせがある。また、第２の層間絶縁膜６００１とし
て、アクリルを用い、第３の層間絶縁膜６０１０として
もアクリルを用いる組み合わせがある。また、第２の層
間絶縁膜６００１として、アクリルとプラズマＣＶＤ法
によって形成した酸化珪素膜の積層膜を用い、第３の層
間絶縁膜６０１０としてプラズマＣＶＤ法によって形成
した酸化珪素膜を用いる組み合わせがある。また、第２
の層間絶縁膜６００１として、プラズマＣＶＤ法によっ
て形成した酸化珪素膜を用い、第３の層間絶縁膜６０１
０としてアクリルを用いる組み合わせがある。

【０１６０】続いて、図２１(Ｂ)に示すように、第３の
層間絶縁膜６０１０の画素電極６００２に対応する位置
に開口部を形成する。第３の層間絶縁膜６０１０は、バ
ンクとして機能する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁と
することが出来る。開口部の側壁が十分になだらかでな
いと段差に起因するＥＬ層の劣化が顕著な問題となって
しまうため、注意が必要である。

【０１６１】第３の層間絶縁膜中に、カーボン粒子や金
属粒子を添加し、抵抗率を下げ、静電気の発生を抑制し
てもよい。この際、抵抗率は、１×１０⁶〜１×１０
¹²[Ωm](好ましくは、１×１０⁸〜１×１０¹⁰[Ωm])と
なるように、カーボン粒子や金属粒子の添加量を調節す
ればよい。

【０１６２】次いで、第３の層間絶縁膜６０１０の開口
部において露出している画素電極６００２上に、ＥＬ層
６０１１を形成する。

【０１６３】ＥＬ層６０１１としては、公知の有機発光
材料や無機発光材料を用いることができる。

【０１６４】有機発光材料としては、低分子系有機発光
材料、高分子系有機発光材料、中分子系有機材料を自由
に用いることができる。なお、本明細書中においては、
中分子系有機発光材料とは、昇華性を有さず、かつ、分
子数が２０以下または連鎖する分子の長さが１０[μm]
以下の有機発光材料を示すものとする。

【０１６５】ＥＬ層６０１１は通常、積層構造である。
代表的には、コダック・イーストマン・カンパニーのTa
ngらが提案した「正孔輸送層／発光層／電子輸送層」と
いう積層構造が挙げられる。また他にも、陽極上に正孔
注入層／正孔輸送層／発光層／電子輸送層、または正孔
注入層／正孔輸送層／発光層／電子輸送層／電子注入層
の順に積層する構造でも良い。発光層に対して蛍光性色
素等をドーピングしても良い。

【０１６６】本実施例では蒸着法により低分子系有機発
光材料を用いてＥＬ層６０１１を形成している。具体的
には、正孔注入層として２０[nm]厚の銅フタロシアニン
(ＣｕＰｃ)膜を設け、その上に発光層として７０[nm]厚
のトリス−８−キノリノラトアルミニウム錯体(Ａｌ
ｑ₃)膜を設けた積層構造としている。Ａｌｑ₃にキナク
リドン、ペリレンもしくはＤＣＭ１といった蛍光色素を
添加することで発光色を制御することができる。

【０１６７】なお、図２１(Ｂ)では一画素しか図示して
いないが、複数の色、例えば、Ｒ(赤)、Ｇ(緑)、Ｂ(青)
の各色に対応したＥＬ層６０１１を作り分ける構成とす
ることができる。

【０１６８】また、高分子系有機発光材料を用いる例と
して、正孔注入層として２０[nm]のポリチオフェン(Ｐ
ＥＤＯＴ)膜をスピン塗布法により設け、その上に発光
層として１００[nm]程度のパラフェニレンビニレン(Ｐ
ＰＶ)膜を設けた積層構造によってＥＬ層６０１１を構
成しても良い。なお、ＰＰＶのπ共役系高分子を用いる
と、赤色から青色まで発光波長を選択できる。また、電
子輸送層や電子注入層として炭化珪素等の無機材料を用
いることも可能である。

【０１６９】なお、ＥＬ層６０１１は、正孔注入層、正
孔輸送層、発光層、電子輸送層、電子注入層等が、明確
に区別された積層構造を有するものに限定されない。つ
まり、ＥＬ層６０１１は、正孔注入層、正孔輸送層、発
光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。

【０１７０】例えば、電子輸送層を構成する材料(以
下、電子輸送材料と表記する)と、発光層を構成する材
料(以下、発光材料と表記する)とによって構成される混
合層を、電子輸送層と発光層との間に有する構造のＥＬ
層６０１１であってもよい。

【０１７１】次に、ＥＬ層６０１１の上には導電膜から
なる画素電極６０１２が設けられる。本実施例の場合、
導電膜としてアルミニウムとリチウムとの合金膜を用い
る。勿論、公知のＭｇＡｇ膜(マグネシウムと銀との合
金膜)を用いても良い。画素電極６０１２がＥＬ素子の
陰極に相当する。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を自由に用いることができる。

【０１７２】画素電極６０１２まで形成された時点でＥ
Ｌ素子が完成する。なお、ＥＬ素子とは、画素電極(陽
極)６００２、ＥＬ層６０１１及び画素電極(陰極)６０
１２で形成された素子を指す。

【０１７３】ＥＬ素子を完全に覆うようにしてパッシベ
ーション膜６０１３を設けることは有効である。パッシ
ベーション膜６０１３としては、炭素膜、窒化珪素膜も
しくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜
を単層もしくは組み合わせた積層で用いることができ
る。

【０１７４】カバレッジの良い膜をパッシベーション膜
６０１３として用いることが好ましく、炭素膜、特にＤ
ＬＣ(ダイヤモンドライクカーボン)膜やＣＮ膜を用いる
ことは有効である。ＤＬＣ膜は室温から１００℃以下の
温度範囲で成膜可能であるため、耐熱性の低いＥＬ層６
０１１の上方にも容易に成膜することができる。また、
ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ
層６０１１の酸化を抑制することが可能である。そのた
め、ＥＬ層６０１１が酸化するといった問題を防止でき
る。

【０１７５】なお、第３の層間絶縁膜６０１０を形成し
た後、パッシベーション膜６０１３を形成するまでの工
程をマルチチャンバー方式(またはインライン方式)の成
膜装置を用いて、大気解放せずに連続的に処理すること
は有効である。

【０１７６】なお、実際には図２１(Ｂ)の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィル
ム、紫外線硬化樹脂フィルム等)や透光性のシーリング
材でパッケージング(封入)することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料(例えば酸化バリウム)を配置したりすると
ＥＬ素子の信頼性が向上する。

【０１７７】また、パッケージング等の処理により気密
性を高めたら、基板５０００上に形成された素子又は回
路から引き回された端子と外部信号端子とを接続するた
めのコネクタ(フレキシブルプリントサーキット：ＦＰ
Ｃ)を取り付けて製品として完成する。

【０１７８】なお、本実施例においては、ＥＬ素子の形
成は、陽極(透明電極)→ＥＬ層(正孔注入層、正孔輸送
層、発光層、電子輸送層、電子注入層)→陰極(反射電
極)の順に形成され、ＥＬ素子から発せられた光は、透
明導電膜でなる陽極を透過し、ＴＦＴが形成されている
基板の側に出射される。ここで、ＥＬ素子を、陰極(反
射電極)→ＥＬ層(電子注入層、電子輸送層、発光層、正
孔輸送層、正孔注入層)→陽極(透明電極)の順で形成
し、前者とは反対側に光が出射される構成としても良い
し、陰極側を光が透過する構成としても良い。

【０１７９】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【０１８０】[実施例１１]本発明において、三重項励起
子からの燐光を発光に利用できる有機発光材料を用いる
ことで、外部発光量子効率を飛躍的に向上させることが
できる。これにより、発光素子の低消費電力化、長寿命
化、および軽量化が可能になる。

【０１８１】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)

【０１８２】上記の論文により報告された有機発光材料
(クマリン色素)の分子式を以下に示す。

【０１８３】

【化１】

【０１８４】(M.A.Baldo, D.F.O’Brien, Y.You, A.Sho
ustikov, S.Sibley, M.E.Thompson,S.R.Forrest, Natur
e 395 (1998) p.151.)

【０１８５】上記の論文により報告された有機発光材料
(Ｐｔ錯体)の分子式を以下に示す。

【０１８６】

【化２】

【０１８７】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)

【０１８８】上記の論文により報告された有機発光材料
(Ｉｒ錯体)の分子式を以下に示す。

【０１８９】

【化３】

【０１９０】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。

【０１９１】なお、本実施例は他の実施例と組み合わせ
て実施することが可能である。

【０１９２】[実施例１２]本発明を適用して作製される
電子機器の一例として、ビデオカメラ、デジタルカメ
ラ、ゴーグル型ディスプレイ(ヘッドマウントディスプ
レイ)、ナビゲーションシステム、音響再生装置(カーオ
ーディオ、オーディオコンポ等)、ノート型パーソナル
コンピュータ、ゲーム機器、携帯情報端末(モバイルコ
ンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等)、記録媒体を備えた画像再生装置(具体的にはDigita
l Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その
画像を表示しうるディスプレイを備えた装置)などが挙
げられる。特に、斜め方向から画面を見る機会が多い携
帯情報端末は、視野角の広さが重要視されるため、発光
装置を用いることが望ましい。それら電子機器の具体例
を図２２に示す。

【０１９３】図２２(Ａ)は発光素子表示装置であり、筐
体３００１、支持台３００２、表示部３００３、スピー
カー部３００４、ビデオ入力端子３００５等を含む。本
発明は表示部３００３の作製に用いることができる。発
光装置は自発光型であるためバックライトが必要なく、
液晶ディスプレイよりも薄い表示部とすることができ
る。なお、発光素子表示装置は、パソコン用、ＴＶ放送
受信用、広告表示用などの全ての情報表示用表示装置が
含まれる。

【０１９４】図２２(Ｂ)はデジタルスチルカメラであ
り、本体３１０１、表示部３１０２、受像部３１０３、
操作キー３１０４、外部接続ポート３１０５、シャッタ
ー３１０６等を含む。本発明は表示部３１０２の作製に
用いることができる。

【０１９５】図２２(Ｃ)はノート型パーソナルコンピュ
ータであり、本体３２０１、筐体３２０２、表示部３２
０３、キーボード３２０４、外部接続ポート３２０５、
ポインティングマウス３２０６等を含む。本発明は表示
部３２０３の作製に用いることができる。

【０１９６】図２２(Ｄ)はモバイルコンピュータであ
り、本体３３０１、表示部３３０２、スイッチ３３０
３、操作キー３３０４、赤外線ポート３３０５等を含
む。本発明は表示部２３０２の作製に用いることができ
る。

【０１９７】図２２(Ｅ)は記録媒体を備えた携帯型の画
像再生装置(具体的にはＤＶＤ再生装置)であり、本体３
４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３
４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー
３４０６、スピーカー部３４０７等を含む。表示部Ａ３
４０３は主として画像情報を表示し、表示部Ｂ３４０４
は主として文字情報を表示するが、本発明はこれら表示
部Ａ、Ｂ３４０３、３４０４の作製に用いることができ
る。なお、記録媒体を備えた画像再生装置には家庭用ゲ
ーム機器なども含まれる。

【０１９８】図２２(Ｆ)はゴーグル型ディスプレイ(ヘ
ッドマウントディスプレイ)であり、本体３５０１、表
示部３５０２、アーム部３５０３を含む。本発明は表示
部３５０２の作製に用いることができる。

【０１９９】図２２(Ｇ)はビデオカメラであり、本体３
６０１、表示部３６０２、筐体３６０３、外部接続ポー
ト３６０４、リモコン受信部３６０５、受像部３６０
６、バッテリー３６０７、音声入力部３６０８、操作キ
ー３６０９等を含む。本発明は表示部３６０２の作製に
用いることができる。

【０２００】図２２(Ｈ)は携帯電話であり、本体３７０
１、筐体３７０２、表示部３７０３、音声入力部３７０
４、音声出力部３７０５、操作キー３７０６、外部接続
ポート３７０７、アンテナ３７０８等を含む。本発明は
表示部３７０３の作製に用いることができる。なお、表
示部３７０３は黒色の背景に白色の文字を表示すること
で携帯電話の消費電流を抑えることができる。

【０２０１】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。

【０２０２】また、上記電子機器はインターネットやＣ
ＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配
信された情報を表示することが多くなり、特に動画情報
を表示する機会が増してきている。有機発光材料の応答
速度は非常に高いため、発光装置は動画表示に好まし
い。

【０２０３】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【発明の効果】本発明によって、ＣＷレーザを用いた結
晶化によって得られる大粒径の結晶質半導体層におい
て、その特性の優れた部位のみを効率よく用いてＴＦＴ
ならびに回路を構成し、高速駆動が可能であり、かつ特
性ばらつきが少なく高信頼性の得られる半導体装置の作
製が可能となった。

【図面の簡単な説明】

【図１】 基板上を走査するＣＷレーザと結晶化の様
子を示す図。

【図２】 ある回路図と、回路の実レイアウト例を示
す図。

【図３】 基板上のＣＷレーザの走査方向および順序
の例を示す図。

【図４】 表示装置におけるソース信号線駆動回路、
およびゲート信号線駆動回路の一例を示す図。

【図５】 ＣＷレーザにより結晶化された半導体層の
結晶粒の延在方向と、トランジスタのチャネル形成領域
との関係を示す図。

【図６】 ＣＷレーザ照射装置の概略図。

【図７】 ＣＷレーザ照射装置の概略図。

【図８】 基板上を走査する線状パルスレーザと結晶
化の様子を示す図。

【図９】 ＣＷレーザ照射領域のオーバーラップとオ
フセットを定義する図。

【図１０】 ＣＷレーザ結晶化後の半導体層表面の観
察図。

【図１１】 ＣＷレーザ結晶化後の半導体層表面の観
察図。

【図１２】 ＣＷレーザ結晶化による半導体層、エキ
シマレーザ結晶化による半導体層、および単結晶シリコ
ンウェハにおけるラマン散乱分光の結果を比較する図。

【図１３】 液晶表示装置の作製工程を説明する図。

【図１４】 液晶表示装置の作製工程を説明する図。

【図１５】 ＴＦＴの作製工程を説明する図。

【図１６】 ＴＦＴの電気的特性の測定結果を示す
図。

【図１７】 ＴＦＴの作製工程を説明する図。

【図１８】 ＴＦＴの電気的特性の測定結果を示す
図。

【図１９】 ＴＦＴの電気的特性の測定結果を示す
図。

【図２０】 ＴＦＴの電気的特性の測定結果を示す
図。

【図２１】 発光装置の作製工程を説明する図。

【図２２】 本発明を用いて作製された半導体装置が
適用可能な電子機器の例を示す図。

【図２３】 楕円レーザを複数配列して合成レーザと
して用いる例を示す図。

【図２４】 ＣＷレーザの照射領域と活性層パターニ
ング位置のアライメントを説明する図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 3/00 Ｆターム(参考） 5F052 AA02 BA02 BA04 BA07 BA14 BB01 BB04 BB05 BB06 BB07 DA01 DA02 DB03 EA15 FA06 FA19 JA04 5F072 AA02 AA05 AA06 AB01 AB04 AB05 AB07 AB15 AB20 MM08 MM09 YY08 5F110 AA01 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD15 EE01 EE02 EE03 EE04 EE06 EE14 EE15 EE23 EE44 EE45 FF02 FF04 FF28 FF30 GG02 GG13 GG28 GG29 GG31 GG45 GG51 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL07 HL12 HL23 HM15 NN02 NN03 NN04 NN23 NN24 NN27 NN35 NN36 PP01 PP03 PP04 PP05 PP06 PP10 PP22 PP24 PP29 PP34 PP35 QQ11 QQ19 QQ24 QQ25

Claims (15)

【特許請求の範囲】
1. 【請求項１】基板上に非晶質半導体膜を形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記非晶質半導体膜に照
   射し、結晶質半導体膜を形成し、 前記結晶質半導体膜をエッチングし活性層を形成する半
   導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 Ｖ＝０のとき、 ｎ(Ｄ＋２ｄ)−ｄ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ、かつ０≦Ｌ
   (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
2. 【請求項２】基板上に非晶質半導体膜を形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記非晶質半導体膜に照
   射し、結晶質半導体膜を形成し、 前記結晶質半導体膜をエッチングし活性層を形成する半
   導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 ０＜Ｖ≦ｄのとき、 ｎ(Ｄ＋２ｄ)−ｄ−２(ｎ−１)Ｖ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋
   ｄ−２ｎＶ、かつ０≦Ｌ (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
3. 【請求項３】基板上に非晶質半導体膜を形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記非晶質半導体膜に照
   射し、結晶質半導体膜を形成し、 前記結晶質半導体膜をエッチングし活性層を形成する半
   導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 ｄ＜Ｖのとき、 ｎ(Ｄ＋Ｖ)−Ｖ＋ｄ≦Ｌ≦ｎ(Ｄ＋Ｖ)＋ｄ、かつ０≦Ｌ
   (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
4. 【請求項４】基板上に非晶質半導体膜を形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記非晶質半導体膜に照
   射し、結晶質半導体膜を形成し、 前記結晶質半導体膜をエッチングし活性層を形成する半
   導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 Ｖ＜０のとき、 ｎ(Ｄ＋２ｄ)−ｄ＋(ｎ−１)Ｆ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ
   ＋ｎＦ、かつ０≦Ｌ(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
5. 【請求項５】基板上に非晶質半導体膜を形成し、 前記非晶質半導体膜を加熱し、第１の結晶質半導体膜を
   形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記第１の結晶質半導体
   膜に照射し、第２の結晶質半導体膜を形成し、 前記第２の結晶質半導体膜をエッチングし活性層を形成
   する半導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 Ｖ＝０のとき、 ｎ(Ｄ＋２ｄ)−ｄ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ、かつ０≦Ｌ
   (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
6. 【請求項６】基板上に非晶質半導体膜を形成し、 前記非晶質半導体膜を加熱し、第１の結晶質半導体膜を
   形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記第１の結晶質半導体
   膜に照射し、第２の結晶質半導体膜を形成し、 前記第２の結晶質半導体膜をエッチングし活性層を形成
   する半導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 ０＜Ｖ≦ｄのとき、 ｎ(Ｄ＋２ｄ)−ｄ−２(ｎ−１)Ｖ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋
   ｄ−２ｎＶ、かつ０≦Ｌ (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
7. 【請求項７】基板上に非晶質半導体膜を形成し、 前記非晶質半導体膜を加熱し、第１の結晶質半導体膜を
   形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記第１の結晶質半導体
   膜に照射し、第２の結晶質半導体膜を形成し、 前記第２の結晶質半導体膜をエッチングし活性層を形成
   する半導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 ｄ＜Ｖのとき、 ｎ(Ｄ＋Ｖ)−Ｖ＋ｄ≦Ｌ≦ｎ(Ｄ＋Ｖ)＋ｄ、かつ０≦Ｌ
   (ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
8. 【請求項８】基板上に非晶質半導体膜を形成し、 前記非晶質半導体膜を加熱し、第１の結晶質半導体膜を
   形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記第１の結晶質半導体
   膜に照射し、第２の結晶質半導体膜を形成し、 前記第２の結晶質半導体膜をエッチングし活性層を形成
   する半導体装置の作製方法であって、 前記レーザ光の照射領域の幅は有効照射領域の幅Ｄと、
   前記有効照射領域に接する両端の領域の幅をｄとの和で
   あって、 隣接して走査されるレーザ光のオーバーラップをＶと
   し、 被照射対における照射領域において上端部の１点を原点
   とし、前記原点より前記レーザ光の走査方向と垂直な方
   向に向かう距離をＬとすると、 前記活性層は、 Ｖ＜０のとき、 ｎ(Ｄ＋２ｄ)−ｄ＋(ｎ−１)Ｆ≦Ｌ≦ｎ(Ｄ＋２ｄ)＋ｄ
   ＋ｎＦ、かつ０≦Ｌ(ｎは整数、０≦ｎ) で示される距離Ｌの領域を除くように形成された前記結
   晶質半導体膜によって形成されることを特徴とする半導
   体装置の作製方法。
9. 【請求項９】基板上に非晶質半導体膜を形成し、 前記非晶質半導体膜上に第１のアライメントマーカーを
   形成し、 楕円状または矩形状に集光されたレーザ光を前記基板に
   対して相対的に走査させつつ、前記非晶質半導体膜に照
   射し、結晶質半導体膜を形成し、 前記結晶質半導体膜上に、前記第１のアライメントマー
   カーと一致するように、第２のアライメントマーカーが
   形成されたマスクを配置し、 前記結晶質半導体膜をエッチングして活性層を形成する
   半導体装置の作製方法であって、 前記レーザ光は前記第１のアライメントマーカーを基準
   として決定される任意の点から照射を開始することを特
   徴とする半導体装置の作製方法。
10. 【請求項１０】請求項９において、前記第１及び第２の
    アライメントマーカーを形成する位置は、前記活性層を
    設ける位置と、レーザ光の走査のピッチとにより決定す
    ることを特徴とする半導体装置の作製方法。
11. 【請求項１１】請求項９または請求項１０において、前
    記第１及び第２のアライメントマーカーは複数形成され
    ることを特徴とする半導体装置の作製方法。
12. 【請求項１２】請求項１乃至請求項１１のいずれか１項
    において、 前記レーザ光は、連続発振の固体レーザ、気体レーザ、
    あるいは金属レーザから発振されたものであることを特
    徴とする半導体装置の作製方法。
13. 【請求項１３】請求項１乃至請求項１１のいずれか１項
    において、 前記レーザ光は、連続発振のＹＡＧレーザ、ＹＶＯ４レ
    ーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレー
    ザ、ルビーレーザ、アレキサンドライドレーザ、 Ｔｉ：サファイアレーザから選ばれた１種から発振され
    たものであることを特徴とする半導体装置の作製方法。
14. 【請求項１４】請求項１乃至請求項１１のいずれか１項
    において、 前記レーザ光は、連続発振のエキシマレーザ、Ａｒレー
    ザ、Ｋｒレーザ、ＣＯ２レーザから選ばれた１種から発
    振されたものであることを特徴とする半導体装置の作製
    方法。
15. 【請求項１５】請求項１乃至請求項１１のいずれか１項
    において、 前記レーザ光は、連続発振のヘリウムカドミウムレー
    ザ、銅蒸気レーザ、金蒸気レーザから選ばれた１種から
    発振されたものであることを特徴とする半導体装置の作
    製方法。