JP2009164652A - 多結晶半導体膜の形成方法、半導体デバイスの製造方法及び半導体デバイス製造装置 - Google Patents

Abstract

【課題】結晶粒径が大きい多結晶半導体膜を従来方法に比べてより一層高い歩留まりで形成できる多結晶半導体膜の形成方法を提供する。
【解決手段】ガラス板等からなる基板１０上にアモルファスシリコン膜を形成し、このアモルファスシリコン膜をパターニングして、先端が凸の島状又は帯状のメインパターンＰ１と、メインパターンＰ１間の隙間を埋めるサブパターンＰ２とを形成する。そして、基板１０上に連続波レーザを照射しながら、レーザ照射域をメインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する。
【選択図】図３

Description

本発明は、液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置等の製造に使用される多結晶半導体膜の形成方法、多結晶半導体膜を用いた半導体デバイスの製造方法及び半導体デバイス製造装置に関する。

液晶表示装置は、薄くて軽量であるとともに低電圧で駆動できて消費電力が少ないという長所があり、各種電子機器に広く利用されている。特に、画素毎にＴＦＴ(Thin Film Transistor ：薄膜トランジスタ）が設けられたアクティブマトリクス方式の液晶表示装置は、表示品質の点でもＣＲＴ(Cathode-Ray Tube)に匹敵するほど優れているため、テレビやパーソナルコンピュ−タ等のディスプレイにも使用されている。

近年、液晶表示装置では、ＴＦＴの動作層にポリシリコンが使用されるようになった。ポリシリコンは、アモルファスシリコンに比べてキャリア移動度が大きいため、ポリシリコンを用いてＴＦＴを形成すると、素子の高速動作が可能であるとともに素子サイズを小さくでき、液晶表示装置の高精細化が可能になる。また、データドライバ及びゲートドライバ等の駆動回路をＴＦＴで構成することが可能になるので、駆動回路を表示部と同一基板に集積化することができる。これにより、工程数の削減及び部品数の減少が可能になり、液晶表示装置の製造コストが低減されるとともに信頼性も向上する。

従来は、以下に示す方法によりポリシリコン膜を形成している。即ち、まず、プラズマＣＶＤ法によりガラス基板上にアモルファスシリコン膜を形成する。その後、エキシマレーザから出力されるパルス状のレーザ光をアモルファスシリコン膜に照射しながら、レーザ照射域を一方向に移動（走査）する。そうすると、レーザ照射によりアモルファスシリコンが溶融し結晶化して、ポリシリコンが生成される。このようにして、基板上にポリシリコン膜が形成される。

しかしながら、上記した方法で形成したポリシリコン膜では、シリコン結晶の粒径が小さいという欠点がある。ポリシリコン膜のキャリア移動度はシリコン結晶の粒径に大きく関係し、結晶粒径が小さいとキャリア移動度も小さくなる。

アモルファスシリコン膜に連続波レーザ（ＣＷレーザ）を照射しながらレーザ照射域を走査すると、エキシマレーザにより生成されたシリコン結晶よりも１０〜１００倍程度大きなシリコン結晶が生成される。しかし、液晶表示装置の製造に使用されるような比較的大型のガラス基板の全面にポリシリコン膜を形成しようとすると基板の温度が上昇し、膜の不安定要因（不純物及び張力等）のために剥がれやその他の不具合が発生する。

基板の上にアモルファスシリコン膜を形成した後、フォトリソグラフィ法によりアモルファスシリコン膜をパターニングして複数の島状又は帯状（リボン状）のアモルファスシリコン膜を形成し、各アモルファスシリコン膜にＣＷレーザを照射しながらレーザ照射域を走査すると、基板の温度上昇を回避しながら粒径が大きいシリコン結晶からなるポリシリコン膜を形成することができる（特開２００３−８６５０５号公報）。

しかし、実際にＴＦＴで表示装置の駆動回路を形成する場合には、ポリシリコン膜を密の状態で形成することが必要となる。上述した方法で島状又は帯状にポリシリコン膜を形成しようとすると、シリコン膜のパターンが密の場合に剥がれが発生する。本願発明者らは、島状又は帯状のアモルファスシリコン膜のパターンの先端形状及び幅を特定の条件を満たすように設定すれば、パターンが密の場合にも剥がれの発生頻度が減少することを明らかにした（特開２００３−８６５０９号公報）。

特開２００３−８６５０５号公報 特開２００３−８６５０９号公報

しかしながら、アモルファスシリコン膜のパターンの先端形状を特定の条件を満たすようにした場合においても、発生頻度は少なくなるものの、レーザ照射後に依然として膜の剥れが発生する。従って、剥れをより一層低減できる多結晶半導体膜の形成方法が要望される。

ところで、現状のＣＷレーザ、特に出力が安定した半導体固体レーザでは出力が小さいものが多く、シリコンの結晶化に使用する場合に、エキシマレーザではレーザ照射域の長さ（走査方向に直交する方向の長さ）を２００ｍｍ〜３００ｍｍ程度とすることができるのに対してＣＷレーザでは数１００μｍ〜数ｍｍ程度にしかできない。従って、図１に示すように、基板１００を載置したステージ１０１に対しレーザ光を何度も往復移動して、基板全体（又は所望の領域のみ）をレーザ照射することが必要となる。

基板１００の表面全体に粒径が均一のポリシリコン膜を形成するためには、レーザ装置１０２の走査速度を一定にすることが必要である。従って、基板１００よりも外側の位置でレーザ装置１０２を加速又は減速することになる。基板１００の長さをＬ（ｍ）とし、基板表面をレーザ照射するときのレーザ装置１０２の移動速度（一定速度）をＶ（ｍ／sec ）すると、距離Ｌを速度Ｖで移動するのに要する時間ｔｃは、ｔｃ＝Ｌ／Ｖである。一方、速度０から速度Ｖまで加速する時間と速度Ｖから速度０まで減速する時間との合計時間ｔａは、加速するときの加速度をα（ｍ／sec²）とし、減速するときの加速度を−α（ｍ／sec²）とすると、ｔａ＝２Ｖ／αとなる。

従って、１ライン当たりのレーザ装置１０２の移動時間Ｔ（加速度時間、一定速度で移動する時間及び減速時間の合計）は、Ｔ＝ｔａ＋ｔｃ＝２Ｖ／α＋Ｌ／Ｖとなる。これにより、移動時間Ｔは、Ｖ＝（（αＬ）／２）^-1/2のときが最小になり、そのときの移動時間Ｔは、Ｔ＝２（２Ｌ／α）^1/2 となることがわかる。

すなわち、速度Ｖを極端に速く設定しても、レーザ装置１０２の加速及び減速に要する時間が大きくなってしまうので、ポリシリコン膜の生産性はかえって低下してしまう。単位長さを一定速度Ｖで移動するに要する時間Ｔ／Ｌは、Ｔ／Ｌ＝２（２／（αＬ））^1/2 であるので、基板サイズが大きくなるほど単位長さ当たりの処理時間を短縮することができる。従って、ポリシリコン膜の生産性を向上するためには、基板サイズを大きくすることが考えられる。しかし、基板サイズを大きくすると他の製造工程でも大型の装置が必要となり、設備コストが著しく上昇してしまうという問題が発生する。

以上から、本発明の目的は、結晶粒径が大きい多結晶半導体膜を従来方法に比べてより一層高い歩留まりで形成できる多結晶半導体膜の形成方法を提供することである。

本発明の他の目的は、多結晶半導体膜から特性が良好な薄膜トランジスタ等のデバイスを製造できる半導体デバイスの製造方法を提供することである。

本発明の更に他の目的は、結晶粒径が大きい多結晶半導体膜を形成することができるとともに他の製造プロセスの設備コストの上昇を抑えることができ、かつ生産性が高い多結晶半導体膜の形成方法、半導体デバイスの製造方法及び半導体デバイス製造装置を提供することである。

上記した課題は、基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程とを有することを特徴とする多結晶半導体膜の形成方法により解決する。

本発明においては、先端が凸の島状又は帯状のメインパターンの隙間に、メインパターンと同じ非単結晶半導体膜からなるサブパターンを形成する。これにより、レーザ照射域内の熱分布がほぼ均一になり、多結晶半導体膜の剥れが抑制されて歩留まりが向上する。また、レーザの走査方向に結晶が成長し、粒径が大きい結晶が得られる。サブパターンの形状は、メインパターン間の隙間の形状と相似であることが好ましい。なお、メインパターンとサブパターンとの間は、１乃至５μｍ程度離れていることが好ましい。

上記した課題は、基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程と、フォトリソグラフィ法により前記メインパターンの多結晶半導体膜を所定の形状にパターニングするとともに前記サブパターンを除去する工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法により解決する。

本発明においては、基板上に形成した非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状のメインパターンと、メインパターンの隙間に配置されたサブパターンとを形成する。そして、これらのメインパターン及びサブパターンに連続波レーザを照射して、結晶粒径が大きい多結晶半導体膜を形成する。このように、メインパターンの隙間にサブパターンを形成することにより、レーザ照射域内の熱分布が均一になり、膜の剥れが抑制される。その後、多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタ（ＴＦＴ）を形成する。この薄膜トランジスタは、動作層を構成する多結晶半導体膜の結晶粒径が大きいので、高速動作が可能であり、良好な特性を示す。

上記した課題は、基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法により解決する。

本発明においては複数の基板を平面上に並べて、これら複数の基板にわたってエネルギービームを連続的に走査するので、処理時間が短縮されるとともに、粒径が大きい結晶からなる多結晶半導体膜が得られる。

上記した課題は、基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法により解決する。

本発明においては、複数の基板を平面上に並べて、これら複数の基板にわたってエネルギービームを連続的に走査するので、処理時間が短縮されるとともに、粒径が大きい結晶からなる多結晶半導体膜が得られる。その後、多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタ（ＴＦＴ）を形成する。この薄膜トランジスタは、動作層を構成する多結晶半導体膜の結晶粒径が大きいので、高速動作が可能などの良好な特性を示す。

上記した課題は、基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、複数の基板を並べて配置可能なステージと、前記ステージの上方に配置されてエネルギービームを出力するエネルギービーム出力装置と、前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動する駆動部と、前記エネルギービーム出力装置及び前記駆動部を制御し、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージ上に配置された複数の基板にわたって連続的に走査する制御部とを有することを特徴とする半導体デバイス製造装置により解決する。

本発明においては、ステージの上に複数の基板を並べて配置する。そして、制御部によりエネルギービーム出力装置及び駆動部を制御して、複数の基板にわたってエネルギービームを連続的に走査する。これにより、処理時間が短縮されるとともに、粒径が大きい結晶からなる多結晶半導体膜が得られる。この多結晶半導体膜を例えばＴＦＴの動作層に使用することにより、良好な特性のＴＦＴが得られる。

上記した課題は、基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法により解決する。

本発明においては、エネルギービームに対し基板を相対的に回転させてエネルギービームを非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成する。これにより、エネルギービームを基板に対し往復移動させる場合に比べて加速及び減速の工程が削減され、処理時間を著しく短縮することができる。また、エネルギービームを連続的に走査して多結晶半導体膜を形成するので、粒径が大きい結晶からなる多結晶半導体膜が形成される。

上記した課題は、基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成する工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法により解決する。

本発明においては、エネルギービーム対し基板を相対的に回転させて、エネルギービームを非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成するので、処理時間が短縮されるとともに、粒径が大きい結晶からなる多結晶半導体膜が得られる。その後、多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成して薄膜トランジスタ（ＴＦＴ）を形成する。この薄膜トランジスタは、動作層を構成する多結晶半導体膜の結晶粒径が大きいので、高速動作が可能であり、良好な特性を示す。

上記した課題は、基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、前記基板が搭載されるステージと、前記ステージを回転させる回転駆動部と、前記ステージの上方に配置されたエネルギービーム出力装置と、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージの半径方向に相対的に移動する半径方向駆動部と、前記回転駆動部、前記エネルギービーム出力装置及び前記半径方向駆動部を制御する制御部とを有することを特徴とする半導体デバイス製造装置により解決する。

本発明においては、ステージの上に１又は複数の基板を搭載し、回転駆動部によりステージを回転させながら、基板に対しエネルギービームを照射して多結晶半導体膜を形成する。これにより、エネルギービームを基板に対し往復移動させる場合に比べて処理時間を短縮できるとともに、粒径が大きい結晶からなる多結晶半導体膜を形成できる。この多結晶半導体膜を例えばＴＦＴの動作層に使用することにより、良好な特性のＴＦＴが得られる。

基板が搭載されるステージと、ステージの上方に配置されたエネルギービーム出力装置と、ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動してエネルギービーム出力装置から出力されたエネルギービームを非単結晶半導体膜に同心円状又は渦巻状に照射する駆動部と、エネルギービーム出力装置及び前記駆動部を制御する制御部とを有していてもよい。この場合も、上記と同様に、エネルギービームの走査方向を反転させる必要がないため、エネルギービームを基板に対し往復移動させる場合に比べて処理時間を短縮できるとともに、粒径が大きい結晶からなる多結晶半導体膜を形成できる。

図１は、ＣＷレーザを使用した従来のポリシリコン膜の形成方法を示す模式図である。 図２は、本発明の第１の実施形態に係る多結晶半導体膜の形成方法を示す図（その１）である。 図３は、本発明の第１の実施形態に係る多結晶半導体膜の形成方法を示す図（その２）である。 図４は、本発明の第１の実施形態に係る多結晶半導体膜の形成方法を示す図（その３）である。 図５（ａ）は第１の実施形態の実施例に係るアモルファスシリコン膜のパターンを示す模式図、図５（ｂ）は比較例に係るアモルファスシリコン膜のパターンを示す模式図である。 図６（ａ），（ｂ）は、いずれも実施例及び比較例の剥れの発生頻度を調べた結果を示す図である。 図７（ａ），（ｂ）は、いずれも第１の実施形態に適用可能なアモルファスシリコン膜のパターンの例を示す図である。 図８は、メインパターンとサブパターンとが同一形状の場合の例を示す図である。 図９は、第１の実施形態に係るＴＦＴの製造方法を示す図（その１）である。 図１０は、第１の実施形態に係るＴＦＴの製造方法を示す図（その２）である。 図１１は、第１の実施形態に係るＴＦＴの製造方法を示す図（その３）である。 図１２は、メインパターンをパターニングて形成されたポリシリコン膜の形状を示す上面図である。 図１３は、本発明の第２の実施形態に係る半導体デバイス製造装置の構成を示すブロック図である。 図１４は、同じくそのステージ上に載置された基板及びレーザ装置を示す模式図である。 図１５は、本発明の第２の実施形態に係るＴＦＴの製造方法を示す図（その１）である。 図１６は、本発明の第２の実施形態に係るＴＦＴの製造方法を示す図（その２）である。 図１７は、本発明の第２の実施形態に係るＴＦＴの製造方法を示す図（その３）である。 図１８は、第２の実施形態におけるアモルファスシリコン膜のパターン形状を示す上面模式図である。 図１９（ａ）は２枚の基板のうちの一方がレーザ装置の走査方向に対し平行でない場合の例を示す模式図、図１９（ｂ）は２枚の基板をレーザ装置の走査方向に対し平行に修正した状態を示す模式図である。 図２０は、本発明の第３の実施の形態に係る半導体デバイス製造装置の構成を示すブロック図である。 図２１は、同じくその回転ステージ上に載置された基板と、レーザ光の走査軌跡とを示す模式図である。 図２２は、同じくそのレーザ装置の構成を示す模式図である。 図２３は、本発明の第３の実施形態に係るＴＦＴの製造方法を示す図（その１）である。 図２４は、本発明の第３の実施形態に係るＴＦＴの製造方法を示す図（その２）である。 図２５（ａ），（ｂ）は、いずれもアモルファスシリコン膜のパターンの例を示す模式図である。 図２６（ａ），（ｂ）は、いずれも図２５（ａ），（ｂ）のパターンから形成されるポリシリコン膜のパターンの例を示す模式図である。 図２７は、ＣＡＶ法における回転中心からの距離ｒとレーザパワー、回転速度及び線速度との関係を示す図である。 図２８は、ＣＬＶ法における回転中心からの距離ｒとレーザパワー、回転速度及び線速度との関係を示す図である。 図２９は、レーザ照射域の形状を示す模式図である。 図３０は、レーザ照射域の走査により形成されるシリコン結晶の形状を示す模式図である。 図３１は、２台のレーザ装置を使用した第３の実施形態に係る半導体デバイス製造装置の例を示す模式図である。 図３２は、Ｘ方向及びＹ方向に移動可能なステージを使用し、レーザ装置から出力されるレーザ光の走査軌跡が同心円状又は渦巻状になるように制御部でＸ方向駆動部及びＹ方向駆動部を制御する第３の実施形態に係る半導体デバイス製造装置の例を示す模式図である。

以下、本発明の実施形態について、添付の図面を参照して説明する。

（第１の実施形態）
図２〜図４は本発明の第１の実施形態に係る多結晶半導体膜の形成方法を工程順に示す図である。

まず、図２の断面図に示すように、ガラス等の基板（絶縁性基板）１０の上に、絶縁性の下地膜１１を形成する。その後、プラズマＣＶＤ法により、下地膜１１の上にアモルファスシリコン膜１２を形成する。

次に、アモルファスシリコン膜１２中の水素を熱処理（脱水素処理）により追い出した後、図３の上面図に示すように、フォトリソグラフィ法によりアモルファスシリコン膜１２をパターニングして、メインパターンＰ１とサブパターンＰ２とを形成する。本実施形態においては、メインパターンＰ１は相互に直交する２本の直線Ｘ，Ｙに沿って並んでおり、Ｘ方向の先端及び後端が凸の帯状（細長い六角形）のパターンである。また、サブパターンＰ２は各メインパターンＰ１の先端部及び後端部の隙間を埋める菱形のパターンである。なお、メインパターンＰ１とサブパターンＰ２との間は１μｍ〜５μｍ（より好ましくは３μｍ〜５μｍ）程度離れている。

このようにしてアモルファスシリコン膜をパターニングしてメインパターンＰ１及びサブパターンＰ２を形成した後、図４（ａ）に上面図、図４（ｂ）に図４（ａ）のＡ−Ａ線による断面図を示すように、固体連続波レーザ（ＣＷレーザ）から出力されるレーザ光をメインパターンＰ１及びサブパターンＰ２に照射し、レーザ照射域をＸ方向に連続的に走査する。そうすると、レーザ光に照射された部分のアモルファスが一旦溶融した後、結晶が横方向に成長していくので、レーザ走査方向に細長い結晶からなるポリシリコン膜が得られる。

このようにして、基板上に粒径が大きいシリコン結晶からなるポリシリコン膜を形成することができる。この場合に、メインパターンＰ１間の隙間にメインパターンＰ１と同一の材質からなるサブパターンＰ２が形成されているので、レーザ照射域内の熱分布がほぼ均一になり、ポリシリコン膜の剥れが抑制される。

以下、上述した方法により実際にポリシリコン膜を形成した実施例、及びサブパターンを設けずにポリシリコン膜を形成した比較例について、膜の剥れの発生頻度を調べた結果について説明する。

まず、ガラス基板の上に、プラズマＣＶＤ法により下地膜を形成した。この下地膜は、厚さが５０ｎｍのＳｉＮ層と、その上の厚さが２００ｎｍのＳｉＯ₂層との２層構造を有している。

次に、下地膜の上に、プラズマＣＶＤ法により厚さが１００ｎｍのアモルファスシリコン膜を形成した。そして、５５０℃の温度で２時間熱処理（脱水素処理）することにより、アモルファスシリコン膜中の水素を追い出した。その後、フォトリソグラフィ法によりアモルファスシリコン膜をパターニングして、図５（ａ）に示すように、先端及び後端が凸の帯状（細長い六角形）のメインパターンＰ１と、メインパターンＰ１間の隙間を埋めるサブパターンＰ２とを形成した。メインパターンＰ１の幅Ｗは、７０μｍ、１００μｍ及び１５０μｍの３種類とした。また、メインパターンＰ１の先端及び後端の凸部の角度θは、３０°及び４５°の２種類とした。更に、パターンの長さＬは、２００μｍ及び１０００μｍの２種類とした。一方、サブパターンＰ２はメインパターンＰ１間の空間と相似の菱形とした。例えば、メインパターンＰ１の幅Ｗが７０μｍ、先端の凸部の角度θが４５°の場合、サブパターンＰ２の長さは約５６μｍとした。

次いで、基板上のアモルファスシリコン膜（メインパターンＰ１及びサブパターンＰ２）にＣＷレーザ光を照射し、レーザ照射域をメインパターンＰ１の長手方向に走査して、アモルファスシリコンをポリシリコンに変化させ、ポリシリコン膜を形成した。ＣＷレーザとしては、半導体励起（ＬＤ励起）固体レーザ（Ｎｄ：ＹＶＯ₄）の第２高調波（波長５３２ｎｍ）を用いた。また、ＣＷレーザの出力は６Ｗであり、メルト幅は１５０μｍ、走査速度は２０ｃｍ／秒、走査ピッチは１３０μｍである。

一方、図５（ｂ）に示すように、サブパターンを形成しないこと以外は上記実施例と同様にして、比較例のポリシリコン膜を形成した。そして、実施例及び比較例により形成したポリシリコン膜について、剥れの発生頻度を調べた。それらの結果を図６（ａ），（ｂ）に示す。

図６（ａ）はメインパターンＰ１の先端部の角度θが３０°の場合の実施例及び比較例の剥れの発生頻度をまとめた結果を示すであり、図６（ｂ）はメインパターンＰ１の先端部の角度θが４５°の場合の実施例及び比較例の剥れの発生頻度をまとめた結果を示すである。これらの図から明らかなように、メインパターンＰ１の隙間にサブパターンＰ２を形成した実施例においては、比較例に比べていずれも剥れの発生頻度が十分低減できることが確認された。なお、パターンの長さＬが２００μｍのものと１０００μｍのものでは、有意の差が認められなかった。

上述の実施形態では、メインパターンの端部を幅方向の中央部が突出した帯状のパターン（細長い六角形）とした場合について説明したが、図７（ａ），（ｂ）に示すように、メインパターンＰ１を、先端及び後端が凸状の曲線形状のパターン（長円パターン）又は楔状のパターン（台形パターン）としてもよい。この場合も、メインパターンＰ１の隙間を埋めるようにサブパターンＰ２を形成することが必要である。

また、上述の実施形態ではアモルファスシリコン膜にＣＷレーザを照射してポリシリコン膜を形成する場合について説明したが、ＣＶＤ法等により基板上にポリシリコン膜を形成し、その後ポリシリコン膜にＣＷレーザを照射してシリコンの粒径を大きくしてもよい。更に、本発明はポリシリコン膜の形成方法に限定されるものではなく、ゲルマニウム、シリコン・ゲルマニウム及びシリコン・カーバイド等の多結晶半導体膜の形成に適用することもできる。

なお、図８に示す例は、メインパターンとサブパターンとを同一形状（細長い六角形）としたものと考えることができる。回路を構成する場合に、トランジスタ等の素子を相互に直交する直線からなるメッシュの交点に配置することが多いので、図８に示すようにハニカム状にパターンＰ１を配置するとパターンの使用効率が低くなる。従って、上記実施形態に示すように、このような場合にはサブパターンはメインパターンよりも小さい形状とすることが好ましい。但し、トランジスタの配置によってはハニカム構造のほうが効率がよくなる場合もある。

（ＴＦＴの製造方法）
以下、本発明の第１の実施形態に係る多結晶半導体膜の形成方法をＴＦＴの製造方法に適用した例について、図９〜図１１を参照して説明する。

まず、図９（ａ）に示すように、ガラス基板１０上に下地膜１１を形成し、その上にアモルファスシリコン膜１２を形成する。その後、５５０℃の温度で２時間加熱して、アモルファスシリコン膜１２中の水素を追い出す。

次に、図９（ｂ）に示すように、フォトリソグラフィ法によりアモルファスシリコン膜１２をパターニングして、メインパターンＰ１及びサブパターンＰ２を形成する（図３の上面図を参照）。

次に、図９（ｃ）に示すように、ＣＷレーザを使用して、アモルファスシリコン膜１２にレーザ光を照射しながら、レーザ照射域を一方向に連続的に走査する。ＣＷレーザには、例えば前述したように半導体励起固体レーザ（ＤＰＳＳレーザ）を使用する。

なお、ガラス基板１０の裏側からアモルファスシリコン膜１２にレーザ光を照射してもよい。また、レーザ走査は複数回繰り返してもよい。その場合は、エネルギーを順次高くすることが好ましい。

このＣＷレーザ照射により、アモルファスシリコンが溶融し結晶化してポリシリコン膜１３が得られる。このポリシリコン膜１３中のシリコン結晶は、従来のエキシマレーザによるパルス状の照射により得られるシリコン結晶の１０〜１００倍の大きさであり、レーザ走査方向に細長い結晶となり、結晶粒径を５μｍ以上とすることができる。

その後、図１０（ａ）に断面図、図１２に上面図を示すように、フォトリソグラフィ法によりサブパターンＰ２を除去するとともに、メインパターンＰ１のポリシリコン膜１３を所定の形状にパターニングする。このとき、ポリシリコン膜１３中の結晶の長軸方向が電流の流れる方向となるようにすることが好ましい。また、メインパターンＰ１の縁から５μｍ程度の部分は結晶性がよくないので、それよりも内側の部分で図１２に示すようなパターンを形成することが好ましい。

次に、図１０（ｂ）に示すように、基板１０の上側全面に、ＳｉＯ₂を１０ｎｍ又はそれ以上の厚さ（一般的には３０ｎｍ以上）に堆積して、ゲート絶縁膜１４を形成する。その後、ゲート絶縁膜１４の上に、導電膜１５（例えば、アルミニウム膜）を３００ｎｍの厚さに形成する。そして、フォトレジストを使用して、導電膜１５の上に、所望のゲート電極形状のレジストパターン１６を形成する。

次に、図１０（ｃ）に示すように、レジストパターン１６をマスクとして導電膜１５をエッチングすることにより、ゲート電極１７を形成する。その後、レジストパターン１６を除去する。

次に、図１１（ａ）に示すように、ゲート電極１７をマスクとしてゲート絶縁膜１４をエッチングし、ゲート電極１７の下方の部分以外のゲート絶縁膜１４を除去する。その後、ゲート電極１７をマスクとしてポリシリコン膜１３に、ｎ型不純物（例えば、リン（Ｐ））又はｐ型不純物（例えば、ボロン（Ｂ））をイオン注入して、ソース・ドレイン領域１３ａを形成する。そして、例えばエキシマレーザでソース・ドレイン領域１３ａを照射して、ソース・ドレイン領域１３ａの不純物を活性化させる。

次に、図１１（ｂ）に示すように、ＣＶＤ法により、基板１０の上面全体に、例えばＳｉＮからなる層間絶縁膜１８を約３００ｎｍの厚さに形成する。

次いで、層間絶縁膜１８に、ソース・ドレイン領域１３ａに通じるコンタクトホールを形成した後、スパッタ法により基板１０の上面全面に金属膜を形成する。その後、フォトリソグラフィ法により金属膜をパターニングして、図１１（ｃ）に示すように、ソース・ドレイン電極１９を形成する。このようにして、ＴＦＴ（半導体デバイス）が完成する。

本実施形態によれば、アモルファスシリコン膜をパターニングしてメインパターン及びサブパターンを形成し、これらのパターンにＣＷレーザを照射してポリシリコン膜を形成する。これにより、粒径が大きく均一なシリコン結晶からなるポリシリコン膜を形成することができるとともに、ポリシリコン膜の剥がれを従来方法よりもより一層抑制することができる。その後、このポリシリコン膜を使用してＴＦＴ等の半導体デバイスを形成する。従って、液晶表示装置や有機ＥＬ表示装置等に使用するＴＦＴ等の半導体デバイスのより一層の高速動作が可能になり、歩留まり及び信頼性が更に向上する。

（第２の実施形態）
図１３は本発明の第２の実施形態に係る半導体デバイス製造装置の構成を示すブロック図、図１４は同じくその製造装置のステージ３０上に載置された基板４０及びレーザ装置３２を示す模式図である。

本実施形態の半導体デバイス製造装置は、ステージ３０と、制御部３１と、レーザ装置３２と、Ｘ方向駆動部３３と、Ｙ方向駆動部３４と、サブステージ角度微調整部３５ａ，３５ｂと、サブステージ位置微調整部３６とにより構成されている。

ステージ３０は２つのサブステージ３０ａ，３０ｂにより構成されており、これらのサブステージ３０ａ，３０ｂ上に２枚の基板４０を並べて載置するようになっている。サブステージ３０ａは、角度微調整部３５ａにより駆動されて、鉛直方向に延びる軸を中心として限定された範囲を回転するようになっている。また、サブステージ３０ｂは、角度微調整部３５ｂにより駆動されて、鉛直方向に延びる軸を中心として限定された範囲を回転するとともに、Ｙ方向位置微調整部３６により駆動されて、Ｙ方向（ステージ３０の幅方向）に限定された範囲を移動することができるようになっている。

ＣＷレーザ装置３３はステージ３０の上方に配置され、Ｘ方向駆動部３３及びＹ方向駆動部３４によりＸ方向（ステージ３０の長さ方向）及びＹ方向に移動する。制御部３１は、予め設定された条件に従ってレーザ装置３２、Ｘ方向駆動部３３、Ｙ方向駆動部３４、角度微調整部３５ａ，３５ｂ及び位置微調整部３６を制御する。

なお、ＣＷレーザ装置３２としては、特に出力の安定性の点から、ＹＡＧレーザ及びＹＶＯ₄レーザなどの固体レーザを使用することが好ましい。ＹＶＯ₄レーザの場合、基本波の波長は１０６４ｎｍである。しかし、この波長ではアモルファスシリコンやポリシリコンに対する吸収係数が極めて低いため、そのままでは結晶化に用いることができない。従って、第２高調波（波長５３２ｎｍ）、第３高調波（波長３５５ｎｍ）及び第４高調波（波長２６６ｎｍ）などを使用することが好ましい。

また、ＣＷレーザ装置３２に替えて、電子ビーム照射装置又はランプ光照射装置を使用してもよく、要はエネルギービームを連続的に照射して基板上の非単結晶半導体膜を粒径が大きい多結晶半導体膜に替えることができるエネルギービーム照射装置を使用すればよい。

以下、上述の半導体デバイス製造装置を使用したＴＦＴ（半導体デバイス）の製造方法について、図１５〜図１７に示す断面図と、上述した図１３，図１４とを参照して説明する。

まず、図１５（ａ）に示すように、基板４０上に厚さが１００ｎｍ〜２μｍの下地膜４１を形成し、更にその上に厚さが３０ｎｍ〜２５０ｎｍの非単結晶半導体膜４２を形成する。基板４０としては、石英板、ガラス板、プラスチック板、シリコンウェハ、金属板及びセラミック板等を使用することができる。この例では、基板４０としてガラス板を使用するものとする。また、下地膜４１は、シリコン酸化膜（ＳｉＯ₂膜）、シリコン窒化膜（ＳｉＮ膜）又はその他の絶縁性物質により形成する。複数の物質を積層して下地膜４１を構成してもよい。なお、下地膜４１は基板４０からの不純物の拡散を防ぐために設けるものであり、基板４０からの不純物の拡散が問題にならない場合は省略してもよい。

非単結晶半導体膜４２としては、非晶質（アモルファス）又は多結晶のシリコン膜、ゲルマニウム膜、シリコン・ゲルマニウム膜及びシリコン・カーバイド膜等を用いる。非単結晶半導体膜４２の形成方法としては、ＬＰ（Low Pressure）ＣＶＤ法、プラズマＣＶＤ法又はスパッタ法等がある。非単結晶半導体膜４２をプラズマＣＶＤ法により形成した場合は、４００℃〜６００℃の温度で熱処理（脱水素処理）して水素を追い出すことが好ましい。ここでは、非単結晶半導体膜４２としてアモルファスシリコン膜を６０ｎｍの厚さに形成したものとする。

次に、図１５（ｂ）に示すように、フォトリソグラフィ法によりアモルファスシリコン膜（非単結晶半導体膜）４２を帯状又は島状にパターニングする。但し、本実施の形態はポリシリコン膜形成時のスループット向上を目的としているので、この工程は必須ではない。アモルファスシリコン膜４２をパターニングする場合は、剥れが発生しにくい形状、例えば六角形状、長円状、台形状、平行四辺形状又は菱形状とすることが好ましい。高密度でＴＦＴを形成する場合は、第１の実施形態で説明したように、ＴＦＴを形成するためのメインパターンと、メインパターン間の隙間を埋めるサブパターンとを形成することが好ましい。ここでは、図１８の上面模式図に示すようにＸ方向及びＹ方向に配列した六角形状のパターンＰ１を形成したものとする。

次に、図１４に示すように、アモルファスシリコンからなる帯状又は島状のパターンＰ１を形成した２枚の基板４０をそれぞれサブステージ３０ａ，３０ｂの上に固定する。そして、例えば図１９（ａ）に示すように２枚の基板４０がレーザ装置３２の走査方向に対し平行でない場合、又は２枚の基板間にＹ方向の位置ずれがある場合は、角度微調整部３５ａ，３５ｂ及び位置微調整部３６を制御して、図１９（ｂ）に示すように、２枚の基板４０の各パターンがレーザ装置３２の走査方向に並ぶようにサブステージ３０ａ，３０ｂの位置を調整する。

次に、図１５（ｃ）に示すように、ＣＷレーザ装置３２から出力されたレーザ光を基板３０に照射ながらＣＷレーザ装置３２を走査して、アモルファスシリコンをポリシリコンに変換する。これにより、図１６（ａ）に示すように、基板４０上にポリシリコン膜４３が形成される。このようにして形成されたポリシリコン膜４３中の結晶は、従来のエキシマレーザによるパルス状の照射により得られる結晶の１０〜１００倍の大きさになり、レーザ照射方向に細長い粒径が５μｍ以上の結晶が得られる。

次に、フォトリソグラフィ法により、ポリシリコン膜４３を所定の形状（図１２参照）にパターニングする。このとき、ポリシリコン膜４３の結晶の長軸方向が電流の流れる方向となるようにすることが好ましい。

次に、図１６（ｂ）に示すように、基板４０の上側全面に、ゲート絶縁膜４４としてＳｉＯ₂膜を約２００ｎｍ又はそれ以下の厚さに形成する。その後、ゲート絶縁膜４４の上に導電膜（例えば、アルミニウム膜）４５を３００ｎｍの厚さに形成する。そして、フォトレジストを使用して導電膜４５の上に所望のゲート電極形状のレジストパターン４６を形成する。

次に、図１６（ｃ）に示すように、レジストパターン４６をマスクとして導電膜４５をエッチングすることにより、ゲート電極４７を形成する。その後レジストパターン４６を除去する。

次に、図１７（ａ）に示すように、ゲート電極４７をマスクとしてゲート絶縁膜４４をエッチングすることにより、ゲート電極４７の下側部分以外のゲート絶縁膜４４を除去する。その後、ゲート電極４７をマスクとしてポリシリコン膜４３に、例えばｎ型不純物としてＰ（リン）を、加速エネルギーが例えば１０ｋｅＶ、ドーズ量が４×１０¹³ｃｍ^-2の条件でイオンドープし、ソース・ドレイン領域４３ａを形成する。更に、４００℃〜７００℃の温度で熱処理（熱アニール、ランプアニール又はレーザアニール等）してソース・ドレイン領域４３ａの不純物を活性化させる。

次に、図１７（ｂ）に示すように、ＣＶＤ法により、基板４０の上側全面に、層間絶縁膜４８として、酸化シリコン膜、又は酸化シリコン膜と窒化シリコン膜との積層膜を２００ｎｍ〜９００ｎｍの厚さに形成する。

次いで、図１７（ｃ）に示すように、層間絶縁膜４８に、ソース・ドレイン領域４３ａに通じるコンタクトホールを形成した後、スパッタ法により、基板４０の上側全面に金属膜を形成する。その後、フォトリソグラフィ法により金属膜をパターニングして、ソース・ドレイン電極４９を形成する。このようにして、ＴＦＴが完成する。

図１３に示すように２枚の基板４０を並べて連続的にレーザ光を照射する場合、１ライン当たりのレーザ装置３２の移動時間Ｔ（加速時間、一定速度で移動する時間及び減速時間の合計）が最小となる速度Ｖは、基板が１枚のときの√２倍（約１．４倍）となる。即ち、本実施形態のように基板を２枚並べて処理する場合は、基板を１枚づつ処理する場合に比べて単位長さ当たりにかかる時間が０．７倍となり、スループットが向上する。

また、本実施形態においては、基板サイズを大きくすることなくスループットを向上できるので、他の製造プロセスの設備コストの上昇を抑えることができる。

更に、本実施形態により製造したＴＦＴは、動作層となるポリシリコン膜中の結晶の粒径が大きいので、エキシマレーザを使用して形成した従来のＴＦＴに比べてより一層の高速動作が可能になる。

なお、上記の例では２枚の基板４０を並べてＣＷレーザを照射する場合について説明したが、３枚又はそれ以上の基板を並べてＣＷレーザを照射すれば、スループットがより一層向上することは勿論である。また、上記の例ではステージ４０の位置を固定にしてレーザ装置３２を移動させる場合について説明したが、レーザ装置３２を固定しステージ４０を移動させてもよく、レーザ装置３２及びステージ４０の両方が移動するようにしてもよい。

（第３の実施の形態）
図２０は本発明の第３の実施の形態に係る半導体デバイス製造装置の構成を示すブロック図、図２１は同じくその回転ステージ５０上に載置された基板６０とレーザ光の走査軌跡とを示す模式図、図２２は同じくそのレーザ装置の構成を示す模式図である。

本実施形態の半導体デバイス製造装置は、回転ステージ５０と、制御部５１と、ＣＷレーザ装置５２と、レーザ装置半径方向駆動部５３と、ステージ回転駆動部５４とにより構成されている。

ステージ５０はステージ回転駆動部５４により駆動されて回転する。このステージ５０上に、図２１に示すように複数枚（図では４枚）の基板６０を円周方向に並べて配置する。ＣＷレーザ装置５２はステージ５０の上方に配置され、駆動部５３により駆動されてステージ５０の半径方向に移動する。レーザ装置５２の移動量はレーザ干渉計（図示せず）により検出され、半径方向駆動部５３にフィードバックされる。

制御部５１は、予め設定された条件に従ってレーザ装置５２、レーザ装置半径方向駆動部５３及びステージ回転駆動部５４を制御する。

ＣＷレーザ装置５２は、図２２に示すように、レーザ光を出力するレーザ発信器７１と、レーザ発信器７１から出力されたレーザ光を変調する光変調器７２と、光変調器７２で変調された光をステージ５０に向けて反射する反射ミラー７３と、レーザ光を基板６０の表面の非単結晶半導体膜に集光する結像光学系７４とにより構成されている。

本実施形態においては、第２の実施形態と同様に、ＣＷレーザ装置５２として、第２高調波、第３高調波又は第４高調波を出力するＹＶＯ₄レーザを使用する。但し、ＣＷレーザ装置５２に替えて、電子ビーム照射装置又はランプ光照射装置を使用してもよい。

以下、上述の半導体デバイス製造装置を使用したＴＦＴ（半導体デバイス）の製造方法について、図２３〜図２４を参照して説明する。

まず、図２３（ａ）に示すように、基板６０上に厚さが１００ｎｍ〜２μｍの下地膜６１を形成し、その上に厚さが３０ｎｍ〜２５０ｎｍの非単結晶半導体膜６２を形成する。基板６０としては石英板、プラスチック板、シリコンウェハ、金属板及びセラミック板等を使用することができる。この例では、基板６０として、サイズが４００ｍｍ×５００ｍｍのガラス板を使用するものとする。また、下地膜６１は、シリコン酸化膜（ＳｉＯ₂膜）、シリコン窒化膜（ＳｉＮ膜）又はその他の絶縁物質により形成する。複数の物質を積層して下地膜６１を構成してもよい。下地膜６１は基板６０からの不純物が拡散することを防ぐために設けるものであり、基板６０からの不純物の拡散が問題にならない場合は省略してもよい。

非単結晶半導体膜６２としては、非晶質（アモルファス）又は多結晶のシリコン膜、ゲルマニウム膜、シリコン・ゲルマニウム膜及びシリコン・カーバイド膜等を用いる。非単結晶半導体膜６２の形成方法としては、ＬＰ（Low Pressure）ＣＶＤ法、プラズマＣＶＤ法又はスパッタ法等がある。非単結晶半導体膜６２をプラズマＣＶＤ法により形成した場合は、４００℃〜６００℃の温度で熱処理（脱水素処理）して水素を追い出すことが好ましい。ここでは、非単結晶半導体膜４２としてアモルファスシリコン膜を６０ｎｍの厚さに形成したものとする。

次に、フォトリソグラフィ法によりアモルファスシリコン膜（非単結晶半導体膜）６２をエッチングして、図２３（ｂ）に断面図、図２５（ａ）に上面図を示すように、Ｘ方向及びＹ方向に並ぶ帯状又は島状のパターンＰ１を形成する。但し、本実施の形態はポリシリコン膜形成時のスループット向上を目的としているので、この工程は必須ではない。アモルファスシリコン膜６２をパターニングする場合は、剥れが発生しにくい形状、例えば六角形状、長円状、台形状、平行四辺形状又は菱形状とすることが好ましい。剥れを防止するためには、各パターンＰ１の間隔は１μｍ以上、より好ましくは３μｍ程度とする。高密度でＴＦＴを形成する場合は、第１の実施形態で説明したように、ＴＦＴを形成するためのメインパターンと、メインパターン間の隙間を埋めるサブパターンとを形成することが好ましい。

なお、結晶化という観点から見れば、図２５（ｂ）に示すようにレーザ光の走査方向（図中破線で示す）とパターンＰ１の長手方向とがほぼ一致するようにパターンＰ１を円周方向に沿って並べることが好ましい。しかし、回路を構成することを考慮すると、図２５（ａ）に示すようにパターンＰ１をＸ方向及びＹ方向に並べることが好ましい。この場合は、図２６（ａ）に示すようにＴＦＴの動作層となる島状のシリコン膜がＸ方向及びＹ方向に並ぶので、配線パターンの設計が比較的容易である。一方、パターンＰ１を図２５（ｂ）に示すように配置した場合は、ＴＦＴの動作層となる島状のシリコン膜が図２６（ｂ）に示すように円周に沿って並ぶので、配線パターンの設計が難しくなる。本発明ではパターンＰ１の配列方向を限定するものではなく、基板６０の大きさや構成する回路等に応じてパターンＰ１の配列方向を決定すればよい。

次に、図２１に示すように、表面にアモルファスシリコン膜を形成した４枚の基板６０を回転ステージ５０の上に円周方向に並べて固定する。

次いで、図２２に示すように、ＣＷレーザ装置５２から出力されたレーザ光を基板６０に照射しながら、ステージ回転駆動部５４によりステージ５０を回転させ、半径方向駆動部５３によりレーザ装置５２を半径方向に移動する。ここでは、レーザ装置５２をステージ５０の中心から外側に向けて移動するものとするが、ステージ５０の外側から中心に向けて移動してもよい。これにより、アモルファスシリコンがポリシリコンに変化して、図２３（ｃ）に示すようにポリシリコン膜６３が形成される。

レーザ装置５２を回転中心からの距離が小さいところから大きいところへ走査する場合、軌跡の方程式を極座標で表すと以下のようになる。

ｒ＝（θ／２π）ｐ …（１）
ここで、ｒは回転中心からの距離、θは角度（ｒａｄ）、ｐは送りピッチ（θが２πを超えたとき、すなわち１回転したときのｒの増加分）である。送りピッチｐは、基板全面を結晶化する場合はエネルギービームの長さ（ステージ５０の半径方向の長さ）ｗよりも小さく（ｗ≧ｐ）する。但し、アモルファスシリコン膜を部分的に結晶化する場合はこの限りではない。

ポリシリコン膜６３を形成する結晶の粒径を均一化するためには、ステージ５０の中心側と外側とで円周方向の単位長さ（走査長）当たりのレーザ照射光のエネルギーをほぼ一定とすることが必要である。この場合、ステージ６０の回転速度（角速度）を一定してレーザ光の強度を変化させる方法（以下、ＣＡＶ（Constant Angular Velocity ）法という）と、レーザ光の強度を一定としてステージ６０の回転速度を変化させる方法（以下、ＣＬＶ法（Constant Linear Velocity）という）とがある。

ＣＡＶ法の場合は、ステージ６０の角速度ωが一定であるので、線速度ｖはステージ６０の中心からの距離ｒに比例して大きくなり、ｖ＝ｒωとなる。ＣＡＶ法では、基板全面に亘ってほぼ均一な条件でエネルギーを照射するためには、基板に照射されるエネルギーを角速度ωに応じて連続的に（又は、段階的に）変化させることが必要である。本実施形態では、図２２に示すように、レーザ発信器６１と反射ミラー６３との間にＡＯＭ（音響光学素子）又はＥＯＭ（電気光学素子）などの光変調器６２を配置し、回転中心からの距離ｒに応じてレーザ光の照射エネルギーを調整する。図２７に、ＣＡＶ法における回転中心からの距離ｒとレーザパワー、回転速度及び線速度との関係を示す。

ＣＬＶ法の場合は、線速度ｖ＝ｒωが一定となるようにステージ回転駆動部５３を制御して、回転中心からの距離ｒが大きいほど角速度ωを小さくする。また、基板６０に照射するエネルギーは一定とする。図２８に、ＣＬＶ法における回転中心からの距離ｒとレーザパワー、回転速度及び線速度との関係を示す。なお、レーザ装置５２の基板６０への照射／非照射を高速に制御するには上述したような光変調器が極めて有効であるが、機械的なシャッター等で代用することも可能である。

レーザ光の照射域（ビーム形状）は、図２９に示すように、回転方向に短く、半径方向に長い形状とすることが好ましい、また、半径方向の強度分布はほぼ均一であることが望ましい。このようにすることで、図３０の模式図に示すように回転方向（レーザ光走査方向）に沿って結晶６３ａが成長する。但し、レーザ光の照射域が半径方向に長く、回転中心に近い側と遠い側での速度差が大きくなる場合は、遠い側のパワーが強くなるようにパワーの傾斜をもたせることが好ましい。レーザ装置の出力が十分でなく、半径方向に長くすることが困難な場合は、２台以上のレーザ装置を半径方向に並べて使用してもよい。また、図３１に示すように、２台のレーザ装置５２をステージ５０の回転中心に対し対称に配置してもよい。このように２台のレーザ装置５２を使用する場合は、送りピッチｐが２倍になり、それぞれの軌跡はｒ＝（θ／π）ｐ、ｒ＝（（θ−π）／π）ｐとなる。このようにすることで、半径方向の差による速度の差を最小限にしつつ、スループットを向上させることができる。

ここでは、図２２に示すように１台のレーザ装置を使用し、ＣＬＶ法により、線速度が２ｍ／sec 、レーザパワーが１０Ｗの条件でレーザ照射を行うものとする。

次に、島状のポリシリコン膜６３を所定の形状（図１２参照）にパターニングする。このとき、ポリシリコン膜６３の結晶の長軸方向が電流の流れる方向とすることが好ましい。

次に、図２４（ａ）に示すように、第２の実施形態と同様にして基板６０の上側にゲート絶縁膜６４及びゲート電極６７を形成し、ゲート電極６７をマスクとしてポリシリコン膜６３に不純物を導入してソース・ドレイン領域６３ａを形成する。

次いで、図２４（ｂ）に示すように、基板６０の上側全面に層間絶縁膜６８を形成する。その後、図２４（ｃ）に示すように、層間絶縁膜６８に形成したコンタクトホールを介してソース・ドレイン領域６７に電気的に接続する電極６９を形成する。これにより、ＴＦＴ（半導体デバイス）の製造が完了する。

本実施形態においては、レーザ光の照射域を一方向に走査するので、図１に示す従来技術に比べて加速又は減速に要する時間が削減され、スループットが向上する。

また、本実施形態においても、基板サイズを大きくすることなくスループットを向上できるので、他の製造プロセスの設備コストの上昇を抑えることができる。

更に、本実施形態により製造したＴＦＴは、動作層となるポリシリコン膜中の結晶の粒径が大きいので、エキシマレーザを使用して形成された従来のＴＦＴに比べてより一層の高速動作が可能である。

なお、上記実施の形態では回転ステージに複数枚の基板を載置してレーザ光を照射する場合について説明したが、例えば回転ステージの中央に基板を配置して、基板を１枚づつ処理してもよい。また、上記実施の形態では基板の形状を矩形としたが、これに限定されず、円形（ウェハ）又はドーナッツ形などの基板を使用してもよい。

更に、上記実施形態ではステージが回転する場合について説明したが、図３２に示すように、Ｘ方向及びＹ方向に移動可能なステージ８０を使用し、レーザ装置８２から出力されるレーザ光の走査軌跡が同心円状又は渦巻状になるように制御部８１でＸ方向駆動部８３及びＹ方向駆動部８４を制御してもよい。

（付記１）基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程とを有することを特徴とする多結晶半導体膜の形成方法。

（付記２）前記サブパターンの形状が、前記メインパターン間の隙間の形状と相似であることを特徴とする付記１に記載の多結晶半導体膜の形成方法。

（付記３）前記メインパターンと前記サブパターンとの間隔が１乃至５μｍであることを特徴とする付記１に記載の多結晶半導体膜の形成方法。

（付記４）前記連続波レーザとして、（Ｎｄ：ＹＶＯ₄）レーザの第２高調波を出力するものを使用することを特徴とする付記１に記載の多結晶半導体膜の形成方法。

（付記５）基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程と、フォトリソグラフィ法により前記メインパターンの多結晶半導体膜を所定の形状にパターニングするとともに前記サブパターンを除去する工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。

（付記６）基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法。

（付記７）前記エネルギービームとして連続波レーザ装置から出力されるレーザ光を使用することを特徴とする付記６に記載の多結晶半導体膜の形成方法。

（付記８）前記非単結晶半導体膜形成工程と前記エネルギービーム照射工程との間に、前記非単結晶半導体膜を帯状又は島状にパターニングする工程を有することを特徴とする付記６に記載の多結晶半導体膜の形成方法。

（付記９）前記基板と前記非単結晶半導体膜との間に絶縁膜を形成することを特徴とする付記６に記載の多結晶半導体膜の形成方法。

（付記１０）基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。

（付記１１）基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、複数の基板を並べて配置可能なステージと、前記ステージの上方に配置されてエネルギービームを出力するエネルギービーム出力装置と、前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動する駆動部と、前記エネルギービーム出力装置及び前記駆動部を制御し、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージ上に配置された複数の基板にわたって連続的に走査する制御部とを有することを特徴とする半導体デバイス製造装置。

（付記１２）前記ステージは、前記複数の基板の向きを揃える微調整部を有することを特徴とする付記１１に記載の半導体デバイス製造装置。

（付記１３）基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法。

（付記１４）前記エネルギービーム照射工程では、ステージ上に１又は複数の前記基板を配置し、前記ステージを回転することを特徴とする付記１３に記載の多結晶半導体膜の形成方法。

（付記１５）前記ステージを回転する際に、回転中心と前記エネルギービームの照射位置との距離に応じて角速度を変化させることを特徴とする付記１４に記載の多結晶半導体膜の形成方法。

（付記１６）前記ステージを回転する際に、回転中心と前記エネルギービームの照射位置との距離に応じて前記エネルギービームの出力を変化させることを特徴とする付記１４に記載の多結晶半導体膜の形成方法。

（付記１７）前記エネルギービームとして、連続波レーザ装置から出力されるレーザ光を使用することを特徴とする付記１３に記載の多結晶半導体膜の形成方法。

（付記１８）基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成する工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。

（付記１９）基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、前記基板が搭載されるステージと、前記ステージを回転させる回転駆動部と、前記ステージの上方に配置されたエネルギービーム出力装置と、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージの半径方向に相対的に移動する半径方向駆動部と、前記回転駆動部、前記エネルギービーム出力装置及び前記半径方向駆動部を制御する制御部とを有することを特徴とする半導体デバイス製造装置。

（付記２０）前記制御部は、単位長さ当たりのエネルギービーム照射量が一定となるように、前記回転駆動部を制御することを特徴とする付記１９に記載の半導体デバイス製造装置。

（付記２１）前記制御部は、単位長さ当たりのエネルギービーム照射量が一定となるように、前記エネルギービーム出力装置の出力を制御することを特徴とする付記１９に記載の半導体デバイス製造装置。

（付記２２）前記エネルギービーム出力装置が、連続波レーザ装置であることを特徴とする付記１９に記載の半導体デバイス製造装置。

（付記２３）基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、前記基板が搭載されるステージと、前記ステージの上方に配置されたエネルギービーム出力装置と、前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動して前記エネルギービーム出力装置から出力されたエネルギービームを非単結晶半導体膜に同心円状又は渦巻状に照射する駆動部と、前記エネルギービーム出力装置及び前記駆動部を制御する制御部とを有することを特徴とする半導体デバイス製造装置。

１０，４０，６０…基板、
１１，４１，６１…下地膜、
１２，４２，６２…アモルファスシリコン膜、
１３，４３，６３…ポリシリコン膜（非単結晶半導体膜）、
１４，４４，６４…ゲート絶縁膜、
１５，４５…導電膜、
１７，４７，６７…ゲート電極、
１８，４８，６８…層間絶縁膜、
１９，４９，６９…電極、
３０，５０，７０…ステージ、
３０ａ，３０ｂ…サブステージ、
３１，５１，８１…制御部、
３２，５２，８２…レーザ装置、
３３，８３…Ｘ方向駆動部、
３４，８４…Ｙ方向駆動部、
３５ａ，３５ｂ…角度微調整部、
３６…位置微調整部、
５３…半径方向駆動部、
５４…ステージ回転駆動部、
７１…レーザ発振器、
７２…光変調器、
７３…ミラー、
７４…結像光学系。

Claims (7)

1. 基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、
   前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程と
   を有することを特徴とする多結晶半導体膜の形成方法。
2. 基板上に非単結晶半導体膜を形成する工程と、
   前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程と、
   前記多結晶半導体膜を所定の形状にパターニングする工程と、
   前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、
   前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程と
   を有することを特徴とする半導体デバイスの製造方法。
3. 基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、
   複数の基板を並べて配置可能なステージと、
   前記ステージの上方に配置されてエネルギービームを出力するエネルギービーム出力装置と、
   前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動する駆動部と、
   前記エネルギービーム出力装置及び前記駆動部を制御し、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージ上に配置された複数の基板にわたって連続的に走査する制御部と
   を有することを特徴とする半導体デバイス製造装置。
4. 基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、
   前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成するエネルギービーム照射工程と
   を有することを特徴とする多結晶半導体膜の形成方法。
5. 基板上に非単結晶半導体膜を形成する工程と、
   前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成する工程と、
   前記多結晶半導体膜を所定の形状にパターニングする工程と、
   前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、
   前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程と
   を有することを特徴とする半導体デバイスの製造方法。
6. 基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、
   前記基板が搭載されるステージと、
   前記ステージを回転させる回転駆動部と、
   前記ステージの上方に配置されたエネルギービーム出力装置と、
   前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージの半径方向に相対的に移動する半径方向駆動部と、
   前記回転駆動部、前記エネルギービーム出力装置及び前記半径方向駆動部を制御する制御部と
   を有することを特徴とする半導体デバイス製造装置。
7. 基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、
   前記基板が搭載されるステージと、
   前記ステージの上方に配置されたエネルギービーム出力装置と、
   前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動して前記エネルギービーム出力装置から出力されたエネルギービームを非単結晶半導体膜に同心円状又は渦巻状に照射する駆動部と、
   前記エネルギービーム出力装置及び前記駆動部を制御する制御部と
   を有することを特徴とする半導体デバイス製造装置。

Images