KR20090042787A - 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법 - Google Patents

아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20090042787A
KR20090042787A KR1020097002807A KR20097002807A KR20090042787A KR 20090042787 A KR20090042787 A KR 20090042787A KR 1020097002807 A KR1020097002807 A KR 1020097002807A KR 20097002807 A KR20097002807 A KR 20097002807A KR 20090042787 A KR20090042787 A KR 20090042787A
Authority
KR
South Korea
Prior art keywords
laser
substrate
processing apparatus
step size
silicon film
Prior art date
Application number
KR1020097002807A
Other languages
English (en)
Other versions
KR101353229B1 (ko
Inventor
브랜든 터크
번드 버페인드
데이비드 에스 노레스
Original Assignee
티씨제트 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티씨제트 피티이 리미티드 filed Critical 티씨제트 피티이 리미티드
Publication of KR20090042787A publication Critical patent/KR20090042787A/ko
Application granted granted Critical
Publication of KR101353229B1 publication Critical patent/KR101353229B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0732—Shaping the laser spot into a rectangular shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

유리 기판상의 실리콘 층을 어닐링하도록 구성된 세선 빔 지향성 결정화 시스템은 한 가장자리에서 강도 피크를 갖는 특별한 레이저 빔 프로파일을 이용한다. 이 시스템은 측방향 결정 성장을 유발하는 실리콘층의 공간적으로 제어된 부분을 완전히 용융시키도록 구성된다. 기판이나 레이저를 소정 스텝 크기만큼 전진시키고 실리콘층을 레이저로부터의 연속된 "샷"에 노광시킴으로써, 전체 실리콘층이 결정화된다. 측방향 결정 성장은 용융된 영역의 중심에서 돌출부를 생성한다. 이 돌출부는 재용융되어야 한다. 따라서, 스텝 크기는, 돌출부의 용융을 보장하기 위해, 연속된 샷들간에, 즉 용융 지대들간에 충분한 중첩이 있도록 하는 크기이어야 한다. 이것은 스텝 크기가 빔폭의 절반보다 작을 것을 요구한다. 더 작은 스텝 크기는 처리율을 감소시키고 비용을 증가시킨다. 본 명세서에서 기술된 시스템 및 방법에 따라 사용되는 특별한 레이저 프로파일은 스텝 크기를 증가시킬 수 있고, 그리하여 처리율을 증가시키고 비용을 감소시킨다.
레이저 빔 프로파일, 용융 지대, 스텝 크기, 측방향 성장

Description

아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법{SYSTEMS AND METHODS FOR OPTIMIZING CRYSTALLIZATION OF AMORPHOUS SILICON}
본 발명의 분야는 대체로 액정 디스플레이(LCD)에 관한 것으로, 더 구체적으로는 LCD를 제조하기 위한 시스템 및 방법에 관한 것이다.
액티브 매트릭스 LCD에 대한 정착되고 성장하는 시장이 이미 존재하고 있다. 액티브 매트릭스 LCD에서 능동 박막 트랜지스터(TFT)는 디스플레이 내의 각 픽셀을 제어하는데 이용된다. 예를 들어, 액티브 매트릭스 LCD는 컴퓨터 스크린용의 보편적인 기술이다. 추가로, 최근, 액티브 매트릭스 LCD 솔루션은 또한, 텔레비젼, 모바일 전화, PDA, 비디오 레코더 등과 같은 시장 부문들에서 극적인 진출을 이루어 냈다.
액티브 매트릭스 LCD는, 차기 5년에 걸쳐 예상 연평균 성장률 35%라는, 디스플레이 산업에서 가장 빠른 성장 부문이 될 것으로 예견되고 있다. 대조적으로, 패시브 LCD와 종래의 음극선관(CRT)은 마이너스 성장률로 정체될 것으로 예상되고 있다. 플러스 성장률을 가질 것으로 예상되는 유일한 다른 디스플레이 기술은 유기 발광 다이오드(OLED) 디스플레이로서, 특화된 응용에서 이제 막 부상하고 있으며, 2007년 이후에는 매년 2배 이상씩 성장할 것으로 예상되고 있다.
급속한 전체 성장외에도, LCD 시장의 성격이 변하고 있다. 즉, 보다 새로운 LCD 응용들은 더 많은 다양성 및 더 많은 특별 요건들을 포함한다. 예를 들어, 전화는 모든 LCD의 약 50 퍼센트를 나타내지만 총 LCD 영역의 겨우 2 퍼센트만을 나타낸다. 대조적으로, 모니터는 LCD의 약 27 퍼센트를 나타내지만, 총 영역의 50 퍼센트를 나타낸다. TV 응용 및 대형 스크린 크기의 급속한 성장과 함께, 2008년경에는 텔레비젼은 총 LCD 영역의 30 퍼센트 이상을 포함할 것으로 예상된다. 이들 대형 스크린 응용은 이전의 LCD 응용에 비해 많은 특별한 요건들을 가진다.
예상된 고성장률을 지원하고 새로운 시장 기회에 대해 성공적으로 경쟁하기 위해, LCD 제조업체들은, 동시에 생산 비용과 처리량을 개선하면서 LCD 제품(offering)의 특징과 성능을 향상시키기 위해 신흥 디스플레이 제조 기술들을 레버리지할 수 있어야 한다.
LCD 산업이 급성장과 제품 다양성의 다음 단계로 이동함에 따라, 성공을 위한 몇가지 요인들로는, TFT 크기의 직접적 함수가 되는 더 작은 픽셀 크기와 더 큰 밀도, 및 비디오 요건을 지원하기 위한 더 높은 TFT 스위칭 속도가 포함될 수 있다. 더 밝은 디스플레이 특성, 픽셀당 더 많은 빛을 위한 개선된 개구비, 및 전반적으로 더 저렴한 생산 비용도 역시 성공 요인들이다. 더 낮은 생산 비용은, 더 빠른 프로세싱 처리율 및 패널당 양품 디스플레이의 지속적으로 더 높은 수율 모두로부터 발생될 수 있다. 장기적 성공을 위해, LCD 제조업체들이 OLED와 같은 신흥 고성장 스크린 타입의 효율적인 제조를 위해 비용-효율적으로 적합화될 수 있는 기술 솔루션에 투자하는 것이 중요할 것이다.
액티브 매트릭스 LCD용 TFT의 제조를 지원하는 유리 기판상에 도전층을 생성하는데 현재 이용되는 2개의 주요 프로세스 방법들로는, 아몰퍼스 실리콘(a-Si) 및 저온 다결정 실리콘(폴리-Si 또는 LTPS)이 있다. a-Si 프로세스에서, 트랜지스터 게이트는 PECVD Si 막 상에 직접 생성된다. 폴리-Si 또는 LTPS 프로세스에서, PECVD Si 막은 더 높은 성능의 TFT들을 생성하기 위해 게이트 제작에 앞서 결정화된다. 이들 프로세스에서, 유리 기판의 용융을 피하기 위해 온도는 낮게 유지된다.
아몰퍼스 실리콘 트랜지스터를 통한 전자의 이동은 본래 더 느리므로, a-Si 기반의 TFT들은, 소스로부터 드레인으로의 충분한 전류 흐름을 제공하기 위해 물리적으로 더 커야만 한다. 반면, 폴리실리콘으로 달성가능한 상당히 더 높은 전자 이동도 때문에, LTPS 기반의 TFT들은 더 작고 더 빠를 수 있다. 폴리실리콘 트랜지스터들은 본래 더 작기 때문에, 더 많은 빛이 각 픽셀을 통과할 수 있다. 이것은 개선된 개구비, 더 큰 픽셀 밀도, 또는 양자 모두를 허용하는 설계 융통성을 허용한다.
LTPS의 TFT 크기 및 성능 잇점에도 불구하고, 오늘날 대부분은 LCD 패널들은 여전히 아몰퍼스 실리콘 프로세스를 이용하여 제조된다. 이것은 주로, 더 적은 프로세스 단계들로부터 발생하는 a-Si의 비교적 더 낮은 비용과, 덜 성숙한 LTPS 장비와 연관된 잠재적 미지사항에 기인한 것이다. a-Si는 또한, 대형 스크린 LCD에서 하나의 결함은 전제 장치의 폐기를 의미하기 때문에, 비용 최소화를 위한 "안전한" 프로세스가 되어 왔다. 그러나, a-Si 프로세스가 꽤 안정되고 제어가능하긴 하지만, 더 높은 픽셀 밀도, 더 빠른 응답, 및 더 밝은 디스플레이에 대한 신흥 요구의 지원에 관하여 a-Si 기술은 그 한계에 봉착하고 있다는 것이 이제 명백해졌다.
오늘날까지, LTPS는 전형적으로 더 작고, 더 높은 성능의 디스플레이를 제조하는 것을 목표로 해왔는데, 이는, 폴리실리콘 기반의 TFT의 더 작은 물리적 크기는 증가된 스크린 휘도, 더 높은 픽셀 밀도, 및 더 낮은 전력 소모를 허용하기 때문이다. 또한, LTPS 트랜지스터들의 고유하게 더 빠른 스위칭은, 셀 전화 및 PDA에서의 비디오 특징 뿐만 아니라 비디오 레코더와 같은 비디오 응용의 요건을 지원한다.
디스플레이 제조업체들은 또한, 2007년부터 시작할 것으로 예상되는 급성장과 더불어 디스플레이 시장의 중요한 부문이 될 유기 발광 다이오드(OLED) 기술의 출현에 대해 미리 계획할 필요성이 있다. 자동차 기구 및 디지털 카메라용의 소형 스크린 고휘도 디스플레이와 같은 특화된 응용에 대하여 일부 간단한 OLED 장치들이 이미 배치되고 있다. 몇몇 회사는, 제품화시 디스플레이 휘도와 컬러가 핵심 차별화 요소가 되는 응용에서 상당한 시장 점유율을 얻게 될 대형 스크린 OLED 디스플레이의 생산 의사를 내비추었다.
OLED-기반의 디스플레이에서, 분자 구조는 백라이트 광원에 대한 광 밸브로서 역할하는 것이 아니라 실제로 빛을 방출하기 때문에, 훨씬 더 밝은 스크린을 가능케한다. OLED에서의 발광 물질은, LCD에서와 같이 전압 구동되는 것이 아니라 전류 구동되기 때문에, 폴리실리콘의 더 높은 전자 이동도와 더 안정된 전류 용량 은 OLED 구현에 대한 핵심 인에이블러(enabler)가 될 것이다. OLED의 고유한 더 높은 발광은 또한, 설계자들이 동일한 휘도를 생성하기 위해 더 작은 픽셀을 선택할 수 있도록 허용하기 때문에, 더 높은 해상도를 가능케한다. 따라서, OLED 디스플레이의 구현은, 폴리실리콘을 통해 달성가능한 더 작은 지오메트리와 훨씬 더 호환가능할 것이다.
나아가, 디스플레이 제조업체들은, 예를 들어, OLED 시장 증가와 같은 미래에 대한 토대를 마련하는 한편, 오늘날의 다양하고 급성장하는 LCD 요건을 충족시키기 위해 폴리실리콘 생산에 대한 높은 처리율, 고수율 생산능력을 제공할 수 있는 패널 제조 기술을 배치할 필요가 있다. LCD 또는 OLED 제조 기술은 3개 영역에 촛점을 맞출 수 있다: 고성능 TFT의 생산, 전체 패널에 걸쳐 균일한 재료와 디바이스 양산, 및 높은 처리율과 낮은 조업 비용의 결합을 통한 생산 효율 최적화.
가장 널리 이용되는 LTPS 제조 기술은, 레이저를 이용하여 실리콘 막을 용융시키고, 이것을, 통상 나노초 단위로 측정되는 대단히 짧은 기간에 걸쳐 액체 포인트까지 가열하고, 그 후, Si 막이 다결정 실리콘으로 재결정화하게 되는, 표면 처리를 포함한다. LTPS 기술에서 주요 문제로는, 고수준의 지속적인 프로세스 처리율과 낮은 조업 비용을 제공하면서 전체 패널에 걸쳐 균일한 결정화를 보장하기 위한 프로세스의 효율적인 제어가 포함되어 있다.
실리콘을 용융시키는데 이용되는 가장 흔한 프로세스는, 엑시머 레이저 어닐링(ELA)이라 알려져 있다. 프로세스의 낮은 생산성 및 높은 조업 비용은 ELA의 폭넓은 채택을 방해해 왔다. ELA의 처리율은 원래 느리며, 단일 스폿을 처리하는데 필요한 레이저 펄스는 50-100개 정도이다. 300W 레이저를 이용하면, 전류 발생 ELA 시스템에 대한 처리율은, Gen4 LCD의 경우 대략 10개 패널/hr이고, Gen5의 경우 단지 5-6개 패널/hr이다.
성능 및 수율 관점에서, ELA 프로세스는 다른 중요한 제약을 가진다. ELA 프로세스는, 층 하단부를 향하는 실리콘 물질중 일부가 고체 상태로 남아 결정화가 수직으로 발생하도록 유발하는 "씨드"의 역할을 하는, 부분 용융(partial melting)의 원리에 기초하고 있다. 이 프로세스는, 입자 크기에 있어서 큰 변동을 생성하고 작은 프로세스 윈도우를 갖는 것으로 알려져 있다. 또한, 작은 입자 크기 때문에 전자 이동도가 비교적 낮아서, ELA 프로세스는 SOG(System On Glass)에 대한 요건을 충족하기 위해 애써야 한다.
SLS(Sequential Lateral Solidfication)라 알려진 또 다른 새로운 결정화 프로세스는 생산성, 비용, 및 수율에 있어서 약간의 개선을 제공한다. SLS는, 용융된 실리콘의 가장자리로부터 수평으로 결정화가 진행함으로써 개선된 전자 이동도를 갖는 더 큰 결정 격자를 생성하는, 측방향 결정 성장에 기초하고 있다. 표준 SLS 기술에서, 각 레이저 "샷"에 대해 약 1.2 mm×25mm의 면적을 노광시키기 위해 마스크가 사용되고, 전체 유리에 걸쳐 작은 노광 면적을 스텝핑(stepping)함으로써 기판이 처리된다.
300W 엑시머 레이저를 이용하면, SLS 시스템은 시간당 18 Gen4 또는 10 Gen5 정도의 패널들을 생성할 수 있다. 그러나, SLS 마스크는 복수의 패스(pass)로 패널을 덮도록 점증적으로 "스텝핑"되기 때문에, 레이저 에너지에 있어서 샷-대-샷 변동은, 패널 전체에 걸쳐 폴리 Si에서의 변동가능성을 초래할 수 있다. 스텝핑은 또한 스텝들간의 중첩때문에 경계자국(seam)을 생성할 수 있고, 이것은 디스플레이에서 관찰될 수 있다. 나아가, 표준 SLS 기술의 원치않는 아티팩트는, 실리콘의 응고 동안에 형성되는 큰 수직 돌출부이다. SLS 어닐링 이후에 나타나는 돌출부의 패턴은 균일한 게이트 유전체 층의 피착을 어렵게하여, 패널 전체에 걸쳐 TFT 성능에서의 불균일성을 초래할 수 있다.
한 실시예에서, 유리 기판 상의 실리콘 층을 어닐링하도록 구성된 세선 빔 지향성 결정화 시스템(thin beam directional crystallization system)은, 한 가장자리에서 강도 피크를 포함하는 특별한 단축(short-axis) 레이저 빔 프로파일을 이용할 수 있다. 또 다른 실시예에서, 프로세스의 재개시에, 새로운 씨드로부터 에피텍셜 성장이 다시 시작하도록, 에피텍셜 측방향 성장이 미리결정된 위치에서 종료할 수 있다. 따라서, 성장 입자의 결정학적인 배향은 무작위화될 수 있다. 에피텍셜 측방향 성장은, 예를 들어, 매 20 마이크로미터 정도 미만마다 중단 및 재시작되기 때문에, 결정화된 막 내에서 조직(texture)이 발현될 확률이 더 작을 것이다. 따라서, 이 물질로 만들어지는 트랜지스터의 균일성이 개선될 수 있다.
또 다른 실시예에서, 스텝 크기가 의도적으로 변동될 수 있다. 예를 들어, 더 높은 이동도의 폴리 Si를 위해, 더 작은 스텝 크기가 사용될 수 있다. 대안으로서, 더 낮은 이동도의 폴리 Si를 위해, 더 큰 스텝 크기가 사용될 수 있다. 따라서, 결과적인 물질은 희망하는 트랜지스터 응용에 정합될 수 있으며, 트랜지스터 처리율은 트랜지스터 응용이 허용하는 경우 더 큰 스텝 크기를 이용함으로써 개선될 수 있다.
시스템은 실리콘층의 일부를 용융시켜 측방향 결정 성장을 유발하도록 구성된다. 소정의 펄스당 스텝 크기만큼 기판, 또는 레이저를 전진시키고, 실리콘 층을 레이저로부터의 연속된 "샷"에 노광시킴으로써, 전체 실리콘층이 용융과 결정 성장의 반복을 통해 결정화된다. 각각의 샷으로부터 생기는 측방향 결정 성장은 용융된 영역의 중심에 돌출부를 생성한다. 이러한 돌출부는 물질 표면 평탄성을 개선하기 위해 재용융될 수 있다. 따라서, 스텝 크기는, 조직의 형성을 제거하거나 감소시키기 위해 사용되는 의도적 파괴의 경우를 제외하고는, 돌출부가 용융되는 것을 보장하기 위해, 연속된 샷들, 즉, 용융 지대들 사이에 충분한 중첩이 있도록 하는 크기여야 한다. 이것은, 임의의 단일 레이저 펄스로부터의 측방향 성장의 거리보다 스텝 크기가 작을 것을 요구할 수 있다. 측방향 결정 성장 길이와 동일한 스텝 크기는 이론적인 최대 스텝 크기이다. 더 작은 스텝 크기는 처리율을 감소시키고 비용을 증가시킨다. 본 명세서에서 기술된 시스템 및 방법에 따라 사용되는 특별한 단축 레이저 프로파일은, 돌출부가 용융되는 것을 여전히 보장하면서 스텝 크기를 증가시킬 수 있어서, 처리율을 증가시키고 비용을 감소시킨다.
본 발명의 이들 및 다른 특징들, 양태들, 및 실시예들이 이하의 "상세한 설명"에서 기술된다.
본 발명의 특징들, 양태들, 및 실시예들이 첨부된 도면들과 연계하여 기술된 다.
도 1은 단일 펄스 조사 이후의 막 표면의 단면례를 도시하는 도면이다.
도 2는 단일 펄스 조사 이후의 막 표면의 또 다른 단면례를 도시하는 도면이다.
도 3은 도 1의 막 표면의 단면의 제2 조사 동안에 빔의 예시적 위치를 도시하는 도면이다.
도 4는 도 3에 도시된 제2 조사 동안에 입사 광자의 산란예를 도시하는 도면이다.
도 5a 내지 5c는 예시적인 단축 공간 강도 프로파일을 도시하는 도면이다.
도 6은 "n"개 펄스 이후의 막의 예시적 위치를 도시하는 도면이다.
도 7은 빔 공간 강도와 "n+1"개 펄스 이후 빔의 예시적 위치를 도시하는 도면이다.
도 8은 액정 디스플레이를 제조하기 위한 예시적 장치이다.
도 9a 내지 9c는 연속된 입자 늘림의 의도적 파괴를 동반한 복수의 펄스 이후의 빔의 예시적 위치를 도시하는 도면이다.
도 10a 및 10b는 예시적 TDX 스캔을 도시하는 도면으로서, 하나는 의도적 파괴에 대한 것이고, 나머지 하나는 전체 기판을 따른 한 연속된 스캔에 대한 것이다.
도 11은 기판을 가로질러 의도적 스텝 크기 변동을 동반한 예시적 기판들을 도시하는 도면이다.
도 12a 및 12b는 2개의 예시적 기판을 도시하는 도면으로서, 한 예시적 기판은 의도적으로 불균일한 스텝 크기를 갖고 있고, 다른 예시적 기판은 균일한 스텝 크기를 갖고 있다.
도 13은 디스플레이 영역을 둘러싸는 회로 영역을 포함하는 디스플레이를 도시하는 도면이다.
세선 빔 지향성 결정화, 또는 세선 빔 지향성 'Xtalization(TDX) 제조 방법은, 폴리실리콘의 고유한 잇점과 효율적인 볼륨-지향 생산 능력을 결합할 수 있다. 최종 결과는 우수한 전자 이동도, 평탄한 표면 토폴러지, 큰 프로세스 윈도우, 및 더 큰 처리율일 수 있다. 상이한 타입의 레이저들이 세선 빔 지향성 결정화에 사용될 수 있다. 예를 들어, 한 실시예에서는, 고체 상태 레이저가 사용될 수 있다. 또 다른 실시예에서, TDX 프로세스에서 고전력 엑시머 레이저가 사용될 수 있다. 원래는 마이크로리소그래피 응용의 반도체용으로 개발되었던 마스타 오실레이터 전력 증폭기(MOPA) 구성이 역시 사용될 수 있다. 이 레이저는 351 나노미터에서 동작할 수 있으며 뛰어난 펄스-대-펄스 안정성 및 높은 신뢰성과 더불어 900 와트 이상의 전력을 제공할 수 있다. 예를 들어, 308 나노미터와 같은 다른 파장들로 역시 사용될 수 있다. 일반적으로, 용융될 물질, 예를 들어, 실리콘에 의해 강하게 흡수되는 임의의 파장이 사용될 수 있다. TDX 시스템은 2004년 2월 18일 출원된 "Very High Energy, High Stability Gas Discharge Laser Surface Treatment System"이라는 명칭으로 동시계류중인 미국 특허출원 번호 제10/781,251호와; 2004 년 7월 1일 출원된 "Laser Thin Film Poly-Silicon Annealing Optical System"이라는 명칭의 미국 특허출원 번호 제10/884,101호와; 2004년 7월 1일 출원된 "Laser Thin Film Poly-Silicon Annealing System"이라는 명칭의 미국 특허출원 번호 제 10/884,547호와; 2005년 8월 11일 출원된 "Laser Thin Film Poly-Silicon Annealing Optical System"이라는 명칭의 미국 특허출원 제11/201,877호에 기술되어 있으며, 이들 모두는 본 명세서에서 그 전체가 게재된 것처럼 참고용으로 인용한다.
본 명세서에서 기술되는 시스템 및 방법들과 연계하여 사용되는 TDX 광학 시스템은, 레이저 광을 매우 길고 가는 균일한 빔으로 변환하고, 이것을 실리콘 막 상에 전달할 수 있다. 또한, 이 시스템은 빔의 에너지, 밀도, 포인팅을 안정화시키도록 구성될 수 있다. 이들 모두는 TDX 프로세스의 견실성(consistency)을 향상시킬 수 있다. 한 실시예에서, 각각의 펄스는 약 5마이크론 폭과 730 밀리미터 길이의 면적을 노광시킬 수 있다. 빔의 길이는 기판의 폭과 정합될 수 있어서, 유리는 싱글 패스로 처리된다. 이것은 고도의 균일성과 신속한 처리율을 보장하는데 도움이 될 수 있다. 노광 동안에, 패널은 일정한 속도로 스캐닝될 수 있고 레이저는, 예를 들어, 2 마이크론의 스텝 크기 또는 피치로 발사되도록 트리거될 수 있다. 피치는, 용융된 영역이 이전 펄스의 고품질 결정으로부터 항상 씨드되도록 선택될 수 있어서, 긴 지향성 폴리실리콘 결정을 생성한다. 각각의 펄스는 또한, 이전의 용융된 영역의 중심에 있는 큰 융기 또는 돌출부를 용융시켜, 그 결과 더욱 편평한 표면을 초래한다.
TDX 프로세스는, 용융된 영역이 가장자리로부터 중심을 향하여 측방향으로 재응고하는, 제어된 초 측방향 성장(super lateral growth)의 형태에 기초하고 있다. 결정 성장이 실리콘층 내로부터 수직으로 진행하는 ELA와는 대조적으로, 측방향 성장은 높은 전자 이동도를 갖는 큰 지향성 폴리실리콘 입자를 생성한다. TDX 프로세스는, 실리콘 막의 공간적으로 제어된 완전한 용융에 의존하며 에너지 감응형 부분 막 용융을 피하기 때문에, ELA보다 훨씬 큰 프로세스 윈도우를 갖는다.
SOG(Silicon on Glass) 설계 접근법의 이용은 폴리실리콘으로만 가능하게 될 수 있는 또 다른 진보 현장이다. 본 명세서에서 기술되는 TDX 프로세스로써 달성가능한 더 높은 전자 이동도와 더 작은 크기의 트랜지스터는, 얇은 Si 코팅 내에 구동 전자회로가 직접 제작되는 것을 허용한다. 이것은 패널 비용 절감을 위한 강력한 방법을 제공하며, 또한 탭 접합 접속(tab bond connections)의 필요성을 감소시킴으로써 패널 견고성을 개선시킨다. 폴리실리콘의 훨씬 더 높은 전자 이동도는, 기판상에 디지털-아날로그 변환기(DAC)를 집적하고, 예를 들어, 더 많은 TFT 스위치들을 제어하기 위해 더 빠른 구동기들을 이용함으로써 구동기의 갯수를 줄이는 것과 같은, 구동 전자회로의 추가적 집적을 허용한다.
SOG를 이용한 전체 비용 절감은, 특히, 많은 소형 LCD 스크린으로 구성된 대형 패널의 처리에 대해, 매우 극적일 수 있다. 각각의 스크린에 대해 별개의 탭 접합된 구동 전자회로들을 갖는 종래의 a-Si 접근법을 이용하면, 구동 칩들은 값비싼 추가적인 어셈블리 단계외에도 스크린당 상당한 퍼센트의 비용을 포함할 수 있다. 이와 대조적으로, 폴리실리콘을 이용한 SOG는 구동 전자회로들이 백플레인 제 조 프로세스 동안에 효율적으로 제조될 수 있도록 허용한다.
이를 염두에 두면서, 도 1은 본 명세서에서 기술되는 시스템 및 방법의 한 실시예에 따른 세선 빔 지향성 결정화 프로세스에서 단일 펄스 조사 이후 막 표면(102)의 예시적 단면을 도시하는 도면이다. 막 표면(102)은, 예를 들어, 아몰퍼스 실리콘일 수 있다. 세선 빔 조사는 레이저를 이용하여 표면(102)의 일부를 용융시킨다. 용융된 부분은 일반적으로 측면으로부터 용융된 영역의 중간을 향하여 안쪽으로 동결 또는 응고되어, 2개의 측방향으로 응고된 영역(104 및 106)을 남기게 된다. 이것은, 실리콘 막(102)의 용융되지 않은 각각의 가장자리가 용융된 실리콘이 성장할 수 있는 "씨드"로서 역할하기 때문이다.
돌출부(108)는, 일반적으로, 조사된 표면의 중심 또는 그 부근의 동결의 마지막 위치에 존재할 수 있다. 돌출부(108)는 2개의 가장자리가 서로 침범하여 성장할 때 유발될 수 있다. 2개의 가장자리가 함께 성장하는 중심 또는 그 부근에서, 결정 구조는 일반적으로 정합하지 않는데, 이것은 각각의 가장자리가 용융된 영역의 대향 측면들로부터 "씨드되고", 이들 측면들은 상이한 무작위 발생된 씨드로부터 기원하기 때문이다. 2개의 성장 영역이 만나는 곳에서 결정은 서로 부딪혀 표면으로부터 밀쳐 올라올 것이다. 이들 돌출부(108)의 높이는 막 두께 정도일 수 있다. 막 두께는 통상 약 50 - 100 nm이지만, 다른 막 두께도 가능하다.
돌출부(108)는 표면의 균일한 결정화된 구조를 파괴한다. 또한, 전술된 바와 같이, 어닐링 이후에 나타나는 돌출부(108)의 패턴은 균일한 게이트 유전체 층의 피착을 어렵게하여, 패널 전체에 걸쳐 TFT 성능에서의 불균일성을 초래할 수 있 다. 돌출부(108)를 제거하기 위해 돌출부(108)는 다음 레이저 샷에서 재용융될 수 있다.
예를 들어, 막 표면(102)은 다음 샷에 대해 소정 스텝 크기만큼 레이저 아래로 이동될 수 있다. 그러나, 이 스텝 크기는, 돌출부(108)의 용융을 보장하도록 돌출부(108)에 충분한 레이저 에너지가 인입되는 것을 보장하게끔 설정되어야 한다. 따라서, 각각의 돌출부(108)를 재용융할 필요성은, 달성될 수 있는 최대 스텝 크기를 제한한다. 도 1의 예에서, 측방향 성장 거리는 용융된 영역의 폭의 약 절반과 같다. 따라서, 사용가능하며 여전히 돌출부(108)가 용융되는 것을 보장하는 이론적 최대 스텝 크기는, 대략, 측방향 성장 거리에서 돌출부(108)의 폭을 뺀 값과 같다.
그러나, 일반적으로 스텝 크기는 이론적 최대치보다 훨씬 작게, 예를 들어, 레이저 펄스폭이 약 5㎛인 경우 수백 나노미터만큼 작게 유지되어야 한다. 실제 스텝 크기는 최대 이론적 스텝 크기보다 작을 것인데, 이것은 돌출부(18)가 나머지 막 표면(102)보다 더 두꺼워서 돌출부(108)를 재용융시키는데 더 큰 에너지가 요구되기 때문이다. 추가적으로, 돌출부(108)는 레이저 광을 산란시킬 수 있다. 따라서, 그 두께로 인해 돌출부(108)를 재용융시키는데 더 많은 에너지가 소요될 뿐만 아니라, 돌출부(108)에 의해 산란되는 레이저 에너지를 보상하기 위해 추가 에너지가 역시 필요할 것이다.
도 4는 조사 동안에 입사 광자의 예시적인 산란을 도시하는 도면이다. 입사 광자(408)가 표면(102)에 조사될 때, 이들 광자들 중 일부(402)는 돌출부(108)에 의해 산란된다. 따라서, 돌출부(108)를 용융시키기 위해 더 많은 에너지가 요구될 수 있다. 돌출부(108)의 산란 및 여분의 두께는 달성가능한 스텝 크기를 저하시키고 처리 시간을 증가시키거나, LCD 제조의 처리율을 저감시킬 수 있다. 따라서, 스텝 크기(304)를 최대화하기 위해 돌출부(108)의 위치에 더 많은 에너지를 향하게 하는 공간 강도, 단축 프로파일이 사용될 수 있다.
도 2에 도시된 바와 같이, 응집된 입자들(204)의 형성을 피하도록 레이저 빔 폭이 제어되어야 한다는 사실에도 주목해야 한다. 응집된 입자들은, 측면들이 함께 성장할 수 있기 이전에 중심이 차가워질 때 발생할 수 있다. 측면들이 함께 성장할 수 있기 이전에 중심이 차가워질 때, 그 구조는 일반적으로 어느 측면의 결정 구조와도 정합하지 않을 것이다. 이것은, 그 구조가 어느 측면으로부터도 "씨드"하지 않기 때문이다. 만일 측면들이 함께 성장할 수 있는 속도보다 더 빨리 중심이 차가와진다면, 내부로부터 수직으로 씨드할 것이다. 이것은, 용융된 영역이 너무 넓을 때, 즉, 레이저 빔 폭이 너무 넓을 때 발생할 수 있다. 용융된 영역이 너무 넓으면, 측면들은 중심이 응고되기 이전에 함께 성장할 수 없다.
만일 빔이 너무 넓다면, 측방향 응고된 영역(206 및 208)이 중앙 응집 영역(204)으로 성장함에 따라 2개의 돌출부(210 및 212)가 발생할 수 있다. 돌출부(210 및 212)는 가장자리들이 응집 영역(204) 내로 성장할 때 유발될 수 있다. 각각의 측방향 응고된 영역(206 및 208)의 결정화된 구조는 응집 영역(204)과 정합하지 않을 것인데, 이것은 각각의 가장자리가 용융된 영역의 대향 측면들로부터 "씨드"되기 때문이다. 부정합하는 구조들이 만나는 곳에서 결정은 서로 부딪혀 표 면으로부터 밀쳐 올라올 것이다. 전술된 바와 같이, 막 표면(202)이 응고될 때 형성된 LCD의 결정화된 구조가 균일한 것이 일반적으로 바람직하다. 돌출부(210 및 212)는 표면의 균일한 결정화된 구조를 파괴한다. 따라서, 응집 영역(204)이 발생하지 않도록 빔 폭을 제한하는 것이 유익할 수 있다. 예를 들어, 한 실시예에서, 빔 폭은 약 5 ㎛이다; 그러나, 빔 폭은 특정한 실시예에 의존할 것이라는 것을 이해할 것이다. 각각의 측면이 응집이 발생하기 이전에 함께 성장할 수 있는 한, 미세입자 응집 영역(204)은 발생하지 않을 것이다.
전술된 바와 같이, 막 표면(102)은 돌출부(108)를 용융시키기 위해 빔 아래로 이동되거나 스텝핑될 수 있다. 표면(102)은 예를 들어 펄스폭의 절반보다 약간 작게 좌측으로 이동될 수 있다. 그 다음, 돌출부(108)는, 측방향 응고된 영역(104)의 작은 일부분, 측방향 응고된 영역(106)의 전부, 및 조사되지 않은 아몰퍼스 Si(114)의 일부분과 함께 재용융될 수 있다. 측방향 응고된 영역은 좌측으로부터 우측으로 성장하기 때문에, 이것은 측방향 응고된 영역(104)으로부터 씨드하고, 중간에서 만나 새로운 돌출부를 형성할때까지 측방향 응고된 영역(104)의 결정 구조를 지속할 것이다. 이것을 도 3과 관련하여 볼 수 있다.
도 3은 도 1의 막 표면의 단면의 제2 조사 동안에 빔의 예시적 위치를 도시하는 도면이다. 제1 조사 동안 빔의 위치는, 위치(302)에 도시되어 있다. 막 표면(102)은 표면(102)의 다음 구획을 용융시키기 위해 빔 아래로 이동될 수 있다. 표면(102)은, 예를 들어, 펄스폭의 절반보다 약간 작을 수 있는 스텝 거리(304)만큼 좌측으로 이동될 수 있다. 그 다음, 빔은, 입사 광자(308)로 표면(102)을 조사 할 제2 샷 동안에 306에 위치할 것이다. 광자(308)는, 측방향 응고된 영역(104)의 작은 일부분(310)과, 측방향 응고된 영역(106)의 전부와, 조사되지 않은 아몰퍼스 Si(114)의 일부분(312)과 함께, 돌출부(108)를 재용융시킬 수 있다. 새로운 측방향 응고된 영역은 좌측으로부터 우측으로 성장하기 때문에, 측방향 응고된 영역(104)으로부터 씨드하여, 새로운 용융된 영역의 중간에서 만나 새로운 돌출부를 형성할때까지 측방향 응고된 영역(104)의 결정 구조를 지속할 것이다. 새로운 돌출부는 대략 위치(314)에서 형성될 것이다.
도 6은 'n"개 펄스 이후의 빔의 예시적 위치(602)를 도시하는 도면이다. 막 표면(102)은 일정한 속도로 이동될 수 있다. 각각의 펄스는, 막 표면(102)이 하나의 공칭 스텝 크기(604)만큼 이동할 때 발생하도록 시간조정될 수 있다. 알 수 있는 바와 같이, 각각이 대략 빔 폭(602)의 절반 길이인 연속된 측방향 응고된 영역들(604)은, 레이저가 표면(102)을 따라 이동함에 따라 생성된다. 앞서 논의된 바와 같이, 공칭 스텝 크기(604)는 이론적인 최대 스텝 크기보다 일반적으로 작다. 그러나 이하에서 설명하는 바와 같이, 실제 스텝 크기는 돌출부(108) 부근에서 강도 피크를 가짐으로써 최대화될 수 있다.
도 3을 참조하면, 스텝 거리(304)는 이론적 최대치보다 작을 수 있는데, 이것은 돌출부(108)를 재용융시키는데에 추가 에너지가 소요되며 돌출부(108)에 의해 빛이 산란될 수 있기 때문이다. 스텝 크기가 작을수록 프로세스 시간이 증가될 수 있고 이전에 용융되었던 영역을 재용융하는데에 시간을 낭비할 수 있다. 측방향 응고된 영역(104)의 작은 부분(310)은 빔으로부터의 광자(308)에 의해 재용융된다. 따라서, 이해하는 바와 같이, 작은 부분(310)이 크면 클수록, 막 표면(102)을 처리하는데 소요되는 시간은 더 많아질 것이다. 따라서, 만일 작은 부분(310)이 최소화될 수 있다면, 즉, 더 큰 스텝 크기가 달성될 수 있다면, 이것은 일반적으로 제조 프로세스를 가속시켜, 더 빠른 프로세싱 시간과 더 많은 생산량으로 이어진다.
도 5a-5c는 더 많은 에너지를 돌출부(108)의 위치로 향하게 하는데 이용될 수 있는 예시적인 단축 공간 강도 프로파일을 도시하는 도면이다. 도 5a는 탑-햇 프로파일을 도시하고 있다. 일반적으로, 도 5a에 도시된 바와 같은, 가파른 측면을 갖는 탑-햇 프로파일(top hat profile)이 바람직한데, 이것은 표면(102)으로의 더 균일한 에너지 인가를 낳기 때문이다. 그러나, 주목할 점은, 스텝 크기를 증가시키기 위해서 돌출부(108)에 더 많은 에너지를 향하게 하는 것이 바람직할 수 있다. 도 5a에 도시된 바와 같은 탑-햇 프로파일로 빔의 에너지 강도를 증가시킴으로써 더 많은 에너지가 돌출부(108)로 향하게 할 수 있다. 그러나, 일반적으로 탑-햇 공간 프로파일로 단순히 빔의 에너지 밀도를 증가시키는 것은 충분하지 않은데, 이것은 궁극적으로 아몰퍼스-Si 막에 입사하는 빔의 측면에 막 손상 또는 응집을 초래할 수 있기 때문이다.
빔의 강도 프로파일을 막의 필요한 용융 온도와 대략적으로 상관시키는 레이저 빔 단축 프로파일이 바람직할 수 있다. 이 프로파일은 손상 임계치를 넘어서지 않고 최대 펄스당 스텝 거리를 가능케 해주도록 맞출 수 있다. 도 5b 및 5c는, 돌출부(108)의 위치와 상관되어 있는 빔의 가장자리에서 강도 피크가 발생하고 있는 2개의 단축 프로파일들을 도시하고 있다. 예를 들어, 본 명세서에서 그 전체가 게 재된 것처럼 참고용으로 인용하는, 2004년 7월 1일 출원된 "Laser Thin Film Poly-Silicon Annealing System"이라는 명칭으로 동시계류중인 미국 특허출원 제10/884,547호의 도 8 및 도 9에 도시된 바와 같은, 빔 전달 및 빔 처리 시스템의 적절한 제어는 단축 공간 강도 프로파일을 조작하는데 사용될 수 있다.
도 7은, 도 5b에 도시된 것과 유사한 단축 공간 강도 프로파일을 갖는 빔(712)의 사용을 도시하는 도면이다. 도 7에서 알 수 있는 바와 같이, 강도는 돌출부(108) 부근에서 가장 높다. 이런 식으로 추가적인 에너지가 돌출부(108)에 가해진다. 단축 프로파일의 좌측편에 더 많은 에너지가 포함되기 때문에, 이론적인 최대치에 더욱 가깝게 근접하되 여전히 돌출부(108)의 충분한 용융을 보장하도록 스텝 크기(704)가 증가될 수 있다.
즉, 도 5b 및 도 5c에 도시된 바와 같은 단축 공간 강도 프로파일을 이용함으로써, 부분(310)은 축소될 수 있고 스텝 크기는 증가될 수 있다. 스텝 크기에서의 증가는 구현예에 따라 달라진다는 것을 이해할 것이다. 그러나, 스텝 크기는, 돌출부(108)의 위치에서의 빔의 증가된 강도로 인해 이론적인 최대치에 더욱 근접할 수 있다. 스텝 크기는, 예를 들어, 5㎛ 빔 폭에 대하여 수백 나노미터까지 증가될 수 있다.
도 8은 본 명세서에서 기술된 시스템 및 방법의 한 실시예에 따른 액정 디스플레이를 제조하기 위한 예시적인 표면 처리 시스템(800)이다. 전술된 바와 같은 세선 빔 지향성 결정화는 측방향 결정 성장의 잇점을, 더 높은 처리율, 개선된 폴리실리콘 균일성, 및 단축 공간 강도 프로파일의 맞춤화와 결합한다. 표준 ELA 프 로세스와 대조적으로, 세선 빔 지향성 결정화 프로세스는 더 균일한 물질을 생성하면서 처리율을 증가시킨다.
특별히 설계된 레이저(802)와 맞춤형 빔포밍 광학 시스템(804)을 이용하여, 기판(809)은 길고 가는 빔(808)에 노광될 수 있다. 빔포밍 광학 시스템(804)은, 예를 들어 도 5a-5c를 참조하여 전술된 바와 같이, 단축 공간 레이저 빔 프로파일을 생성할 수 있다. 한 실시예에서, 길고 가는 빔(808)은, 폭 5 마이크론 × 길이 730 mm까지 측정할 수 있다. 이러한 빔 구성은 단일 레이저 펄스 동안에 유리 기판(809)의 폭을 가로지르는 완전한 커버리지를 허용할 수 있다. 5 마이크론 폭의 영역이 완전히 용융되기 때문에, 실리콘은 측방향 성장 결정화에 의해 응고하고, 그 결과 높은 이동도의 폴리 Si가 된다. 전체 기판(809)을 처리하기 위해, 싱글 패스(single pass)로 결정화가 발생하도록 유리가 빔(808) 아래에서 스캐닝될 수 있다. 유리는 일정한 속도로 이동될 수 있고, 레이저는 대략 2 ㎛의 이동 이후에 발사되도록 트리거링될 수 있다. 이전 스트라이프 위에 각각의 새로운 "스트라이프"를 중첩시킴으로써, 새로운 스트라이프는 이전 스트라이프의 양품의 폴리 Si로부터 "씨드될" 수 있고, 시스템은 전체 기판(809)에 걸쳐 길고 균일한 결정 입자의 연속적 성장을 달성할 수 있다.
전술한 바와 같은 단축 공간 강도 프로파일을 동반한 세선 빔 지향성 결정화는, 각 영역을 노광시키는데 사용되는 펄스의 갯수가 훨씬 더 적으며, 예를 들어 ELA에서 사용되는 20-40개 펄스보다 적은 펄스를 수반하며, ELA보다 훨씬 더 효율적일 수 있다. 이것은 훨씬 더 높은 패널 처리율을 제공할 수 있다. 또한, 부분 용융에 의존하지 않기 때문에 프로세스 윈도우가 ELA보다 훨씬 클 수 있으며, 이것은 수율 향상에도 도움을 준다. 전체 패널이 싱글 패스로 노광될 수 있기 때문에, 전술한 바와 같은 단축 공간 강도 프로파일을 동반한 세선 빔 지향성 결정화 프로세스는 또한, SLS 및 ELA와 같은 멀티 패스 노광 기술에서 보여지는 중첩 영역들에 의해 유발되는 불균일성을 피할 수 있다.
세선 빔 지향성 결정화의 실제적 구현은, 예를 들어, 시스템 내에 3개의 주요 컴포넌트, 즉 레이저(802)와 빔포밍 광학 시스템(804)과 스테이지(810)를 포함할 수 있다. 한 실시예에서, 긴 빔과 높은 스캔 레이트를 지원하도록 전력과 펄스 주파수와 펄스 에너지의 주의깊게 선택된 조합을 갖는 특별히 설계된 고전력 레이저(802)가 사용될 수 있다. 이 레이저(802)는, 예를 들어, 가장 높은 처리율을 보장하기 위해 현재의 ELA 레이저 전력의 거의 3배인 900 W의 전력을 제공할 수 있다. 한 실시예에서, 기판 전체에 걸쳐 폴리 Si의 양호한 균일성과 TFT 성능 처리율을 보장하기 위해, 원래 반도체 리소그래피 응용의 요구를 위해 설계된 레이저(802)가 사용될 수 있다.
한 실시예에서, 스테이지(810)는 스텝퍼 또는 이송기(translator)를 이용하여 길고 가는 빔(808) 아래로 이동될 수 있다. 이런 식으로, 빔(808) 아래에 있는 패널(809)의 일부는, 패널(809)의 다양한 부분들이 처리될 수 있도록 제어될 수 있다. 한 실시예에서, 패널(809)은 아몰퍼스 실리콘 코팅된 유리 패널일 수 있다. 따라서, 빔(808)은 패널(809) 상의 실리콘 막 표면을 용융시키기 위해 사용될 수 있다.
최적의 빔 형상을 생성하는 광학 시스템이 개발되었다. 한 실시예에서, 최적의 빔 형상은, 기판의 전체 폭을 커버하기에 충분히 길면서 결정화 프로세스를 최적화하기에 충분히 좁을 수 있다. 고전력 부하 하에서 열적 안정성과 제어된 DOF(Depth of Focus)를 보장하기 위해, 그리고 광학시스템의 수명을 최대화하기 위해, 광학 시스템에 포함된 투사 광학시스템의 설계에서 특별한 주의가 취해질 수 있다.
한 실시예에서, 스캔 방향으로의 신속한 이동을 보장하기 위해, 레이저는 예를 들어 6 kHz의 높은 반복 레이트로 동작할 수 있어야 하며, 스테이지 속도는, 예를 들어, 대략 2 마이크론 피치에 대해 12 mm/sec일 수 있다. 기판은 싱글 패스로 노광될 수 있으며, 이것은 Gen4 기판을 노광하기 위해 대략 150 mJ/펄스를 요구한다. 한 실시예에서, 6kHz, 900W 레이저를 구비한 세선 빔 결정화 시스템은 75초 정도의 작은 시간에 전체 Gen4 패널을 처리할 수 있다.
본 명세서에서 기술된 시스템 및 방법들에 따라 사용될 수 있는 표면 처리 시스템(800)의 실시예의 더 상세한 설명은, 미국 특허출원 제10/781,251호; 10/884,101호; 10/884,547호; 및 11/201,877호에 기술되어 있다.
예를 들어, 실리콘 막의 TDX 처리에서 결정 성장의 개시때, 막의 결정학적 배향은, 아몰퍼스 막 내 결정 씨드들의 무작위 형성으로 인해, 일반적으로 무작위적이다. 프로세스의 각각의 펄스에서, 빔 조사에 의해 형성된 용융된 실리콘의 한 측은 이전 반복에서 성장된 입자로부터 측방향으로 에피텍셜 재응고한다. 다른 측은, 빔 및/또는 기판이 서로 상대적으로 이동하기 때문에, 빔 아래의 막의 초기 아 몰퍼스 부분으로부터 새로이 형성된 씨드로부터 측방향으로 성장한다.
빔은, 예를 들어 아몰퍼스 실리콘 코팅된 유리 패널을 가로질러 스캔하기 때문에, TDX 프로세스는 스캔 방향으로, 막에 수직하게, 또는 양자 모두의 방향으로, 결정학적 조직(crystallographic texture)을 유도할 수 있다. 결정학적 조직은, 패널이 빔 아래로 이동하거나, 빔이 패널을 가로질러 이동할 때, 빔 조사에 의해 형성된 용융된 실리콘 지대의 한측이 이전 반복으로부터 성장된 입자로부터 측방향으로 에피텍셜 재응고하기 때문에 형성된다. 따라서, 빔이 아몰퍼스 실리콘 코팅된 유리 패널을 가로질러 스캔할 때, 결정학적 조직이 형성될 수 있는데, 이것은 각각의 샷과 더불어 실리콘의 일부분이 그 이전 부분으로부터 씨드하기 때문이다.
도 9a는 "n"개 펄스 이후에 빔의 예시적 위치(900)를 도시하는 도면이다. 빔이 막 표면(902)을 가로질러 이동할 때, 각각의 펄스는 막 표면(902)이 공칭 스텝 크기만큼 이동할 때에 발생하도록 시간조절될 수 있다. 앞서 논의된 바와 같이, 각각의 펄스에서, 빔 조사에 의해 형성된 용융된 실리콘의 한측(904)은 이전 반복에서 성장된 입자들로부터 측방향으로 에피텍셜 재응고한다. 반대측(906)은, 빔 아래의 막의 초기 아몰퍼스 부분으로부터의 새로이 형성된 씨드로부터 측방향으로 성장한다. 반대측(906)은 궁극적으로 후속 펄스에 의해 재용융될 수 있다. 측면(904)은 이전 반복에서 성장한 입자로부터 측방향으로 에피텍셜 재응고하기 때문에, 결정학적 "조직"이 응고 영역(908)에서 형성될 수 있다.
즉, 전술된 프로세스는 지향성으로 응고된 물질, 예를 들어, 다결성 실리콘을 생성하기 때문에, 조직이 종종 지향성 응고된 물질로 변화하므로, 그 생성된 물 질은 "조직"을 포함할 수 있다. 이와 같은 조직은 스캔 방향, 스캔 방향에 수직하게, 또는 양자 모두의 방향으로 발생할 수 있다. 생성된 조직은 물질, 막 두께, 프로세스 변수들, 및 상변화에 의존할 수 있다. 예를 들어, TDX 프로세스에서, 조직 발현은, 스텝 크기, 입사 에너지 밀도, 레이저 빔 강도 프로파일의 형상, 레이저 파장, 및 레이저 펄스 지속기간에 의해 영향받을 수 있다.
도 10a에 도시된 바와 같이, 예를 들어, 실리콘 막의 TDX 처리에서, 결정 성장의 개시시에, 결정학적 배향은, 결정 씨드의 무작위 형성으로 인해 무작위적이다. 이러한 무작위적 형성은 막의 부분(1016)에까지 확장된다. 그러나, 프로세스가 계속됨에 따라, 결정화는 부분(1018)에서 더욱 균일해지는데, 이것은 용융된 지대의 한 측(904)이 이전 반복에서 성장된 입자들로부터 측방향으로 에피텍셜 재응고하기 때문이다. 앞서 설명된 바와 같이, 이 프로세스는 도 10a의 부분(1018)에 예시된 바와 같이, 길고 균일한 입자를 생성한다.
그러나, 긴 입자들이 형성됨에 따라, 부분(1018)에 걸쳐 조직이 변동될 수 있다. 조직에서의 이러한 변동은 처리된 막(1000) 상에 형성된 트랜지스터(1008)의 성능에서의 불균일성을 생성할 수 있다. 즉, 조직에서의 변동은, 이동도에서의 변동 및 트랜지스터 성능에 영향을 주는 다른 파라미터들에서의 변동을 초래할 수 있다. 이것은 트랜지스터(1008) 성능의 균일성을 감소시키고, 디스플레이 성능에 부정적 영향을 미칠 수 있다.
소정 실시예들에서, 미리결정된 위치들에서 에피텍셜 측방향 성장을 붕괴시킴으로써 결정학적 조직 형성이 중단될 수 있다. 에피텍셜 측방향 성장을 붕괴시 킴으로써, 각각의 새로운 구획에서의 후속된 에피텍셜 측방향 성장이 새로운 씨드로부터 재개시되어, 성장 입자들의 결정학적 배향을 무작위화한다.
도 9b는, 도 9a 및 도 9c와 연계하여, 막(902)에서의 측방향 성장을 붕괴시키기 위해 의도적인 오버슈팅을 이용하는 한 실시예에 따른 막(902)의 처리를 위한 예시적 프로세스를 도시하는 도면이다. 의도적 스텝 오버슈팅(910)을 도입함으로써, 응고 영역(908)의 결정학적 조직이 붕괴될 수 있다. "n번째" 펄스 이후에, 빔은 위치(912)에 재위치될 수 있어서, 응고 영역들(908) 사이에 갭을 남기게 된다. 이 갭은 제어된 오버슈팅이라 언급될 수 있는데, 이것은, 예를 들어, 아몰퍼스 실리콘 코팅된 유리 패널이 다음 조사가 발생하기 이전에 더 멀리 이동할 수 있도록 허용될 수 있기 때문이다. 한 실시예에서, 아몰퍼스 실리콘 코팅된 유리 패널은, 갭을 남기도록 조사의 타이밍이 제어될 수 있으면서, 일정한 속도로 이동할 수 있다.
도 9c에 도시된 바와 같이, 빔의 후속 펄스들은 측방향 응고된 영역(914)을 형성한다. 여기서, 결정학적 배향은 다시 한번 무작위화되고 조직화는 다시 시작한다. 이것이 도 10b에 도시된 도면의 도움으로 예시될 수 있다. 도 10b는 경계(1004 및 1006)에 의도적인 오버슈팅이 도입되어 있는 막(1002)의 결정화를 예시하고 있다. 알 수 있는 바와 같이, 각각의 오버슈팅후에, 결정화는 다시 한번 무작위화되고, 그 다음 조직화가 새로 시작한다.
한 실시예에서, 에피텍셜 측방향 성장이 중단되고 대략 매 10-20 마이크로미터마다, 또는 트랜지스터(1008)의 레이아웃과 정합하는 피치로 재시작될 수 있다. 도 9a-9c를 참조하면, 오버슈팅의 결과, 피크(916)가 생성될 수 있다. 그러나, 피크(916)가 발생하게 될 경계(1004 및 1006)를 가로질러 트랜지스터(1008)의 활성 영역이 형성되지 않기 때문에, 피크(916)의 형성은 성능에 영향을 미치지 않아야 한다. 따라서, 결정화된 막(1002) 내에서 조직이 발현될 확률이 적어지고 트랜지스터(1008)의 균일성은 최대화될 수 있다. 또 다른 실시예에서, 제어된 오버슈팅이 대략 매 10 마이크론마다 발생할 수 있다.
도 10a의 결정화된 막(1000)은, 전술된 TDX 프로세스를 통해 생성된 결정 구조의 우수한 품질로 인해 높은 이동도를 보일 것이다. 따라서, 회로 영역에서의 트랜지스터의 형성을 위해 결정화된 막(1000)이 선호될 수 있다. 역으로, 도 10b의 결정화된 막(1002)은 더 나은 균일성을 보일 것이고, 이것은 디스플레이 영역에서의 TFT의 형성에 대해 바람직할 것이다. 따라서, 디스플레이 패널의 형성에 있어서 결정화된 막(1000 및 1002)을 생성하는데 사용되는 2개의 프로세스를 결합하는 것이 바람직할 수 있다. 즉, 디스플레이 회로 영역에 대해서 막(1000)과 같은 고품질 결정화된 막을 생성하고, 디스플레이 영역 그 자체에 대해서는 막(1002)과 같은 더욱 균일한 결정화된 막을 생성하는 것이 바람직할 수 있다.
막(1002) 상에 형성된 TFT(1008)의 성능은, 막(1002)의 더 낮은 품질 때문에, 막(1000) 상에 형성된 트랜지스터만큼 양호하지 못할 것이다. 그러나, 디스플레이 영역에 대해서는 균일성이 더 중요한 반면, 회로 영역에 형성된 트랜지스터에 대해서는 품질이 더 중요하다는 것을 보여왔다. 따라서, 양쪽 모두의 막 타입을 선택적으로 포함함으로써, 양쪽 영역에 대한 성능은 더 최적화될 수 있다.
따라서, 패널의 처리시에, 품질과 균일성을 맞바꿈함으로써 전체 성능을 최적화하도록 상이한 영역들에 대해 프로세스에서의 변동이 사용될 수 있다. 예를 들어, 디스플레이 회로 영역에 대해서는 고품질 결정화된 막이 사용되고, 디스플레이 영역에 대해서는 더 균일한 결정막이 사용된다. 도 11은, 한 실시예에 따라 가변적인 프로세스를 이용하여 처리된 패널(1100)을 예시하는 도면이다. 패널(1100)은 그 표면에 a-Si 막이 형성되어 있는 유리 패널일 수 있다. 도 11의 예에서, 패널(1100)로부터 수개의 영역(1114)이 생성된다. 각각의 영역(1114)은, 미처리된 a-Si 영역(1112)에 의해 분리될 수 있다. 추가적으로, 각각의 영역(1114)은, 회로 영역(1108)을 형성하기 위해 사용될 수 있는, 높은 이동도, 예를 들어, 고품질 영역(1104)과, 디스플레이 영역(1110)을 형성하는데 사용되는 낮은 이동도의, 그러나, 더 균일한 영역(1106)을 포함할 수 있다.
패널(1100)은, 하단에 도시된 화살표의 방향으로 레이저 빔(1102) 아래로 패널(1100)을 이동시킴으로써, 예를 들어, 하단으로부터 상단으로 처리될 수 있다. 빔(1102)의 각각의 샷에 대한 스텝 크기는 영역들(1104 및 1006)을 생성하기 위해 요구되는대로 변동될 수 있다. 이것은 패널(1100)의 이동 속도를 변동시킴으로써 이루어질 수 있다. 다른 실시예에서, 영역(1106)에 의도적 오버슈팅(910)을 생성하기 위해, 레이저(1102)의 발사 속도는 변동하면서 패널은 일정한 속도로 이동할 수 있다.
예를 들어, 회로 영역(1108) 및 디스플레이 영역(1110)의 배치는, 패널(1100)의 미리결정된 레이아웃 또는 맵핑에 기초할 수 있다. 이러한 레이아웃 또는 맵핑은, 레이저 펄스들간의 스텝 거리가 샷별로 변동될 수 있도록, 제어기에 미리 적재되거나 지속적으로 공급될 수 있다. 그 다음, 패널(1100)의 영역(1108 및 1110)에서 어떤 처리가 사용되는지를 안내하는 패널(1100)의 미리결정된 레이아웃을 이용하여, 하나 이상의 패널들(1100)이 처리될 수 있다.
예를 들어, OLED 디스플레이는 픽셀 어드레싱 TFT에게 높은 정도의 균일성을 요구할 수 있는 반면, 높은 성능은 일반적으로 필요하지 않다. 따라서, 한 실시예에서, 디스플레이 영역(1110)을 처리하기 위해 측방향 성장 길이보다 큰 스텝 크기가 사용될 수 있다. 일반적으로, 스텝 크기가 측방향 성장 길이보다 더 클 수 있는 반면, 측방향 성장 길이의 2배보다 역시 작을 수 있다. 예를 들어, 디스플레이 영역(1110)은, 균일성을 최적화하기 위한 스텝 크기, 예를 들어, 5㎛의 빔 폭에 대해 대략 2.5 내지 3.5 ㎛ 사이의 크기를 가질 수 있다. 역으로, 디지털 회로 영역(1108)은 일반적으로 보여지지 않을 것이고, 따라서, 시각적 아티팩트는 일반적으로 중요하지 않다. 그러나, 디지털 회로 영역(1108)에서 성능은 중요할 수 있는데, 이것은 높은 성능은 더 높은 속도의 디지털 회로로 이어질 수 있기 때문이다. 따라서, 측방향 성장 길이보다 작은 스텝 크기가 사용될 수 있다. 예를 들어, 디지털 회로 영역(1108)은 1㎛ 보다 작은 스텝 크기를 사용할 수 있다. 결정화는 여전히 싱글 패스로 발생할 수 있다.
한 실시예에서, 레이저 펄스(1102)의 발사 트리거링은 패널(1100)이 빔 아래로 이동할 때 발생할 수 있고, 예를 들어, 레이저 펄스(1102)의 타이밍을 변경함으로써, 및/또는 패널이 레이저에 관하여 상대적으로 움직이는 속도 및/또는 레이저 가 패널에 관하여 상대적으로 움직이는 속도를 변경함으로써 상이한 스텝 크기가 달성될 수 있기 때문에, 스캔 동안에 어떠한 재프로그래밍도 필요하지 않다. 추가적으로, 결정 물질을 요구하지 않는 영역은 조사되지 않은 상태로 남을 수 있다.
아몰퍼스 실리콘 유리 패널을 처리하기 위해 세선 빔 지향성 결정화 프로세스를 이용하는 예가 기술되었지만, 스텝 크기가 결과적인 다결정 물질의 균일성 및 품질, 즉, 입자 크기, 결정학적 배향 등에 영향을 미치는 임의의 지향성 응고 프로세스가 본 명세서에서 기술된 시스템 및 방법으로부터 혜택을 받을 수 있음을 이해할 것이다.
다른 실시예들에서, 스텝 크기를 제어하는 능력은 디스플레이의 품질을 개선시키는데 이용될 수 있다. 예를 들어, 균일한 스텝 크기가 이용될 때, 디스플레이 영역에서 관찰자가 볼 수 있는 주기적인 스트라이프 패턴이 생성될 수 있다. 이 스트라이프 패턴은 레이저의 중첩 인가에 의해 생성된다. 도 6에 도시된 바와 같이, 영역(603)은 연속적이지 않지만, 주기적 형상을 포함하고 있다. 앞서 본 바와 같이, 이 주기적 형상은 도 12a에 예시된 스트라이프 패턴으로 보여질 수 있다.
도 12a는 일정한 스텝 거리(1204)를 갖는 TDX 스캔(1202)이고, 도 12b는 의도적인 불균일한 스텝 거리를 갖는 TDX 스캔(1208)을 예시하는 도면이다. 각각의 스캔(1202 및 1208)은 스캔축(1200)을 따라 발생할 수 있다. 스캔(1202)은 일정한 스텝 거리를 가지기 때문에, 각각의 점선(1206)은 중첩 영역의 가장자리로부터 샷 마크를 표시할 수 있다. 스텝 거리(1204)에 따라 다음 샷은 마지막 샷과 중첩할 수 있다.
일정한 스텝 크기를 갖는 TDX 스캔(1202)은 일반적으로 반복적일 것이다. 만일 디스플레이 표면이 너무 반복적이라면, 육안으로 표면 내의 작은 결함을 집어낼 수 있다. 또한, 표면 내의 결함은 스캔의 균일성으로 인해 반복될 수 있다. 디스플레이 표면 내의 임의의 결함을 육안으로 잡아내기 어렵게 만들기 위해, 의도적인 불균일한 스텝 거리를 갖는 TDX 스캔이 사용될 수 있다. 불균일한 스텝 거리는, 균일한 스텝 거리의 경우에 일정하고 그에 따라 주기적으로 나타나는 스텝 거리 때문에 예를 들어, LCD 또는 OLED 디스플레이에서 인지되는 임의의 시각적 효과를 파괴하는데 도움을 줄 수 있다. 한 실시예에서, 스텝 크기는, 소정 범위, 예를 들어, 1 내지 2㎛ 내에서 변동될 수 있다. 또 다른 실시예에서, 스텝 크기는 소정 범위, 예를 들어, 1 내지 2㎛ 범위만큼 변동될 수 있다.
도 13은 디스플레이 영역(1304)을 둘러싸는 회로 영역(1302)을 포함하는 디스플레이(1300)를 예시하는 도면이다. 전술된 바와 같이, 성능을 최적화하기 위해 회로 영역(1302) 및 디스플레이 영역(1304)에 대해 상이한 스캔 레이트, 또는 패턴이 사용될 수 있다. 그러나, 이것은 통상 2개의 스캔, 즉, x축을 따른 스캔과, y축을 따른 스캔을 요구할 것이다. 이것은 나머지 회로 영역을 형성하기 위해, 한 방향으로의 스캔, 예를 들어, x 방향으로의 스캔, 패널 제거, 패널 90°회전, 및 동일한 방향으로의 재스캐닝을 요구할 수 있다. 그러나, 패널을 90°회전시킬 수 있는 스테이지를 사용함으로써, 회로 영역(1302) 및 디스플레이 영역(1304)의 형성이 신속하게 효율적으로 달성될 수 있다.
본 발명의 소정 실시예들이 상기와 같이 기술되었지만, 기술된 실시예들은 단지 예를 위한 것임을 이해할 것이다. 따라서, 본 발명은 기술된 실시예들에 기초하여 제한되어서는 안된다. 오히려, 본 명세서에서 기술된 본 발명의 범위는 상기 설명 및 첨부된 도면들과 연계하여 이하의 특허청구범위에 비추어서만 제한되어야 한다.

Claims (24)

  1. 기판을 처리하기 위한 장치에 있어서,
    레이저 광을 주기적으로 생성하도록 구성된 레이저;
    상기 레이저에 결합되어 상기 레이저로부터 방출된 레이저 광을 단축 및 장축을 갖는 길고 가는 빔(a long thin beam)으로 변환하도록 구성된 빔 형성 광학 시스템;
    상기 기판을 지지하도록 구성된 스테이지; 및
    상기 스테이지에 결합되어, 상기 레이저의 주기적 발사와 연계하여 스텝 크기를 생성하도록 상기 기판을 전진시키게끔 구성된 이송기(translator)로서, 상기 이송기와 상기 레이저는 의도적으로 스텝 오버슈팅을 유발하도록 추가로 구성된 것인, 상기 이송기
    를 포함하는 기판 처리 장치.
  2. 제1항에 있어서, 제2 의도적 스텝 오버슈팅은 제1 의도적 스텝 오버슈팅으로부터 대략 10㎛에서 유발되는 것인, 기판 처리 장치.
  3. 제1항에 있어서, 제2 의도적 스텝 오버슈팅은 제1 의도적 스텝 오버슈팅으로부터 대략 20㎛에서 유발되는 것인, 기판 처리 장치.
  4. 제1항에 있어서, 제2 의도적 스텝 오버슈팅은, 상기 기판 처리 장치를 이용하여 처리된 기판 상에서 상기 제1 및 상기 제2 의도적 오버슈팅 사이에 적어도 하나의 전자 장치가 형성될 수 있도록, 제1 의도적 스텝 오버슈팅 이후에 유발되는 것인, 기판 처리 장치.
  5. 제4항에 있어서, 상기 전자 장치는 트랜지스터를 포함하는 것인, 기판 처리 장치.
  6. 제1항에 있어서, 의도적 스텝 오버슈팅은 미리결정된 위치에서 유발되는 것인, 기판 처리 장치.
  7. 제6항에 있어서, 상기 미리결정된 위치는 미리결정된 설계에 기초하여 결정되는 것인, 기판 처리 장치.
  8. 제6항에 있어서, 상기 스테이지를 회전(rotate)시키도록 추가로 구성된 기판 처리 장치.
  9. 제8항에 있어서, 상기 스테이지는 90도 회전할 수 있는 것인, 기판 처리 장치.
  10. 제1항에 있어서, 상기 단축에서의 빔 프로파일은, 상기 기판 상의 실리콘 막에서 돌출부에 대응하는 상기 빔의 가장자리 부근에서 더 많은 에너지를 갖는 것인, 기판 처리 장치.
  11. 기판을 처리하기 위한 장치에 있어서,
    레이저 광을 주기적으로 생성하도록 구성된 레이저;
    상기 레이저에 결합되어 상기 레이저로부터 방출된 레이저 광을 단축 및 장축을 갖는 길고 가는 빔으로 변환하도록 구성된 빔 형성 광학 시스템;
    상기 기판을 지지하도록 구성된 스테이지; 및
    상기 스테이지에 결합되어, 상기 레이저의 주기적 발사와 연계하여 스텝 크기를 생성하도록 상기 기판을 전진시키게끔 구성된 이송기로서, 상기 스텝 크기는 적어도 2개의 거리 설정 사이에서 변동될 수 있는 것인, 상기 이송기
    를 포함하는 기판 처리 장치.
  12. 제11항에 있어서, 적어도 하나의 거리 설정은 측방향 성장 길이보다 작은 것인, 기판 처리 장치.
  13. 제11항에 있어서, 적어도 하나의 거리 설정은 측방향 성장 길이보다 큰 것인, 기판 처리 장치.
  14. 제11항에 있어서, 적어도 하나의 거리 설정은 측방향 성장 길이의 2배보다 작은 것인, 기판 처리 장치.
  15. 제11항에 있어서, 상기 단축에서의 빔 프로파일은, 상기 기판 상의 실리콘 막에서 돌출부에 대응하는 상기 빔의 가장자리 부근에서 더 많은 에너지를 갖는 것인, 기판 처리 장치.
  16. 제11항에 있어서, 미리결정된 영역을 처리하기 위해 한세트의 미리결정된 위치들에서 하나의 거리 설정이 사용되는 것인, 기판 처리 장치.
  17. 제16항에 있어서, 상기 미리결정된 영역은 미리결정된 설계에 의해 결정되는 것인, 기판 처리 장치.
  18. 실리콘 막을 처리하기 위한 장치에 있어서,
    레이저 광을 주기적으로 생성하도록 구성된 레이저;
    상기 레이저에 결합되어 상기 레이저로부터 방출된 레이저 광을 단축 및 장축을 갖는 길고 가는 빔으로 변환하도록 구성된 빔 형성 광학 시스템;
    상기 기판을 지지하도록 구성된 스테이지; 및
    상기 스테이지에 결합되어, 상기 레이저의 주기적 발사와 연계하여 스텝 크기를 생성하도록 상기 기판을 전진시키게끔 구성된 이송기로서, 상기 이송기와 상 기 레이저는 의도적으로 불균일한 스텝 거리를 유발하도록 추가로 구성된 것인, 상기 이송기
    를 포함하는 실리콘 막 처리 장치.
  19. 제18항에 있어서, 상기 불균일한 스텝 거리는 1㎛ 내지 2㎛ 범위만큼 변동되는 것인, 실리콘 막 처리 장치.
  20. 제18항에 있어서, 상기 불균일한 스텝 거리는 1㎛ 내지 2㎛ 사이에서 변동되는 것인, 실리콘 막 처리 장치.
  21. 제18항에 있어서, 상기 단축에서의 빔 프로파일은, 상기 기판 상의 실리콘 막에서 돌출부에 대응하는 상기 빔의 가장자리 부근에서 더 많은 에너지를 갖는 것인, 실리콘 막 처리 장치.
  22. 제18항에 있어서, 상기 스텝 거리가 균일한 모드에서 동작하도록 추가로 구성된 실리콘 막 처리 장치.
  23. 제22항에 있어서, 상기 실리콘 막 처리 장치는, 디스플레이 영역의 처리시에 상기 스텝 거리가 불균일한 모드에서 동작하도록 구성된 것인, 실리콘 막 처리 장치.
  24. 제22항에 있어서, 상기 실리콘 막 처리 장치는, 비-디스플레이 영역의 처리시에 상기 스텝 거리가 균일한 모드에서 동작하도록 구성된 것인, 실리콘 막 처리 장치.
KR1020097002807A 2006-08-07 2007-07-23 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법 KR101353229B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/462,915 US20080030877A1 (en) 2006-08-07 2006-08-07 Systems and methods for optimizing the crystallization of amorphous silicon
US11/462,915 2006-08-07
PCT/US2007/074087 WO2008021659A2 (en) 2006-08-07 2007-07-23 Systems and methods for optimizing the crystallization of amorphous silicon

Publications (2)

Publication Number Publication Date
KR20090042787A true KR20090042787A (ko) 2009-04-30
KR101353229B1 KR101353229B1 (ko) 2014-01-17

Family

ID=39028884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097002807A KR101353229B1 (ko) 2006-08-07 2007-07-23 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법

Country Status (7)

Country Link
US (1) US20080030877A1 (ko)
EP (1) EP2049925A2 (ko)
JP (1) JP5431935B2 (ko)
KR (1) KR101353229B1 (ko)
CN (1) CN101517135A (ko)
TW (1) TWI352392B (ko)
WO (1) WO2008021659A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006884A1 (en) * 2007-08-07 2010-01-14 Epistar Corporation Light Emitting Device and Manufacturing Method Therof
US20110100058A1 (en) * 2009-10-30 2011-05-05 Dickinson Jr James Edward Formation of glass bumps with increased height using thermal annealing
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
JP5788855B2 (ja) * 2012-11-20 2015-10-07 株式会社日本製鋼所 レーザ処理方法およびレーザ処理装置
US9111757B2 (en) 2013-04-25 2015-08-18 Apple Inc. Display having a backplane with interlaced laser crystallized regions
JP6473504B2 (ja) 2015-07-14 2019-02-20 ギガフォトン株式会社 エキシマレーザ装置
WO2017120584A1 (en) * 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization
US10985285B2 (en) 2016-08-17 2021-04-20 The Regents Of The University Of California Methods for fabricating III-nitride tunnel junction devices
CN106784412B (zh) * 2017-03-30 2019-02-26 武汉华星光电技术有限公司 柔性有机发光二极管显示器及其制作方法
US10926357B2 (en) * 2017-04-12 2021-02-23 Dpix, Llc Method and functional architecture for inline repair of defective imaging arrays
WO2021039310A1 (ja) * 2019-08-29 2021-03-04 株式会社ブイ・テクノロジー レーザアニール装置およびレーザアニール方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3477969B2 (ja) * 1996-01-12 2003-12-10 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶表示装置
JP3301054B2 (ja) * 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JP2001053020A (ja) 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
JP2001077022A (ja) * 1999-09-02 2001-03-23 Sumitomo Heavy Ind Ltd レーザを用いた結晶化膜の作製方法及びレーザ結晶化装置
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001096794A (ja) * 1999-09-29 2001-04-10 Fuji Xerox Co Ltd 走査露光装置、半導体レーザ駆動回路、画像形成装置
JP3859978B2 (ja) * 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JP2002343737A (ja) * 2001-05-11 2002-11-29 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法とレーザアニール装置
JP4137407B2 (ja) * 2001-05-21 2008-08-20 日本オプネクスト株式会社 光半導体装置の製造方法
KR100418745B1 (ko) * 2001-06-08 2004-02-19 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
WO2004017379A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for processing a thin film sample and thin film structure
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP2004265897A (ja) * 2003-01-20 2004-09-24 Sharp Corp 結晶化半導体素子およびその製造方法ならびに結晶化装置
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
WO2005034193A2 (en) * 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US8221544B2 (en) * 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films

Also Published As

Publication number Publication date
EP2049925A2 (en) 2009-04-22
KR101353229B1 (ko) 2014-01-17
TW200816320A (en) 2008-04-01
WO2008021659A3 (en) 2008-11-20
US20080030877A1 (en) 2008-02-07
JP5431935B2 (ja) 2014-03-05
WO2008021659A2 (en) 2008-02-21
CN101517135A (zh) 2009-08-26
JP2010500759A (ja) 2010-01-07
TWI352392B (en) 2011-11-11

Similar Documents

Publication Publication Date Title
KR101353229B1 (ko) 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법
US8617313B2 (en) Line scan sequential lateral solidification of thin films
US8802580B2 (en) Systems and methods for the crystallization of thin films
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US20120267348A1 (en) Systems and method for optimization of laser beam spatial intensity profile
US8278163B2 (en) Semiconductor processing apparatus and semiconductor processing method
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
US8927898B2 (en) Systems and method for optimization of laser beam spatial intensity profile
KR100603330B1 (ko) 레이저 결정화 장치
KR100573144B1 (ko) 반도체 활성층 결정화 방법, 이에 의한 반도체 활성층 및이를 구비하는 평판 디스플레이 장치
Paetzel et al. Laser annealing of LTPS
KR20050106546A (ko) 반도체 활성층 결정화 방법, 이에 의한 반도체 활성층 및이를 구비하는 평판 디스플레이 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 7