以下、本発明の実施形態について、添付の図面を参照して説明する。
(第1の実施形態)
図2〜図4は本発明の第1の実施形態に係る多結晶半導体膜の形成方法を工程順に示す図である。
まず、図2の断面図に示すように、ガラス等の基板(絶縁性基板)10の上に、絶縁性の下地膜11を形成する。その後、プラズマCVD法により、下地膜11の上にアモルファスシリコン膜12を形成する。
次に、アモルファスシリコン膜12中の水素を熱処理(脱水素処理)により追い出した後、図3の上面図に示すように、フォトリソグラフィ法によりアモルファスシリコン膜12をパターニングして、メインパターンP1とサブパターンP2とを形成する。本実施形態においては、メインパターンP1は相互に直交する2本の直線X,Yに沿って並んでおり、X方向の先端及び後端が凸の帯状(細長い六角形)のパターンである。また、サブパターンP2は各メインパターンP1の先端部及び後端部の隙間を埋める菱形のパターンである。なお、メインパターンP1とサブパターンP2との間は1μm〜5μm(より好ましくは3μm〜5μm)程度離れている。
このようにしてアモルファスシリコン膜をパターニングしてメインパターンP1及びサブパターンP2を形成した後、図4(a)に上面図、図4(b)に図4(a)のA−A線による断面図を示すように、固体連続波レーザ(CWレーザ)から出力されるレーザ光をメインパターンP1及びサブパターンP2に照射し、レーザ照射域をX方向に連続的に走査する。そうすると、レーザ光に照射された部分のアモルファスが一旦溶融した後、結晶が横方向に成長していくので、レーザ走査方向に細長い結晶からなるポリシリコン膜が得られる。
このようにして、基板上に粒径が大きいシリコン結晶からなるポリシリコン膜を形成することができる。この場合に、メインパターンP1間の隙間にメインパターンP1と同一の材質からなるサブパターンP2が形成されているので、レーザ照射域内の熱分布がほぼ均一になり、ポリシリコン膜の剥れが抑制される。
以下、上述した方法により実際にポリシリコン膜を形成した実施例、及びサブパターンを設けずにポリシリコン膜を形成した比較例について、膜の剥れの発生頻度を調べた結果について説明する。
まず、ガラス基板の上に、プラズマCVD法により下地膜を形成した。この下地膜は、厚さが50nmのSiN層と、その上の厚さが200nmのSiO2層との2層構造を有している。
次に、下地膜の上に、プラズマCVD法により厚さが100nmのアモルファスシリコン膜を形成した。そして、550℃の温度で2時間熱処理(脱水素処理)することにより、アモルファスシリコン膜中の水素を追い出した。その後、フォトリソグラフィ法によりアモルファスシリコン膜をパターニングして、図5(a)に示すように、先端及び後端が凸の帯状(細長い六角形)のメインパターンP1と、メインパターンP1間の隙間を埋めるサブパターンP2とを形成した。メインパターンP1の幅Wは、70μm、100μm及び150μmの3種類とした。また、メインパターンP1の先端及び後端の凸部の角度θは、30°及び45°の2種類とした。更に、パターンの長さLは、200μm及び1000μmの2種類とした。一方、サブパターンP2はメインパターンP1間の空間と相似の菱形とした。例えば、メインパターンP1の幅Wが70μm、先端の凸部の角度θが45°の場合、サブパターンP2の長さは約56μmとした。
次いで、基板上のアモルファスシリコン膜(メインパターンP1及びサブパターンP2)にCWレーザ光を照射し、レーザ照射域をメインパターンP1の長手方向に走査して、アモルファスシリコンをポリシリコンに変化させ、ポリシリコン膜を形成した。CWレーザとしては、半導体励起(LD励起)固体レーザ(Nd:YVO4)の第2高調波(波長532nm)を用いた。また、CWレーザの出力は6Wであり、メルト幅は150μm、走査速度は20cm/秒、走査ピッチは130μmである。
一方、図5(b)に示すように、サブパターンを形成しないこと以外は上記実施例と同様にして、比較例のポリシリコン膜を形成した。そして、実施例及び比較例により形成したポリシリコン膜について、剥れの発生頻度を調べた。それらの結果を図6(a),(b)に示す。
図6(a)はメインパターンP1の先端部の角度θが30°の場合の実施例及び比較例の剥れの発生頻度をまとめた結果を示すであり、図6(b)はメインパターンP1の先端部の角度θが45°の場合の実施例及び比較例の剥れの発生頻度をまとめた結果を示すである。これらの図から明らかなように、メインパターンP1の隙間にサブパターンP2を形成した実施例においては、比較例に比べていずれも剥れの発生頻度が十分低減できることが確認された。なお、パターンの長さLが200μmのものと1000μmのものでは、有意の差が認められなかった。
上述の実施形態では、メインパターンの端部を幅方向の中央部が突出した帯状のパターン(細長い六角形)とした場合について説明したが、図7(a),(b)に示すように、メインパターンP1を、先端及び後端が凸状の曲線形状のパターン(長円パターン)又は楔状のパターン(台形パターン)としてもよい。この場合も、メインパターンP1の隙間を埋めるようにサブパターンP2を形成することが必要である。
また、上述の実施形態ではアモルファスシリコン膜にCWレーザを照射してポリシリコン膜を形成する場合について説明したが、CVD法等により基板上にポリシリコン膜を形成し、その後ポリシリコン膜にCWレーザを照射してシリコンの粒径を大きくしてもよい。更に、本発明はポリシリコン膜の形成方法に限定されるものではなく、ゲルマニウム、シリコン・ゲルマニウム及びシリコン・カーバイド等の多結晶半導体膜の形成に適用することもできる。
なお、図8に示す例は、メインパターンとサブパターンとを同一形状(細長い六角形)としたものと考えることができる。回路を構成する場合に、トランジスタ等の素子を相互に直交する直線からなるメッシュの交点に配置することが多いので、図8に示すようにハニカム状にパターンP1を配置するとパターンの使用効率が低くなる。従って、上記実施形態に示すように、このような場合にはサブパターンはメインパターンよりも小さい形状とすることが好ましい。但し、トランジスタの配置によってはハニカム構造のほうが効率がよくなる場合もある。
(TFTの製造方法)
以下、本発明の第1の実施形態に係る多結晶半導体膜の形成方法をTFTの製造方法に適用した例について、図9〜図11を参照して説明する。
まず、図9(a)に示すように、ガラス基板10上に下地膜11を形成し、その上にアモルファスシリコン膜12を形成する。その後、550℃の温度で2時間加熱して、アモルファスシリコン膜12中の水素を追い出す。
次に、図9(b)に示すように、フォトリソグラフィ法によりアモルファスシリコン膜12をパターニングして、メインパターンP1及びサブパターンP2を形成する(図3の上面図を参照)。
次に、図9(c)に示すように、CWレーザを使用して、アモルファスシリコン膜12にレーザ光を照射しながら、レーザ照射域を一方向に連続的に走査する。CWレーザには、例えば前述したように半導体励起固体レーザ(DPSSレーザ)を使用する。
なお、ガラス基板10の裏側からアモルファスシリコン膜12にレーザ光を照射してもよい。また、レーザ走査は複数回繰り返してもよい。その場合は、エネルギーを順次高くすることが好ましい。
このCWレーザ照射により、アモルファスシリコンが溶融し結晶化してポリシリコン膜13が得られる。このポリシリコン膜13中のシリコン結晶は、従来のエキシマレーザによるパルス状の照射により得られるシリコン結晶の10〜100倍の大きさであり、レーザ走査方向に細長い結晶となり、結晶粒径を5μm以上とすることができる。
その後、図10(a)に断面図、図12に上面図を示すように、フォトリソグラフィ法によりサブパターンP2を除去するとともに、メインパターンP1のポリシリコン膜13を所定の形状にパターニングする。このとき、ポリシリコン膜13中の結晶の長軸方向が電流の流れる方向となるようにすることが好ましい。また、メインパターンP1の縁から5μm程度の部分は結晶性がよくないので、それよりも内側の部分で図12に示すようなパターンを形成することが好ましい。
次に、図10(b)に示すように、基板10の上側全面に、SiO2を10nm又はそれ以上の厚さ(一般的には30nm以上)に堆積して、ゲート絶縁膜14を形成する。その後、ゲート絶縁膜14の上に、導電膜15(例えば、アルミニウム膜)を300nmの厚さに形成する。そして、フォトレジストを使用して、導電膜15の上に、所望のゲート電極形状のレジストパターン16を形成する。
次に、図10(c)に示すように、レジストパターン16をマスクとして導電膜15をエッチングすることにより、ゲート電極17を形成する。その後、レジストパターン16を除去する。
次に、図11(a)に示すように、ゲート電極17をマスクとしてゲート絶縁膜14をエッチングし、ゲート電極17の下方の部分以外のゲート絶縁膜14を除去する。その後、ゲート電極17をマスクとしてポリシリコン膜13に、n型不純物(例えば、リン(P))又はp型不純物(例えば、ボロン(B))をイオン注入して、ソース・ドレイン領域13aを形成する。そして、例えばエキシマレーザでソース・ドレイン領域13aを照射して、ソース・ドレイン領域13aの不純物を活性化させる。
次に、図11(b)に示すように、CVD法により、基板10の上面全体に、例えばSiNからなる層間絶縁膜18を約300nmの厚さに形成する。
次いで、層間絶縁膜18に、ソース・ドレイン領域13aに通じるコンタクトホールを形成した後、スパッタ法により基板10の上面全面に金属膜を形成する。その後、フォトリソグラフィ法により金属膜をパターニングして、図11(c)に示すように、ソース・ドレイン電極19を形成する。このようにして、TFT(半導体デバイス)が完成する。
本実施形態によれば、アモルファスシリコン膜をパターニングしてメインパターン及びサブパターンを形成し、これらのパターンにCWレーザを照射してポリシリコン膜を形成する。これにより、粒径が大きく均一なシリコン結晶からなるポリシリコン膜を形成することができるとともに、ポリシリコン膜の剥がれを従来方法よりもより一層抑制することができる。その後、このポリシリコン膜を使用してTFT等の半導体デバイスを形成する。従って、液晶表示装置や有機EL表示装置等に使用するTFT等の半導体デバイスのより一層の高速動作が可能になり、歩留まり及び信頼性が更に向上する。
(第2の実施形態)
図13は本発明の第2の実施形態に係る半導体デバイス製造装置の構成を示すブロック図、図14は同じくその製造装置のステージ30上に載置された基板40及びレーザ装置32を示す模式図である。
本実施形態の半導体デバイス製造装置は、ステージ30と、制御部31と、レーザ装置32と、X方向駆動部33と、Y方向駆動部34と、サブステージ角度微調整部35a,35bと、サブステージ位置微調整部36とにより構成されている。
ステージ30は2つのサブステージ30a,30bにより構成されており、これらのサブステージ30a,30b上に2枚の基板40を並べて載置するようになっている。サブステージ30aは、角度微調整部35aにより駆動されて、鉛直方向に延びる軸を中心として限定された範囲を回転するようになっている。また、サブステージ30bは、角度微調整部35bにより駆動されて、鉛直方向に延びる軸を中心として限定された範囲を回転するとともに、Y方向位置微調整部36により駆動されて、Y方向(ステージ30の幅方向)に限定された範囲を移動することができるようになっている。
CWレーザ装置33はステージ30の上方に配置され、X方向駆動部33及びY方向駆動部34によりX方向(ステージ30の長さ方向)及びY方向に移動する。制御部31は、予め設定された条件に従ってレーザ装置32、X方向駆動部33、Y方向駆動部34、角度微調整部35a,35b及び位置微調整部36を制御する。
なお、CWレーザ装置32としては、特に出力の安定性の点から、YAGレーザ及びYVO4レーザなどの固体レーザを使用することが好ましい。YVO4レーザの場合、基本波の波長は1064nmである。しかし、この波長ではアモルファスシリコンやポリシリコンに対する吸収係数が極めて低いため、そのままでは結晶化に用いることができない。従って、第2高調波(波長532nm)、第3高調波(波長355nm)及び第4高調波(波長266nm)などを使用することが好ましい。
また、CWレーザ装置32に替えて、電子ビーム照射装置又はランプ光照射装置を使用してもよく、要はエネルギービームを連続的に照射して基板上の非単結晶半導体膜を粒径が大きい多結晶半導体膜に替えることができるエネルギービーム照射装置を使用すればよい。
以下、上述の半導体デバイス製造装置を使用したTFT(半導体デバイス)の製造方法について、図15〜図17に示す断面図と、上述した図13,図14とを参照して説明する。
まず、図15(a)に示すように、基板40上に厚さが100nm〜2μmの下地膜41を形成し、更にその上に厚さが30nm〜250nmの非単結晶半導体膜42を形成する。基板40としては、石英板、ガラス板、プラスチック板、シリコンウェハ、金属板及びセラミック板等を使用することができる。この例では、基板40としてガラス板を使用するものとする。また、下地膜41は、シリコン酸化膜(SiO2膜)、シリコン窒化膜(SiN膜)又はその他の絶縁性物質により形成する。複数の物質を積層して下地膜41を構成してもよい。なお、下地膜41は基板40からの不純物の拡散を防ぐために設けるものであり、基板40からの不純物の拡散が問題にならない場合は省略してもよい。
非単結晶半導体膜42としては、非晶質(アモルファス)又は多結晶のシリコン膜、ゲルマニウム膜、シリコン・ゲルマニウム膜及びシリコン・カーバイド膜等を用いる。非単結晶半導体膜42の形成方法としては、LP(Low Pressure)CVD法、プラズマCVD法又はスパッタ法等がある。非単結晶半導体膜42をプラズマCVD法により形成した場合は、400℃〜600℃の温度で熱処理(脱水素処理)して水素を追い出すことが好ましい。ここでは、非単結晶半導体膜42としてアモルファスシリコン膜を60nmの厚さに形成したものとする。
次に、図15(b)に示すように、フォトリソグラフィ法によりアモルファスシリコン膜(非単結晶半導体膜)42を帯状又は島状にパターニングする。但し、本実施の形態はポリシリコン膜形成時のスループット向上を目的としているので、この工程は必須ではない。アモルファスシリコン膜42をパターニングする場合は、剥れが発生しにくい形状、例えば六角形状、長円状、台形状、平行四辺形状又は菱形状とすることが好ましい。高密度でTFTを形成する場合は、第1の実施形態で説明したように、TFTを形成するためのメインパターンと、メインパターン間の隙間を埋めるサブパターンとを形成することが好ましい。ここでは、図18の上面模式図に示すようにX方向及びY方向に配列した六角形状のパターンP1を形成したものとする。
次に、図14に示すように、アモルファスシリコンからなる帯状又は島状のパターンP1を形成した2枚の基板40をそれぞれサブステージ30a,30bの上に固定する。そして、例えば図19(a)に示すように2枚の基板40がレーザ装置32の走査方向に対し平行でない場合、又は2枚の基板間にY方向の位置ずれがある場合は、角度微調整部35a,35b及び位置微調整部36を制御して、図19(b)に示すように、2枚の基板40の各パターンがレーザ装置32の走査方向に並ぶようにサブステージ30a,30bの位置を調整する。
次に、図15(c)に示すように、CWレーザ装置32から出力されたレーザ光を基板30に照射ながらCWレーザ装置32を走査して、アモルファスシリコンをポリシリコンに変換する。これにより、図16(a)に示すように、基板40上にポリシリコン膜43が形成される。このようにして形成されたポリシリコン膜43中の結晶は、従来のエキシマレーザによるパルス状の照射により得られる結晶の10〜100倍の大きさになり、レーザ照射方向に細長い粒径が5μm以上の結晶が得られる。
次に、フォトリソグラフィ法により、ポリシリコン膜43を所定の形状(図12参照)にパターニングする。このとき、ポリシリコン膜43の結晶の長軸方向が電流の流れる方向となるようにすることが好ましい。
次に、図16(b)に示すように、基板40の上側全面に、ゲート絶縁膜44としてSiO2膜を約200nm又はそれ以下の厚さに形成する。その後、ゲート絶縁膜44の上に導電膜(例えば、アルミニウム膜)45を300nmの厚さに形成する。そして、フォトレジストを使用して導電膜45の上に所望のゲート電極形状のレジストパターン46を形成する。
次に、図16(c)に示すように、レジストパターン46をマスクとして導電膜45をエッチングすることにより、ゲート電極47を形成する。その後レジストパターン46を除去する。
次に、図17(a)に示すように、ゲート電極47をマスクとしてゲート絶縁膜44をエッチングすることにより、ゲート電極47の下側部分以外のゲート絶縁膜44を除去する。その後、ゲート電極47をマスクとしてポリシリコン膜43に、例えばn型不純物としてP(リン)を、加速エネルギーが例えば10keV、ドーズ量が4×1013cm-2の条件でイオンドープし、ソース・ドレイン領域43aを形成する。更に、400℃〜700℃の温度で熱処理(熱アニール、ランプアニール又はレーザアニール等)してソース・ドレイン領域43aの不純物を活性化させる。
次に、図17(b)に示すように、CVD法により、基板40の上側全面に、層間絶縁膜48として、酸化シリコン膜、又は酸化シリコン膜と窒化シリコン膜との積層膜を200nm〜900nmの厚さに形成する。
次いで、図17(c)に示すように、層間絶縁膜48に、ソース・ドレイン領域43aに通じるコンタクトホールを形成した後、スパッタ法により、基板40の上側全面に金属膜を形成する。その後、フォトリソグラフィ法により金属膜をパターニングして、ソース・ドレイン電極49を形成する。このようにして、TFTが完成する。
図13に示すように2枚の基板40を並べて連続的にレーザ光を照射する場合、1ライン当たりのレーザ装置32の移動時間T(加速時間、一定速度で移動する時間及び減速時間の合計)が最小となる速度Vは、基板が1枚のときの√2倍(約1.4倍)となる。即ち、本実施形態のように基板を2枚並べて処理する場合は、基板を1枚づつ処理する場合に比べて単位長さ当たりにかかる時間が0.7倍となり、スループットが向上する。
また、本実施形態においては、基板サイズを大きくすることなくスループットを向上できるので、他の製造プロセスの設備コストの上昇を抑えることができる。
更に、本実施形態により製造したTFTは、動作層となるポリシリコン膜中の結晶の粒径が大きいので、エキシマレーザを使用して形成した従来のTFTに比べてより一層の高速動作が可能になる。
なお、上記の例では2枚の基板40を並べてCWレーザを照射する場合について説明したが、3枚又はそれ以上の基板を並べてCWレーザを照射すれば、スループットがより一層向上することは勿論である。また、上記の例ではステージ40の位置を固定にしてレーザ装置32を移動させる場合について説明したが、レーザ装置32を固定しステージ40を移動させてもよく、レーザ装置32及びステージ40の両方が移動するようにしてもよい。
(第3の実施の形態)
図20は本発明の第3の実施の形態に係る半導体デバイス製造装置の構成を示すブロック図、図21は同じくその回転ステージ50上に載置された基板60とレーザ光の走査軌跡とを示す模式図、図22は同じくそのレーザ装置の構成を示す模式図である。
本実施形態の半導体デバイス製造装置は、回転ステージ50と、制御部51と、CWレーザ装置52と、レーザ装置半径方向駆動部53と、ステージ回転駆動部54とにより構成されている。
ステージ50はステージ回転駆動部54により駆動されて回転する。このステージ50上に、図21に示すように複数枚(図では4枚)の基板60を円周方向に並べて配置する。CWレーザ装置52はステージ50の上方に配置され、駆動部53により駆動されてステージ50の半径方向に移動する。レーザ装置52の移動量はレーザ干渉計(図示せず)により検出され、半径方向駆動部53にフィードバックされる。
制御部51は、予め設定された条件に従ってレーザ装置52、レーザ装置半径方向駆動部53及びステージ回転駆動部54を制御する。
CWレーザ装置52は、図22に示すように、レーザ光を出力するレーザ発信器71と、レーザ発信器71から出力されたレーザ光を変調する光変調器72と、光変調器72で変調された光をステージ50に向けて反射する反射ミラー73と、レーザ光を基板60の表面の非単結晶半導体膜に集光する結像光学系74とにより構成されている。
本実施形態においては、第2の実施形態と同様に、CWレーザ装置52として、第2高調波、第3高調波又は第4高調波を出力するYVO4レーザを使用する。但し、CWレーザ装置52に替えて、電子ビーム照射装置又はランプ光照射装置を使用してもよい。
以下、上述の半導体デバイス製造装置を使用したTFT(半導体デバイス)の製造方法について、図23〜図24を参照して説明する。
まず、図23(a)に示すように、基板60上に厚さが100nm〜2μmの下地膜61を形成し、その上に厚さが30nm〜250nmの非単結晶半導体膜62を形成する。基板60としては石英板、プラスチック板、シリコンウェハ、金属板及びセラミック板等を使用することができる。この例では、基板60として、サイズが400mm×500mmのガラス板を使用するものとする。また、下地膜61は、シリコン酸化膜(SiO2膜)、シリコン窒化膜(SiN膜)又はその他の絶縁物質により形成する。複数の物質を積層して下地膜61を構成してもよい。下地膜61は基板60からの不純物が拡散することを防ぐために設けるものであり、基板60からの不純物の拡散が問題にならない場合は省略してもよい。
非単結晶半導体膜62としては、非晶質(アモルファス)又は多結晶のシリコン膜、ゲルマニウム膜、シリコン・ゲルマニウム膜及びシリコン・カーバイド膜等を用いる。非単結晶半導体膜62の形成方法としては、LP(Low Pressure)CVD法、プラズマCVD法又はスパッタ法等がある。非単結晶半導体膜62をプラズマCVD法により形成した場合は、400℃〜600℃の温度で熱処理(脱水素処理)して水素を追い出すことが好ましい。ここでは、非単結晶半導体膜42としてアモルファスシリコン膜を60nmの厚さに形成したものとする。
次に、フォトリソグラフィ法によりアモルファスシリコン膜(非単結晶半導体膜)62をエッチングして、図23(b)に断面図、図25(a)に上面図を示すように、X方向及びY方向に並ぶ帯状又は島状のパターンP1を形成する。但し、本実施の形態はポリシリコン膜形成時のスループット向上を目的としているので、この工程は必須ではない。アモルファスシリコン膜62をパターニングする場合は、剥れが発生しにくい形状、例えば六角形状、長円状、台形状、平行四辺形状又は菱形状とすることが好ましい。剥れを防止するためには、各パターンP1の間隔は1μm以上、より好ましくは3μm程度とする。高密度でTFTを形成する場合は、第1の実施形態で説明したように、TFTを形成するためのメインパターンと、メインパターン間の隙間を埋めるサブパターンとを形成することが好ましい。
なお、結晶化という観点から見れば、図25(b)に示すようにレーザ光の走査方向(図中破線で示す)とパターンP1の長手方向とがほぼ一致するようにパターンP1を円周方向に沿って並べることが好ましい。しかし、回路を構成することを考慮すると、図25(a)に示すようにパターンP1をX方向及びY方向に並べることが好ましい。この場合は、図26(a)に示すようにTFTの動作層となる島状のシリコン膜がX方向及びY方向に並ぶので、配線パターンの設計が比較的容易である。一方、パターンP1を図25(b)に示すように配置した場合は、TFTの動作層となる島状のシリコン膜が図26(b)に示すように円周に沿って並ぶので、配線パターンの設計が難しくなる。本発明ではパターンP1の配列方向を限定するものではなく、基板60の大きさや構成する回路等に応じてパターンP1の配列方向を決定すればよい。
次に、図21に示すように、表面にアモルファスシリコン膜を形成した4枚の基板60を回転ステージ50の上に円周方向に並べて固定する。
次いで、図22に示すように、CWレーザ装置52から出力されたレーザ光を基板60に照射しながら、ステージ回転駆動部54によりステージ50を回転させ、半径方向駆動部53によりレーザ装置52を半径方向に移動する。ここでは、レーザ装置52をステージ50の中心から外側に向けて移動するものとするが、ステージ50の外側から中心に向けて移動してもよい。これにより、アモルファスシリコンがポリシリコンに変化して、図23(c)に示すようにポリシリコン膜63が形成される。
レーザ装置52を回転中心からの距離が小さいところから大きいところへ走査する場合、軌跡の方程式を極座標で表すと以下のようになる。
r=(θ/2π)p …(1)
ここで、rは回転中心からの距離、θは角度(rad)、pは送りピッチ(θが2πを超えたとき、すなわち1回転したときのrの増加分)である。送りピッチpは、基板全面を結晶化する場合はエネルギービームの長さ(ステージ50の半径方向の長さ)wよりも小さく(w≧p)する。但し、アモルファスシリコン膜を部分的に結晶化する場合はこの限りではない。
ポリシリコン膜63を形成する結晶の粒径を均一化するためには、ステージ50の中心側と外側とで円周方向の単位長さ(走査長)当たりのレーザ照射光のエネルギーをほぼ一定とすることが必要である。この場合、ステージ60の回転速度(角速度)を一定してレーザ光の強度を変化させる方法(以下、CAV(Constant Angular Velocity )法という)と、レーザ光の強度を一定としてステージ60の回転速度を変化させる方法(以下、CLV法(Constant Linear Velocity)という)とがある。
CAV法の場合は、ステージ60の角速度ωが一定であるので、線速度vはステージ60の中心からの距離rに比例して大きくなり、v=rωとなる。CAV法では、基板全面に亘ってほぼ均一な条件でエネルギーを照射するためには、基板に照射されるエネルギーを角速度ωに応じて連続的に(又は、段階的に)変化させることが必要である。本実施形態では、図22に示すように、レーザ発信器61と反射ミラー63との間にAOM(音響光学素子)又はEOM(電気光学素子)などの光変調器62を配置し、回転中心からの距離rに応じてレーザ光の照射エネルギーを調整する。図27に、CAV法における回転中心からの距離rとレーザパワー、回転速度及び線速度との関係を示す。
CLV法の場合は、線速度v=rωが一定となるようにステージ回転駆動部53を制御して、回転中心からの距離rが大きいほど角速度ωを小さくする。また、基板60に照射するエネルギーは一定とする。図28に、CLV法における回転中心からの距離rとレーザパワー、回転速度及び線速度との関係を示す。なお、レーザ装置52の基板60への照射/非照射を高速に制御するには上述したような光変調器が極めて有効であるが、機械的なシャッター等で代用することも可能である。
レーザ光の照射域(ビーム形状)は、図29に示すように、回転方向に短く、半径方向に長い形状とすることが好ましい、また、半径方向の強度分布はほぼ均一であることが望ましい。このようにすることで、図30の模式図に示すように回転方向(レーザ光走査方向)に沿って結晶63aが成長する。但し、レーザ光の照射域が半径方向に長く、回転中心に近い側と遠い側での速度差が大きくなる場合は、遠い側のパワーが強くなるようにパワーの傾斜をもたせることが好ましい。レーザ装置の出力が十分でなく、半径方向に長くすることが困難な場合は、2台以上のレーザ装置を半径方向に並べて使用してもよい。また、図31に示すように、2台のレーザ装置52をステージ50の回転中心に対し対称に配置してもよい。このように2台のレーザ装置52を使用する場合は、送りピッチpが2倍になり、それぞれの軌跡はr=(θ/π)p、r=((θ−π)/π)pとなる。このようにすることで、半径方向の差による速度の差を最小限にしつつ、スループットを向上させることができる。
ここでは、図22に示すように1台のレーザ装置を使用し、CLV法により、線速度が2m/sec 、レーザパワーが10Wの条件でレーザ照射を行うものとする。
次に、島状のポリシリコン膜63を所定の形状(図12参照)にパターニングする。このとき、ポリシリコン膜63の結晶の長軸方向が電流の流れる方向とすることが好ましい。
次に、図24(a)に示すように、第2の実施形態と同様にして基板60の上側にゲート絶縁膜64及びゲート電極67を形成し、ゲート電極67をマスクとしてポリシリコン膜63に不純物を導入してソース・ドレイン領域63aを形成する。
次いで、図24(b)に示すように、基板60の上側全面に層間絶縁膜68を形成する。その後、図24(c)に示すように、層間絶縁膜68に形成したコンタクトホールを介してソース・ドレイン領域67に電気的に接続する電極69を形成する。これにより、TFT(半導体デバイス)の製造が完了する。
本実施形態においては、レーザ光の照射域を一方向に走査するので、図1に示す従来技術に比べて加速又は減速に要する時間が削減され、スループットが向上する。
また、本実施形態においても、基板サイズを大きくすることなくスループットを向上できるので、他の製造プロセスの設備コストの上昇を抑えることができる。
更に、本実施形態により製造したTFTは、動作層となるポリシリコン膜中の結晶の粒径が大きいので、エキシマレーザを使用して形成された従来のTFTに比べてより一層の高速動作が可能である。
なお、上記実施の形態では回転ステージに複数枚の基板を載置してレーザ光を照射する場合について説明したが、例えば回転ステージの中央に基板を配置して、基板を1枚づつ処理してもよい。また、上記実施の形態では基板の形状を矩形としたが、これに限定されず、円形(ウェハ)又はドーナッツ形などの基板を使用してもよい。
更に、上記実施形態ではステージが回転する場合について説明したが、図32に示すように、X方向及びY方向に移動可能なステージ80を使用し、レーザ装置82から出力されるレーザ光の走査軌跡が同心円状又は渦巻状になるように制御部81でX方向駆動部83及びY方向駆動部84を制御してもよい。
(付記1)基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程とを有することを特徴とする多結晶半導体膜の形成方法。
(付記2)前記サブパターンの形状が、前記メインパターン間の隙間の形状と相似であることを特徴とする付記1に記載の多結晶半導体膜の形成方法。
(付記3)前記メインパターンと前記サブパターンとの間隔が1乃至5μmであることを特徴とする付記1に記載の多結晶半導体膜の形成方法。
(付記4)前記連続波レーザとして、(Nd:YVO4)レーザの第2高調波を出力するものを使用することを特徴とする付記1に記載の多結晶半導体膜の形成方法。
(付記5)基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜をパターニングして、先端が凸の島状又は帯状の複数のメインパターンと該メインパターンの隙間に配置されたサブパターンとを形成する工程と、前記基板上に連続波レーザを照射しながらレーザ照射域を前記メインパターンの先端から後端に向う方向に走査して多結晶半導体膜を形成する工程と、フォトリソグラフィ法により前記メインパターンの多結晶半導体膜を所定の形状にパターニングするとともに前記サブパターンを除去する工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。
(付記6)基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法。
(付記7)前記エネルギービームとして連続波レーザ装置から出力されるレーザ光を使用することを特徴とする付記6に記載の多結晶半導体膜の形成方法。
(付記8)前記非単結晶半導体膜形成工程と前記エネルギービーム照射工程との間に、前記非単結晶半導体膜を帯状又は島状にパターニングする工程を有することを特徴とする付記6に記載の多結晶半導体膜の形成方法。
(付記9)前記基板と前記非単結晶半導体膜との間に絶縁膜を形成することを特徴とする付記6に記載の多結晶半導体膜の形成方法。
(付記10)基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜を形成した複数の基板を平面上に並べて配置し、前記複数の基板にわたってエネルギービームを連続的に走査し前記非単結晶半導体膜から多結晶半導体膜を形成するエネルギービーム照射工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。
(付記11)基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、複数の基板を並べて配置可能なステージと、前記ステージの上方に配置されてエネルギービームを出力するエネルギービーム出力装置と、前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動する駆動部と、前記エネルギービーム出力装置及び前記駆動部を制御し、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージ上に配置された複数の基板にわたって連続的に走査する制御部とを有することを特徴とする半導体デバイス製造装置。
(付記12)前記ステージは、前記複数の基板の向きを揃える微調整部を有することを特徴とする付記11に記載の半導体デバイス製造装置。
(付記13)基板上に非単結晶半導体膜を形成する非単結晶半導体膜形成工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成するエネルギービーム照射工程とを有することを特徴とする多結晶半導体膜の形成方法。
(付記14)前記エネルギービーム照射工程では、ステージ上に1又は複数の前記基板を配置し、前記ステージを回転することを特徴とする付記13に記載の多結晶半導体膜の形成方法。
(付記15)前記ステージを回転する際に、回転中心と前記エネルギービームの照射位置との距離に応じて角速度を変化させることを特徴とする付記14に記載の多結晶半導体膜の形成方法。
(付記16)前記ステージを回転する際に、回転中心と前記エネルギービームの照射位置との距離に応じて前記エネルギービームの出力を変化させることを特徴とする付記14に記載の多結晶半導体膜の形成方法。
(付記17)前記エネルギービームとして、連続波レーザ装置から出力されるレーザ光を使用することを特徴とする付記13に記載の多結晶半導体膜の形成方法。
(付記18)基板上に非単結晶半導体膜を形成する工程と、前記非単結晶半導体膜にエネルギービームを照射し、前記エネルギービームに対し前記基板を相対的に回転させて前記エネルギービームを前記非単結晶半導体膜の表面に同心円状又は渦巻状に連続的に走査して多結晶半導体膜を形成する工程と、前記多結晶半導体膜を所定の形状にパターニングする工程と、前記多結晶半導体膜の上にゲート絶縁膜及びゲート電極を形成する工程と、前記ゲート電極をマスクとして前記多結晶半導体膜に不純物を導入する工程とを有することを特徴とする半導体デバイスの製造方法。
(付記19)基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、前記基板が搭載されるステージと、前記ステージを回転させる回転駆動部と、前記ステージの上方に配置されたエネルギービーム出力装置と、前記エネルギービーム出力装置から出力されたエネルギービームを前記ステージの半径方向に相対的に移動する半径方向駆動部と、前記回転駆動部、前記エネルギービーム出力装置及び前記半径方向駆動部を制御する制御部とを有することを特徴とする半導体デバイス製造装置。
(付記20)前記制御部は、単位長さ当たりのエネルギービーム照射量が一定となるように、前記回転駆動部を制御することを特徴とする付記19に記載の半導体デバイス製造装置。
(付記21)前記制御部は、単位長さ当たりのエネルギービーム照射量が一定となるように、前記エネルギービーム出力装置の出力を制御することを特徴とする付記19に記載の半導体デバイス製造装置。
(付記22)前記エネルギービーム出力装置が、連続波レーザ装置であることを特徴とする付記19に記載の半導体デバイス製造装置。
(付記23)基板上に形成された非単結晶半導体膜にエネルギービームを照射して多結晶半導体膜を形成する半導体デバイス製造装置において、前記基板が搭載されるステージと、前記ステージの上方に配置されたエネルギービーム出力装置と、前記ステージ及び前記エネルギービーム出力装置の少なくとも一方を駆動して前記エネルギービーム出力装置から出力されたエネルギービームを非単結晶半導体膜に同心円状又は渦巻状に照射する駆動部と、前記エネルギービーム出力装置及び前記駆動部を制御する制御部とを有することを特徴とする半導体デバイス製造装置。