JP2004087620A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004087620A JP2004087620A JP2002244112A JP2002244112A JP2004087620A JP 2004087620 A JP2004087620 A JP 2004087620A JP 2002244112 A JP2002244112 A JP 2002244112A JP 2002244112 A JP2002244112 A JP 2002244112A JP 2004087620 A JP2004087620 A JP 2004087620A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- tft
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各薄膜トランジスタの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くするようにした。
【選択図】 なし
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、無アルカリガラス等の非晶質基板上に、各々複数の薄膜トランジスタ(Thin Film Transistor:TFT。以下TFTと示す。)を有してなる画素領域及びドライバー領域が設けられてなる半導体装置、いわゆるドライバー画素一体型(システム・オン・パネル/System On Panel:SOP。以下SOPと示す。)に適用して好適である。
【0002】
【従来の技術】
前記TFTは、極めて薄く微細な動作半導体膜に形成されるものであるため、近時の大面積化の要請を考慮して大画面の液晶パネル等への搭載が検討されており、特に、SOP等への適用が期待されている。
【0003】
SOPでは、無アルカリガラス等の非晶質基板上に複数の多結晶半導体TFT(特に多結晶シリコン(以下p−Siと示す。)TFT)を形成する。この場合、半導体膜としてアモルファスシリコン(以下a−Siと示す。)膜を成膜した後、紫外波長・短パルスのエキシマレーザを照射することで、ガラス基板に影響を与えずa−Si膜のみを溶融結晶化させて動作半導体膜として機能するp−Si膜を得る方法が主流である。
【0004】
以下、従来例の具体的な形態について図面を参照しながら説明する。
【0005】
図14及び図15に上記パルス発振エキシマレーザビームを線状に加工し、例えばa−Si膜に対し、該線状レーザビームを走査させながら照射した場合の様子を示す。
【0006】
図14は、従来の実施形態に係るSOPの液晶表示装置の構成を模式的に示した図であり、図示中、基板は1、画素領域は101、データドライバー領域102、走査ドライバー領域はは103、線状(リボン状)にパターニングされた半導体薄膜(a−Si膜)(以下、半導体薄膜リボンと称する。)は104である。前記線状レーザビーム照射は例えば、図14に示すように、画素領域101、データドライバー領域102、及び走査ドライバー領域103の半導体薄膜リボン104に対して矢印の方向へ走査する。
【0007】
図15は前記半導体薄膜リボン104に前記線状レーザビームを照射走査する様子を示す図であり、該半導体薄膜リボン104の幅は70μm、該各半導体薄膜リボン104領域間の隙間は80μmである。
【0008】
図16は図15の半導体薄膜リボン104にTFTアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン104内のチャネル領域は105、それを挟みソース/ドレイン106、それら領域を有するTFTのアイランド領域は107である。
【0009】
図16に示すように、画素領域101、データドライバー領域102、及び走査ドライバー領域103に形成されたa−Si膜を半導体薄膜リボン104にパターニングし、該パターニング後のa−Si膜104の表面又は基板1の裏面に対し、前記線状レーザビームを矢印の方向へ照射走査する。使用する前記レーザビームの幅寸法は100μmであるため、150μmずつ走査位置をずらしながら、前記基板1の全域の半導体薄膜リボン104を照射する。この後、リボン状の半導体薄膜104をパターニング及びエッチングして、該半導体薄膜リボン104内にチャネル領域105を挟みソース/ドレイン106となる領域を有するTFTのアイランド領域107を形成する。このとき、前記半導体薄膜リボン104表面の1箇所からみれば前記レーザビームは1回の照射走査である。
【0010】
アイランド領域107の周辺部の半導体薄膜リボン104には、周囲への熱拡散により冷却速度が速いために微結晶である動作半導体膜(p−Si膜)が形成されるが、内部では冷却速度を十分に遅くでき、数μm幅、数十μmの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【0011】
【発明が解決しようとする課題】
SOPの大面積化に対応した高出力且つ線状のビームを出射するエキシマレーザが開発され、レーザ結晶化によって得られるp−Si膜は、結晶粒径が大きく、大面積に均一に形成することが可能となってきた。
【0012】
このように、例えば、前記SOPの液晶表示装置において、前記パルス発振エキシマレーザを用いた結晶化によって得られるp−Si膜を用いてTFTを作製した場合、前記画素領域及び前記各ドライバー領域を構成するTFTの前記チャネル領域には、結晶粒径が大きく、該チャネル内に存在する粒界が少ないために移動度が大きい高いレベルのトランジスタ特性を有するTFTが製造可能となってきた。この技術により得られるTFTの移動度は約150cm2/Vs程度である。
【0013】
上述したように、前記パルス発振エキシマレーザを画素領域及びドライバー領域に形成されたa−Si膜に1回の照射走査を施することにより、該全領域に均等に高移動度のTFTを形成することはできるようになってきたが、前記画素領域において、各画素をスイッチングするためのTFTでは、この方法によって得られた動作半導体膜となるp−Si膜の膜厚が厚いために、オフ電流(リーク電流)が大きくなってしまうという問題が生じていた。
【0014】
そこで、本発明は、前記課題に鑑みてなされたものであり、SOPの液晶表示装置等への適用に際して、TFTのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のTFTを備えてなる半導体装置及びその製造方法を提供することを目的とする。
【0015】
更に本発明は、TFTのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のTFTを実現するに際して、CWレーザエネルギービームの照射回数を画素領域及びドライバー領域で異ならせて、それぞれに最適の動作半導体膜となるp−Si膜の膜厚を制御して、前記TFTを実現することを可能とする半導体装置及びその製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明は前記課題を解決するため、以下に示す諸態様を備える。
【0017】
本発明の態様は、基板上に、各々複数のTFTを有する画素領域及びドライバー領域が設けられてなる半導体装置の製造方法であって、画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各TFTの動作半導体薄膜とする際、該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くすることを特徴とする。
【0018】
この場合、前記画素領域を構成する該各TFTの動作半導体薄膜の膜厚は、前記ドライバー領域を構成する該各TFTの動作半導体薄膜の膜厚よりも薄くなる。
【0019】
このように、画素領域を構成する前記各TFTの動作半導体薄膜の膜厚を薄くすることにより、リーク電流(オフ電流)を低減することができる。
【0020】
この場合、前記エネルギービームの具体例としては、CWレーザ光、更には半導体励起の固体レーザ光(DPSSレーザ光)が好ましい。
【0021】
このように、CWレーザ等のような時間に対して連続的に出力するエネルギービームにより半導体薄膜を結晶化することにより、結晶粒径を大粒径に、具体的にはエネルギービームの走査方向に沿って半導体薄膜の結晶状態が結晶粒が長い流線形状のフローパターンに形成される。この場合の結晶粒径は、例えば、現在使用されているエキシマレーザ光により結晶化された場合の10〜100倍の大きさとなる。
【0022】
出力の大きい、CWレーザ等のレーザビームを、被照射面において、数cm角の四角いスポットや、長さ10cm以上の線状となるように光学系にて加工し、レーザビームを走査させて(レーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が、量産性が良く、工業的に優れているため、好ましい。
【0023】
特に、線状レーザビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状レーザの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、高い量産性が得られる。線方向に直角な方向に走査するのは、それが最も効率のよい走査方向であるからである。
【0024】
前記態様において、前記各半導体薄膜を前記基板上に線状又は島状にパターニングすることが好適である。
【0025】
CWレーザによる結晶化技術は、SOI(Silicon On Insulator)の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えないものと考えられていた。確かに、半導体薄膜としてa−Si膜が全面に成膜されている状態でレーザ照射すると、a−Si膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察される。本発明では、半導体薄膜を予め線状又は島状にパターニングしておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等の発生が防止される。これにより、ガラス等の基板にTFTの動作半導体薄膜を形成する際にも、CWレーザに代表される時間に対して連続的にエネルギーを出力するエネルギービームを不都合なく用いることが可能となる。
【0026】
前記態様において、前記画素領域と前記ドライバー領域とにおいて、時間に対して連続的に且つ線状にエネルギーを出力する前記エネルギービームの照射回数を異なるようにして(具体的には、前記ドライバー領域に形成された半導体薄膜に1回、前記画素領域に形成された半導体薄膜に少なくとも2回以上)、前記画素領域及び前記ドライバー領域に形成された半導体薄膜に照射することにより結晶化し、該各それぞれの動作半導体薄膜とすること等が好ましい。
【0027】
画素領域とドライバー領域に設けられるTFTでは、要求精度が異なり、その作製の際に最適化が必要となる。従って、確実に大粒径の結晶粒を有する動作半導体薄膜の形成が可能であり、各TFTの動作特性を高いレベルにでき、時間に対して連続的にエネルギーを出力するエネルギービームを画素領域及びドライバー領域に適用し、該画素領域と該ドライバー領域とで当該エネルギービームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該ドライバー領域をそれぞれ構成するTFTの動作半導体薄膜の膜厚に差異を設ける。これにより、極めて効率的に各場所の精度要求に見合った所望のSOPを実現することが可能となる。
【0028】
【発明の実施の形態】
以下、本発明を適用した具体的な諸実施形態について図面を参照しながら詳細に説明する。
【0029】
─時間に対して連続的に出力するエネルギービームによる結晶化─
先ず、本実施形態の主要構成、即ち、時間に対して連続的にエネルギーを出力するエネルギービームをCWレーザとし、ここではCWレーザを利用した半導体薄膜の結晶化について開示する。
【0030】
時間に対して連続したエネルギービームを半導体薄膜、例えばa−Si膜に対して照射走査することにより、大粒径のポリシリコン結晶を形成することが可能である。このときの結晶粒径は数μm程度となり、非常に大きな結晶を形成できる。この結晶粒径は例えば、現在使用されているエキシマレーザの10〜100倍の大きさになる。従って、高速動作を必要とされるドライバー部分のTFTには非常に有利である。
【0031】
図1−図5にCWレーザを利用した半導体薄膜の結晶化の様子を示す。
【0032】
図1はSOPの液晶表示装置の構成を模式的に示した図であり、その構成は図14のものと同一のものであって、既に説明しているので、ここではその説明を省略し、同一の符号で示す(図14参照)。前記CWレーザ照射は例えば、図1に示すように、画素領域101、データドライバー102、及び走査ドライバー領域103の半導体薄膜リボン104に対して矢印の方向へ走査する。
【0033】
図2は、半導体薄膜リボン104にCWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ1回目の照射走査する様子を示す図であり、図15のものと同一のものは同一の符号で示している。図2のように半導体薄膜リボン104の幅は70μm、該各半導体薄膜リボン104領域間の隙間は80μmである。図2中の円形図は、前記該リボン104幅内に形成された複数個のTFTの模式図である。
【0034】
図3はデータドライバー領域102及び走査ドライバー領域103にTFTアイランドが形成された様子を示す図であり、図16のものと同一のものは同一の符号で示している。図示中、半導体薄膜リボン104内のチャネル領域は105、それを挟みソース/ドレイン106、それら領域を有するTFTのアイランド領域は107である。
【0035】
図4は、画素領域101に形成された半導体薄膜リボン104にCWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ2回目の照射走査する様子を示す図であり、図2のものと同一のものは同一の符号で示している。図4中の円形図は、前記該リボン104幅内に形成された複数個のTFTの模式図である。
【0036】
図5は画素領域101にTFTアイランドが形成された様子を示す図であり、図示中、半導体薄膜リボン104内のチャネル領域は105、それを挟みソース/ドレイン106、それら領域を有するTFTのアイランド領域は107である。
【0037】
図1−図3に示すように、バッファーSiO2を形成したガラス基板1上でa−Si膜2(膜厚:100nm)を線状(リボン状)にパターニングし、a−Si膜2の表面又はガラス基板1の裏面に対し、CWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ1回目の照射走査する。図2に示すように、使用する前記レーザビームの幅寸法は100μmであるため、150μmずつ走査位置をずらしながら、該基板1全域の半導体薄膜リボン104を照射する。
【0038】
この後、図3に示すように、データドライバー領域102及び走査ドライバー領域103のリボン状の半導体薄膜104のみパターニング及びエッチングして、各半導体薄膜104内にチャネル領域4を挟みソース/ドレイン5となる領域を有するTFTのアイランド領域6を形成する。これにより、該データドライバー領域102及び走査ドライバー領域103の半導体薄膜リボン104は結晶化され、該各TFT膜の動作半導体薄膜(膜厚:約100nm程度)が形成される。
【0039】
次に、図4に示すように、画素領域101のリボン状の半導体薄膜104の表面又はガラス基板1の裏面のみに対し、CWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ2回目の照射走査する。図4に示すように、使用する前記レーザビームの幅寸法は100μmであり、上記した1回目のレーザの1走査領域の位置から30μmずらして2回目の走査を開始し、150μmずつ走査位置をずらしながら画素領域101全域の半導体薄膜リボン104のみを照射走査する。
【0040】
この後、図5に示すように、画素領域101のリボン状の半導体薄膜104のみパターニング及びエッチングして、該各半導体薄膜104内にチャネル領域4を挟みソース/ドレイン5となる領域を有するTFTのアイランド領域6を形成する。これにより、該画素101の半導体薄膜リボン104は結晶化され、該領域を構成するTFT膜の動作半導体薄膜(膜厚:約50nm程度)が形成される。
【0041】
前記各アイランド領域6の周辺部には、周囲への熱拡散により冷却速度が速いために微結晶が形成されるが、内部ではCWレーザ3の照射条件(エネルギー及び走査速度)を適切に選ぶことにより冷却速度を十分に遅くでき、数μm幅、数十μmの長さの結晶粒が形成される。これにより、チャネル部の結晶粒径を大きくできる。
【0042】
このように、前記画素領域と前記各ドライバー領域とで当該CWレーザビームの照射回数を異ならせ、線状のエネルギービームを適用する等、該画素領域及び該各ドライバー領域をそれぞれ構成するTFTの動作半導体薄膜の膜厚に差異を設けることができる。
【0043】
なお、時間に対して連続したエネルギービームによる結晶化技術は、SOI(Silicon On Insulator)の分野において古くから研究が成されてきたが、ガラス基板では熱的に耐えられないと考えられていた。確かに、a−Si膜が全面に成膜されている状態でレーザ照射すると、a−Si膜の温度上昇と共にガラス基板の温度も上昇し、クラック等のダメージが観察されるが、a−Si膜を予め線状(又は島状)に加工しておくことにより、ガラス基板の温度は上がらず、クラックの発生や不純物の膜中への拡散等が発生しない。
【0044】
以下、CWレーザを利用した結晶化の具体例を示す。
【0045】
当該CWレーザの波長は532nmである。なお、波長は半導体薄膜が結晶化できる波長を利用すればよい。出力100Wであり、基板としては非晶質基板であるNA35ガラスを利用する。非晶質基板の材質はこれに限定したものではなく、他の無アルカリガラス、石英ガラス、シリコン単結晶、セラミックス、プラスチック等でも良い。
【0046】
ガラス基板と半導体薄膜との間に、SiO2バッファ層を膜厚400nm程度に形成している。なお、バッファー層はこれに限定したものではなく、SiO2膜とSiN膜の積層構造でも良い。半導体薄膜はプラズマCVDで形成したシリコン薄膜である。エネルギー照射前に450℃、2時間の熱処理により水素出しの熱処理を行っている。ここで、水素出しは熱処理に限定したものではない。本例では、ガラスを透過して裏面から照射しているが、これに限定したものではなく半導体薄膜側から照射しても良い。
【0047】
エネルギービームはサイズが150μm×20μmの長尺線状ビーム(又は楕円ビーム)に成型されている。ここで、エネルギービームのサイズ及び形状はこれに限定されたものではなく、結晶化に必要な最適な大きさに調整すればよい。例えば、ビーム形状としては、長方形ビーム(又は楕円ビーム)、線状ビーム(又は楕円ビーム)等が好適である。なお、長尺線状ビーム(又は楕円ビーム)、長方形ビーム(又は楕円ビーム)、線状ビーム(又は楕円ビーム)は、ビーム内で均一のエネルギー強度を有することが好ましいが、必ずしも均一である必要はなく、ビームの中心位置が最高強度を持つエネルギープロファイルでも良い。
【0048】
本例では、TFTが形成されるシリコン領域は図2及び図3のようにリボン状にa−Si膜104がパターニングされており、隣接するリボン状のa−Si膜104間は所定距離に分離され、a−Si膜104の存在しない領域が存在する。このようにa−Si膜2の配置を構成することにより、NA35ガラス基板1に対する熱損傷を大幅に低減することが可能となる。なお、a−Si膜はリボン状(線状)に限定されたものではなく、島形状としても良い。
【0049】
本例では、NA35ガラス基板1と半導体薄膜であるa−Si膜2との間には、PECVDで形成した膜厚400nm程度のSiO2膜がバッファー層として存在する。なお、バッファー層はこれに限定したものではなく、SiO2単独であれば200nm以上、またはSiO2膜とSiN膜との積層構造を利用しても良い。
【0050】
なお本例では、出力100W、波長532nmのCWレーザ1台を利用して結晶化したが、図1のように半導体薄膜パターンの配列が既に分かっているときには複数のビームを形成し、各エネルギービームを半導体薄膜領域に整合させて同時に照射しても良い。このとき、複数のエネルギービーム発生装置を利用しても良いし、また1台からエネルギービームを複数本に分離しても良い。
【0051】
─TFTの作製─
以下、上述のCWレーザビームを用いたnチャネルTFTの作製例について説明する。図6〜図9は、このTFTの製造方法を工程順に示す概略断面図である。
【0052】
基板としては、上述と同様に、非晶質基板であるNA35のガラス基板21を使用する。先ず、図6(a)に示すように、ガラス基板21上に膜厚400nm程度のSiO2バッファー層22と膜厚100nm程度の非晶質シリコン薄膜(a−Si膜)を形成したパターニングSi薄膜を形成し、水素出しのために450℃、2時間の熱処理を行う。なお、水素出しは熱処理に限定したものではない。
【0053】
続いて、上述の時間に対して連続的に出力するエネルギービームを用いて前記a−Si膜を結晶化し、動作半導体薄膜11を形成する。具体的には、例えば図1等のようにリボン状に半導体薄膜、ここでは前記a−Si膜を形成し、CWレーザを用いて、波長532nm、エネルギービームサイズ150μm×20μmの線状ビームにより該a−Si膜を照射走査して結晶化する(図6(a)参照)。この結晶化後の動作半導体薄膜11の膜厚は約100nm程度である。
【0054】
続いて、前記エネルギービームを用いて、図6(a)の動作半導体薄膜11に2回目の照射走査して結晶化し、前記動作半導体薄膜11の膜厚よりも薄い膜厚の動作半導体薄膜11´(図示せぬ)を形成する。この動作半導体薄膜11´の膜厚は約50nm程度である。以下、前記動作半導体薄膜11を用いたTFTの作成についてのみ示すが、前記動作半導体薄膜11´を用いた場合も同様である。
【0055】
続いて、例えば図4のように、結晶化されたリボン状の半導体薄膜(図4中の符号では104)にTFTアイランド領域6を形成する。このとき、リボン状の半導体薄膜の中心軸上にTFTのチャネル領域4が位置するように加工する。即ち、完成したTFTにおいて流れる電流はレーザ光の走査方向と一致する。この場合、図2及び図4の円形図に示すように、リボン幅内に複数個(図示の例では6つ)のTFTが形成されても良い。
【0056】
続いて、図6(b)に示すように、動作半導体薄膜11上に膜厚100nm程度にゲート酸化膜となるシリコン酸化膜23をPECVD法により形成する。このとき、他の手法、例えばLPCVD法又はスパッタリング法等を利用しても良い。
【0057】
続いて、図6(c)に示すように、膜厚300nm程度となるようにアルミニウム膜(又はアルミニウム合金膜)24をスパッタリング法により成膜形成する。
【0058】
続いて、図7(a)に示すように、例えば、アルミニウム膜24をフォトリソグラフィー及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極24を形成する。
【0059】
続いて、図7(b)に示すように、パターニングされたゲート電極24をマスクとしてシリコン酸化膜23をパターニングし、ゲート電極形状に倣ったゲート酸化膜23を形成する。
【0060】
続いて、図7(c)に示すように、ゲート電極24をマスクとして動作半導体薄膜11のゲート電極24の両側部位にイオンドープする。具体的には、n型不純物、ここではリン(P)を加速エネルギー20keV、ドーズ量4×1015/cm2の条件でイオンドープし、ソース/ドレイン領域を形成する。
【0061】
続いて、図8(a)に示すように、ソース/ドレイン領域のリンを活性化するためにエキシマレーザ照射を行った後、図8(b)に示すように、全面を覆うように膜厚300nm程度にSiNを堆積し、層間絶縁膜25を形成する。
【0062】
続いて、図9(a)に示すように、ゲート電極24上、動作半導体薄膜11のソース/ドレイン領域上をそれぞれ露出させるコンタクトホール26を層間絶縁膜25に開口形成する。
【0063】
続いて、図9(b)に示すように、各コンタクトホール26を埋め込むようにアルミニウム等の金属膜27を形成した後、図9(c)に示すように、金属膜27をパターニングし、それぞれコンタクトホール26を通じてゲート電極24、動作半導体薄膜11のソース/ドレイン領域と導通する配線27を形成する。
【0064】
しかる後、全面を覆う保護膜の形成等を経て、上記のような動作半導体膜11及び11´の膜厚の異なるnチャネルTFTを完成させる。
【0065】
図10−図13に、本発明の実施形態に係るnチャネルTFTの動作半導体膜の膜厚とTFT特性との関係を示す。
【0066】
図10は、前記本発明の実施形態に係るnチャネルTFTのId−Vg特性を示すグラフであり、ドレイン電圧Vd(V)を1Vにした状態でゲート電圧Vg(V)を変化させた場合のドレイン電流Id(A)を示している。図示中、縦軸はドレイン電流Id(A)、横軸はゲート電圧Vg(V)であり、実線で示すそれは該CWレーザビームを2回照射して結晶化された動作半導体膜11´(膜厚:約50nm,図示せぬ)を有するTFTの、点線で示す特性はCWレーザビームを1回照射して結晶化された動作半導体膜11(膜厚:約100nm,図6(a)参照)を有するTFTのものである。
【0067】
図11は、前記本発明の実施形態に係るnチャネルTFTのS−Value特性を示すグラフであり、前記リボン幅内6箇所(図2及び図4の円形図内1〜6の実線で示されたもの)のTFTの位置での、(オン電流を一定として)ドレイン電流Id(A)を10倍増加させるためのゲート電圧Vg(V)の増加分を示している。図示中、縦軸はTFTのId−Vg特性の傾きの逆数(V/dec)、横軸は前記リボン幅内にある実線で示した1〜6のTFTの位置であり、▲印で示す特性はCWレーザビームを1回照射して結晶化された動作半導体膜11(図6(a)参照)を有するTFTの、●印で示すそれは該CWレーザビームを2回照射して結晶化された動作半導体膜11´(図示せぬ)を有するTFTのものである(以下、図12及び図13中の●印、▲印についても同様とする。)。
【0068】
図12は、前記本発明の実施形態に係るnチャネルTFTの移動度(Mobility)を示すグラフであり、前記リボン幅内6箇所(図2及び図4の円形図内1〜6の実線で示されたもの)のTFTの位置におけるTFTの移動度(Mobility)を示している。図示中、縦軸はTFTの移動度(Mobility)(cm2/Vs)、横軸は前記リボン幅内にある実線で示した1〜6のTFTの位置である。
【0069】
図13は、前記本発明の実施形態に係るnチャネルTFTのVth特性を示すグラフであり、前記リボン幅内に6箇所(図2及び図4の円形図内1〜6の実線で示されたもの)のTFTの位置での、TFTをオンするためのゲート電圧値(Vth)を示している。図示中、縦軸はTFTのVth(V)、横軸は前記リボン幅内にある実線で示した1〜6のTFTの位置である。
【0070】
この結果より、CWレーザビームを1回照射して結晶化された動作半導体膜11を有するnチャネルTFTと、該CWレーザビームを2回照射して結晶化された動作半導体膜11´を有するnチャネルTFTとでは、そのトランジスタ特性、すなわちTFTの移動度はほぼ350cm2/Vs程度の高いレベルで同等であり、該CWレーザビームを2回照射して結晶化された動作半導体膜11´を有するnチャネルTFTの方が該各動作半導体膜の膜厚が薄くなりその結果、オフ/オンの比、すなわち、オン電流(=一定)とオフ電流の差は小さくなり、よって、ゲート電圧Vgが負におけるドレイン電流Id、すなわち、オフ電流は低減されていることがわかる。
【0071】
本実施形態によれば、上記のようなSOPの液晶表示装置等への適用に際して、画素スイッチング用及びドライバー高速駆動用にそれぞれに最適のTFTとして、TFTのトランジスタ特性、すなわち、TFTの移動度を約350cm2/Vs程度の高レベルで均質化し、該各TFTに最適の動作半導体膜となるp−Si膜の膜厚を制御(具体的には、該ドライバー高速駆動用TFTでは、前記CWレーザビームを1回照射して結晶化した膜厚を有する動作半導体膜11´を、該画素スイッチング用TFTのでは、該CWレーザビームを2回照射して結晶化した薄い膜厚を有する動作半導体膜11´を適用)して、当該各TFTを実現することが可能となる。これにより、当該TFTを多数備えてなる高性能なSOPの液晶表示装置等が実現可能となる。
【0072】
【発明の効果】
本発明によれば、TFTのトランジスタ特性を高レベルにし、画素スイッチング用およびドライバー高速駆動用にそれぞれ最適のTFTを備えることができ、特に該画素スイッチング用TFTのオン電流(リーク電流)を低減することが可能となる。
【0073】
更に本発明によれば、SOPの液晶表示装置等への適用に際して、TFTのトランジスタ特性を高レベルにし、該TFTの動作特性を高いレベルにできる連続的にエネルギーを出力するエネルギービームをドライバー領域及び画素領域に適用し、ドライバー領域と画素領域とで当該エネルギービームの照射回数を異ならせ、且つ、線状のエネルギービーム適用する等して、該ドライバー領域及び該画素領域をそれぞれ構成するTFTの動作半導体薄膜の膜厚に差異を設けて、極めて効率的に各場所の精度要求に見合った所望のSOPの液晶表示装置等を実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るSOPの液晶表示装置の構成を模式的に示した図である。
【図2】半導体薄膜リボン104にCWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ1回目の照射走査する様子を示す図である。
【図3】走査ドライバー領域102及びゲートドライバー領域103にTFTアイランドが形成された様子を示す図である。
【図4】画素領域101に形成された半導体薄膜リボン104にCWレーザ3から時間に対して連続的に出力するエネルギービームを矢印の方向へ2回目の照射走査する様子を示す図である。
【図5】画素領域101にTFTアイランドが形成された様子を示す図である。
【図6】本発明の実施形態に係るTFTの製造方法を工程順に示す概略断面図である。
【図7】図6に引き続き、本発明の実施形態に係るTFTの製造方法を工程順に示す概略断面図である。
【図8】図7に引き続き、本発明の実施形態に係るTFTの製造方法を工程順に示す概略断面図である。
【図9】図8に引き続き、本発明の実施形態に係るTFTの製造方法を工程順に示す概略断面図である。
【図10】本発明の実施形態に係るnチャネルTFTのId−Vg特性を示すグラフである。
【図11】本発明の実施形態に係るnチャネルTFTのS−Value特性を示すグラフである。
【図12】本発明の実施形態に係るnチャネルTFTの移動度(Mobility)を示すグラフである。
【図13】本発明の実施形態に係るnチャネルTFTのVth特性を示すグラフである。
【図14】従来の実施形態に係るSOPの液晶表示装置の構成を模式的に示した図である。
【図15】半導体薄膜リボン104に前記線状レーザビームを照射走査する様子を示す図である。
【図16】図15の半導体薄膜リボン104にTFTアイランドが形成された様子を示す図である。
【符号の説明】
1 基板
3 CWレーザビーム
11、11´ 動作半導体膜(p−Si膜)
101 画素領域
102 走査ドライバー領域
103 ゲートドライバー領域
104 半導体薄膜リボン(a−Si膜)
105 チャネル領域
106 ソース/ドレイン
Claims (5)
- 基板上に、各々複数の薄膜トランジスタを有する画素領域及びドライバー領域が設けられてなる半導体装置の製造方法であって、
画素領域及びドライバー領域に形成された半導体薄膜に時間に対して連続的にエネルギーを出力するエネルギービームを照射し、該各半導体薄膜を結晶化し、該各薄膜トランジスタの動作半導体薄膜とする際、
該エネルギービームの該画素領域に形成された半導体薄膜への照射回数を該ドライバー領域に形成された半導体薄膜への該照射回数よりも多くすること特徴とする半導体装置の製造方法。 - 前記ドライバー領域に形成された半導体薄膜を結晶化した後、前記画素領域に形成された半導体薄膜を結晶化することを特徴とする請求項1に記載の半導体装置の製造方法。
- 時間に対する連続的にエネルギーを出力する前記エネルギービームがCWレーザ光であることを特徴とする請求項1または請求項2のいずれかに記載の半導体装置の製造方法。
- 前記CWレーザ光のビーム形状は丸ビーム、長尺線状ビーム、楕円ビーム、長方形ビーム、及び線状ビームのいずれかであることを特徴とする請求項3に記載の半導体装置の製造方法。
- 基板上に、各々複数の薄膜トランジスタを有する画素領域及びドライバー領域が設けられてなる半導体装置であって、
該画素領域を構成する該各薄膜トランジスタの動作半導体薄膜の膜厚が、該ドライバー領域を構成する該各薄膜トランジスタの動作半導体薄膜の膜厚より薄いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244112A JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002244112A JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087620A true JP2004087620A (ja) | 2004-03-18 |
JP4035019B2 JP4035019B2 (ja) | 2008-01-16 |
Family
ID=32052698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002244112A Expired - Fee Related JP4035019B2 (ja) | 2002-08-23 | 2002-08-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4035019B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004343092A (ja) * | 2003-04-21 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
US7915099B2 (en) | 2003-04-21 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device |
JP5411292B2 (ja) * | 2010-07-16 | 2014-02-12 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
-
2002
- 2002-08-23 JP JP2002244112A patent/JP4035019B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004343092A (ja) * | 2003-04-21 | 2004-12-02 | Semiconductor Energy Lab Co Ltd | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
JP4503343B2 (ja) * | 2003-04-21 | 2010-07-14 | 株式会社半導体エネルギー研究所 | ビーム照射装置、ビーム照射方法、及び薄膜トランジスタの作製方法 |
US7915099B2 (en) | 2003-04-21 | 2011-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device |
JP2009258638A (ja) * | 2008-03-25 | 2009-11-05 | Sony Corp | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
JP4538767B2 (ja) * | 2008-03-25 | 2010-09-08 | ソニー株式会社 | 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板 |
US8034672B2 (en) | 2008-03-25 | 2011-10-11 | Sony Corporation | Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate |
JP5411292B2 (ja) * | 2010-07-16 | 2014-02-12 | パナソニック株式会社 | 結晶性半導体膜の製造方法及び結晶性半導体膜の製造装置 |
US8716113B2 (en) | 2010-07-16 | 2014-05-06 | Panasonic Corporation | Crystalline semiconductor film manufacturing method and crystalline semiconductor film manufacturing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4035019B2 (ja) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100250851B1 (ko) | 폴리실리콘 박막 트랜지스터의 제조 방법 및 장치 | |
US7611932B2 (en) | Method of manufacturing a thin film transistor | |
KR100561991B1 (ko) | 박막트랜지스터를형성하기위한방법 | |
KR20010071526A (ko) | 박막 트랜지스터와 액정표시장치 | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
JP4169073B2 (ja) | 薄膜半導体装置および薄膜半導体装置の製造方法 | |
US7723167B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
JP4035019B2 (ja) | 半導体装置の製造方法 | |
JP2000216088A (ja) | 半導体薄膜形成方法及びレ―ザ照射装置 | |
TW575866B (en) | Display device with active-matrix transistor and method for manufacturing the same | |
JP4430130B2 (ja) | 半導体装置 | |
US7838397B2 (en) | Process and system for laser annealing and laser-annealed semiconductor film | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
JP4364318B2 (ja) | 半導体装置 | |
JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 | |
JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
KR100809519B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
KR100758156B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판 | |
JP3108998B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
JP3921384B2 (ja) | 半導体装置の製造方法 | |
JPH09237767A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |