JP2001091970A - 液晶ディスプレイパネルの製造方法 - Google Patents

液晶ディスプレイパネルの製造方法

Info

Publication number
JP2001091970A
JP2001091970A JP26880399A JP26880399A JP2001091970A JP 2001091970 A JP2001091970 A JP 2001091970A JP 26880399 A JP26880399 A JP 26880399A JP 26880399 A JP26880399 A JP 26880399A JP 2001091970 A JP2001091970 A JP 2001091970A
Authority
JP
Japan
Prior art keywords
laser beam
amorphous silicon
silicon thin
thin film
film panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP26880399A
Other languages
English (en)
Inventor
Takashi Noguchi
隆 野口
Setsuo Usui
節夫 碓井
Hideharu Nakajima
英晴 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26880399A priority Critical patent/JP2001091970A/ja
Priority to TW089119383A priority patent/TWI256516B/zh
Priority to US09/667,758 priority patent/US6396560B1/en
Priority to KR1020000055373A priority patent/KR100785542B1/ko
Publication of JP2001091970A publication Critical patent/JP2001091970A/ja
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高い駆動電流（高移動度）を有するＴＦＴ特
性を備えた水平走査回路部と、均一性に優れた結晶粒子
を含む画素部および垂直走査回路部とを備えた大面積の
液晶ディスプレイパネルを、スループット良く、製造す
ることのできる液晶ディスプレイパネルの製造方法を提
供する。 【解決手段】 長辺が結晶化すべきアモルファスシリコ
ン薄膜パネル１の幅よりも大きく、短辺が水平走査回路
相当部４の短辺よりも大きい矩形状の均一なエネルギー
密度分布のレーザビーム３を、アモルファスシリコン薄
膜パネルとの相対的位置関係を固定した状態で、アモル
ファスシリコン薄膜パネルの水平走査回路相当部が形成
されるべき位置に、１０ないし３０ショットにわたっ
て、照射し、レーザビームを、アモルファスシリコン薄
膜パネルに対して、アモルファスシリコン薄膜パネルの
長さ方向に沿って、相対的に移動させながら、アモルフ
ァスシリコン薄膜パネルの垂直走査回路部および画素部
が形成されるべき位置に照射する液晶ディスプレイパネ
ルの製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイパネ
ルの製造方法に関するものであり、さらに詳細には、高
い駆動電流（高移動度）を有するＴＦＴ特性を備えた水
平走査回路部と、均一性に優れた結晶粒子を含む画素部
および垂直走査回路部とを備えた大面積の液晶ディスプ
レイパネルを、スループット良く、製造することのでき
る液晶ディスプレイパネルの製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、液晶ディスプレイパネルは、各種
電子機器の表示装置として、広く用いられている。この
液晶ディスプレイパネルとして、現在は、表示部の各画
素に形成されたスイッチング素子のオン／オフにより、
画素のスイッチングをおこなうアクティブマトリックス
型のものが主流となっている。
【０００３】このようなアクティブマトリックス型液晶
ディスプレイパネルにあっては、近年、膜質が良好なも
のを大面積にわたって、均一に形成することができるた
め、画素スイッチング素子として、アモルファスシリコ
ン薄膜によって形成されたＴＦＴが用いられるようにな
って来ている。
【０００４】しかしながら、液晶ディスプレイパネルの
水平走査回路部や垂直走査回路部などの走査部は高速動
作が要求され、そのＴＦＴには、高い駆動電流（高移動
度）を有するＴＦＴ特性が要求されるため、動作速度が
遅いアモルファスシリコン薄膜によって形成されたＴＦ
Ｔを用いることが困難であり、画素スイッチング素子と
して、アモルファスシリコン薄膜によって形成されたＴ
ＦＴを用いる液晶ディスプレイパネルにあっては、水平
走査回路部や垂直走査回路部は、それぞれ、専用のＩＣ
により構成し、これらのＩＣを画素部に対して、外部か
ら接続するのが一般であった。
【０００５】一方、多結晶シリコン薄膜により形成され
たＴＦＴは、アモルファスシリコン薄膜により形成され
たＴＦＴに比して、動作速度が速いため、水平走査回路
部や垂直走査回路部などの走査部を、この多結晶シリコ
ン薄膜により形成されたＴＦＴにより形成するととも
に、画素部も多結晶シリコン薄膜により形成されたＴＦ
Ｔにより形成するようにした液晶ディスプレイパネルが
提案されている。このように、多結晶シリコン薄膜によ
り形成されたＴＦＴをスイッチング素子として用いた液
晶ディスプレイパネルの製造にあたり、エキシマレーザ
などの紫外線波長域のパルスレーザを、アモルファスシ
リコン薄膜に照射して、アニール処理によって、結晶化
させる技術が開発されている。
【０００６】
【発明が解決しようとする課題】このようなレーザアニ
ール処理方法としては、従来、幅が８００μｍより狭い
ライン状のレーザビームを、多結晶シリコン薄膜に対し
て、ライン状のレーザビームを相対的に移動させること
によって、多結晶シリコン薄膜の同一部分に数ショット
にわたって、照射し、多結晶シリコン薄膜全体をアニー
ルして、結晶化させるのが一般的であった。
【０００７】しかしながら、この場合には、レーザビー
ムが細いため、スループットが低いだけでなく、隣接す
るレーザビーム照射部分で、結晶粒子が不均一になると
いう問題があった。
【０００８】そこで、面状のレーザビームを用いて、多
結晶シリコン薄膜全体をアニールして、結晶化させる方
法が提案されている（たとえば、“Ｃｏｍｐａｒｉｓｏ
ｎｏｆ Ｅｆｆｅｃｔｓ Ｂｅｔｗｅｅｎ Ｌａｒｇｅ
−Ａｒｅａ−Ｂｅａｍ ＥＬＡ ａｎｄ ＳＰＣ ｏｎ
ＴＦＴ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ”１９９６
ＩＥＥＥ ｐ１４５４〜、“１Ｈｚ／１５Ｊｏｕｌｅ
ｓ−ｅｘｃｉｍｅｒ−ｌａｓｅｒ ｄｅｖｅｌｏｐｍｅ
ｎｔ ｆｏｒ ｆｌａｔ ｄｉｓｐｌａｙａｐｌｉｃａ
ｔｉｏｎｓ”ＳＩＤ‘９９ Ｃｏｎｆｅｒｅｎｃｅな
ど）が、１０インチ以上の大面積の多結晶シリコン薄膜
を、こうして、面状のレーザビームを用いて、アニール
して、結晶化させることは、結晶化に要するエネルギー
密度的にも、また、光学系の負担の観点からも、事実
上、不可能であった。
【０００９】したがって、本発明は、高い駆動電流（高
移動度）を有するＴＦＴ特性を備えた水平走査回路部
と、均一性に優れた結晶粒子を含む画素部および垂直走
査回路部とを備えた大面積の液晶ディスプレイパネル
を、スループット良く、製造することのできる液晶ディ
スプレイパネルの製造方法を提供することを目的とする
ものである。
【００１０】
【課題を解決するための手段】本発明者は、本発明のか
かる目的を達成するため、鋭意研究を重ねた結果、長辺
が結晶化すべきアモルファスシリコン薄膜パネルの幅よ
りも大きく、短辺が水平走査回路部の短辺よりも大きい
矩形状の均一なエネルギー密度分布のレーザビームを、
前記アモルファスシリコン薄膜パネルとの相対的位置関
係を固定した状態で、前記アモルファスシリコン薄膜パ
ネルの前記水平走査回路部が形成されるべき位置に、所
定のショット数にわたって、照射し、前記レーザビーム
を、前記アモルファスシリコン薄膜パネルに対して、前
記アモルファスシリコン薄膜パネルの長さ方向に沿っ
て、相対的に移動させながら、前記アモルファスシリコ
ン薄膜パネルの垂直走査回路部および画素部が形成され
るべき位置に照射することによって、本発明の前記目的
が達成されることを見出した。
【００１１】本発明によれば、長辺が結晶化すべアモル
ファスシリコン薄膜パネルの幅よりも大きく、短辺が水
平走査回路部の短辺よりも大きい矩形状の均一なエネル
ギー密度分布のレーザビームを用いて、レーザアニール
処理がなされているので、レーザビームを水平走査回路
部に対して相対的に移動させることなく、水平走査回路
部をレーザによってアニール処理をすることができ、し
たがって、水平走査回路部内の結晶粒子が不均一になる
ことを防止することが可能になり、また、アモルファス
シリコン薄膜パネルとの相対的位置関係を固定した状態
で、アモルファスシリコン薄膜パネルの水平走査回路部
が形成されるべき位置に、レーザビームを、所定のショ
ット数にわたって、照射して、アニール処理をしている
ので、水平走査回路部内に、粒径が大きい結晶粒子を形
成することができ、高い移動度のＴＦＴを水平走査回路
部を形成することが可能となり、さらに、画素部と、水
平走査回路部ほどには高い移動度のＴＦＴ特性を要求さ
れない垂直走査回路部は、レーザビームを、アモルファ
スシリコン薄膜パネルに対して、アモルファスシリコン
薄膜パネルの長さ方向に沿って、相対的に移動させなが
ら、アモルファスシリコン薄膜パネルに照射することに
よって形成しているから、アモルファスシリコン薄膜パ
ネルの横方向に、結晶粒子が不均一になることを防止し
つつ、径が小さく、粒径のばらつきが少ない結晶粒子を
生成することができ、画素部と垂直走査回路部に、均一
なしきい値のＴＦＴを形成することが可能になる。
【００１２】本発明の好ましい実施態様においては、前
記レーザビームを、前記アモルファスシリコン薄膜パネ
ルに対して、前記アモルファスシリコン薄膜パネルの長
さ方向に沿って、相対的に移動させながら、１ショット
づつ、前記アモルファスシリコン薄膜パネルに照射し
て、前記画素部と前記垂直走査回路部が形成される。
【００１３】本発明のさらに好ましい実施態様において
は、連続して発せられる前記レーザビームによって照射
される前記アモルファスシリコン薄膜パネルの領域が、
前記アモルファスシリコン薄膜パネルの長さ方向に沿っ
て、互いにオーバーラップするように、前記レーザビー
ムと前記アモルファスシリコン薄膜パネルが相対的に移
動される。
【００１４】本発明のさらに好ましい実施態様において
は、連続して発せられる前記レーザビームによって照射
される前記アモルファスシリコン薄膜パネルの領域が、
前記アモルファスシリコン薄膜パネルの長さ方向に沿っ
て、互いに５０％以上、オーバーラップするように、前
記レーザビームと前記アモルファスシリコン薄膜パネル
が相対的に移動される。
【００１５】本発明のさらに好ましい実施態様において
は、前記水平走査回路部を形成するレーザビームよりも
エネルギー密度の小さいレーザビームを、前記アモルフ
ァスシリコン薄膜パネルに対して、前記アモルファスシ
リコン薄膜パネルの長さ方向に沿って、相対的に移動さ
せながら、前記アモルファスシリコン薄膜パネルに照射
して、前記画素部と前記垂直走査回路部が形成される。
【００１６】本発明のさらに好ましい実施態様において
は、レーザ光源から発せられるレーザビームのパワーが
低下されて、前記水平走査回路部を形成するレーザビー
ムよりもエネルギー密度の小さいレーザビームが生成さ
れる。
【００１７】本発明のさらに別の好ましい実施態様にお
いては、光学的に、前記矩形状のレーザビームの短辺方
向の幅が広げられて、前記水平走査回路部を形成するレ
ーザビームよりもエネルギー密度の小さいレーザビーム
が生成される。
【００１８】本発明のさらに好ましい実施態様において
は、スリットによって、前記矩形状のレーザビームの短
辺方向の幅が広げられる。
【００１９】本発明のさらに好ましい実施態様において
は、前記アモルファスシリコン薄膜パネルを移動させる
ことによって、前記レーザビームと、前記アモルファス
シリコン薄膜パネルが相対的に移動される。
【００２０】本発明のさらに好ましい実施態様において
は、前記レーザビームを照射する光学系を移動させるこ
とによって、前記レーザビームと、前記アモルファスシ
リコン薄膜パネルが相対的に移動される。
【００２１】本発明のさらに好ましい実施態様において
は、前記レーザビームのエネルギー密度が１５０ないし
９００ｍＪ／平方センチメートルに設定される。
【００２２】本発明のさらに好ましい実施態様において
は、前記レーザビームのエネルギー密度が３００ないし
７５０ｍＪ／平方センチメートルに設定される。
【００２３】本発明のさらに好ましい実施態様において
は、前記レーザビームのエネルギー密度が４５０ないし
６００ｍＪ／平方センチメートルに設定される。
【００２４】本発明において、エネルギー密度が４５０
ないし６００ｍＪ／平方センチメートルのレーザビーム
が用いられる場合には、前記所定のショット数は２ない
し６０の範囲に設定され、好ましくは、５ないし４０の
範囲、さらに好ましくは、１０ないし３０の範囲に設定
される。
【００２５】本発明のさらに好ましい実施態様において
は、前記レーザビームがエキシマレーザビームによって
構成される。本発明のさらに好ましい実施態様において
は、エキシマレーザとして、ＸｅＣｌエキシマレーザ
（共振波長３０８ｎｍ）、ＫｒＦ（共振波長２４８ｎ
ｍ）およびＡｒＦ（共振波長１９３ｎｍ）よりなる群か
ら選ばれるエキシマレーザが用いられる。
【００２６】
【発明の好ましい実施の形態】以下、添付図面に基づい
て、本発明にかかる好ましい実施態様につき、詳細に説
明を加える。図１は、本発明の好ましい実施態様にかか
る液晶ディスプレイパネルの製造プロセスを示す工程図
であり、図２は、本発明の好ましい実施態様にかかる液
晶ディスプレイパネルの製造によって製造されるべき液
晶ディスプレイパネルの略平面図である。
【００２７】図１に示されるように、ガラスシート（図
示せず）に形成された水素化アモルファスシリコン薄膜
が脱水素化されて、得られたアモルファスシリコン薄膜
パネル１の水平走査回路部および周辺回路部分（以下、
「水平走査回路相当部」という。）が形成されるべき領
域２に、４５０ないし６００ｍＪ／平方センチのエネル
ギー密度を有する矩形状のＸｅＣｌエキシマレーザビー
ム（共振波長３０８ｎｍ）３が照射される。
【００２８】図２に示されるように、本実施態様におい
ては、ＸｅＣｌエキシマレーザビーム３は、０．４ｃｍ
×２０ｃｍの矩形状をなし、レーザビーム３の短辺は、
水平走査回路相当部４の短辺よりも大きく、レーザビー
ム３の長辺はアモルファスシリコン薄膜パネル１の幅よ
りも大きくなるように、すなわち、アモルファスシリコ
ン薄膜パネル１の水平走査回路相当部４が形成されるべ
き領域２を含み、これを覆うように、光学系（図示せ
ず）によって、整形されている。
【００２９】まず、４５０ないし６００ｍＪ／平方セン
チの矩形状のＸｅＣｌエキシマレーザビーム３が、アモ
ルファスシリコン薄膜パネル１の水平走査回路相当部４
が形成されるべき領域２に、１０ないし３０ショットに
わたり、照射され、水平走査相当回路部４が形成され
る。
【００３０】水平走査回路相当部４がレーザアニールに
よって形成される際は、アモルファスシリコン薄膜パネ
ル１は静止状態に保持され、ＸｅＣｌエキシマレーザビ
ーム３とアモルファスシリコン薄膜パネル１との相対的
位置関係は固定される。こうして、アモルファスシリコ
ン薄膜パネル１の水平走査回路相当部４が形成されるべ
き領域２には、１平方センチメートルあたり、４．５な
いし１８Ｊのレーザの総エネルギーが加えられる。
【００３１】その結果、アモルファスシリコン薄膜パネ
ル１の水平走査回路相当部４が形成されるべき領域２内
のアモルファスシリコンが結晶化されるが、エネルギー
密度の高い矩形状のＸｅＣｌエキシマレーザビーム３
が、１０ないし３０ショットにわたって、照射されて、
アニール処理されているため、得られる結晶粒子の径は
大きく、したがって、高移動度特性すなわち高い駆動電
流特性を有するＴＦＴを備えた水平走査回路部を含む水
平走査回路相当部４が形成される。
【００３２】図３は、本発明の好ましい実施態様にかか
る液晶ディスプレイパネルの製造プロセスを示す工程図
であり、アモルファスシリコン薄膜パネル１の垂直走査
回路部５および画素部６が形成されるべき領域７に、Ｘ
ｅＣｌエキシマレーザビーム３が照射されている状態を
示している。
【００３３】図３に示されるように、アモルファスシリ
コン薄膜パネル１の垂直走査回路部５および画素部６が
形成されるべき領域７に対するＸｅＣｌエキシマレーザ
ビーム３の照射あたっては、連続して発せられるＸｅＣ
ｌエキシマレーザビーム３によって照射されるアモルフ
ァスシリコン薄膜パネル１の領域が、その長さ方向に沿
って、互いに、５０％づつ、オーバーラップするよう
に、ＸｅＣｌエキシマレーザビーム３の１ショット毎
に、アモルファスシリコン薄膜パネル１が、移動機構
（図示せず）によって、その長さ方向に沿って移動され
る。
【００３４】その結果、アモルファスシリコン薄膜パネ
ル１の垂直走査回路部５および画素部６が形成されるべ
き領域７内のアモルファスシリコンが結晶化されるが、
各領域は、２ショットにわたって、レーザビーム３が照
射されて、結晶化され、水平走査回路相当部４に比し
て、加えられるレーザエネルギーがはるかに小さくでき
るため、得られる結晶粒子の径は小さくなり、駆動電流
は小さくなって、移動度は低くなるが、結晶粒子の径が
均一なＴＦＴを備えた垂直走査回路部５および画素部６
が形成される。ここに、垂直走査回路部５の移動度特性
すなわち駆動電流特性も低くなるが、垂直走査回路部５
にあっては、水平走査回路部ほど、高い移動度特性すな
わち高駆動電流特性は要求されないため、問題は生じな
い。
【００３５】また、連続して発せられるＸｅＣｌエキシ
マレーザビーム３により照射されるアモルファスシリコ
ン薄膜パネル１の領域が、その長さ方向に沿って、互い
に、５０％づつ、オーバーラップするように、ＸｅＣｌ
エキシマレーザビーム３の１ショット毎に、アモルファ
スシリコン薄膜パネル１が、移動機構（図示せず）によ
って、その長さ方向に沿って移動されているため、垂直
走査回路部５および画素部６が形成されるべき領域７に
加えられるレーザエネルギーが均一になり、全体にわた
って、結晶粒子の径が均一なＴＦＴが形成される。
【００３６】こうして、水平走査回路相当部４、垂直走
査回路部５および画素部６が形成されると、アイランド
形成、ゲート酸化膜形成、ソースおよびドレイン形成、
層間絶縁膜形成、コンタクトホール形成、メタル配線、
ＩＴＯ形成工程を経て、液晶工程が実施され、液晶ディ
スプレイパネルが製造される。
【００３７】本実施態様によれば、高移動度特性すなわ
ち高い駆動電流特性を要求される水平走査回路部を含む
水平走査回路相当部４は、アモルファスシリコン薄膜パ
ネル１を静止状態に保持して、４５０ないし６００ｍＪ
／平方センチの矩形状のＸｅＣｌエキシマレーザビーム
３を、１０ないし３０ショットにわたり、照射して、形
成されるから、結晶粒子の径が大きく、高移動度特性す
なわち高い駆動電流特性を有するＴＦＴを備えた水平走
査回路部を形成することができ、他方、高移動度特性す
なわち高い駆動電流特性よりも均一な結晶粒子形成が要
求される垂直走査回路部５および画素部６は、連続して
発せられるＸｅＣｌエキシマレーザビーム３により照射
されるアモルファスシリコン薄膜パネル１の領域が、そ
の長さ方向に沿って、互いに、５０％づつ、オーバーラ
ップするように、ＸｅＣｌエキシマレーザビーム３の１
ショット毎に、アモルファスシリコン薄膜パネル１を、
移動機構（図示せず）によって、その長さ方向に沿って
移動して、形成されるから、結晶粒子の径は小さいが、
結晶粒子の径が均一なＴＦＴを備えた垂直走査回路部５
および画素部６を形成することが可能になる。
【００３８】また、本実施態様によれば、垂直走査回路
部５および画素部６は、連続して発せられるＸｅＣｌエ
キシマレーザビーム３により照射されるアモルファスシ
リコン薄膜パネル１の領域が、その長さ方向に沿って、
互いに、５０％づつ、オーバーラップするように、Ｘｅ
Ｃｌエキシマレーザビーム３の１ショット毎に、アモル
ファスシリコン薄膜パネル１を、移動機構（図示せず）
によって、その長さ方向に沿って移動して、形成されて
いるから、垂直走査回路部５および画素部６が形成され
るべき領域７に加えられるレーザエネルギーが均一にな
り、垂直走査回路部５および画素部６の全体にわたっ
て、結晶粒子の径が均一なＴＦＴを形成することができ
る。
【００３９】さらに、本実施態様によれば、水平走査回
路相当部４は、アモルファスシリコン薄膜パネル１を静
止状態に保持して、矩形状のＸｅＣｌエキシマレーザビ
ーム３を照射して、形成され、また、垂直走査回路部５
および画素部６は、連続して発せられるＸｅＣｌエキシ
マレーザビーム３により照射されるアモルファスシリコ
ン薄膜パネル１の領域が、その長さ方向に沿って、互い
に、５０％づつ、オーバーラップするように、ＸｅＣｌ
エキシマレーザビーム３の１ショット毎に、アモルファ
スシリコン薄膜パネル１を、移動機構（図示せず）によ
って、その長さ方向に沿って移動して、形成されるか
ら、光学系を固定したままで、スループット良く、液晶
ディスプレイパネルを製造することが可能になる。
【００４０】
【実施例】以下、本発明の効果をより一層明らかなもの
とするために、実施例を掲げる。
【００４１】実施例１ 厚み１０００μで、１００ｃｍ×１００ｃｍのガラスシ
ート上に、ガラスからの汚染を防ぐパッシベーション膜
としてのＳｉＯ２／ＳｉＮ（３０ｎｍ／１０ｎｍ）を形
成した。
【００４２】次いで、パッシベーション膜上に、ＣＶＤ
法によって、水素化アモルファスシリコン膜を堆積さ
せ、窒素ガス雰囲気の加熱チャンバ内に、４５０℃で、
２時間にわたり保持して、脱水素化し、膜厚４０ｎｍの
アモルファスシリコン膜を形成した。
【００４３】Ｘ線予備電離方式によって、励起した出力
１Ｊ以上、振動数１Ｈｚ以上のＸｅＣｌエキシマレーザ
（共振波長３０８ｎｍ）を、光学系を用いて、０．５ｃ
ｍ×３０ｃｍのＸｅＣｌエキシマレーザビームに整形
し、５５０ｍＪ／平方センチメートルのエネルギー密度
で、水平走査回路部を形成すべきアモルファスシリコン
膜の領域に、２０ショットにわたって、照射して、水平
走査回路部を形成した。
【００４４】次いで、移動機構により、ガラスシートを
移動させた後、スリットを用いて、４ｃｍ×３０ｃｍの
ＸｅＣｌエキシマレーザビームに整形するとともに、レ
ーザビームのエネルギー密度を４５０ｍＪ／平方センチ
メートルに低減させるとともに、スリットを用いて、約
２ｃｍ幅のＸｅＣｌエキシマレーザビームに整形し、垂
直走査回路部および画素部を形成すべきアモルファスシ
リコン膜の領域に照射して、垂直走査回路部および画素
部を形成した。この際、ＸｅＣｌエキシマレーザビーム
によって照射されるアモルファスシリコン薄膜の領域
が、その長さ方向に沿って、互いに、５０％づつ、オー
バーラップするように、ＸｅＣｌエキシマレーザビーム
の１ショット毎に、ガラスシートを、移動機構によっ
て、その長さ方向に沿って移動させた。
【００４５】こうして得られた結晶化シリコン薄膜を分
析したところ、水平走査回路部においては、結晶粒子の
粒径は最大１μｍ以上であり、高移動度特性すなわち高
い駆動電流特性を有するＴＦＴが得られたことが判明し
た。また、垂直走査回路部および画素部においては、結
晶粒子の粒径は小さかったが、粒径のばらつきは小さ
く、均一に結晶化されたことが判明した。
【００４６】実施例２ 実施例において、水平走査回路部の形成に用いたのと同
じＸｅＣｌエキシマレーザビームを、ショット数を変化
させて、実施例１と同じアモルファスシリコン薄膜に照
射し、結晶粒子の粒径を求めた。その結果は、図４に示
されている。
【００４７】図４から明らかなように、ショット数が多
くなると、結晶粒子の粒径は大きくなるが、粒径のばら
つきが大きくなり、均一性に優れたＴＦＴを得ることが
できず、一方、ショット数が少ないときは、結晶粒子の
粒径は小さいものの、粒径のばらつきは小さく、均一性
に優れたＴＦＴが得られることが判明した。
【００４８】本発明は、以上の実施態様および実施例に
限定されることなく、特許請求の範囲に記載された発明
の範囲内で種々の変更が可能であり、それらも本発明の
範囲内に包含されるものであることはいうまでもない。
【００４９】たとえば、前記実施態様および実施例にお
いては、共振波長３０８ｎｍのＸｅＣｌエキシマレーザ
が用いられているが、ＸｅＣｌエキシマレーザに代え
て、ＫｒＦ（共振波長２４８ｎｍ）、ＡｒＦ（共振波長
１９３ｎｍ）などのエキシマレーザを用いてもよい。
【００５０】また、前記実施態様においては、４５０な
いし６００ｍＪ／平方センチのエネルギー密度を有する
ＸｅＣｌエキシマレーザビームが用いられているが、４
５０ないし６００ｍＪ／平方センチのエネルギー密度を
有するＸｅＣｌエキシマレーザビームを用いることは必
ずしも必要がなく、３００ないし７５０ｍＪ／平方セン
チメートルのエネルギー密度を有するレーザビーム、さ
らには、１５０ないし９００ｍＪ／平方センチメートル
のエネルギー密度を有するレーザビームを用いることも
できる。
【００５１】さらに、前記実施態様においては、４５０
ないし６００ｍＪ／平方センチのエネルギー密度を有す
る矩形状のＸｅＣｌエキシマレーザビーム（共振波長３
０８ｎｍ）３を、１０ないし３０ショットにわたって、
アモルファスシリコン薄膜パネル１に照射して、水平走
査回路相当部４を形成しているが、ショット数は必ずし
も、１０ないし３０ショットに限定されるものではな
く、５ないし４０ショットにわたって、レーザビーム３
を照射しても、さらには、２ないし６０ショットにわた
って、レーザビーム３を照射してもよい。
【００５２】また、前記実施態様においては、ＸｅＣｌ
エキシマレーザビーム３は、０．４ｃｍ×２０ｃｍの矩
形状に整形されているが、０．４ｃｍ×２０ｃｍの矩形
状に整形することは必ずしも必要がなく、長辺が結晶化
すべきアモルファスシリコン薄膜パネル１の幅よりも大
きく、短辺が水平走査回路部の短辺よりも大きい矩形状
に整形されればよい。
【００５３】さらに、前記実施態様および実施例におい
ては、アモルファスシリコン薄膜パネル１の垂直走査回
路部５および画素部６が形成されるべき領域７に対する
ＸｅＣｌエキシマレーザビーム３の照射あたっては、連
続して発せられるＸｅＣｌエキシマレーザビーム３によ
って照射されるアモルファスシリコン薄膜パネル１の領
域が、その長さ方向に沿って、互いに、５０％づつ、オ
ーバーラップするように、ＸｅＣｌエキシマレーザビー
ム３の１ショット毎に、アモルファスシリコン薄膜パネ
ル１を、その長さ方向に沿って移動しているが、アモル
ファスシリコン薄膜パネル１の垂直走査回路部５および
画素部６が形成されるべき領域７が均一に、レーザビー
ム３の照射を受ければ、５０％づつ、オーバーラップす
るように、エキシマレーザビーム３の１ショット毎に、
アモルファスシリコン薄膜パネル１を、その長さ方向に
沿って移動することは必ずしも必要がなく、５０％以
上、オーバーラップするように、たとえば、２／３づ
つ、オーバーラップするように、エキシマレーザビーム
３の１ショット毎に、アモルファスシリコン薄膜パネル
１を、その長さ方向に沿って移動するようにすることも
できる。
【００５４】また、前記実施態様および実施例において
は、アモルファスシリコン薄膜パネル１の水平走査回路
相当部４を形成するのに用いるエキシマレーザビーム３
と同じエネルギー密度のエキシマレーザビーム３を用い
て、垂直走査回路部５および画素部６を形成している
が、垂直走査回路部５および画素部６の形成にあたって
は、目的とする垂直走査回路部５および画素部６の結晶
粒子の粒径に応じて、スリットなどの光学系を用いて、
エキシマレーザビーム３のビーム面積を拡大させて、エ
キシマレーザビーム３のエネルギー密度を低下させ、あ
るいは、レーザ発振電圧を外部から調整することによっ
て、出力されるエキシマレーザビーム３のパワーを低下
させて、エキシマレーザビーム３のエネルギー密度を低
下させ、あるいは、スリットなどの光学系を用いて、エ
キシマレーザビーム３のビーム面積を拡大させるととも
に、出力されるエキシマレーザビーム３のパワーを低下
させて、エキシマレーザビーム３のエネルギー密度を低
下させるようにしてもよい。
【００５５】さらに、前記実施態様および実施例におい
ては、垂直走査回路部５および画素部６の形成にあた
り、アモルファスシリコン薄膜パネル１を移動させてい
るが、エキシマレーザビーム３とアモルファスシリコン
薄膜パネル１とが相対的に移動されつつ、エキシマレー
ザビーム３がアモルファスシリコン薄膜パネル１に照射
されるように構成されていればよく、アモルファスシリ
コン薄膜パネル１に代えて、エキシマレーザビーム３を
照射する光学系を移動させるようにしてもよい。
【００５６】また、前記実施例においては、スリットを
用いて、エキシマレーザビーム３のビーム面積を拡大さ
せているが、スリットに代えて、他の公知の光学的手段
を用いてもよい。
【００５７】さらに、前記実施態様および実施例におい
ては、アモルファスシリコン薄膜パネル１を静止状態に
保持しているが、ＸｅＣｌエキシマレーザビーム３とア
モルファスシリコン薄膜パネル１との相対的位置関係が
固定されていればよく、アモルファスシリコン薄膜パネ
ル１を静止状態に保持することは必ずしも必要ではな
い。
【００５８】また、前記実施態様においては、基板とし
て、ガラスシートを用いているが、ガラスに代えて、プ
ラスチック基板などを用いることもできる。
【００５９】
【発明の効果】本発明によれば、高い駆動電流（高移動
度）を有するＴＦＴ特性を備えた水平走査回路部と、均
一性に優れた結晶粒子を含む画素部および垂直走査回路
部とを備えた大面積の液晶ディスプレイパネルを、スル
ープット良く、製造することのできる液晶ディスプレイ
パネルの製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】図１は、本発明の好ましい実施態様にかかる液
晶ディスプレイパネルの製造プロセスを示す工程図であ
り、アモルファスシリコン薄膜パネルの水平走査回路部
が形成されるべき領域に、ＸｅＣｌエキシマレーザビー
ムが照射されている状態を示している。
【図２】図２は、本発明の好ましい実施態様にかかる液
晶ディスプレイパネルの製造によって製造されるべき液
晶ディスプレイパネルの略平面図である。
【図３】図３は、本発明の好ましい実施態様にかかる液
晶ディスプレイパネルの製造プロセスを示す工程図であ
り、アモルファスシリコン薄膜パネルの垂直走査回路部
および画素部が形成されるべき領域に、ＸｅＣｌエキシ
マレーザビームが照射されている状態を示している。
【図４】図４は、レーザビームのショット数と結晶粒子
の粒径との関係を示すグラフである。
【符号の説明】
１ アモルファスシリコン薄膜パネル ２ 水平走査回路部が形成されるべき領域 ３ ＸｅＣｌエキシマレーザビーム ４ 水平走査回路部 ５ 垂直走査回路部 ６ 画素部
フロントページの続き (72)発明者 中嶋 英晴 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2H088 FA18 HA06 HA08 MA09 MA20 2H092 JA24 KA05 MA30 NA24 NA27 NA29 PA06

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 長辺が結晶化すべきアモルファスシリコ
    ン薄膜パネルの幅よりも大きく、短辺が水平走査回路部
    の短辺よりも大きい矩形状の均一なエネルギー密度分布
    のレーザビームを、前記アモルファスシリコン薄膜パネ
    ルとの相対的位置関係を固定した状態で、前記アモルフ
    ァスシリコン薄膜パネルの前記水平走査回路部が形成さ
    れるべき位置に、所定のショット数にわたって、照射
    し、前記レーザビームを、前記アモルファスシリコン薄
    膜パネルに対して、前記アモルファスシリコン薄膜パネ
    ルの長さ方向に沿って、相対的に移動させながら、前記
    アモルファスシリコン薄膜パネルの垂直走査回路部およ
    び画素部が形成されるべき位置に照射することを特徴と
    する液晶ディスプレイパネルの製造方法。
  2. 【請求項２】 前記レーザビームを、前記アモルファス
    シリコン薄膜パネルに対して、前記アモルファスシリコ
    ン薄膜パネルの長さ方向に沿って、相対的に移動させな
    がら、１ショットづつ、前記アモルファスシリコン薄膜
    パネルに照射して、前記画素部と前記垂直走査回路部を
    形成することを特徴とする請求項１に記載の液晶ディス
    プレイパネルの製造方法。
  3. 【請求項３】 連続して発せられる前記レーザビームに
    よって照射される前記アモルファスシリコン薄膜パネル
    の領域が、前記アモルファスシリコン薄膜パネルの長さ
    方向に沿って、互いにオーバーラップするように、前記
    レーザビームと前記アモルファスシリコン薄膜パネルを
    相対的に移動させることを特徴とする請求項１または２
    に記載の液晶ディスプレイパネルの製造方法。
  4. 【請求項４】 連続して発せられる前記レーザビームに
    よって照射される前記アモルファスシリコン薄膜パネル
    の領域が、前記アモルファスシリコン薄膜パネルの長さ
    方向に沿って、互いに５０％以上、オーバーラップする
    ように、前記レーザビームと前記アモルファスシリコン
    薄膜パネルを相対的に移動させることを特徴とする請求
    項３に記載の液晶ディスプレイパネルの製造方法。
  5. 【請求項５】 前記水平走査回路部を形成するレーザビ
    ームよりもエネルギー密度の小さいレーザビームを、前
    記アモルファスシリコン薄膜パネルに対して、前記アモ
    ルファスシリコン薄膜パネルの長さ方向に沿って、相対
    的に移動させながら、前記アモルファスシリコン薄膜パ
    ネルに照射して、前記画素部と前記垂直走査回路部を形
    成することを特徴とする請求項１ないし４に記載の液晶
    ディスプレイパネルの製造方法。
  6. 【請求項６】 レーザ光源から発せられるレーザビーム
    のパワーを低下させて、レーザビームのエネルギー密度
    を低下させることを特徴とする請求項５に記載の液晶デ
    ィスプレイパネルの製造方法。
  7. 【請求項７】 光学的に、前記矩形状のレーザビームの
    短辺方向の幅を広げて、レーザビームのエネルギー密度
    を低下させることを特徴とする請求項５に記載の液晶デ
    ィスプレイパネルの製造方法。
  8. 【請求項８】 スリットによって、前記矩形状のレーザ
    ビームの短辺方向の幅を広げることを特徴とする請求項
    ７に記載の液晶ディスプレイパネルの製造方法。
  9. 【請求項９】 前記アモルファスシリコン薄膜パネルを
    移動させることによって、前記レーザビームと、前記ア
    モルファスシリコン薄膜パネルを相対的に移動させるこ
    とを特徴とする請求項１ないし８のいずれか１項に記載
    の液晶ディスプレイパネルの製造方法。
  10. 【請求項１０】 前記レーザビームを照射する光学系を
    移動させることによって、前記レーザビームと、前記ア
    モルファスシリコン薄膜パネルを相対的に移動させるこ
    とを特徴とする請求項１ないし８のいずれか１項に記載
    の液晶ディスプレイパネルの製造方法。
  11. 【請求項１１】 前記レーザビームのエネルギー密度が
    １５０ないし９００ｍＪ／平方センチメートルであるこ
    とを特徴とする請求項１ないし１０のいずれか１項に記
    載の液晶ディスプレイパネルの製造方法。
  12. 【請求項１２】 前記レーザビームのエネルギー密度が
    ３００ないし７５０ｍＪ／平方センチメートルであるこ
    とを特徴とする請求項１１に記載の液晶ディスプレイパ
    ネルの製造方法。
  13. 【請求項１３】 前記レーザビームのエネルギー密度が
    ４５０ないし６００ｍＪ／平方センチメートルであるこ
    とを特徴とする請求項１２に記載の液晶ディスプレイパ
    ネルの製造方法。
  14. 【請求項１４】 前記所定のショット数が２ないし６０
    であることを特徴とする請求項１ないし１０または１３
    のいずれか１項に記載の液晶ディスプレイパネルの製造
    方法。
  15. 【請求項１５】 前記所定のショット数が５ないし４０
    であることを特徴とする請求項１４に記載の液晶ディス
    プレイパネルの製造方法。
  16. 【請求項１６】 前記所定のショット数が１０ないし３
    ０であることを特徴とする請求項１５に記載の液晶ディ
    スプレイパネルの製造方法。
  17. 【請求項１７】 前記レーザビームがエキシマレーザビ
    ームであることを特徴とする請求項１ないし１６に記載
    の液晶ディスプレイパネルの製造方法。
  18. 【請求項１８】 前記エキシマレーザが、ＸｅＣｌエキ
    シマレーザ（共振波長３０８ｎｍ）、ＫｒＦ（共振波長
    ２４８ｎｍ）およびＡｒＦ（共振波長１９３ｎｍ）より
    なる群から選ばれることを特徴とする請求項１７に記載
    の液晶ディスプレイパネルの製造方法。
JP26880399A 1999-09-22 1999-09-22 液晶ディスプレイパネルの製造方法 Abandoned JP2001091970A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26880399A JP2001091970A (ja) 1999-09-22 1999-09-22 液晶ディスプレイパネルの製造方法
TW089119383A TWI256516B (en) 1999-09-22 2000-09-20 Method of producing liquid crystal display panel
US09/667,758 US6396560B1 (en) 1999-09-22 2000-09-21 Method of producing liquid crystal display panel
KR1020000055373A KR100785542B1 (ko) 1999-09-22 2000-09-21 액정 디스플레이 패널 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26880399A JP2001091970A (ja) 1999-09-22 1999-09-22 液晶ディスプレイパネルの製造方法

Publications (1)

Publication Number Publication Date
JP2001091970A true JP2001091970A (ja) 2001-04-06

Family

ID=17463494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26880399A Abandoned JP2001091970A (ja) 1999-09-22 1999-09-22 液晶ディスプレイパネルの製造方法

Country Status (4)

Country Link
US (1) US6396560B1 (ja)
JP (1) JP2001091970A (ja)
KR (1) KR100785542B1 (ja)
TW (1) TWI256516B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009140B2 (en) 2001-04-18 2006-03-07 Cymer, Inc. Laser thin film poly-silicon annealing optical system
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
JP2003273016A (ja) * 2002-01-11 2003-09-26 Sharp Corp 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。
KR100843383B1 (ko) * 2002-12-31 2008-07-03 비오이 하이디스 테크놀로지 주식회사 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
KR101016510B1 (ko) * 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
TWI464880B (zh) 2008-09-04 2014-12-11 Au Optronics Corp 薄膜電晶體陣列基板及其製作方法
CN102543997B (zh) * 2008-09-19 2015-03-11 友达光电股份有限公司 薄膜晶体管阵列基板
KR101107166B1 (ko) * 2010-03-12 2012-01-25 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법
KR20210068955A (ko) 2019-12-02 2021-06-10 주식회사 코윈디에스티 레이저를 이용한 포토레지스트 패턴 리페어 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JPH08293466A (ja) * 1995-04-21 1996-11-05 Sharp Corp 半導体薄膜の製造方法
JP3301054B2 (ja) * 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
JPH10199809A (ja) * 1997-01-09 1998-07-31 Sony Corp シリコン膜の結晶化方法
JPH10229201A (ja) * 1997-02-14 1998-08-25 Sony Corp 薄膜半導体装置の製造方法
JPH11149094A (ja) * 1997-11-18 1999-06-02 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置

Also Published As

Publication number Publication date
KR20010030458A (ko) 2001-04-16
US6396560B1 (en) 2002-05-28
KR100785542B1 (ko) 2007-12-12
TWI256516B (en) 2006-06-11

Similar Documents

Publication Publication Date Title
KR100379361B1 (ko) 실리콘막의 결정화 방법
US7666769B2 (en) Method for fabricating image display device
US6455359B1 (en) Laser-irradiation method and laser-irradiation device
US6509212B1 (en) Method for laser-processing semiconductor device
JP3469337B2 (ja) 半導体装置の作製方法
US7551655B2 (en) Laser irradiation apparatus, laser irradiation method and method for manufacturing semiconductor device
US6599790B1 (en) Laser-irradiation method and laser-irradiation device
US20030025119A1 (en) LCD device with optimized channel characteristics
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP4443646B2 (ja) 多結晶半導体膜の製造方法
JP2003059858A (ja) レーザアニール装置及び薄膜トランジスタの製造方法
US20030147019A1 (en) Flat panel display and method of manufacturing the same
JPH07249592A (ja) 半導体デバイスのレーザー処理方法
US6723590B1 (en) Method for laser-processing semiconductor device
JP2001091970A (ja) 液晶ディスプレイパネルの製造方法
KR20020093037A (ko) 플랫 패널 디스플레이의 제조 방법
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JP3477969B2 (ja) アクティブマトリクス基板の製造方法及び液晶表示装置
JPH1041244A (ja) レーザ処理装置及び半導体装置の製造方法
JP2001051301A (ja) 液晶表示パネルの製造方法
KR100611040B1 (ko) 레이저 열처리 장치
JPH09213965A (ja) 半導体装置の製造方法
JPH0945632A (ja) レーザーアニール方法及び半導体膜の溶融結晶化方法
CN106910749A (zh) 低温多晶硅层及制备方法、显示基板和显示装置
JP2011216665A (ja) 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060306

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060306

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090828