CN106910749A - 低温多晶硅层及制备方法、显示基板和显示装置 - Google Patents

低温多晶硅层及制备方法、显示基板和显示装置 Download PDF

Info

Publication number
CN106910749A
CN106910749A CN201710258068.3A CN201710258068A CN106910749A CN 106910749 A CN106910749 A CN 106910749A CN 201710258068 A CN201710258068 A CN 201710258068A CN 106910749 A CN106910749 A CN 106910749A
Authority
CN
China
Prior art keywords
silicon layer
layer
amorphous silicon
tft
tft regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710258068.3A
Other languages
English (en)
Inventor
张慧娟
李栋
李小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710258068.3A priority Critical patent/CN106910749A/zh
Publication of CN106910749A publication Critical patent/CN106910749A/zh
Priority to US15/842,984 priority patent/US10629638B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制备低温多晶硅层的方法，包括提供衬底基板，衬底基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域；在衬底基板上沉积非晶硅层；并且利用激光束照射非晶硅层，使非晶硅层结晶形成多晶硅层，其中激光束照射驱动薄膜晶体管区域中的非晶硅层时的扫描参数不同于照射非驱动薄膜晶体管区域中的非晶硅层时的扫描参数。通过差异化处理驱动薄膜晶体管区域和非驱动薄膜晶体管区域，在不显著影响设备产能的情况下，驱动薄膜晶体管区域的非晶硅层在晶化过程中形成较大晶粒尺寸，载流子迁移率提高，并且后续形成的驱动薄膜晶体管的电气性能改善。还公开了一种低温多晶硅层、显示基板和显示装置。

Description

低温多晶硅层及制备方法、显示基板和显示装置
技术领域
本公开涉及显示技术领域，并且具体涉及一种低温多晶硅层及其制备方法、显示装置和显示装置。
背景技术
在诸如液晶显示装置(LCD)和有机发光显示装置(OLED)的平板显示装置中，薄膜晶体管(TFT)用作开关器件和驱动器件。平板显示装置通常包括非晶硅TFT(a-Si TFT)或多晶硅TFT(p-Si TFT)。a-Si TFT包括由a-Si形成的有源层，而p-Si TFT包括由p-Si形成的有源层。
与a-Si相比，低温多晶硅(LTPS)的载流子迁移率显著增加。这有效减小TFT的面积，提高显示装置的开口率，并且在提高显示装置的亮度的同时降低整体功耗。此外，采用LTPS的显示装置具有更快的响应时间、更高的分辨率以及更优的显示质量。LTPS已广泛地应用于OLED，特别是有源矩阵发光显示装置(AMOLED)。
多种工艺被用于制备LTPS，例如固相晶化(SPC)、金属诱导横向晶化(MILC)、准分子激光晶化(ELC)等。在ELC工艺中，利用激光束(shot)照射在非晶硅层上，使得非晶硅层在受照射区域中熔化并且再结晶，从而形成多晶硅层。
发明内容
本公开一实施例提供一种制备低温多晶硅层的方法，包括：提供衬底基板，所述衬底基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域；在所述衬底基板上沉积非晶硅层；并且利用激光束照射所述非晶硅层，使所述非晶硅层结晶形成多晶硅层，其中所述激光束照射所述驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数不同于照射所述非驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数。
在一实施例中，所述激光束以第一脉冲频率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二脉冲频率照射所述非驱动薄膜晶体管区域的所述非晶硅层，并且所述第一脉冲频率小于所述第二脉冲频率。
在一实施例中，所述第一脉冲频率为所述第二脉冲频率的1/5-2/3。
在一实施例中，所述第一脉冲频率为100Hz-200Hz，并且所述第二脉冲频率为300Hz-500Hz。
在一实施例中，所述第一脉冲频率为100Hz，并且所述第二脉冲频率为300Hz。
在一实施例中，所述激光束以第一重叠率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二重叠率照射所述非驱动薄膜晶体管区域中的所述非晶硅层，并且所述第一重叠率大于所述第二重叠率。
在一实施例中，所述第一重叠率比所述第二重叠率大4%-8%。
在一实施例中，所述第一重叠率为97%-98%，并且所述第二重叠率为90%-93%。
在一实施例中，所述第一重叠率为97%，并且所述第二重叠率为93%。
在一实施例中，所述激光束由准分子激光器产生，并且具有150nm-400nm范围内的波长。
在一实施例中，所述激光束在所述非晶硅层上的扫描方向垂直于所述驱动薄膜晶体管区域的延伸方向。
在一实施例中，在提供所述衬底基板之后，并且在所述衬底基板上沉积所述非晶硅层之前，所述方法还包括：在所述衬底基板上沉积缓冲层。
在一实施例中，所述缓冲层为二氧化硅或氮化硅的单层、二氧化硅和氮化硅的双层叠层、或者二氧化硅和氮化硅交替堆叠的三层以上叠层。
在一实施例中，在所述衬底基板上沉积所述缓冲层包括：在所述衬底基板上沉积氮化硅层；以及在所述氮化硅层上沉积氧化硅层。
在一实施例中，所述缓冲层的厚度为200-500nm。
本公开一实施例提供一种用于显示基板的低温多晶硅层，其中所述显示基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域，并且所述低温多晶硅层在所述驱动薄膜晶体管区域的晶粒尺寸大于在所述非驱动薄膜晶体管区域的晶粒尺寸。
本公开一实施例提供一种显示基板，包括设置于驱动薄膜晶体管区域的驱动薄膜晶体管以及设置于非驱动薄膜晶体管区域的非驱动薄膜晶体管，其中所述驱动薄膜晶体管和所述非驱动薄膜晶体管的有源层包括低温多晶硅层，并且所述驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸大于所述非驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸。
本公开一实施例提供一种显示装置，包括如上所述的显示基板。
本公开实施例中的低温多晶硅层、显示基板和显示装置具有与上文所述的制备低温多晶硅层的方法的各实施例相同或相似的益处。
应理解，以上的一般描述和下文的细节描述仅是示例性和解释性的，并非旨在以任何方式限制本公开。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例。
图1为根据本公开一实施例的准分子激光晶化系统的结构示意图；
图2为根据本公开一实施例的待加工基板的示意性俯视图；
图3为根据本公开一实施例的待加工基板的示意性剖面图；
图4为图1中AA区的局部示意图；
图5为根据本公开一实施例的受激光束扫描的非晶硅层的示意图剖面图；
图6为根据本公开一实施例的制备低温多晶硅层的方法的示意性流程图；
图7A、7B、7C和7D为根据本公开一实施例的薄膜晶体管在制备过程各阶段的示意性剖面图；
图8为根据本公开一实施例的显示基板的示意图剖面图；并且
图9为根据本公开一实施例的显示装置的示意图剖面图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施例的技术方案作进一步地详细描述。
附图中示出的部件或元素标注如下：10 工作台；20 待加工基板；20D 驱动薄膜晶体管区域；20N 非驱动薄膜晶体管区域；30 激光器；40、40(N)、40(N+1) 激光束；D1 移动方向；D2 扫描方向；100 衬底基板；102 缓冲层；104 非晶硅层；104a 已扫描区；104b 正扫描区；104c 待扫描区；106 多晶硅层；108 有源层；110 栅极绝缘层；112 栅极；114 层间电介质层；116S 源极；116D 漏极；118 平坦化层；120 第一电极；130 像素定义层；140 功能层；150 第二电极；160 封装基板。
图1示意性图示根据本公开一实施例的准分子激光晶化系统。如图1所示，准分子激光晶化系统包括工作台10。待加工基板20承载在该工作台10上。
该准分子激光晶化系统还包括驱动机构(未示出)，用于驱动该工作台10移动，例如在水平面内移动。如所示，工作台10被驱动机构驱动沿移动方向D1移动，并且承载在工作台10上的待加工基板20相应地沿移动方向D1移动。在一实施例中，待加工基板20大致为长方形，并且该移动方向D1平行于待加工基板20的一条侧边。
该准分子激光晶化系统还包括激光器30。在工作时，激光器30产生脉冲激光束40以照射待加工基板20。激光器30通常为准分子激光器。在该准分子激光器中，构成准分子系统的混合气体通常包括双原子稀有气体、双原子稀有气体卤化物、三原子稀有气体卤化物等。双原子稀有气体例如为Ar2、Kr2、Xe2等。双原子稀有气体卤化物例如为ArF、ArCl、KrF、KrCl、XeF、XeCl等。三原子稀有气体卤化物例如为Kr2F、Xe2F、Xe2Cl等。
激光器30产生的激光束40具有150nm-400nm范围内的波长。在本公开各实施例中，激光器30例如为波长为193nm的ArF准分子激光器、波长为248nm的KrF准分子激光器、波长为308nm的XeCl准分子激光器、以及波长为351nm的XeF准分子激光器。
图2示意性图示根据本公开一实施例的待加工基板。如上所述，工作台10被驱动机构驱动沿移动方向D1移动，并且待加工基板20相应地沿移动方向D1移动。在待加工基板20移动时，激光器30以及由其产生的激光束40保持不动。这相当于激光束40沿扫描方向D2对基板20扫描，并且扫描方向D2与移动方向D1相反。如所示，激光束40在待加工基板20表面上的投影呈线形或细长矩形。通常，激光束40的扫描方向D2垂直于该线形或矩形的延伸方向。
待加工基板20包括驱动薄膜晶体管区域20D和非驱动薄膜晶体管区域20N。例如，在该驱动薄膜晶体管区域20D中，由非晶硅层经过ELC工艺后形成的多晶硅层将用于形成驱动薄膜晶体管的有源层，而在该非驱动薄膜晶体管区域20N中，所形成的多晶硅层将用于形成非驱动薄膜晶体管的有源层。在图2所示情形中，激光束40正在扫描非驱动薄膜晶体管区域20N的一部分。此处的非驱动薄膜晶体管包括但不限于显示薄膜晶体管。该非驱动薄膜晶体管包括任何利用非驱动薄膜晶体管区域中的多晶硅层形成有源层的晶体管，并且包括但不限于像素驱动电路中的开关晶体管、复位晶体管、补偿晶体管或者发光控制晶体管。除了用于形成非驱动薄膜晶体管的有源层之外，非驱动薄膜晶体管区域中的多晶硅层还可以形成其它部件和/功能层，例如存储电容器的极板。
应指出，驱动薄膜晶体管对显示装置的电气性能影响显著。例如在OLED中，驱动薄膜晶体管在饱和区工作并输出驱动电流以驱动OLED发光。该驱动电流与驱动薄膜晶体管的载流子迁移率和阈值电压有关。OLED的发光亮度与驱动电流的大小成正比。因此，通常期望增加载流子迁移率和/或降低阈值电压，从而为OLED提供较大的驱动电流，进而实现较佳的显示效果。
图3示意性图示根据本公开一实施例的待加工基板。如所示，待加工基板20包括衬底基板100和形成于该衬底基板100上的非晶硅层104。衬底基板100例如为无碱玻璃基板、树脂基板、石英基板等。非晶硅层104例如具有40nm-60nm的厚度。
待加工基板20例如还包括设置在衬底基板100和非晶硅层104之间的缓冲层102。缓冲层102有助于防止衬底基板100中的杂质进入非晶硅层104，进而影响后续形成的多晶硅层的性能。在一实施例中，缓冲层102为二氧化硅或氮化硅的单层。在另一实施例中，缓冲层102为二氧化硅和氮化硅的双层叠层。在又一实施例中，缓冲层102为二氧化硅和氮化硅交替设置的三层或更多层叠层。
在一实施例中，缓冲层102具有200-500nm的总厚度。具有该厚度的缓冲层102降低了待加工基板20的热传导能力，减缓非晶硅层104(特别是在受激光束40照射的区域)的热量释放，使得非晶硅层104在受照射区域熔化后具有更好的温度保持效果。这有利于非晶硅层104被转化为具有增大晶粒尺寸的多晶硅。
图4示意性示出图1中的AA区。由激光器30产生的激光束40沿扫描方向D2对待加工基板20扫描。如图1和4所示，激光束40通常具有梯形的横截面。激光束40正在照射的非晶硅层104的区域，即正扫描区104b，从激光束40吸收能量，表面的温度迅速上升，进而发生熔化而转变为液相硅。熔化区域快速地向非晶硅层104内部延伸，使得在激光束40照射一段时间后，非晶硅层104表面形成了一定厚度的熔化层。当激光束40停止照射时，该熔化层开始逐渐冷却，由此形成多晶硅层。例如，在图4中，在已扫描区104a，非晶硅层104中的非晶硅已经转变为多晶硅，并且在待扫描区104c，非晶硅层104中的非晶硅将被激光束40照射而转变为多晶硅。
图5示意性图示根据本公开一实施例的受激光束扫描的非晶硅层。同样，图5示出图1中AA区的局部示意图。在所示情形中，激光束40(N)停止照射非晶硅层104，非晶硅层104在受照射区域形成多晶硅层106，并且下一个激光束40(N+1)刚刚照射在非晶硅层104上。图5中为了简化，仅仅针对激光束40(N)示出非晶硅层104的已扫描区104a、正扫描区104b和待扫描区104c。
每次激光束40在待加工基板20的表面上沿扫描方向D2的宽度定义为扫描宽度W。扫描宽度W也指每次激光束40扫描的表面区域的宽度。扫描宽度W通常例如在若干微米到几百微米的范围。
相邻两个激光束40(N)、40(N+1)之间的距离定义为扫描节距P。例如，扫描节距P是指第N次激光束40(N)扫描的表面区域的右边界与第N+1次激光束40(N+1)扫描的表面区域的右边界之间的距离，如图5所示。可替换地，扫描节距P也可以指第N次激光束40(N)扫描的表面区域的左边界与第N+1次激光束40(N+1)扫描的表面区域的左边界之间的距离。
在本公开中，根据扫描宽度W和扫描节距P，将激光束的重叠率(overlap)定义为(1-P/W)*100%。
以下结合图6描述根据本公开一实施例的制备低温多晶硅层的方法的示意性流程图。
如图6所示，例如，一种制备低温多晶硅层的方法，包括下述步骤S610、S620和S630。
在步骤S610中，提供衬底基板，所述衬底基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域。
如图2-3所示，提供衬底基板100。例如，衬底基板100包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域。应指出，此处衬底基板100的驱动薄膜晶体管区域和非驱动薄膜晶体管区域对应于待加工基板20的驱动薄膜晶体管区域20D和非驱动薄膜晶体管区域20N，并且类似地对应于显示基板的驱动薄膜晶体管区域和非驱动薄膜晶体管区域。
在步骤S620中，在所述衬底基板上沉积非晶硅层。
如图2-3所示，在衬底基板100上沉积非晶硅层104。在一实施例中，采用诸如等离子体增强化学气相沉淀剂(PECVD)的方法，在衬底基板100上沉积非晶硅层104。例如，非晶硅层104的厚度为40nm-60nm，并且该厚度可以根据需要设置为其它值。
在一实施例中，步骤S620还包括，在沉积非晶硅层之前，对衬底基板100进行清洗，使衬底基板100表面保持洁净。
在一实施例中，步骤S620还包括，在沉积非晶硅层之前，在衬底基板100上沉积缓冲层102。例如，缓冲层102的厚度为200-500nm。
在一实施例中，缓冲层102为二氧化硅和氮化硅的双层叠层，其中该双层叠层包括接触非晶硅层104的二氧化硅层以及接触衬底基板100的氮化硅层。二氧化硅促进在后续工艺中形成高质量的多晶硅层，而氮化硅更好地阻挡来自衬底基板100的污染物。因此，如此设置的缓冲层102是有利的。
在步骤S630中，利用激光束照射所述非晶硅层，使所述非晶硅层结晶形成多晶硅层，其中所述激光束照射所述驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数不同于照射所述非驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数。
在一实施例中，步骤S630还包括，在退火炉中对非晶硅层104进行去氢处理。
如图2-3、7A所示，利用激光束40照射非晶硅层104，使非晶硅层104结晶形成多晶硅层106。在一实施例中，激光束40照射驱动薄膜晶体管区域20D中的非晶硅层104时的扫描参数不同于照射非驱动薄膜晶体管区域20N中的非晶硅层104时的扫描参数。
在本公开实施例中，通过将激光束扫描驱动薄膜晶体管区域和非驱动薄膜晶体管区域时设置在不同扫描参数。激光束在扫描驱动薄膜晶体管区域时的扫描参数有助于提高提高该区域中形成的多晶硅层的性能。虽然该扫描参数会潜在地降低用于制作多晶硅层的设备或系统的产能，但是由于在待加工基板中驱动薄膜晶体管区域的比例有限，因此这样设置不会导致该设备或系统的产能的显著降低。也就是说，通过激光束的不同扫描参数实现了对驱动薄膜晶体管区域和非驱动薄膜晶体管区域的差异化处理，在兼顾产能的情况下，使得驱动薄膜晶体管区域的非晶硅层在晶化过程中形成较大晶粒尺寸，载流子迁移率提高，并且后续形成的驱动薄膜晶体管的电气性能改善。
例如，激光器30为XeCl准分子激光器，因为这种准分子激光器具有较长激光波长，从而将激光能量注入非晶硅层深处以提供较好晶化效果。
在本公开实施例中，激光束的能量密度例如为200mJ/cm2-500mJ/cm2。在一实施例中，激光束的能量密度为300mJ/cm2-450mJ/cm2。在一实施例中，激光束的能量密度为400mJ/cm2-450mJ/cm2。
在一实施例中，所述激光束以第一脉冲频率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二脉冲频率照射所述非驱动薄膜晶体管区域的所述非晶硅层，并且所述第一脉冲频率小于所述第二脉冲频率。
在一实施例中，所述第一脉冲频率为所述第二脉冲频率的1/5-2/3。在一实施例中，所述第一脉冲频率为100Hz-200Hz，并且所述第二脉冲频率为300Hz-500Hz。在一实施例中，所述第一脉冲频率为100Hz，并且所述第二脉冲频率为300Hz。
在一实施例中，所述激光束以第一重叠率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二重叠率照射所述非驱动薄膜晶体管区域中的所述非晶硅层，并且所述第一重叠率大于所述第二重叠率。激光束在扫描驱动薄膜晶体管区域时具有增大的重叠率，使得平均而言驱动薄膜晶体管区域的非晶硅受激光束照射时间增加。这有利于提高驱动薄膜晶体管区域的非晶硅的晶化效果，即，增大多晶硅的晶粒尺寸。此外，通过提高激光束扫描的重叠率，还有利于改善驱动薄膜晶体管区域的p-Si层的均匀性。这种情况下，由驱动薄膜晶体管区域的p-Si层形成有源层的驱动薄膜晶体管具有改善的阈值电压均匀性。这有利于改善驱动电流的均匀性，进而改善诸如OLED的显示装置的显示均匀性。
在一实施例中，所述第一重叠率比所述第二重叠率大4%-8%，例如4%、5%、6%、7%、8%。如本领域技术人员所理解，重叠率是无量纲的，并且通常采用百分比形式表达。例如，第一重叠率比第二重叠率大4%可以表达为：第一重叠率=第二重叠率+4%。在一实施例中，所述第一重叠率为97%-98%，并且所述第二重叠率为90%-93%。在一实施例中，所述第一重叠率为97%，并且所述第二重叠率为93%。
基于上述实施例，本公开一实施例提供一种用于显示基板的低温多晶硅层，其中所述显示基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域，并且所述低温多晶硅层在所述驱动薄膜晶体管区域的晶粒尺寸大于在所述非驱动薄膜晶体管区域的晶粒尺寸。
下文结合两个实施例描述上述制备低温多晶硅层的方法。
在第一实施例中，在诸如玻璃或聚酰亚胺(PI)的衬底基板100上使用PECVD，沉积二氧化硅和氮化硅的缓冲层102，并且随后沉积厚度为40nm-60nm的非晶硅层104。由此形成待加工基板20。将待加工基板20放入退火炉中，对形成于衬底基板100上的非晶硅层104进行去氢处理。
使用能量密度为400mJ/cm2-450mJ/cm2的激光束40通过ELC工艺对待加工基板20进行激光扫描。例如，在待加工基板20的边缘开始，利用激光束40进行扫描。待加工基板20的边缘处通常为非驱动薄膜晶体管区域20N，并且利用例如93%的正常重叠率进行扫描。
如图1所示，通过移动工作台10，使承载在工作台10上的待加工基板沿移动方向D1移动。当待加工基板20沿移动方向D1行进一距离(该距离取决于驱动薄膜晶体管与待加工基板20的边缘之间的设计间距，例如为175μm)时，激光束40开始扫描到待加工基板20的驱动薄膜晶体管区域20D。在驱动薄膜晶体管区域20D，激光束40的重叠率例如增大为97%。待加工基板20沿移动方向D2行进大约10μm的距离，该距离略大于驱动薄膜晶体管的面内宽度，从而以例如97%的增大的重叠率完成对驱动薄膜晶体管区域20D的扫描。随着工作台10沿移动方向D1继续行进到非驱动薄膜晶体管区域20N时，利用例如93%的正常重叠率进行扫描。如此重复上述过程，直至完成对整个待加工基板20的扫描。
在第二实施例中，在诸如玻璃或聚酰亚胺(PI)的衬底基板100上使用PECVD，沉积二氧化硅和氮化硅的缓冲层102，并且随后沉积厚度为40nm-60nm的非晶硅层104。由此形成待加工基板20。将待加工基板20放入退火炉中，对形成于衬底基板100上的非晶硅层104进行去氢处理。
使用能量密度为400mJ/cm2-450mJ/cm2的激光束40通过ELC工艺对待加工基板20进行激光扫描。例如，在待加工基板20的边缘开始，利用激光束40进行扫描。待加工基板20的边缘处通常为非驱动薄膜晶体管区域20N，并且利用例如300Hz的正常频率进行扫描。
如图1所示，通过移动工作台10，使承载在工作台10上的待加工基板沿移动方向D1移动。当待加工基板20沿移动方向D1行进一距离(该距离取决于驱动薄膜晶体管与待加工基板20的边缘之间的设计间距，例如为175μm)时，激光束40开始扫描到待加工基板20的驱动薄膜晶体管区域20D。在驱动薄膜晶体管区域20D，激光束40的频率例如减小为100Hz。待加工基板20沿移动方向D2行进大约10μm的距离，该距离略大于驱动薄膜晶体管的面内宽度，从而以例如100Hz的减小的频率完成对驱动薄膜晶体管区域20D的扫描。随着工作台10沿移动方向D1继续行进到非驱动薄膜晶体管区域20N时，利用例如300Hz的正常频率进行扫描。如此重复上述过程，直至完成对整个待加工基板20的扫描。
在上述第一实施例和第二实施例中，激光束40在扫描驱动薄膜晶体管区域20D和非驱动薄膜晶体管区域20N时使用了不同的扫描参数。具体而言，在第一实施例中，激光束40扫描非驱动薄膜晶体管区域20N时使用正常重叠率，而在扫描驱动薄膜晶体管区域20D时使用增大的重叠率。在第二实施例中，激光束40扫描非驱动薄膜晶体管区域20N时使用正常频率，而在扫描驱动薄膜晶体管区域20D时使用减小的频率。
在上述实施例中，在驱动薄膜晶体管区域进行激光束扫描时，通过增大重叠率或减小频率，使得驱动薄膜晶体管区域的晶化效果显著优于非驱动薄膜晶体管区域。这有利于增加驱动薄膜晶体管区域中多晶硅的晶粒尺寸，提高驱动薄膜晶体管高的迁移率，减小漏电流，有助于后续形成的显示装置避免出现条纹状显示不良(mura)。
此外，由于只在驱动薄膜晶体管区域的小范围内进行特殊工艺处理，设备产能也不会受明显影响。具体而言，在上述实施例中，通过调整激光束的重叠率和扫描频率可以显著改善晶化质量。虽然重叠率提高和扫描频率降低潜在地降低产能，但是由于仅仅在驱动薄膜晶体管区域内提高重叠率和降低扫描频率，因此设备产能不会明显下降。本公开通过针对驱动薄膜晶体管区域的特殊工艺，不仅改善多晶硅层和后续器件的特性，而且兼顾产能。
应指出，上述实施例仅仅给出了实施本公开构思的示例，并且本公开并不限于此。如本领域技术人员所知晓，在ELC工艺中，诸如激光束输出波长、脉冲宽度、能量分布、能量均匀性等扫描参数也会对多晶硅层的晶化效果都有一定的影响。
利用本公开的制备低温多晶硅层的方法得到的LTPS可应用于LTPS TFT的有源层，并且该LTPS TFT可应用于显示基板，以形成诸如AMOLED和低温多晶硅薄膜晶体管液晶显示装置(LTPS TFT LCD)的显示装置。
在本公开一实施例提供了一种显示基板。该显示基板包括设置于驱动薄膜晶体管区域的驱动薄膜晶体管以及设置于非驱动薄膜晶体管区域的非驱动薄膜晶体管，其中所述驱动薄膜晶体管和所述非驱动薄膜晶体管的有源层包括低温多晶硅层，并且所述驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸大于所述非驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸。
在下文中结合图7A、7B、7C和7D描述根据本公开一实施例的薄膜晶体管的制作过程。
如图7A所示，在衬底基板100上形成非晶硅层，并且利用上述各实施例描述的制备低温多晶硅层的方法将该非晶硅层形成为多晶硅层106。
如上所述，在一实施例中，在形成非晶硅层之前，该步骤还可包括在衬底基板100上形成缓冲层102(如图3所示)。例如，缓冲层102具有200-500nm的总厚度。例如，缓冲层102为二氧化硅和氮化硅的双层叠层。
如图7B所示，对多晶硅层106进行构图工艺，形成有源层108的图形。
此处的构图工艺包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等过程。由于光刻胶涂布等过程为本领域技术人员所知晓，本公开各实施例在描述构图工艺时，不具体描述涂布光刻胶等过程，但是这不意味着这些过程不存在或被省略。
如图7C所示，在形成了包括有源层108的图形的衬底基板100上，形成栅极绝缘层110，并且在栅极绝缘层110上形成包括栅极112的图形。
例如，通过等离子体化学气相沉积等方法，在形成了包括有源层108的图形的衬底基板100上，沉积栅极绝缘层110。接着，通过溅射或蒸镀等方法，在栅极绝缘层110上形成栅极金属层，并且对该栅极金属层进行构图工艺，形成包括栅极112的图形。
如图7D所示，在形成了包括栅极112的图形的衬底基板100上，形成层间电介质层114，并且形成连接到有源层108的源极116S和漏极116D。
例如，通过等离子体化学气相沉积等方法，在形成了包括栅极112的图形的衬底基板100上，形成层间电介质层114。对该层间电介质层114进行构图工艺，形成贯穿层间电介质层114和栅极绝缘层110的第一接触孔，使有源层108部分露出。接着，通过溅射或蒸镀等方法形成金属层，并且通过构图工艺形成包括源极116S和漏极116D的图形。源极116S和漏极116D通过第一接触孔连接到有源层108。通过上述工艺步骤，完成薄膜晶体管的制作。
在上述实施例中，以栅极位于源极和漏极的下方的底栅型薄膜晶体管为例，描述了该薄膜晶体管。然而，本公开实施例不对薄膜晶体管的结构类型进行限定。例如，薄膜晶体管可以为顶栅型，其中栅极位于源极和漏极的上方。
在下文中结合图8描述根据本公开一实施例的显示基板。如图8所示，在图7D所示的形成了薄膜晶体管的衬底基板100上，形成平坦化层118。在一实施例中，平坦化层118包括诸如二氧化硅或氮化硅的无机材料，或者诸如聚甲基丙烯酸甲酯(PMMA)的有机树脂。通过上述工艺步骤，完成显示基板的制作。
在上述实施例中，以包括平坦化层为例描述了该显示基板。然而，本公开实施例的显示基板不限于此。在一实施例中，显示基板可以不包括该平坦化层。在一实施例中，除了该平坦化层之外，显示基板可以包括其它功能层，例如钝化层。
在下文中结合图9描述根据本公开一实施例的显示装置。如图9所示，在图8所示的显示基板中形成第二接触孔，该第二接触孔贯穿平坦化层118，使漏极116D部分露出。接着，通过溅射或蒸镀等方法形成金属层，并且通过构图工艺形成第一电极120。第一电极120通过第二接触孔连接到漏极116D。在形成有第一电极120的平坦化层118上形成像素定义层130，并且通过构图工艺露出第一电极120的大部分表面区域。接着，在形成有像素定义层130的显示基板上依次形成功能层140和第二电极150。在一实施例中，功能层140可以包括空穴注入层、空穴传输层、发光层、电子传输层和/或电子注入层。第一电极120、功能层140和第二电极150由此可以形成有机发光元件。由此得到一种显示装置。
在上述实施例中，以OLED为例描述了该显示装置。然而，本公开实施例的显示装置不限于此。在其它实施例中，该显示装置可以为TFT LCD。在这种情况下，该显示装置的制作过程包括在图8所示的显示基板上滴注液晶、与诸如彩膜基板的对置基板对盒等步骤。这些步骤为本领域技术人员所熟知，在此不再赘述。
发明人利用上述第一实施例和第二实施例描述的方法制备得到多晶硅层，并且分别利用该多晶硅层制作图9所示的显示装置。在由此制作得到的显示装置中，均未观察到条纹状的显示不良(mura)。
本公开实施例的显示装置可以是任何具有显示功能的产品或部件，例如液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等。
本公开的实施例公开一种制备低温多晶硅层的方法、由该方法制备的多晶硅层、薄膜晶体管和显示装置。该方法包括提供衬底基板，衬底基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域；在衬底基板上沉积非晶硅层；并且利用激光束照射非晶硅层，使非晶硅层结晶形成多晶硅层，其中激光束照射驱动薄膜晶体管区域中的非晶硅层时的扫描参数不同于照射非驱动薄膜晶体管区域中的非晶硅层时的扫描参数。通过激光束的不同扫描参数实现了对驱动薄膜晶体管区域和非驱动薄膜晶体管区域的差异化处理，在兼顾产能的情况下，使得驱动薄膜晶体管区域的非晶硅层在晶化过程中形成较大晶粒尺寸，载流子迁移率提高，并且后续形成的驱动薄膜晶体管的电气性能改善。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何本领域普通技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应该以权利要求的保护范围为准。

Claims (18)

1.一种制备低温多晶硅层的方法，包括：
提供衬底基板，所述衬底基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域；
在所述衬底基板上沉积非晶硅层；并且
利用激光束照射所述非晶硅层，使所述非晶硅层结晶形成多晶硅层，其中所述激光束照射所述驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数不同于照射所述非驱动薄膜晶体管区域中的所述非晶硅层时的扫描参数。
2.根据权利要求1所述的方法，其中所述激光束以第一脉冲频率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二脉冲频率照射所述非驱动薄膜晶体管区域的所述非晶硅层，并且所述第一脉冲频率小于所述第二脉冲频率。
3.根据权利要求2所述的方法，其中所述第一脉冲频率为所述第二脉冲频率的1/5-2/3。
4.根据权利要求3所述的方法，其中所述第一脉冲频率为100Hz-200Hz，并且所述第二脉冲频率为300Hz-500Hz。
5.根据权利要求4所述的方法，其中所述第一脉冲频率为100Hz，并且所述第二脉冲频率为300Hz。
6.根据权利要求1所述的方法，其中所述激光束以第一重叠率照射所述驱动薄膜晶体管区域中的所述非晶硅层，所述激光束以第二重叠率照射所述非驱动薄膜晶体管区域中的所述非晶硅层，并且所述第一重叠率大于所述第二重叠率。
7.根据权利要求6所述的方法，其中所述第一重叠率比所述第二重叠率大4%-8%。
8.根据权利要求7所述的方法，其中所述第一重叠率为97%-98%，并且所述第二重叠率为90%-93%。
9.根据权利要求8所述的方法，其中所述第一重叠率为97%，并且所述第二重叠率为93%。
10.根据权利要求1所述的方法，其中所述激光束由准分子激光器产生，并且具有150nm-400nm范围内的波长。
11.根据权利要求1所述的方法，其中所述激光束在所述非晶硅层上的扫描方向垂直于所述驱动薄膜晶体管区域的延伸方向。
12.根据权利要求1所述的方法，其中在提供所述衬底基板之后，并且在所述衬底基板上沉积所述非晶硅层之前，所述方法还包括：在所述衬底基板上沉积缓冲层。
13.根据权利要求12所述的方法，其中所述缓冲层为二氧化硅或氮化硅的单层、二氧化硅和氮化硅的双层叠层、或者二氧化硅和氮化硅交替堆叠的三层以上叠层。
14.根据权利要求12所述的方法，其中在所述衬底基板上沉积所述缓冲层包括：在所述衬底基板上沉积氮化硅层；以及在所述氮化硅层上沉积氧化硅层。
15.根据权利要求12-14中任意一项所述的方法，其中所述缓冲层的厚度为200-500nm。
16.一种用于显示基板的低温多晶硅层，其中所述显示基板包括驱动薄膜晶体管区域和非驱动薄膜晶体管区域，并且所述低温多晶硅层在所述驱动薄膜晶体管区域的晶粒尺寸大于在所述非驱动薄膜晶体管区域的晶粒尺寸。
17.一种显示基板，包括设置于驱动薄膜晶体管区域的驱动薄膜晶体管以及设置于非驱动薄膜晶体管区域的非驱动薄膜晶体管，其中所述驱动薄膜晶体管和所述非驱动薄膜晶体管的有源层包括低温多晶硅层，并且所述驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸大于所述非驱动薄膜晶体管的所述低温多晶硅层的晶粒尺寸。
18.一种显示装置，包括如权利要求17所述的显示基板。
CN201710258068.3A 2017-04-19 2017-04-19 低温多晶硅层及制备方法、显示基板和显示装置 Pending CN106910749A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710258068.3A CN106910749A (zh) 2017-04-19 2017-04-19 低温多晶硅层及制备方法、显示基板和显示装置
US15/842,984 US10629638B2 (en) 2017-04-19 2017-12-15 LTPS layer, method for fabricating the same, display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710258068.3A CN106910749A (zh) 2017-04-19 2017-04-19 低温多晶硅层及制备方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN106910749A true CN106910749A (zh) 2017-06-30

Family

ID=59209677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710258068.3A Pending CN106910749A (zh) 2017-04-19 2017-04-19 低温多晶硅层及制备方法、显示基板和显示装置

Country Status (2)

Country Link
US (1) US10629638B2 (zh)
CN (1) CN106910749A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081633A (zh) * 2020-01-07 2020-04-28 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681361A (zh) * 2004-04-09 2005-10-12 三洋电机株式会社 显示装置及其制造方法
US20080090340A1 (en) * 2004-12-10 2008-04-17 Au Optronics Corp. Method for selective laser crystallization and display panel fabricated by using the same
US20080121894A1 (en) * 2001-10-10 2008-05-29 Mikio Hongo Method of manufacturing display device
CN100517730C (zh) * 2003-07-16 2009-07-22 三星移动显示器株式会社 平板显示装置和互补金属氧化物半导体器件
CN104934372A (zh) * 2015-05-15 2015-09-23 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524877B1 (en) * 1999-10-26 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
KR101287314B1 (ko) * 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080121894A1 (en) * 2001-10-10 2008-05-29 Mikio Hongo Method of manufacturing display device
CN100517730C (zh) * 2003-07-16 2009-07-22 三星移动显示器株式会社 平板显示装置和互补金属氧化物半导体器件
CN1681361A (zh) * 2004-04-09 2005-10-12 三洋电机株式会社 显示装置及其制造方法
US20080090340A1 (en) * 2004-12-10 2008-04-17 Au Optronics Corp. Method for selective laser crystallization and display panel fabricated by using the same
CN104934372A (zh) * 2015-05-15 2015-09-23 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
CN105206569A (zh) * 2015-10-23 2015-12-30 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081633A (zh) * 2020-01-07 2020-04-28 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板

Also Published As

Publication number Publication date
US10629638B2 (en) 2020-04-21
US20180308878A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
CN1912739B (zh) 曝光掩模以及使用其的半导体器件的制造方法
US7510920B2 (en) Manufacturing method for a thin film transistor that uses a pulse oscillation laser crystallize an amorphous semiconductor film
KR101263726B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US7192852B2 (en) Method for fabricating image display device
CN100587968C (zh) 半导体器件以及其制造方法
US7790521B2 (en) Thin film semiconductor device, method of manufacturing the same and display
US9111803B2 (en) Thin-film device, thin-film device array, and method of manufacturing thin-film device
KR20050028136A (ko) 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP2011165717A (ja) 表示装置及び表示装置の製造方法
US7541615B2 (en) Display device including thin film transistors
JP2007208180A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
CN106910749A (zh) 低温多晶硅层及制备方法、显示基板和显示装置
KR100782769B1 (ko) 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
TW575866B (en) Display device with active-matrix transistor and method for manufacturing the same
KR100611040B1 (ko) 레이저 열처리 장치
JP5090690B2 (ja) 半導体薄膜の製造方法、薄膜トランジスタの製造方法、及び半導体薄膜の製造装置
TWI260702B (en) Method of selective laser crystallization and display panel fabricated by using the same
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
TWI515771B (zh) 顯示裝置之生產系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630