CN104934372A - 一种低温多晶硅薄膜及其制作方法、相关器件 - Google Patents

一种低温多晶硅薄膜及其制作方法、相关器件 Download PDF

Info

Publication number
CN104934372A
CN104934372A CN201510250931.1A CN201510250931A CN104934372A CN 104934372 A CN104934372 A CN 104934372A CN 201510250931 A CN201510250931 A CN 201510250931A CN 104934372 A CN104934372 A CN 104934372A
Authority
CN
China
Prior art keywords
amorphous silicon
low
layer
heat storage
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510250931.1A
Other languages
English (en)
Other versions
CN104934372B (zh
Inventor
徐文清
田宏伟
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510250931.1A priority Critical patent/CN104934372B/zh
Publication of CN104934372A publication Critical patent/CN104934372A/zh
Priority to PCT/CN2015/099239 priority patent/WO2016184114A1/en
Priority to US15/038,350 priority patent/US9786500B2/en
Application granted granted Critical
Publication of CN104934372B publication Critical patent/CN104934372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/02—Production of homogeneous polycrystalline material with defined structure directly from the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种低温多晶硅薄膜及其制作方法、相关器件，主要内容包括：提供一衬底基板，在所述衬底基板之上形成储热功能层，在所述储热功能层之上形成第一缓冲层，以及形成覆盖所述第一缓冲层的第一非晶硅层，对形成第一非晶硅层的衬底基板进行准分子激光退火工艺，形成低温多晶硅薄膜，其中，所述储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。从而，在进行准分子激光退火工艺时，位于表层的第一非晶硅层可以利用底层的储热功能层释放的能量延缓冷却时长，从而，延长了低温多晶硅的生长时长，增大了低温多晶硅的晶粒尺寸。

Description

一种低温多晶硅薄膜及其制作方法、相关器件
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅薄膜及其制作方法、相关器件。
背景技术
由低温多晶硅制备而成的OLED显示面板具有超薄、低功耗、自发光等显示优势，因此，由低温多晶硅LTPS衍生的新一代有机发光二极管OLED显示面板成为当前显示技术中的重要的技术分支。
目前，影响OLED显示面板性能的最重要因素是低温多晶硅的迁移率，虽然低温多晶硅相比于非晶硅而言，存在迁移率较大、稳定性较高等优点；但是，对于日益发展的显示技术行业而言，其迁移率仍不能很好的满足当前的发展需求，因此，需要获取更好的迁移率的低温多晶硅薄膜。
发明内容
本发明实施例提供一种低温多晶硅薄膜及其制作方法、相关器件，用以解决现有技术中存在低温多晶硅薄膜的迁移率不够高而影响后续制作而成的薄膜晶体管的性能的问题。
本发明实施例采用以下技术方案：
一种低温多晶硅薄膜的制作方法，包括：
提供一衬底基板；
在所述衬底基板之上形成储热功能层；
在所述储热功能层之上形成第一缓冲层，以及形成覆盖所述第一缓冲层的第一非晶硅层；
对形成第一非晶硅层的衬底基板进行准分子激光退火工艺，形成低温多晶硅薄膜，其中，所述储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。
优选地，所述准分子激光退火工艺的条件为：激光脉冲频率为100～400Hz，激光重叠率为90％～98％，激光脉冲宽度<100ns，激光能量密度为100～600mJ/cm2。
优选地，所述储热功能层的材料为非晶硅，其厚度范围为：20nm～30nm。
优选地，所述第一缓冲层的厚度范围为所述第一非晶硅层的厚度范围为：40nm～60nm。
优选地，在形成所述第一非晶硅层之后，进行准分子激光退火工艺之前，还包括：对所述第一非晶硅层进行脱氢工艺处理。
优选地，在形成所述所述储热功能层之前，还包括：
在所述衬底基板之上形成第二缓冲层，其中，所述第二缓冲层的厚度范围为
一种低温多晶硅薄膜，利用所述的低温多晶硅薄膜制作方法制备而成。
一种低温多晶硅薄膜晶体管，利用所述的低温多晶硅薄膜制备而成。
一种阵列基板，包括所述的低温多晶硅薄膜晶体管。
一种显示装置，包括所述的阵列基板。
在本发明实施例中，通过在衬底基板之上形成储热功能层，并通过缓冲层与位于表层的非晶硅层隔开，从而，在进行准分子激光退火工艺时，位于表层的非晶硅层可以利用底层的储热功能层释放的能量延缓冷却时长，从而，延长了低温多晶硅的生长时长，增大了低温多晶硅的晶粒尺寸。其中，储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种低温多晶硅薄膜的制作方法的流程示意图；
图2为本发明实施例提供的形成有第二缓冲层的衬底基板的结构示意图；
图3为本发明实施例提供的形成有储热功能层的衬底基板的结构示意图；
图4为本发明实施例提供的形成有第一缓冲层和第一非晶硅层的衬底基板的结构示意图；
图5为本发明实施例提供的对形成的第一非晶硅层进行准分子激光退火工艺的示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中，通过在衬底基板之上形成储热功能层，并通过缓冲层与位于表层的非晶硅层隔开，从而，在进行准分子激光退火工艺时，位于表层的非晶硅层可以利用底层的储热功能层释放的能量延缓冷却时长，从而，延长了低温多晶硅的生长时长，增大了低温多晶硅的晶粒尺寸。其中，储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。
本发明提供的低温多晶硅薄膜的制作方法主要包括以下内容：
提供一衬底基板；
在所述衬底基板之上形成储热功能层；优选地，所述储热功能层的材料为非晶硅，其厚度范围为：20nm～30nm。
优选地，在形成所述第一非晶硅之前，还包括：
在所述衬底基板之上形成第二缓冲层，其中，所述第二缓冲层的厚度范围为
在所述储热功能层之上形成第一缓冲层，以及形成覆盖所述第一缓冲层的第一非晶硅层；优选地，所述第一缓冲层的厚度范围为所述第一非晶硅层的厚度范围为：40nm～60nm。
对形成第一非晶硅层的衬底基板进行准分子激光退火工艺，形成低温多晶硅薄膜，其中，所述储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。即：在激光脉冲开始照射至形成有第一非晶硅层的衬底基板时，储热功能层与第一非晶硅层同步进入吸热状态，在激光脉冲停止照射形成有第一非晶硅层的衬底基板时，储热功能层与第一非晶硅层同步进入散热状态。
优选地，所述准分子激光退火工艺的条件为：激光脉冲频率为100～400Hz，激光重叠率为90％～98％，激光脉冲宽度<100ns，激光能量密度为100～600mJ/cm2。
在形成所述第一非晶硅层之后，进行准分子激光退火工艺之前，还包括：对所述第一非晶硅层进行脱氢工艺处理。
下面通过具体的实施例对本发明的技术方案进行详细描述，本发明包括但并不限于以下实施例。
如图1所示，为本发明实施例提供的一种低温多晶硅薄膜的制作方法的流程示意图。该方法流程主要包括以下步骤：
步骤11：提供一衬底基板。
本发明步骤11中所涉及的衬底基板的材质并不作具体限定，可以为玻璃基板、石英基板、金属基板或柔性基板等，其要求厚度非常薄，以达到所需的透明度。
步骤12：在衬底基板上形成第二缓冲层。
当衬底基板的洁净度不满足要求时，首先对衬底基板进行预清洗。通过镀膜工艺在衬底基板上形成一层覆盖整个衬底基板的缓冲层。
具体地，参见图2，在衬底基板1上形成一层第二缓冲层11。
该步骤12为可选项，步骤12形成的第二缓冲层可以提高待形成的储热功能层与衬底基板之间的附着程度。同时，还可以防止衬底基板中的金属离子扩散至后续形成的低温多晶硅层中进行污染，并且可以减少后续漏电流的产生。
其中一种较佳的实施方式为，在玻璃基板上利用等离子体化学气相沉积法(PECVD)沉积一层厚度在范围内的第二缓冲层(Buffer)；沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。
形成SiNx膜层的反应气体可以为硅烷(SiH4)、氨气(NH3)、氮气(N2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氮气(N2)的混合气体；形成氧化硅(SiOx)膜层的反应气体可以为硅烷(SiH4)、氨气(NH3)、氧气(O2)的混合气体，或者为二氯化硅(SiH2Cl2)、氨气(NH3)、氧气(O2)的混合气体。
步骤13、形成储热功能层。
通过镀膜工艺在衬底基板上形成覆盖整个衬底基板的储热功能层。
优选地，通过镀膜工艺在图2所示的第二缓冲层11上，形成如图3所示的覆盖整个衬底基板1的储热功能层(a-Si层)12；
具体地，沉积厚度为20nm～30nm的a-Si层，对应的反应气体可以为SiH4和H2的混合气体或者SiH2Cl2和H2的混合气体。
需要说明的是，步骤13形成的储热功能层用于在以下步骤中协助形成多晶硅薄膜。
步骤14：形成第一缓冲层，以及覆盖所述第一缓冲层的第一非晶硅层。
优选地，通过镀膜工艺在图3所示的储热功能层12上，形成如图4所示的覆盖整个衬底基板1的第一缓冲层13，以及覆盖所述第一缓冲层13的第一非晶硅层14。
所述第一缓冲层的厚度范围为所述第一非晶硅层的厚度范围为：40nm～60nm。其中，第一缓冲层形成的方式与第二缓冲层形成的方式相同，而两个膜层的材质可以相同，也可以不同；第一非晶硅层形成的方式与储热功能层相同，两个膜层的材质相同，均为a-Si。
步骤15：进行热退火工艺。
对衬底基板上的非晶硅层进行热退火工艺，以实现去除非晶硅层中的氢气的目的，防止在后续步骤在激光退火时发生氢爆。
上述除氢步骤采用热退火工艺，热退火工艺的温度范围可以根据实际需求设定，如果衬底基板为玻璃基板，热退火工艺的温度可适当高一些，如果衬底基板为柔性基板，热退火工艺的温度范围可适当低一些，保证不影响柔性基板的作为正常的基板即可。一般情况下，热退火工艺在特定的腔室进行，该腔室内通入适量氮气，温度可控制在400℃-500℃范围内，具体环境条件根据实际的需求设定。
需要说明的是，该步骤15为可选项。
步骤16、对形成第一非晶硅层的衬底基板进行准分子激光退火工艺，形成低温多晶硅薄膜。
准分子激光退火(ELA)是利用瞬间激光脉冲产生的高能量入射到非晶硅薄膜表面，在薄膜表层100nm厚的深度范围内产生热能效应，使a-Si薄膜在瞬间达到1000℃左右，从而实现非晶硅向低温多晶硅的转变。在此过程中，激光脉冲的瞬间(15～50ns)能量被a-Si薄膜吸收并转化为相变能，因此，不会有过多的热能传导到衬底基板，合理选择激光的波长和功率，使用激光加热就能够使a-Si薄膜达到熔化的温度且保证衬底基板的温度低于熔融温度。利用准分子激光退火工艺制备低温多晶硅的机理是：激光辐射到a-Si的表面，使其表面在温度到达熔点时即达到了晶化域值能量密度，a-Si在激光辐射下吸收能量，激发了不平衡的电子－空穴对，增加了自由电子的导电能力，电子－空穴对在热化时间内用无辐射复合的途径将吸收的能量传给晶格，导致a-Si表层迅速的升温，由于a-Si具有大量的隙态和深能级，无辐射跃迁是主要的复合过程，因而具有较高的光热转换效率，当激光的能量密度达到域值能量密度时，即加热至熔点温度，a-Si薄膜的表层会熔化，且以约10m/s的速度深入a-Si薄膜内部，经过激光照射，a-Si薄膜形成一定深度的熔层，停止照射后，熔层开始迅速冷却，而固相和液相之间的界面将以1-2m/s的速度回到表层，冷却之后a-Si薄膜晶化为p-Si薄膜。
为了获得特性更好的低温多晶硅薄膜，要求其迁移率足够大，这就需要增大低温多晶硅晶粒尺寸。一般情况下，激光束能量密度增大，晶粒尺寸增大，薄膜的迁移率相应增大，当a-Si薄膜接近全部熔化时，晶粒尺寸最大。但激光束能量密度受激光器的限制，不能无限增大，而且太大的能量密度反而令迁移率下降。因此，在本发明中，提供了一种较好的增大低温多晶硅晶粒尺寸的方案，即通过延长低温多晶硅的生长时间的方式，具体地：
通过上述制作低温多晶硅薄膜的工艺流程步骤11-步骤15可知，不同于现有技术的是，本发明并不限于一层非晶硅层，而是形成有两层非晶硅层，在本步骤16中，如图5所示的ELA实施过程，激光束15位置固定，形成有两层非晶硅层的衬底基板固定在位移台16上(其中，该ELA工艺的环境可以是在特定的腔室内)，通过移动衬底基板控制激光束15照射的范围，使得激光束15在衬底基板的预设位置扫描，一般情况下是整板扫描。位于表层的第一非晶硅层14在激光束15辐照下，吸收激光能量发生熔融，同时，还会透过该第一非晶硅层14以及第一缓冲层13，辐照至储热功能层(亦为非晶硅层)12，使得该储热功能层12也吸收一定量的激光能量，从而发生熔融，其实，储热功能层12吸收的不仅仅是穿透过来的激光能量，还有第一非晶硅层14熔融过程中所释放的能量。在本发明实施例中，考虑到从位于表层的第一非晶硅层14及第一缓冲层13穿透下来的激光能量，以及第一非晶硅层14在熔融过程中释放的能量，为了充分利用这两种能量，特增加了位于底层的储热功能层12，根据能量吸收利用程度，设定其厚度为20nm以上。同时，由于储热功能层12吸收热量熔融然后固化的过程中会在晶粒边界处形成突起，这个突起高度一般和a-Si薄膜的厚度相当，因此，为了保证第一非晶硅层14能够在一个相对平整的基底上生长，所以储热功能层12结晶后形成的低温多晶硅的粗糙度不能太大，一般需要低于30nm，所以，本发明的储热功能层12的厚度范围设置在20nm～30nm之间。而且，考虑到表层穿透下来的激光能量以及熔融释放的能量传递到底层的储热功能层12是需要一定时长的，因此，在激光束15不再辐照第一非晶硅层14时，即刻进入冷却的过程，首先，位于表层的第一非晶硅层14开始冷却，逐渐变成低温多晶硅，然而，在该第一非晶硅层14开始冷却时，位于底层的储热功能层12也开始冷却固化，并释放一定的热量，这一部分热量就可以透过第一缓冲层13传递至位于表层的第一非晶硅层14，从而，延缓该第一非晶硅层14的冷却过程，即：延长了低温多晶硅的生长时间，在一定程度上增大了低温多晶硅的晶粒尺寸。
需要说明的是，在本发明实施例中，也可形成至少两层非晶硅层，其整体厚度满足两层非晶硅层厚度即可。但是，考虑到能量传递的过程中会有能量损失，以及位于表层的非晶硅层的晶化时间之所以能够延长，主要还是依赖靠近自身的非晶硅层释放的热量，因此，在尽量保证膜层制作工艺的简化程度的情况下，设置两层非晶硅层即可实现延长低温多晶硅生长时间的目的。
本发明实施例提供的准分子激光退火可以采用例如氯化氙(XeCl)、氟化氪KrF、氟化氩ArF等准分子激光器(波长308nm)来进行准分子激光退火。激光束经过光学系统后为线性光源。
优选地，所述准分子激光退火工艺的条件为：激光脉冲频率为100～400Hz，激光重叠率为90％～98％，激光脉冲宽度<100ns，激光能量密度为100～600mJ/cm2。
通过上述方案，可以在制作非晶硅层的时候，制作两层非晶硅层，两层非晶硅层之间设置有缓冲层隔开，从而，在进行准分子激光退火工艺时，位于表层的非晶硅层可以利用底层的非晶硅层释放的能量延缓冷却时长，从而，延长了低温多晶硅的生长时长，增大了低温多晶硅的晶粒尺寸。
同时，本发明实施例还提供了一种低温多晶硅薄膜，该低温多晶硅薄膜利用上述所涉及的方案制备而成。
此外，本发明实施例还提供了一种低温多晶硅薄膜晶体管，该低温多晶硅薄膜晶体管采用本发明所涉及的低温多晶硅薄膜制备而成。
本发明实施例还提供了一种阵列基板，包括本发明涉及到的低温多晶硅薄膜晶体管。
本发明实施例还提供了一种显示装置，包括上述涉及的阵列基板。其中，该显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种低温多晶硅薄膜的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板之上形成储热功能层；
在所述储热功能层之上形成第一缓冲层，以及形成覆盖所述第一缓冲层的第一非晶硅层；
对形成第一非晶硅层的衬底基板进行准分子激光退火工艺，形成低温多晶硅薄膜，其中，所述储热功能层能够与第一非晶硅层同步进入吸热状态，以及同步进入散热状态。
2.如权利要求1所述的方法，其特征在于，所述准分子激光退火工艺的条件为：激光脉冲频率为100～400Hz，激光重叠率为90％～98％，激光脉冲宽度<100ns，激光能量密度为100～600mJ/cm2。
3.如权利要求1所述的方法，其特征在于，所述储热功能层的材料为非晶硅，其厚度范围为：20nm～30nm。
4.如权利要求1所述的方法，其特征在于，所述第一缓冲层的厚度范围为所述第一非晶硅层的厚度范围为：40nm～60nm。
5.如权利要求1所述的方法，其特征在于，在形成所述第一非晶硅层之后，进行准分子激光退火工艺之前，还包括：对所述第一非晶硅层进行脱氢工艺处理。
6.如权利要求1所述的方法，其特征在于，在形成所述所述储热功能层之前，还包括：
在所述衬底基板之上形成第二缓冲层，其中，所述第二缓冲层的厚度范围为
7.一种低温多晶硅薄膜，其特征在于，利用权利要求1-6任一所述的方法制备而成。
8.一种低温多晶硅薄膜晶体管，其特征在于，利用权利要求7所述的低温多晶硅薄膜制备而成。
9.一种阵列基板，其特征在于，包括权利要求8所述的低温多晶硅薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
CN201510250931.1A 2015-05-15 2015-05-15 一种低温多晶硅薄膜及其制作方法、相关器件 Active CN104934372B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510250931.1A CN104934372B (zh) 2015-05-15 2015-05-15 一种低温多晶硅薄膜及其制作方法、相关器件
PCT/CN2015/099239 WO2016184114A1 (en) 2015-05-15 2015-12-28 Polycrystalline semiconductor layer and fabricating method thereof
US15/038,350 US9786500B2 (en) 2015-05-15 2015-12-28 Polycrystalline semiconductor layer and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510250931.1A CN104934372B (zh) 2015-05-15 2015-05-15 一种低温多晶硅薄膜及其制作方法、相关器件

Publications (2)

Publication Number Publication Date
CN104934372A true CN104934372A (zh) 2015-09-23
CN104934372B CN104934372B (zh) 2018-03-06

Family

ID=54121476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510250931.1A Active CN104934372B (zh) 2015-05-15 2015-05-15 一种低温多晶硅薄膜及其制作方法、相关器件

Country Status (3)

Country Link
US (1) US9786500B2 (zh)
CN (1) CN104934372B (zh)
WO (1) WO2016184114A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016184114A1 (en) * 2015-05-15 2016-11-24 Boe Technology Group Co., Ltd. Polycrystalline semiconductor layer and fabricating method thereof
CN106328497A (zh) * 2016-10-28 2017-01-11 昆山国显光电有限公司 低温多晶硅薄膜及其制备方法及显示装置
CN106558624A (zh) * 2015-09-30 2017-04-05 国网智能电网研究院 一种快速恢复二极管及其制造方法
CN106783875A (zh) * 2016-12-07 2017-05-31 信利（惠州）智能显示有限公司 低温多晶硅膜制备方法、薄膜晶体管及其制备方法
CN106847825A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板、半导体器件及其制作方法、显示装置
CN106910749A (zh) * 2017-04-19 2017-06-30 京东方科技集团股份有限公司 低温多晶硅层及制备方法、显示基板和显示装置
CN108713244A (zh) * 2016-03-16 2018-10-26 株式会社V技术 薄膜晶体管的制造方法及用于该制造方法的掩模
CN111584362A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521201A (zh) * 2008-02-25 2009-09-02 统宝光电股份有限公司 具多晶硅层及微晶硅层的双底材主动层结构、方法及装置
US20110241005A1 (en) * 2010-04-05 2011-10-06 Samsung Mobile Display Co., Ltd. Display device and method of manufacturing the same
CN102709160A (zh) * 2012-03-01 2012-10-03 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
KR100800379B1 (ko) * 2006-08-29 2008-02-01 삼성전자주식회사 비휘발성 메모리 소자의 게이트 제조방법
US9818606B2 (en) * 2013-05-31 2017-11-14 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521201A (zh) * 2008-02-25 2009-09-02 统宝光电股份有限公司 具多晶硅层及微晶硅层的双底材主动层结构、方法及装置
US20110241005A1 (en) * 2010-04-05 2011-10-06 Samsung Mobile Display Co., Ltd. Display device and method of manufacturing the same
CN102709160A (zh) * 2012-03-01 2012-10-03 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786500B2 (en) 2015-05-15 2017-10-10 Boe Technology Group Co., Ltd. Polycrystalline semiconductor layer and fabricating method thereof
WO2016184114A1 (en) * 2015-05-15 2016-11-24 Boe Technology Group Co., Ltd. Polycrystalline semiconductor layer and fabricating method thereof
CN106558624A (zh) * 2015-09-30 2017-04-05 国网智能电网研究院 一种快速恢复二极管及其制造方法
CN106558624B (zh) * 2015-09-30 2024-03-19 国网智能电网研究院 一种快速恢复二极管及其制造方法
CN108713244A (zh) * 2016-03-16 2018-10-26 株式会社V技术 薄膜晶体管的制造方法及用于该制造方法的掩模
CN106328497A (zh) * 2016-10-28 2017-01-11 昆山国显光电有限公司 低温多晶硅薄膜及其制备方法及显示装置
CN106783875A (zh) * 2016-12-07 2017-05-31 信利（惠州）智能显示有限公司 低温多晶硅膜制备方法、薄膜晶体管及其制备方法
CN106783875B (zh) * 2016-12-07 2019-09-17 信利（惠州）智能显示有限公司 低温多晶硅膜制备方法、薄膜晶体管及其制备方法
CN106847825A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板、半导体器件及其制作方法、显示装置
CN106910749A (zh) * 2017-04-19 2017-06-30 京东方科技集团股份有限公司 低温多晶硅层及制备方法、显示基板和显示装置
US10629638B2 (en) 2017-04-19 2020-04-21 Boe Technology Group Co., Ltd. LTPS layer, method for fabricating the same, display substrate and display device
CN111584362A (zh) * 2020-05-14 2020-08-25 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板
CN111584362B (zh) * 2020-05-14 2023-08-22 Tcl华星光电技术有限公司 一种半导体器件制程方法、半导体器件及显示面板

Also Published As

Publication number Publication date
CN104934372B (zh) 2018-03-06
US9786500B2 (en) 2017-10-10
WO2016184114A1 (en) 2016-11-24
US20170103890A1 (en) 2017-04-13

Similar Documents

Publication Publication Date Title
CN104934372A (zh) 一种低温多晶硅薄膜及其制作方法、相关器件
CN102945789B (zh) 低温多晶硅薄膜制备方法、薄膜晶体管及其制备方法
CN101971293B (zh) 用于薄膜的闪光灯退火
JP5443377B2 (ja) エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
CN101325156B (zh) 一种制备多晶硅薄膜太阳电池的方法和装置
CN103219230A (zh) 低温多晶硅的制作方法、低温多晶硅薄膜和薄膜晶体管
CN102651311A (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
Azuma et al. Pulsed KrF excimer laser annealing of silicon solar cell
Skorupa et al. Millisecond thermal processing using flash lamps for the advancement of thin layers and functional coatings
Terai et al. Xenon flash lamp annealing of poly-Si thin films
CN104966663A (zh) 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
US8859403B2 (en) Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes
CN106128940B (zh) 一种低温多晶硅薄膜的制备方法
CN103730336A (zh) 定义多晶硅生长方向的方法
CN105513950A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
JP2006093212A (ja) 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置
Sugawara et al. Crystallization of double-layered silicon thin films by solid green laser annealing for high-performance thin-film transistors
CN102477583A (zh) 一种对晶硅薄膜掺杂制备超浅结的方法
CN102598309A (zh) 用于通过激光能量辐照光伏材料表面的方法和装置
US4542037A (en) Laser induced flow of glass bonded materials
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
Beyer et al. Temperature and hydrogen diffusion length in hydrogenated amorphous silicon films on glass while scanning with a continuous wave laser at 532 nm wavelength
US20150371850A1 (en) Method of forming semiconductor thin film
CN105355544A (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant