CN106783875A - 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 - Google Patents
低温多晶硅膜制备方法、薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106783875A CN106783875A CN201611120989.5A CN201611120989A CN106783875A CN 106783875 A CN106783875 A CN 106783875A CN 201611120989 A CN201611120989 A CN 201611120989A CN 106783875 A CN106783875 A CN 106783875A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- heat
- preparation
- temperature polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 101
- 238000002360 preparation method Methods 0.000 title claims abstract description 46
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000012528 membrane Substances 0.000 title description 3
- 229920005591 polysilicon Polymers 0.000 claims abstract description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 76
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 76
- 239000010703 silicon Substances 0.000 claims abstract description 76
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 72
- 239000011521 glass Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005224 laser annealing Methods 0.000 claims abstract description 20
- 238000005499 laser crystallization Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 238
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 239000010408 film Substances 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- -1 grid Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 abstract description 37
- 238000004140 cleaning Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000007789 gas Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910001209 Low-carbon steel Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000005439 thermosphere Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及一种低温多晶硅膜的制备方法、薄膜晶体管的制备方法与薄膜晶体管，上述低温多晶硅膜的制备方法中，在玻璃基板的预定区域内形成导热层，采用准分子激光退火工艺对所述非晶硅层进行激光晶化的过程中，对所述导热层进行加热，使得非晶硅层内部存在温度差异，在由非晶硅层形成的低温多晶硅层中，多晶硅晶粒沿横向方向生长且晶粒更大，具有更少的晶界，增大了制得的低温多晶硅膜的载流子迁移率，降低了制得的低温多晶硅膜应用于TFT的有源层时产生的漏电流，提高了TFT的阈值电压的稳定性，使得含有上述低温多晶硅膜的TFT具有更优良的电性能。
Description
技术领域
本发明涉及平板显示技术领域，特别是涉及一种低温多晶硅膜的制备方法、薄膜晶体管的制备方法与薄膜晶体管。
背景技术
随着平板显示的发展，高分辨率，低能耗的面板需求不断被提出。低温多晶硅(LowTemperature Poly-Silicon，LTPS)相对于非晶硅，具有较高的载流子迁移率，因此，LTPS薄膜常代替非晶硅薄膜应用于薄膜晶体管(TFT)的有源层，广泛应用在集成周边驱动的有源液晶显示(AMLCD)和有源有机发光二极管(AMOLED)中。
目前，传统的制备LTPS薄膜方法中，主要采用激光退火的方法来形成LTPS薄膜。然而，由于非晶硅受到激光照射时，其内部各个区域受照射产生的温度是相同的，因此，晶化后的多晶硅晶粒在LTPS薄膜中的生长区域是随机的，这就使得LTPS薄膜中的晶粒尺寸较小，晶粒间的晶界较多，进而，使得制得的LTPS薄膜的载流子迁移率较低。同时，当LTPS薄膜应用于TFT中的有源层时，当给TFT中的栅极施加预设的电压时，在栅极与有源层之间会产生电场，在电场的作用下，源极与漏极之间形成导通状态，即通常所说的TFT导通时的沟道区，由于LTPS薄膜中的晶粒尺寸较小，晶粒排列杂乱无序，使得对应于沟道区内的LTPS的晶界较多，增大了TFT导通时的漏电流，进而导致TFT的阈值电压不稳定，从而降低了TFT整体的电性能。
发明内容
基于此，有必要提供针对采用传统方法制得的低温多晶硅膜的晶粒较小，晶粒排列杂乱无序，晶粒间的晶界较多，使得制得的低温多晶硅膜的载流子迁移率较低，导致含有上述低温多晶硅膜的TFT器件的漏电流较高的技术问题，提供一种低温多晶硅膜的制备方法及使用所述制备方法的TFT的制备方法与TFT。
一种低温多晶硅膜的制备方法，包括：在玻璃基板的预定区域内形成导热层；在所述导热层及所述玻璃基板上形成缓冲层；在所述缓冲层上形成非晶硅层；采用准分子激光退火工艺对所述非晶硅层进行激光晶化，并对所述导热层进行加热，将所述非晶硅层转化为低温多晶硅膜。
在其中一个实施例中，所述预定区域在垂直于所述玻璃基板的方向上对齐于源极掺杂区或者所述源极掺杂区和与所述源极掺杂区相邻的部分沟道区。
在其中一个实施例中，所述预定区域在垂直于所述玻璃基板的方向上对齐于漏极掺杂区或者所述漏极掺杂区和与所述漏极掺杂区相邻的部分沟道区。
在其中一个实施例中，所述在玻璃基板的预定区域内形成导热层的步骤包括：在玻璃基板上沉积金属层；通过黄光制程、蚀刻制程对所述金属层进行图案化处理，在所述预定区域内形成导热层。
在其中一个实施例中，所述金属层的材质为导磁性金属。
在其中一个实施例中，所述导热层的厚度为50nm～200nm。
在其中一个实施例中，采用电磁加热方式对所述导热层进行加热。
在其中一个实施例中，所述采用电磁加热方式对所述导热层进行加热的加热温度为100℃～300℃。
一种薄膜晶体管的制备方法，包括如上述任意一项实施例所述的低温多晶硅膜的制备方法，并且，将所述非晶硅层转化为低温多晶硅膜之后，还包括如下步骤：
对所述低温多晶硅膜进行图案化处理，形成多晶硅半导体层；
在所述多晶硅半导体层上依次形成栅极绝缘层、栅极、层间绝缘层、源/漏极，所述源/漏极与所述多晶硅半导体层电连接。
一种薄膜晶体管，包括玻璃基板、缓冲层、多晶硅半导体层、栅极绝缘层、栅极、层间绝缘层、源极、漏极以及导热层，所述薄膜晶体管采用上述一种薄膜晶体管的制备方法所述的制备方法制备。
上述低温多晶硅膜的制备方法、薄膜晶体管的制备方法与薄膜晶体管，在低温多晶硅膜的制备方法中，在玻璃基板的预定区域内形成导热层，采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，对导热层进行加热，使得非晶硅层内部存在温度差异，在由非晶硅层形成的低温多晶硅层中，多晶硅晶粒沿非完全熔融区域向熔融区域生长，晶粒尺寸较大，晶粒分布排列整齐有序，具有较少的晶界，增大了制得的低温多晶硅膜的载流子迁移率，降低了制得的低温多晶硅膜应用于TFT的有源层时产生的漏电流，提高了TFT的阈值电压的稳定性，使得含有上述低温多晶硅膜的TFT具有更优良的电性能。
附图说明
图1为一实施例的低温多晶硅膜的制备方法的流程示意图；
图2为另一实施例的低温多晶硅膜的制备方法的流程示意图；
图3为S210中所得产品的结构示意图；
图4为S220中所得产品的结构示意图；
图5为S230中所得产品的结构示意图；
图6为S240中所得产品的结构示意图；
图7为S250中产品制备过程的制备过程示意图；
图8为S250中所得产品的结构示意图；
图9为一实施例的TFT的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
下面结合附图描述根据本发明实施例的低温多晶硅膜的制备方法。
如图1所示，一实施例的低温多晶硅膜的制备方法包括如下步骤：
S110，在玻璃基板的预定区域内形成导热层。
例如，在玻璃基板上沉积金属层；通过黄光制程、蚀刻制程对金属层进行图案化处理，在预定区域内形成导热层。
例如，预定区域在垂直于玻璃基板的方向上对齐于源极掺杂区。又如，预定区域在垂直于玻璃基板的方向上对齐于源极掺杂区和与源极掺杂区相邻的部分沟道区。又如，预定区域在垂直于玻璃基板的方向上对齐于漏极掺杂区。又如，预定区域在垂直于玻璃基板的方向上对齐于漏极掺杂区和与漏极掺杂区相邻的部分沟道区。随着预设工艺的标准不同，能够选择上述任意一种实施方式。
例如，金属层的材质为导磁性金属，即导热层的材质亦为导磁性金属。
S120：在导热层及玻璃基板上形成缓冲层。
例如，通过等离子体增强化学气相沉积法(PECVD)，在导热层及玻璃基板上沉积一层预设厚度的缓冲层。
S130：在缓冲层上形成非晶硅层。
例如，通过等离子体增强化学气相沉积法(PECVD)，在缓冲层上沉积一层预设厚度的非晶硅层。
S140：采用准分子激光退火工艺对非晶硅层进行激光晶化，并对导热层进行加热，将非晶硅层转化为低温多晶硅膜。
例如，采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，采用电磁加热方式对所述导热层进行加热，将非晶硅层转化为低温多晶硅膜。又如，利用电磁加热装置对导热层进行加热。
需要说明的是，采用传统方法制得的低温多晶硅膜的晶粒较小，晶粒间缺陷及晶粒间的晶界较多，使得制得的低温多晶硅膜的载流子迁移率较低，含有上述低温多晶硅膜的TFT器件的漏电流较高。
为了解决上述问题，在本实施例中，在S110中，在玻璃基板的预定区域内形成导热层。在S140中，准分子激光光束均匀照射非晶硅层，非晶硅层均匀吸收热量，温度不断升高。在准分子激光光束均匀照射非晶硅层的过程中，对导热层进行加热，导热层的热量通过缓冲层向非晶硅层传导，使得非晶硅层中被导热层覆盖的区域温度升高。这样，非晶硅层中被导热层覆盖区域的温度高于非晶硅层中未被导热层覆盖区域的温度，因此，在非晶硅层受激光晶化的过程中，非晶硅层上出现了温度相对较高的被导热层覆盖的区域和温度相对较低的未被导热层覆盖的区域。相对于传统方法中，采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，非晶硅层内部各区域温度相同的情况，在本实施例中，非晶硅层内部存在温度差异，未被导热层覆盖的区域的温度低于被导热层覆盖的区域的温度，当非晶硅层中被导热层覆盖的区域处于完成熔融状态时，未被导热层覆盖的区域因远离导热层而处于非完全熔融状态，非完全熔融状态的非晶硅层中存在着一部分固态硅，在冷却再结晶阶段，以未被导热层覆盖区域的固态硅为结晶晶种，向熔融区域方向生长晶粒。进一步地，非晶硅层中熔融区域和非完全熔融区域存在着温度梯度，晶粒沿着温度梯度的方向从温度较低的非完全熔融区域向温度较高的熔融区域进行生长，通过对温度梯度方向的控制，能够实现对晶粒生长方向的控制，从而控制晶粒的分布。这样，使得形成的低温多晶硅层中晶粒尺寸较大，晶粒分布排列整齐有序，具有较少的晶界，增大了制得的低温多晶硅膜的载流子迁移率，降低了制得的低温多晶硅膜应用于TFT的有源层时产生的漏电流，提高了TFT的阈值电压的稳定性，使得含有上述低温多晶硅膜的TFT具有更优良的电性能。
上述低温多晶硅膜的制备方法中，在玻璃基板的预定区域内形成导热层，采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，对导热层进行加热，使得非晶硅层内部存在温度差异，在由非晶硅层形成的低温多晶硅层中，多晶硅晶粒沿非完全熔融区域向熔融区域生长，晶粒尺寸较大，晶粒分布排列整齐有序，具有较少的晶界，增大了制得的低温多晶硅膜的载流子迁移率，降低了制得的低温多晶硅膜应用于TFT的有源层时产生的漏电流，提高了TFT的阈值电压的稳定性，使得含有上述低温多晶硅膜的TFT具有更优良的电性能。
此外，需要的说明的是，单独采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，对工艺条件的控制和所使用的激光光束能量的均匀度的要求非常的高。现有技术中，准分子激光退火工艺的最优能量密度容许的波动范围一般不超过4mj/cm2。如果激光能量太低，非晶硅不能熔化或晶粒不能达到足够大，如果激光能量太高，又造成非晶硅的微晶化或非晶化。
在上述实施例中，采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，对导热层进行加热，将非晶硅层转化为低温多晶硅膜的过程中，使得准分子激光退火工艺的最优能量密度容许的波动范围为正负10～20mj/cm2，从而降低了ELA工艺对激光光束均匀度的要求和非晶硅膜膜厚均匀度要求。
如图2所示，另一实施例的低温多晶硅膜10的制备方法包括如下步骤：
S210：在玻璃基板上沉积金属层。
如图3所示，在玻璃基板211上沉积金属层212，为了更好地在玻璃基板上沉积金属层，例如，在玻璃基板上沉积金属层的步骤之前，执行对玻璃基板的清洗步骤。清洗步骤包括任何能够实现预定清洗效果的清洗步骤。例如，玻璃基板为Asahi公司的AN Wizus型号的玻璃基板，又如，玻璃基板为Corning公司的NXT型号的玻璃基板。
例如，通过溅射的方式在玻璃基板上沉积金属层。又如，利用物理气相沉积(PVD)工艺在玻璃基板上沉积一层预设厚度的金属层，沉积而成的金属层结构致密、厚度均匀及且与玻璃基板结合力好。
在后续工艺中，通过加热金属层，进而实现对非晶硅层的加热。例如，金属层的材质为导磁性金属，这样，使得能够通过电磁加热的方式对金属层进行加热。又如，金属层的材质选自铁、锰、镍和钴中的任意一种或多种。
为了进一步提升金属层的导磁性能，同时，使得金属层兼具较好的导热性能、耐腐蚀性及耐高温的性能，例如，金属层的材质选自低碳钢、铁铝合金、铁硅合金、铁镍合金、铁钴合金、铁钴镍合金和铁氧体中的任意一种或多种。又如，金属层的材质为镍含量30％～90％的镍铁合金。这样，使得金属层的导磁性能得到提升的同时，也使得金属层具有很好的导热性能、耐腐蚀性及耐高温的性能，更有利于后续步骤的进行。
又如，金属层包括单金属层。又如，金属层包括合金层。又如，金属层为依次叠加设置的单金属层和合金层。根据不同的预设工艺指标，选用合适的金属层结构，这里不进行具体的限制。
例如，在玻璃基板上沉积金属层之前，在玻璃基板上沉积一层保护膜层，沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。其中，形成SiNx膜层的反应气体可以为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体可以为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
S220，通过黄光制程、蚀刻制程对金属层进行图案化处理，形成导热层，导热层在垂直于玻璃基板的方向上对齐于源极掺杂区。
如图4所示，通过黄光制程、蚀刻制程对S210中获得的金属层进行图案化处理，形成导热层213，使得导热层213在垂直于玻璃基板211的方向上对齐于源极掺杂区。
为了更好地对S210中获得的金属层进行图案化处理，例如，在对S210中获得的金属层进行图案化处理的步骤之前，执行对金属层的清洗步骤。清洗步骤包括任何能够实现预定清洗效果的清洗步骤。
在对金属层212进行图案化处理的过程中，首先，对清洗后的金属层212进行黄光制程，包括依次进行涂胶操作、曝光操作及显影操作；随后，对完成显影操作的金属层212进行刻蚀制程；最后，将完成刻蚀制程的金属层212返回黄光制程进行脱模，完成对金属层的图案化处理，形成导热层213，使得导热层213位于预定区域内。导热层213在后续工艺中用于对非晶硅层进行加热。
S230：在导热层及玻璃基板上形成缓冲层。
如图5所示，在导热层213及玻璃基板211上形成缓冲层214。例如，在玻璃基板上具有导热层的区域及不具有导热层的区域上，均设置缓冲层。亦即，对于玻璃基板上具有导热层的区域，在导热层上形成缓冲层，并且，对于玻璃基板上不具有导热层的区域，在玻璃基板上形成缓冲层。
为了更好地在导热层上沉积缓冲层，例如，在导热层及玻璃基板上形成缓冲层的步骤之前，执行对基板及导热层的清洗步骤。清洗步骤包括任何能够实现预定清洗效果的清洗步骤。
需要说明的是，由于玻璃材料的熔融温度较低，在后续步骤中将会涉及到对非晶硅层进行激光晶化的步骤，激光照射时能量较高，通过在导热层及玻璃基板上形成缓冲层，从而避免了对非晶硅层进行激光晶化时玻璃基板由于温度过高而发生熔化。同时，玻璃材料中不可避免的会存在一些铝、钡和钠等杂质离子，并且，在S210中，玻璃基板上沉积有金属层，通过在导热层及玻璃基板上形成缓冲层，能够阻挡玻璃基板内的杂质离子及导热层中的金属在对非晶硅层进行激光晶化时进入晶化形成的低温多晶硅膜中。
具体地，在导热层213及玻璃基板211上利用等离子体增强化学气相沉积法(PECVD)沉积一层预设厚度的缓冲层214。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。其中，形成SiNx膜层的反应气体可以为SiH4、NH3、N2的混合气体，或者为SiH2Cl2、NH3、N2的混合气体；形成SiOx膜层的反应气体可以为SiH4、N2O的混合气体，或者为SiH4、硅酸乙酯(TEOS)的混合气体。
S240：在缓冲层上形成非晶硅层。
如图6所示，在缓冲层214上形成非晶硅层215。
例如，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层上沉积非晶硅层。又如，沉积温度控制在500℃以下。又如，非晶硅层的厚度为45nm～50nm。又如，非晶硅层的厚度为45nm～47nm。又如，非晶硅层的厚度为46nm～48nm。又如，非晶硅层的厚度为45nm、49nm或50nm。
需要说明的是，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层上沉积非晶硅层内含有8％～15％的氢含量(hydrogen content)，如未脱氢即进行后续的准分子激光退火，非晶硅层将瞬间吸收庞大的准分子激光能量，并于准分子激光退火区产生氢爆，因而造成硅膜容易从基板产生脱落(ablation)，故需于采用准分子激光退火对非晶硅层进行晶化前，对非晶硅层进行进行脱氢。
为了防止氢爆发生，在采用准分子激光退火工艺对非晶硅层进行激光晶化前，对非晶硅层进行去氢处理。例如，采用热退火步骤，将氢从非晶硅层中排出。又如，对非晶硅层进行去氢处理，使得氢含量将至1.9％以下。
S250：采用准分子激光退火工艺对非晶硅层进行激光晶化，并对导热层进行加热，将非晶硅层转化为低温多晶硅膜。
请一并参阅图7及图8，采用准分子激光退火工艺对非晶硅层215进行激光晶化，并对导热层213进行加热，将非晶硅层215转化为低温多晶硅膜10。
采用准分子激光退火工艺对非晶硅层215进行激光晶化的过程中，开启电磁加热装置400对导热层213进行加热。电磁加热装置400包括高频电流发生器(图未示)和产生交变电磁场的线圈410，线圈410与高频电流发生器电连接。其中，线圈410容置于台板218内部，含有非晶层215的玻璃基板211放置于台板218上，应该理解的是，电磁加热装置、台板均为现有技术。线圈410发出的交变电磁场在导热层213中产生涡电流，电磁能转化为热能，使得导热层213的温度升高。导热层213的热量通过缓冲层214向非晶硅层215传导，使得非晶硅层215中源极掺杂区216的温度升高，高于沟道区217及漏极掺杂区218。又如，准分子激光器包括激光发射装置和光束处理装置，线圈设置于靠近台板的激光发射装置或者光束处理装置上。
其中，利用电磁加热装置对导热层213进行加热，其加热温度为100℃～300℃，使得源极掺杂区216与沟道区217及漏极掺杂区218出现20℃～200℃的温差。又如，利用电磁加热装置对导热层213进行加热，其加热温度为120℃～240℃，使得源极掺杂区216与沟道区217及漏极掺杂区218出现30℃～150℃的温差。又如，利用电磁加热装置对导热层213进行加热，其加热温度为180℃～280℃，使得源极掺杂区216与沟道区217及漏极掺杂区218出现90℃～180℃的温差。这样，通过调整加热温度，进而能够控制源极掺杂区216与沟道区217及漏极掺杂区218之间的温差，从而能够使得最终获得的低温多晶硅膜中的晶粒大小满足不同的工艺标准。
进一步地，如图8所示，热量从源极掺杂区216向沟道区217的方向传递，再由沟道区217向漏极掺杂区218传递，使得非晶硅层215的内部形成温度梯度，源极掺杂区216的温度最高，沟道区217的温度次之，漏极掺杂区218的温度最低。源极掺杂区216的温度升高处于完成熔融状态时，沟道区217及漏极掺杂区218因远离导热层213而处于非完全熔融状态。进而，在冷却再结晶阶段，沟道区217及漏极掺杂区218以不完全熔融的固态硅为晶种生长为尺寸较大的多晶硅晶粒，且多晶硅晶粒的横向尺寸远远大于其纵向尺寸，晶粒的生长方向为逆热量传递的方向生长。在本实施例中，沟道区217和漏极掺杂区218的最终形成的晶粒尺寸约为1μm～20μm。
需要说明的是，现有技术中，在沿源极掺杂区、沟道区及漏极掺杂区的这一横向方向上，沟道区的横向长度约为4μm～20μm，低温多晶硅膜中的晶粒尺寸约为0.3μm，显然，传统工艺中，低温多晶硅膜中的晶粒尺寸较小，沟道区内的境界较多，容易捕获流动的电子，形成电子流动“陷阱”，降低电子的流动性(迁移率)；在TFT关态时，这些缺陷越多，沟道中出现杂乱电子就会越多，从而生产漏电流。
在本实施例中，沟道区217的晶粒尺寸约为1μm～20μm，远远大于现有技术中的低温多晶硅膜中沟道区的晶粒尺寸。并且，由于现有技术中沟道区的横向长度约为4μm～20μm，沟道区217的晶粒尺寸为1μm～20μm，大大降低了沟道区内的晶界数量。最优情况下，甚至能够实现沟道区217几乎全部位于单个晶粒内部，使得沟道区内的晶界降为最低。同时，在非晶硅转化为多晶硅的过程中，实现了对晶化晶粒的尺寸大小及多晶硅膜中晶界位置的人工控制。
为了更好地发挥导热层的加热功能，例如，导热层的厚度为50nm～200nm。又如，导热层的厚度为50nm～100nm。又如，导热层的厚度为80nm～170nm。
需要说明的是，当导热层的厚度过厚，超过200nm时，一方面，会增加低温多晶硅膜10的厚度，进而增加最终产品显示屏的厚度，不符合显示屏向纤薄化方向发展的趋势；另一方面，在加热工艺中，导热层的厚度过厚，必然会导致加热功率消耗增大，不利于节约能源及控制成本，同时，也不利于加热设备的小型化。当导热层的厚度过薄，例如，低于50nm时，在后续加热工艺中，不利于对非晶硅层进行加热，不能取得很好的加热效果。
例如，准分子激光器为Xecl型号的准分子激光器，或者为现有的其他型号的准分子激光器。又如，准分子激光器的波长为306nm～309nm。又如，准分子激光器的波长为308nm。又如，准分子激光器的脉冲频率50HZ～900HZ。又如，准分子激光器的脉冲频率70HZ～500HZ。又如，准分子激光器的脉冲频率400HZ～800HZ。又如，准分子激光器的激光能量需要结合非晶膜厚决定，一般为200～600mj/cm2。又如，准分子激光器的扫描速率为600μm/S～1800μm/S。又如，准分子激光器的扫描速率为700μm/S～1200μm/S。又如，准分子激光器的扫描速率为1000μm/S～1700μm/S。这样，通过控制准分子激光器的工艺参数，使得在采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，获得更好的晶化效果。
上述低温多晶硅膜10的制备方法中，在玻璃基板上形成导热层，使得导热层在垂直于玻璃基板的方向上，位于源极掺杂区在玻璃基板上的投影区。采用准分子激光退火工艺对非晶硅层进行激光晶化的过程中，对导热层进行加热，使得非晶硅层内部存在温度梯度，在由非晶硅层形成的低温多晶硅层中，沟道区的晶粒沿横向方向生长且晶粒更大，实现了沟道区几乎全部位于单个晶粒内部，使得沟道区内的晶界降为最低，增大了低温多晶硅膜的载流子迁移率，降低了低温多晶硅膜应用于TFT的有源层时产生的漏电流。同时，也实现了对晶化晶粒的尺寸大小及低温多晶硅膜中晶界位置的人工控制。
此外，当导热层在垂直于玻璃基板的方向上对齐于源极掺杂区时，形成的晶粒大小从漏极掺杂区，经过沟道区，到源极掺杂区，呈现出逐渐减小的细微趋势；当导热层在垂直于玻璃基板的方向上对齐于源极掺杂区和与源极掺杂区相邻的部分沟道时，形成的晶粒大小亦有从漏极掺杂区，经过沟道区，到源极掺杂区，呈现出逐渐减小的细微趋势；当导热层在垂直于玻璃基板的方向上对齐于漏极掺杂区时，形成的晶粒大小从源极掺杂区，经过沟道区，到漏极掺杂区呈现出逐渐减小的细微趋势；当导热层在垂直于玻璃基板的方向上对齐于漏极掺杂区和与漏极掺杂区相邻的部分沟道区时，形成的晶粒大小亦有从源极掺杂区，经过沟道区，到漏极掺杂区呈现出逐渐减小的细微趋势。当导热层在垂直于玻璃基板的方向上对齐于漏极掺杂区和源极掺杂区时，沟道区的晶粒尺寸略大于上述任意一种实施方式获得的晶粒尺寸。随着预设工艺的标准不同，能够选择上述任意一种实施方式。这样，能够使得低温多晶硅膜具体应用于的TFT的类型、尺寸等因素来灵活调整导热层的位置，具体不作限定。
本发明还包括一种TFT的制备方法，TFT的制备方法包括上述任意一实施例所述低温多晶硅膜的制备方法，并且，将所述非晶硅层转化为低温多晶硅膜之后，还包含如下步骤：
对低温多晶硅膜10进行图案化处理，形成包括源极掺杂区216、沟道区217及漏极掺杂区218的多晶硅半导体层300；在多晶硅半导体层300上依次形成栅极绝缘层310、栅极320、层间绝缘层330、源极340a、漏极340b，源极340a和漏极340b分别与多晶硅半导体层300电连接。其完成后的TFT的截面图请参阅图9，在玻璃基板211上设置有导热层213，在导热层213及玻璃基板211上设置有缓冲层214，在缓冲层214上设置有多晶硅半导体层300，在多晶硅导体层300上依次设置有栅极绝缘层310、栅极320、层间绝缘层330、源极340a、漏极340b，源极340a和漏极340b分别与多晶硅半导体层300电连接。
其中，对低温多晶硅膜进行图案化处理具体包括如下步骤：在低温多晶硅膜表面涂覆光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源区、漏区和沟道区的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的多晶硅薄膜，剥离剩余的光刻胶，形成包括源区、漏区和沟道区的多晶硅半导体层。
上述TFT的制备方法，使得沟道区的晶粒沿横向方向生长且晶粒更大，实现了沟道区几乎全部位于单个晶粒内部，沟道区内的晶界降为最低，增大了低温多晶硅膜的载流子迁移率，降低了制得的低温多晶硅膜应用于TFT的有源层时产生的漏电流，提高了TFT的阈值电压的稳定性，使得TFT具有更优良的电性能。
本发明还包括一种TFT，包括玻璃基板、缓冲层、多晶硅半导体层、栅极绝缘层、栅极、层间绝缘层及源源/漏极，还包括导热层，所述导热层位于所述玻璃基板与所述缓冲层之间，所述导热层采用如上述任一实施例中所述的制备方法制备。TFT的结构如图9所示，在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种低温多晶硅膜的制备方法，其特征在于，包括：
在玻璃基板的预定区域内形成导热层；
在所述导热层及所述玻璃基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
采用准分子激光退火工艺对所述非晶硅层进行激光晶化，并对所述导热层进行加热，将所述非晶硅层转化为低温多晶硅膜。
2.根据权利要求1所述的低温多晶硅膜的制备方法，其特征在于，所述预定区域在垂直于所述玻璃基板的方向上对齐于源极掺杂区或者所述源极掺杂区和与所述源极掺杂区相邻的部分沟道区。
3.根据权利要求1所述的低温多晶硅膜的制备方法，其特征在于，所述预定区域在垂直于所述玻璃基板的方向上对齐于漏极掺杂区或者所述漏极掺杂区和与所述漏极掺杂区相邻的部分沟道区。
4.根据权利要求1所述的低温多晶硅膜的制备方法，其特征在于，所述在玻璃基板的预定区域内形成导热层的步骤包括：
在玻璃基板上沉积金属层；
通过黄光制程、蚀刻制程对所述金属层进行图案化处理，在所述预定区域内形成导热层。
5.根据权利要求4所述的低温多晶硅膜的制备方法，其特征在于，所述金属层的材质为导磁性金属。
6.根据权利要求1所述的低温多晶硅膜的制备方法，其特征在于，所述导热层的厚度为50nm～200nm。
7.根据权利要求1所述的低温多晶硅膜的制备方法，其特征在于，采用电磁加热方式对所述导热层进行加热。
8.根据权利要求7所述的低温多晶硅膜的制备方法，其特征在于，所述采用电磁加热方式对所述导热层进行加热的加热温度为100℃～300℃。
9.一种薄膜晶体管的制备方法，其特征在于，包括如权利要求1至8中任意一项所述低温多晶硅膜的制备方法，并且，将所述非晶硅层转化为低温多晶硅膜之后，还包括如下步骤：
对所述低温多晶硅膜进行图案化处理，形成多晶硅半导体层；
在所述多晶硅半导体层上依次形成栅极绝缘层、栅极、层间绝缘层、源/漏极，所述源/漏极与所述多晶硅半导体层电连接。
10.一种薄膜晶体管，其特征在于，包括玻璃基板、导热层、缓冲层、多晶硅半导体层、栅极绝缘层、栅极、层间绝缘层、源极以及漏极，所述薄膜晶体管采用如权利要求9所述的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611120989.5A CN106783875B (zh) | 2016-12-07 | 2016-12-07 | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611120989.5A CN106783875B (zh) | 2016-12-07 | 2016-12-07 | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106783875A true CN106783875A (zh) | 2017-05-31 |
| CN106783875B CN106783875B (zh) | 2019-09-17 |
Family
ID=58877213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611120989.5A Active CN106783875B (zh) | 2016-12-07 | 2016-12-07 | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106783875B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172503A (zh) * | 2017-12-29 | 2018-06-15 | 信利（惠州）智能显示有限公司 | 一种激光晶化制备多晶硅薄膜的方法及所得的产品和薄膜晶体管 |
| CN109698159A (zh) * | 2017-10-19 | 2019-04-30 | 元太科技工业股份有限公司 | 驱动基板 |
| CN109712933A (zh) * | 2019-02-19 | 2019-05-03 | 合肥鑫晟光电科技有限公司 | 显示基板的制作方法、显示基板及显示面板 |
| CN110991082A (zh) * | 2019-12-19 | 2020-04-10 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
| CN111127415A (zh) * | 2019-12-19 | 2020-05-08 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
| US10763308B2 (en) | 2017-10-19 | 2020-09-01 | E Ink Holdings Inc. | Driving substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1604273A (zh) * | 2004-09-14 | 2005-04-06 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| WO2006007757A1 (en) * | 2004-07-16 | 2006-01-26 | Quanta Display Inc. | A low temperature poly-silicon thin film transistor |
| CN104392913A (zh) * | 2014-10-10 | 2015-03-04 | 京东方科技集团股份有限公司 | 准分子激光退火装置及低温多晶硅薄膜的制备方法 |
| CN104934372A (zh) * | 2015-05-15 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜及其制作方法、相关器件 |
| CN105514035A (zh) * | 2016-01-21 | 2016-04-20 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
-
2016
- 2016-12-07 CN CN201611120989.5A patent/CN106783875B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006007757A1 (en) * | 2004-07-16 | 2006-01-26 | Quanta Display Inc. | A low temperature poly-silicon thin film transistor |
| CN1604273A (zh) * | 2004-09-14 | 2005-04-06 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| CN104392913A (zh) * | 2014-10-10 | 2015-03-04 | 京东方科技集团股份有限公司 | 准分子激光退火装置及低温多晶硅薄膜的制备方法 |
| CN104934372A (zh) * | 2015-05-15 | 2015-09-23 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜及其制作方法、相关器件 |
| CN105514035A (zh) * | 2016-01-21 | 2016-04-20 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109698159A (zh) * | 2017-10-19 | 2019-04-30 | 元太科技工业股份有限公司 | 驱动基板 |
| US10763308B2 (en) | 2017-10-19 | 2020-09-01 | E Ink Holdings Inc. | Driving substrate |
| CN109698159B (zh) * | 2017-10-19 | 2021-04-06 | 元太科技工业股份有限公司 | 驱动基板 |
| CN108172503A (zh) * | 2017-12-29 | 2018-06-15 | 信利（惠州）智能显示有限公司 | 一种激光晶化制备多晶硅薄膜的方法及所得的产品和薄膜晶体管 |
| CN108172503B (zh) * | 2017-12-29 | 2021-03-30 | 信利（惠州）智能显示有限公司 | 一种激光晶化制备多晶硅薄膜的方法及所得的产品和薄膜晶体管 |
| CN109712933A (zh) * | 2019-02-19 | 2019-05-03 | 合肥鑫晟光电科技有限公司 | 显示基板的制作方法、显示基板及显示面板 |
| CN110991082A (zh) * | 2019-12-19 | 2020-04-10 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
| CN111127415A (zh) * | 2019-12-19 | 2020-05-08 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
| CN111127415B (zh) * | 2019-12-19 | 2023-07-25 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
| CN110991082B (zh) * | 2019-12-19 | 2023-11-28 | 信利(仁寿)高端显示科技有限公司 | 一种基于准分子激光退火的Mura的量化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106783875B (zh) | 2019-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106783875A (zh) | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 | |
| CN100490074C (zh) | 制造多晶硅薄膜的方法及用其制造晶体管的方法 | |
| Carey et al. | Polysilicon thin film transistors fabricated on low temperature plastic substrates | |
| KR100836744B1 (ko) | 비정질 실리콘의 주울 가열 결정화 방법 | |
| CN101304045B (zh) | 半导体装置 | |
| CN104157700B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN104362084B (zh) | 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管 | |
| US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
| TW200811959A (en) | Method for annealing silicon thin films using conductive layer and polycrystalline silicon thin films prepared therefrom | |
| WO2017107274A1 (zh) | 一种低温多晶硅薄膜晶体管及其制备方法 | |
| WO2016206239A1 (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| US20070155067A1 (en) | Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| US7253037B2 (en) | Method of fabricating thin film transistor | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| CN104078621B (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| US20090155988A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| CN104716092B (zh) | 阵列基板的制造方法及制造装置 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| CN106847675A (zh) | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| JP2005123563A (ja) | ポリシリコン結晶化の制御方法 | |
| TW200412673A (en) | Buffer layer capable of increasing electron mobility and thin film transistor having the buffer layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |