CN109698159B - 驱动基板 - Google Patents
驱动基板 Download PDFInfo
- Publication number
- CN109698159B CN109698159B CN201710975904.XA CN201710975904A CN109698159B CN 109698159 B CN109698159 B CN 109698159B CN 201710975904 A CN201710975904 A CN 201710975904A CN 109698159 B CN109698159 B CN 109698159B
- Authority
- CN
- China
- Prior art keywords
- substrate
- orthographic projection
- layer
- heat conducting
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 187
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种驱动基板,包括一基材、多个主动元件、一导热图案层以及一缓冲层。主动元件分散配置于基材上。每一主动元件包括一栅极、一通道层、一闸绝缘层以及一源极与一漏极。源极与漏极之间暴露出部分通道层而定义出一通道区。导热图案层配置于基材上且包括至少一导热主体以及连接导热主体的至少一导热图案。导热图案对应于通道区、通道层、栅极、源极与漏极或主动元件至少其中一个的位置处。缓冲层配置在基材上覆盖导热图案层,且位于导热图案与每一主动元件之间。
Description
技术领域
本发明涉及一种基板,尤其涉及一种驱动基板。
背景技术
目前有机半导体材料应用于有机晶体管元件时,会利用薄膜结晶的方式来形成有机半导体通道层。一般来说,使用有机溶液的溶液制程所形成的薄膜结晶,大都是通过加热的方式生成结晶。然而,有机半导体通道层的结晶均匀性对温度的变化极为要求,因此影响有机半导体通道层结晶状况的主要因素为结晶时的加热均匀性。
现有的有机半导体结晶的加热方式为使用平板加热器从底部基板加热,并由热传导方式将热传至有机半导体通道层使其结晶。然而,塑料基板接触平板加热器时,塑料基板于短时间内无法将热能均匀地传导至基板的整体,致使基板上分散设置的多个有机半导体通道层的加热速率不同,进而导致结晶速度不同。也就是说,这种方法无法有效控制每个通道层结晶结构的一致性,会增加晶体管元件电性异常的机率。
发明内容
本发明提供一种驱动基板,其可减少主动元件电性异常的机率。
本发明的驱动基板,包括一基材、多个主动元件、一导热图案层以及一缓冲层。主动元件分散配置于基材上,且每一主动元件包括一栅极、一通道层、一闸绝缘层以及一源极与一漏极。闸绝缘层配置于栅极与通道层之间。源极与漏极配置于与通道层的同一平面上,其中源极与漏极之间暴露出部分通道层而定义出一通道区。导热图案层配置于基材上,且包括至少一导热主体以及连接导热主体的至少一导热图案。导热图案对应于通道区、通道层、栅极、源极与漏极至少其中一个的位置处。缓冲层配置在基材上覆盖导热图案层,且位于导热图案与每一主动元件之间。
在本发明的一实施例中,上述的导热主体于基材上的正投影不重叠于每一主动元件于基材上的正投影。
在本发明的一实施例中,上述的导热图案与缓冲层位于基材上,且源极与漏极位于闸绝缘层与缓冲层之间,且通道层位于栅极与缓冲层之间。
在本发明的一实施例中,上述的导热图案于基材上的正投影与通道层的通道区于基材上的正投影重叠,且通道区于基材上的正投影面积大于或等于导热图案于基材上的正投影面积。
在本发明的一实施例中,上述的导热图案于基材上的正投影与通道层于基材上的正投影重叠,且通道层于基材上的正投影面积大于或等于导热图案于基材上的正投影面积。
在本发明的一实施例中,上述的导热图案于基材上的正投影与源极与漏极于基材上的正投影重叠。
在本发明的一实施例中,上述的导热图案于基材上的正投影与每一主动元件于基材上的正投影重叠。
在本发明的一实施例中,上述的导热图案与缓冲层位于基材上,且栅极位于闸绝缘层与缓冲层之间,且源极与漏极以及通道层位于闸绝缘层上。
在本发明的一实施例中,上述的导热图案于基材上的正投影与栅极于基材上的正投影重叠。
在本发明的一实施例中,上述的导热图案于基材上的正投影与通道层于基材上的正投影重叠。
在本发明的一实施例中,上述的导热图案于基材上的正投影与每一主动元件于基材上的正投影重叠。
在本发明的一实施例中,上述的基材为一可挠性基材,而通道层的材质为一有机半导体材料,且缓冲层的材质为一有机绝缘材料。
在本发明的一实施例中,上述的栅极、源极与漏极的材质至少其中的一个为一有机导电材料。
在本发明的一实施例中,上述的导热图案层的材质包括石墨烯、银或铜。
本发明的驱动基板,包括一基材、多个主动元件、一导热图案层以及一缓冲层。主动元件分散配置于基材上,且每一主动元件包括一栅极、一通道层、一闸绝缘层以及一源极与一漏极。闸绝缘层配置于栅极与通道层之间。源极与漏极配置于与通道层的同一平面上,其中源极与漏极之间暴露出部分通道层而定义出一通道区。导热图案层配置于基材上,且包括至少一导热主体以及连接导热主体的至少一导热图案。导热主体于基材上的正投影不重叠于各主动元件于基材上的正投影。缓冲层配置在基材上覆盖导热图案层,且位于导热图案与每一主动元件之间。
在本发明的一实施例中,上述的导热图案对应于主动元件的位置。
基于上述,在本发明的驱动基板的设计中,导热图案层的导热图案是对应于通道区、通道层、栅极、源极与漏极或主动元件至少其中一个的位置处,通过导热图案的配置可将热能快速且均匀地传导到所对应之处。因此,本发明的驱动基板的主动元件的元件特性可更为一致,且可有效地降低主动元件电性异常的机率而具有良好的品质。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A示出为本发明的一实施例的一种驱动基板的局部俯视示意图。
图1B示出为图1A的驱动基板的局部剖面示意图。
图2A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。
图2B示出为图2A的驱动基板的局部剖面示意图。
图3A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。
图3B示出为图3A的驱动基板的局部剖面示意图。
图4A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。
图4B示出为图4A的驱动基板的局部剖面示意图。
图5A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。
图5B示出为图5A的驱动基板的局部剖面示意图。
图6示出为本发明的另一实施例的驱动基板的局部剖面示意图。
图7示出为本发明的另一实施例的驱动基板的局部剖面示意图。
附图标号说明
100a、100b、100c、100d、100e、100f、100g:驱动基板
110:基材
120a、120b:主动元件
122a、122b:栅极
124a、124b:通道层
125a、125b:通道区
126a、126b:闸绝缘层
128a、128b:源极
129a、129b:漏极
130a、130b、130c、130d、130e:导热图案层
132:导热主体
134a、134b、134c、134d、134e、134f、134g:导热图案
140:缓冲层
具体实施方式
图1A示出为本发明的一实施例的一种驱动基板的局部俯视示意图。图1B示出为图1A的驱动基板的局部剖面示意图。为了方便且清楚说明起见,图1A省略示出部分元件,如栅极。请同时参考图1A与图1B,在本实施例中,驱动基板100a包括一基材110、多个主动元件120a、一导热图案层130a以及一缓冲层140。主动元件120a分散配置于基材110上,且每一主动元件120a包括一栅极122a、一通道层124a、一闸绝缘层126a以及一源极128a与一漏极129a。闸绝缘层126a配置于栅极122a与通道层124a之间,源极128a与漏极129a配置于通道层124a的同一平面上,其中源极128a与漏极129a之间暴露出部分通道层124a而定义出一通道区125a。导热图案层130a配置于基材110上且包括至少一导热主体132以及连接导热主体132的至少一导热图案134a。导热图案134a对应于通道区125a、通道层124a、栅极122a、源极128a与漏极129a或主动元件120a至少其中一个的位置处。缓冲层140配置在基材110上覆盖导热图案层130a,且位于导热图案134a与主动元件120a之间。
详细来说,本实施例的基材110具体化为一可挠性基材,其材质例如是塑胶,但并不以此为限。如图1A所示,本实施例的主动元件120a分散配置于基材110上,且位于导热主体132的相对两侧,其中主动元件120a分别依序地交错排列于每一导热主体132的相对两侧,且每一主动元件120a对应一个导热图案134a。换言之,本实施例的导热主体132于基材110上的正投影不重叠于主动元件120a于基材110上的正投影。当然,在其他未示出的实施例中,主动元件120a也可对称地配置于导热主体132的相对两侧,或者是,主动元件120a仅配置于导热主体132的其中一侧,此外,导热主体132的形状配置也不限于此实施例中所示出,本发明的保护范围当视权利要求所界定者为准。
如图1B所示,本实施例的导热图案134a与缓冲层140位于基材110上,且源极128a与漏极129a位于闸绝缘层126a与缓冲层140之间,且通道层124a位于栅极122a与缓冲层140之间。此处,通道层124a的材质具体化为一有机半导体材料,意即本实施例的主动元件120a具体化为一顶栅极有机薄膜晶体管(Top gate OTFT)。此外,本实施例的栅极122a、源极128a与漏极129a的材质可例如是一金属材料或一有机导电材料,在此并不加以限制。
特别是,本实施例的导热图案134a对应于通道区125a,其中导热图案134a于基材110上的正投影与通道层124a的通道区125a于基材110上的正投影重叠,且通道区125a于基材110上的正投影面积大于或等于导热图案134a于基材110上的正投影面积。此处,导热图案层130a的材质,较佳地,例如是石墨烯(导热系数5300W/mk)、银(导热系数420W/mk)或铜(导热系数401W/mk)。相较于基材110的材质(如塑胶(导热系数0.1W/mk~0.5W/mk))或主动元件120a的有机材料(导热系数1W/mk~10W/mk),上述导热图案层130a的导热能力高出至少10倍以上且具有较佳的可挠特性。缓冲层140的材质例如是有机绝缘材料,其可有效电性隔离导热图案134a与源极128a以及漏极129a。
由于本实施例的导热图案134a是对应通道区125a的位置设置,因此,当加热基材110时,导热图案层130a可将热能传递至基材110上,其中,导热图案134a的配置更可将热能快速且均匀地传导到所对应之处,可有效提升对应之处的结晶均匀性。再者,导热图案134a也可配合所连接的导热主体132将热能传递至整体基材110上,导热主体132可具有可挠性,但不以此为限。因此,本实施例的驱动基板100a的主动元件120a的通道区125a的加热均匀性较为一致,且可有效地降低主动元件120a电性异常的机率而具有良好的品质。
在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,关于省略了相同技术内容的部分说明可参考前述实施例,下述实施例中不再重复赘述。
图2A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。图2B示出为图2A的驱动基板的局部剖面示意图。为了方便且清楚说明起见,图2A省略示出部分元件,如栅极。请同时参考图1A、图1B、图2A与图2B,本实施例的驱动基板100b与图1A与图1B中的驱动基板100a相似,惟二者主要差异之处在于:本实施例的导热图案层130b的导热图案134b是对应通道层124a的位置设置,其中驱动基板100b的导热图案134b于基材110上的正投影与通道层124a于基材110上的正投影重叠,且通道层124a于基材110上的正投影面积大于或等于导热图案134b于基材110上的正投影面积,而通道区125a于基材110上的正投影面积小于导热图案134b于基材110上的正投影面积。此处,导热图案134b是对应通道层124a的位置设置,因此导热图案134b可针对通道层124a增加导热速率,藉此提升主动元件120a于通道层124a的加热均匀性。
图3A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。图3B示出为图3A的驱动基板的局部剖面示意图。为了方便且清楚说明起见,图3A省略示出部分元件,如栅极。请同时参考图1A、图1B、图3A与图3B,本实施例的驱动基板100c与图1A与图1B中的驱动基板100a相似,惟二者主要差异之处在于:本实施例的源极128a与漏极129a的材质具体化为一有机导电材料。在本实施例中,导热图案层130c的导热图案134c是对应源极128a与漏极129a的位置设置,其中驱动基板100c的导热图案134c于基材110上的正投影与源极128a与漏极129a于基材110上的正投影重叠。在一实施例中源极128a与漏极129a于基材110上的正投影面积大于或等于导热图案134c于基材110上的正投影面积,但在另一实施例中源极128a与漏极129a于基材110上的正投影面积也可小于导热图案134c于基材110上的正投影面积。此处,导热图案134c是对应源极128a与漏极129a的位置设置,因此导热图案134c可针对源极128a与漏极129a增加导热速率,藉此提升主动元件120a于源极128a与漏极129a的加热均匀性。
图4A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。图4B示出为图4A的驱动基板的局部剖面示意图。为了方便且清楚说明起见,图4A省略示出部分元件,如栅极。请同时参考图1A、图1B、图4A与图4B,本实施例的驱动基板100d与图1A与图1B中的驱动基板100a相似,惟二者主要差异之处在于:本实施例的主动元件120a的栅极122a、源极128a与漏极129a的材质具体化为一有机导电材料。在本实施例中,导热图案层130d的导热图案134d是对应每一主动元件120a的位置设置,其中驱动基板100d的导热图案134d于基材110上的正投影与每一主动元件120a于基材110上的正投影重叠。在一实施例中每一主动元件120a于基材110上的正投影面积大于或等于导热图案134d于基材110上的正投影面积,在另一实施例中主动元件120a于基材110上的正投影面积也可小于导热图案134d于基材110上的正投影面积。此处,导热图案134d是对应主动元件120a的位置设置,因此导热图案134d可针对主动元件120a增加导热速率,藉此提升主动元件120a整体的加热均匀性。
图5A示出为本发明的另一实施例的一种驱动基板的局部俯视示意图。图5B示出为图5A的驱动基板的局部剖面示意图。为了方便且清楚说明起见,图5A省略示出部分元件,如栅极。请同时参考图1A、图1B、图5A与图5B,本实施例的驱动基板100e与图1A与图1B中的驱动基板100a相似,惟二者主要差异之处在于:本实施例的主动元件120b的通道层124b的材质具体化为一有机半导体材料,而主动元件120b具体化为一底栅极有机薄膜晶体管(Bottom gate OTFT),其中导热图案层130e的导热图案134e与缓冲层140位于基材110上,且栅极122b位于缓冲层140上且位于闸绝缘层126b与缓冲层140之间,源极128b与漏极129b以及通道层124b位于闸绝缘层126b上。较佳地,本实施例的栅极122b的材质具体化为一有机导电材料。
如图5B所示,本实施例的导热图案层130e的导热图案134e是对应栅极122b的位置设置,其中驱动基板100e的导热图案134e于基材110上的正投影与栅极122b于基材110上的正投影重叠,且栅极122b于基材110上的正投影面积大于或等于导热图案134e于基材110上的正投影面积。此处,导热图案134e是对应栅极122b的位置设置,因此导热图案134e可针对栅极122b增加导热速率,藉此提升主动元件120b于栅极122b的加热均匀性。
图6示出为本发明的另一实施例的驱动基板的局部剖面示意图。本实施例的驱动基板100f与图5A与图5B中的驱动基板100e差异之处在于:本实施例的导热图案134f是对应通道层124b的位置设置,其中驱动基板100f的导热图案134f于基材110上的正投影与通道层124b于基材110上的正投影重叠,且通道层124b于基材110上的正投影面积大于或等于导热图案134f于基材110上的正投影面积,而通道区125b于基材110上的正投影面积小于导热图案134f于基材110上的正投影面积。
图7示出为本发明的另一实施例的驱动基板的局部剖面示意图。本实施例的驱动基板100g与图5A与图5B中的驱动基板100e差异之处在于:本实施例的主动元件120b的栅极122b、源极128b与漏极129b的材质具体化为一有机导电材料。在本实施例中,导热图案134g是对应每一主动元件120b的位置设置,其中驱动基板100g的导热图案134g于基材110上的正投影与每一主动元件120b于基材110上的正投影重叠。在一实施例中每一主动元件120b于基材110上的正投影面积大于或等于导热图案134g于基材110上的正投影面积,在另一实施例中主动元件120b于基材110上的正投影面积也可小于导热图案134g于基材110上的正投影面积。此处,导热图案134g是对应主动元件120b的位置设置,因此导热图案134g可针对主动元件120b增加导热速率,藉此提升主动元件120b整体的加热均匀性。
综上所述,由于本发明的导热图案层具有导热主体以及连接导热主体的导热图案,且导热图案是对应通道区、通道层、栅极、源极与漏极或主动元件至少其中一个的位置处,通过导热图案的配置可将热能快速且均匀地传导到所对应之处。因此,导热图案层可有效提升对应之处的加热均匀性。再者,导热图案可配合所连接的导热主体将热能传递至整体基材上。因此,本发明的驱动基板的每一主动元件的加热均匀性较为一致,使主动元件的元件特性更为一致,可有效地降低主动元件电性异常的机率而具有良好的品质。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (14)
1.一种驱动基板,包括:
基材;
多个主动元件,分散配置于所述基材上,且各所述主动元件包括:
栅极;
通道层;
闸绝缘层,配置于所述栅极与所述通道层之间;以及
源极与漏极,配置于与所述通道层的同一平面上,其中所述源极与所述漏极之间暴露出部分所述通道层而定义出通道区;
导热图案层,配置于所述基材上且包括至少一导热主体以及连接所述导热主体的至少一导热图案,其中所述导热图案对应于所述通道区、所述通道层、所述栅极、所述源极与所述漏极至少其中一个的位置处;以及
缓冲层,配置在所述基材上覆盖所述导热图案层,且位于所述导热图案与各所述主动元件之间,
其中所述导热主体于所述基材上的正投影不重叠于各所述主动元件于所述基材上的正投影。
2.根据权利要求1所述的驱动基板,其中所述导热图案与所述缓冲层位于所述基材上,且所述源极与所述漏极位于所述闸绝缘层与所述缓冲层之间,且所述通道层位于所述栅极与所述缓冲层之间。
3.根据权利要求2所述的驱动基板,其中所述导热图案于所述基材上的正投影与所述通道层的所述通道区于所述基材上的正投影重叠,且所述通道区于所述基材上的正投影面积大于或等于所述导热图案于所述基材上的正投影面积。
4.根据权利要求2所述的驱动基板,其中所述导热图案于所述基材上的正投影与所述通道层于所述基材上的正投影重叠,且所述通道层于所述基材上的正投影面积大于或等于所述导热图案于所述基材上的正投影面积。
5.根据权利要求2所述的驱动基板,其中所述导热图案于所述基材上的正投影与所述源极与所述漏极于所述基材上的正投影重叠。
6.根据权利要求2所述的驱动基板,其中所述导热图案于所述基材上的正投影与各所述主动元件于所述基材上的正投影重叠。
7.根据权利要求1所述的驱动基板,其中所述导热图案与所述缓冲层位于所述基材上,且所述栅极位于所述闸绝缘层与所述缓冲层之间,且所述源极与所述漏极以及所述通道层位于所述闸绝缘层上。
8.根据权利要求7所述的驱动基板,其中所述导热图案于所述基材上的正投影与所述栅极于所述基材上的正投影重叠。
9.根据权利要求7所述的驱动基板,其中所述导热图案于所述基材上的正投影与所述通道层于所述基材上的正投影重叠。
10.根据权利要求7所述的驱动基板,其中所述导热图案于所述基材上的正投影与各所述主动元件于所述基材上的正投影重叠。
11.根据权利要求1所述的驱动基板,其中所述基材为可挠性基材,而所述通道层的材质为有机半导体材料,且所述缓冲层的材质为有机绝缘材料。
12.根据权利要求11所述的驱动基板,其中所述栅极、所述源极与所述漏极的材质至少其中的一个为有机导电材料。
13.根据权利要求1所述的驱动基板,其中所述导热图案层的材质包括石墨烯、银或铜。
14.一种驱动基板,包括:
基材;
多个主动元件,分散配置于所述基材上,且各所述主动元件包括:
栅极;
通道层;
闸绝缘层,配置于所述栅极与所述通道层之间;以及
源极与漏极,配置于与所述通道层的同一平面上,其中所述源极与所述漏极之间暴露出部分所述通道层而定义出通道区;
导热图案层,配置于所述基材上且包括至少一导热主体以及连接所述导热主体的至少一导热图案,其中所述导热主体于所述基材上的正投影不重叠于各所述主动元件于所述基材上的正投影;以及
缓冲层,配置在所述基材上覆盖所述导热图案层,且位于所述导热图案与各所述主动元件之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710975904.XA CN109698159B (zh) | 2017-10-19 | 2017-10-19 | 驱动基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710975904.XA CN109698159B (zh) | 2017-10-19 | 2017-10-19 | 驱动基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109698159A CN109698159A (zh) | 2019-04-30 |
CN109698159B true CN109698159B (zh) | 2021-04-06 |
Family
ID=66224999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710975904.XA Active CN109698159B (zh) | 2017-10-19 | 2017-10-19 | 驱动基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109698159B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290964A (zh) * | 2007-04-20 | 2008-10-22 | 丰田合成株式会社 | 发光装置、光源装置及发光装置的制造方法 |
CN102956711A (zh) * | 2011-08-18 | 2013-03-06 | 元太科技工业股份有限公司 | 金属氧化物半导体晶体管的制造方法 |
CN103904128A (zh) * | 2012-12-27 | 2014-07-02 | 元太科技工业股份有限公司 | 薄膜晶体管结构 |
CN104576746A (zh) * | 2013-10-11 | 2015-04-29 | 元太科技工业股份有限公司 | 主动元件及其制作方法 |
CN204694993U (zh) * | 2014-09-03 | 2015-10-07 | 东芝照明技术株式会社 | 加热器以及图像形成装置 |
CN105552082A (zh) * | 2014-10-30 | 2016-05-04 | 元太科技工业股份有限公司 | 主动元件电路基板 |
CN106783875A (zh) * | 2016-12-07 | 2017-05-31 | 信利(惠州)智能显示有限公司 | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102287406B1 (ko) * | 2015-02-06 | 2021-08-06 | 삼성전자주식회사 | 반도체 장치 |
-
2017
- 2017-10-19 CN CN201710975904.XA patent/CN109698159B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101290964A (zh) * | 2007-04-20 | 2008-10-22 | 丰田合成株式会社 | 发光装置、光源装置及发光装置的制造方法 |
CN102956711A (zh) * | 2011-08-18 | 2013-03-06 | 元太科技工业股份有限公司 | 金属氧化物半导体晶体管的制造方法 |
CN103904128A (zh) * | 2012-12-27 | 2014-07-02 | 元太科技工业股份有限公司 | 薄膜晶体管结构 |
CN104576746A (zh) * | 2013-10-11 | 2015-04-29 | 元太科技工业股份有限公司 | 主动元件及其制作方法 |
CN204694993U (zh) * | 2014-09-03 | 2015-10-07 | 东芝照明技术株式会社 | 加热器以及图像形成装置 |
CN105552082A (zh) * | 2014-10-30 | 2016-05-04 | 元太科技工业股份有限公司 | 主动元件电路基板 |
CN106783875A (zh) * | 2016-12-07 | 2017-05-31 | 信利(惠州)智能显示有限公司 | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109698159A (zh) | 2019-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012190980A (ja) | 半導体装置 | |
JP7273055B2 (ja) | 半導体装置 | |
US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
CN112992936B (zh) | 一种显示背板的制作方法、显示背板及显示装置 | |
CN104835851A (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
US20160148995A1 (en) | Semiconductor device | |
JP2019046800A (ja) | 封止層を含む有機発光表示装置 | |
WO2022246886A1 (zh) | 阵列基板及其制备方法 | |
CN109698159B (zh) | 驱动基板 | |
CN106033750B (zh) | 半导体装置 | |
JP2007266435A (ja) | 半導体装置および半導体パッケージ | |
KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
CN105552082A (zh) | 主动元件电路基板 | |
TWI631741B (zh) | 驅動基板 | |
TW201023321A (en) | Chip On Film substrate | |
US10431689B2 (en) | Thin film transistor and display device | |
WO2023005619A1 (zh) | 显示装置及其制造方法 | |
BR112017023119B1 (pt) | Transistor de película fina, circuito de acionamento de gate em matriz, aparelho de exibição e método de fabricação | |
US20220109048A1 (en) | High Voltage Gallium Nitride Field Effect Transistor | |
CN115835690A (zh) | 显示面板及显示装置 | |
KR20120009229A (ko) | 박막 트랜지스터 및 이의 제조방법 | |
CN107958938B (zh) | 一种薄膜晶体管及显示装置 | |
JP2022099720A5 (zh) | ||
TWI752811B (zh) | 雙電晶體熱電分離封裝結構 | |
US20230157179A1 (en) | Piezoelectric element, piezoelectric vibrator and manufacturing method and driving method thereof, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |