TWI752811B - 雙電晶體熱電分離封裝結構 - Google Patents
雙電晶體熱電分離封裝結構 Download PDFInfo
- Publication number
- TWI752811B TWI752811B TW110103178A TW110103178A TWI752811B TW I752811 B TWI752811 B TW I752811B TW 110103178 A TW110103178 A TW 110103178A TW 110103178 A TW110103178 A TW 110103178A TW I752811 B TWI752811 B TW I752811B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- contact
- substrate
- drain
- gate
- Prior art date
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種雙電晶體熱電分離封裝結構,包括有一基板,其設有第一、第二、第三、第四導電部及一散熱片,第一導電部具有一第一接點及一汲極輸出接點,第二導電部具有一第二接點及一源極輸出接點,第三導電部具有一第三接點及一閘極輸出接點,第四導電部具有一第四接點。一第一電晶體以其汲極連接第一接點,閘極連接第二接點,源極連接第四接點。一第二電晶體以其源極連接第二接點,閘極連接第三接點,汲極連接第四接點。基板於對應第一電晶體或第二電晶體的位置設有一穿孔,散熱片並伸入穿孔且與第一電晶體或第二電晶體接觸。
Description
本發明與半導體元件封裝結構有關,尤指一種雙電晶體的封裝結構。
半導體元件在現代科技生活中的應用已非常廣泛,各式電子裝置都是利用半導體元件產生作用。半導體元件的內部結構,如新型專利M511679號所揭示者,係包括有一個或一個以上的電晶體,其設置在一基板上,各電晶體藉由導線將其汲極、閘極及源極電性連接至基板的接腳,而構成封裝結構。惟電晶體在工作時會產生熱,這些熱會經由導熱性質高的金屬導線及接腳傳遞出去,使金屬導線及接腳的溫度上升。然而金屬導線及接腳做為電性傳導的構件,其溫度上升將會導致電晶體的工作效能急遽降低。
另一種半導體元件,如發明專利I698969號所揭示者,係於基板下方設置一散熱背板以達散熱降溫之目的,據此維持電晶體的正常運作效能。惟此習知結構中,雖然有散熱背板可以輔助散熱,但電晶體所產生的熱仍須先經由金屬導線及接腳傳遞至基板,才會再透過散熱背板將熱導出,故而金屬導線及接腳的溫度仍高,電晶體的工作效能仍受到影響。
有鑑於此,如何改進上述問題即為本發明所欲解決之首要課題。
本發明之主要目的在於提供一種雙電晶體熱電分離封裝結構,其利用散熱片導出電晶體工作時所產生的熱,避免導線發熱而影響電晶體的工作效能。
為達前述之目的,本發明提供一種雙電晶體熱電分離封裝結構,其包括有:
一基板,其定義具有一正面及一背面;
一設於該基板內部之第一導電部,其一端延伸至該正面形成有一第一接點,且另一端延伸至該背面形成有一汲極輸出接點;
一設於該基板內部之第二導電部,其一端延伸至該正面形成有一第二接點,且另一端延伸至該背面形成有一源極輸出接點;
一設於該基板內部之第三導電部,其一端延伸至該正面形成有一第三接點,且另一端延伸至該背面形成有一閘極輸出接點;
一設於該基板正面之第四導電部,其設有一第四接點;
一第一電晶體,其具有一第一汲極、一第一閘極及一第一源極,其中該第一汲極連接該第一接點,該第一閘極連接該第二接點,該第一源極連接該第四接點;
一第二電晶體,其具有一第二汲極、一第二閘極及一第二源極,其中該第二源極連接該第二接點,該第二閘極連接該第三接點,該第二汲極連接該第四接點;
一設於該基板背面之散熱片,該基板於對應該第一電晶體或該第二電晶體的位置設有一穿孔,該散熱片並伸入該穿孔且與該第一電晶體或該第二電晶體接觸。
較佳地,該第一電晶體為氮化鎵高電子遷移率電晶體,該第一汲極以導線連接該第一接點,該第一閘極以導線連接該第二接點,該第一源極以導線連接該第四接點。上述該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層、一氮化鋁鎵寬禁帶層、一第二氮化鎵窄禁帶層、一緩衝層、一基層及一背鍍金屬層。
更進一步地,該穿孔設於該基板對應該第一電晶體的位置。
較佳地,該第二電晶體為金屬氧化物半導體場效電晶體,該第二汲極直接連接該第四接點,該第二源極以導線連接該第二接點,該第二閘極以導線連接該第三接點。
較佳地,該第一電晶體及該第二電晶體分別以一封裝膠密封。
上述該封裝膠為黑色矽膠或黑色環氧樹脂。
較佳地,該源極輸出接點與該汲極輸出接點之距離大於1mm,該閘極輸出接點與該汲極輸出接點之距離大於1mm,且該散熱片與該汲極輸出接點之距離大於0.5mm。
較佳地,該基板為氮化鋁、氧化鋁、樹脂、環氧樹脂成形塑料或環氧玻纖布覆銅箔材質。
本發明之上述目的與優點,不難從以下所選用實施例之詳細說明與附圖中獲得深入了解。
請參閱第1圖至第3圖,所示者為本發明提供之雙電晶體熱電分離封裝結構,包括有一基板1,其以氮化鋁、氧化鋁、樹脂(BT)、環氧樹脂成形塑料(EMC)或環氧玻纖布覆銅箔(FR-4)為材質。該基板1具有一正面11及一背面12,該基板1設有自正面11貫穿至背面12的一第一穿孔13、一第二穿孔14及一第三穿孔15,並分別以導電材料對應設有一第一導電部21、一第二導電部22及一第三導電部23,其中該第一導電部21之一端延伸至該基板1之正面11形成有一第一接點211,且另一端延伸至該基板1之背面12形成有一汲極輸出接點212;該第二導電部22之一端延伸至該基板1之正面11形成有一第二接點221,且另一端延伸至該基板1之背面12形成有一源極輸出接點222;該第三導電部23之一端延伸至該基板1之正面11形成有一第三接點231,且另一端延伸至該基板1之背面12形成有一閘極輸出接點232。又該基板1之正面11以導電材料鋪設有一第四導電部24,其具有一第四接點241。
由於電晶體在工作時,汲極輸出接點212處會形成高電壓,為了避免影響到電晶體的運作效能,故該源極輸出接點222與該汲極輸出接點212之距離D2須大於1mm,且該閘極輸出接點232與該汲極輸出接點212之距離D3須大於1mm。
該基板1之正面11上設有一第一電晶體3及一第二電晶體4,再以一封裝膠17密封之,該封裝膠17可為黑色矽膠或黑色環氧樹脂。於本實施例中更進一步地界定該第一電晶體3為氮化鎵高電子遷移率電晶體(GaN HEMT),該第二電晶體4為金屬氧化物半導體場效電晶體(MOSFET)。如第4圖所示,上述該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層34、一氮化鋁鎵寬禁帶層35、一第二氮化鎵窄禁帶層36、一緩衝層37、一基層38及一背鍍金屬層39,其中該背鍍金屬層39可以反射光線,以免電晶體的運作效能受到影響。
該第一電晶體3具有一第一汲極31、一第一閘極32及一第一源極33,其中該第一汲極31以導線61連接該第一接點211,該第一閘極32以導線62連接該第二接點221,該第一源極33以導線63連接該第四接點241。該第二電晶體4具有一第二汲極41、一第二閘極42及一第二源極43,其中該第二汲極41位於該第二電晶體4之底部而直接連接該第四接點241,該第二源極43以導線64連接該第二接點221,該第二閘極42以導線65連接該第三接點231。
該基板1設有一第四穿孔16,其中於本實施例中,該第四穿孔16之位置係與該第一電晶體3對應。該基板1之背面12設有一散熱片5,該散熱片5同時延伸進入該第四穿孔16,並與該第一電晶體3接觸,據以導出該第一電晶體3的熱。上述該散熱片5與該汲極輸出接點212之距離須大於0.5mm,以免過熱影響電晶體的運作效能。
於另一實施例中,該第四穿孔之位置可與該第二電晶體對應,則該散熱片延伸進入該第四穿孔時係與該第二電晶體接觸,據以導出該第二電晶體的熱。
藉由上述結構,本發明在實際使用時,該第一電晶體3或該第二電晶體4所產生的熱可經由與其接觸的散熱片5直接導出,而對該第一電晶體3或該第二電晶體4的降溫產生直接且巨大的效果,進而該第一電晶體3或該第二電晶體4上用以導電的金屬導線或接腳等,其溫度可被有效控制在不過高的狀態,據此形成電熱分離、分流的效果,以確保電晶體的工作效能不被高溫影響。
惟以上實施例之揭示僅用以說明本發明,並非用以限制本發明,舉凡等效元件之置換仍應隸屬本發明之範疇。
綜上所述,可使熟知本領域技術者明瞭本發明確可達成前述目的,實已符合專利法之規定,爰依法提出申請。
1:基板
11:正面
12:背面
13:第一穿孔
14:第二穿孔
15:第三穿孔
16:第四穿孔
17:封裝膠
21:第一導電部
211:第一接點
212:汲極輸出接點
22:第二導電部
221:第二接點
222:源極輸出接點
23:第三導電部
231:第三接點
232:閘極輸出接點
24:第四導電部
241:第四接點
3:第一電晶體
31:第一汲極
32:第一閘極
33:第一源極
34:第一氮化鎵窄禁帶層
35:氮化鋁鎵寬禁帶層
36:第二氮化鎵窄禁帶層
37:緩衝層
38:基層
39:背鍍金屬層
4:第二電晶體
41:第二汲極
42:第二閘極
43:第二源極
5:散熱片
61、62、63、64、65:導線
D1、D2、D3:距離
第1圖為本發明之平面示意圖;
第2圖為第1圖中A-A方向之剖面示意圖;
第3圖為第1圖中B-B方向之剖面示意圖;
第4圖為本發明氮化鎵高電子遷移率電晶體之構造示意圖。
1:基板
13:第一穿孔
14:第二穿孔
15:第三穿孔
16:第四穿孔
211:第一接點
212:汲極輸出接點
221:第二接點
222:源極輸出接點
231:第三接點
232:閘極輸出接點
24:第四導電部
241:第四接點
3:第一電晶體
31:第一汲極
32:第一閘極
33:第一源極
4:第二電晶體
42:第二閘極
43:第二源極
5:散熱片
61、62、63、64、65:導線
D1、D2、D3:距離
Claims (10)
- 一種雙電晶體熱電分離封裝結構,其包括有: 一基板,其定義具有一正面及一背面; 一設於該基板內部之第一導電部,其一端延伸至該正面形成有一第一接點,且另一端延伸至該背面形成有一汲極輸出接點; 一設於該基板內部之第二導電部,其一端延伸至該正面形成有一第二接點,且另一端延伸至該背面形成有一源極輸出接點; 一設於該基板內部之第三導電部,其一端延伸至該正面形成有一第三接點,且另一端延伸至該背面形成有一閘極輸出接點; 一設於該基板正面之第四導電部,其設有一第四接點; 一第一電晶體,其具有一第一汲極、一第一閘極及一第一源極,其中該第一汲極連接該第一接點,該第一閘極連接該第二接點,該第一源極連接該第四接點; 一第二電晶體,其具有一第二汲極、一第二閘極及一第二源極,其中該第二源極連接該第二接點,該第二閘極連接該第三接點,該第二汲極連接該第四接點; 一設於該基板背面之散熱片,該基板於對應該第一電晶體或該第二電晶體的位置設有一穿孔,該散熱片並伸入該穿孔且與該第一電晶體或該第二電晶體接觸。
- 如請求項1所述之雙電晶體熱電分離封裝結構,其中,該第一電晶體為氮化鎵高電子遷移率電晶體,該第一汲極以導線連接該第一接點,該第一閘極以導線連接該第二接點,該第一源極以導線連接該第四接點。
- 如請求項2所述之雙電晶體熱電分離封裝結構,其中,該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層、一氮化鋁鎵寬禁帶層、一第二氮化鎵窄禁帶層、一緩衝層、一基層及一背鍍金屬層。
- 如請求項2所述之雙電晶體熱電分離封裝結構,其中,該穿孔設於該基板對應該第一電晶體的位置。
- 如請求項3所述之雙電晶體熱電分離封裝結構,其中,該第二電晶體為金屬氧化物半導體場效電晶體,該第二汲極直接連接該第四接點,該第二源極以導線連接該第二接點,該第二閘極以導線連接該第三接點。
- 如請求項1所述之雙電晶體熱電分離封裝結構,其中,該第一電晶體及該第二電晶體分別以一封裝膠密封。
- 如請求項5所述之雙電晶體熱電分離封裝結構,其中,該封裝膠為黑色矽膠或黑色環氧樹脂。
- 如請求項1所述之雙電晶體熱電分離封裝結構,其中,該源極輸出接點與該汲極輸出接點之距離大於1mm,該閘極輸出接點與該汲極輸出接點之距離大於1mm。
- 如請求項1所述之雙電晶體熱電分離封裝結構,其中,該散熱片與該汲極輸出接點之距離大於0.5mm。
- 如請求項1所述之雙電晶體熱電分離封裝結構,其中,該基板為氮化鋁、氧化鋁、樹脂、環氧樹脂成形塑料或環氧玻纖布覆銅箔材質。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110103178A TWI752811B (zh) | 2021-01-28 | 2021-01-28 | 雙電晶體熱電分離封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110103178A TWI752811B (zh) | 2021-01-28 | 2021-01-28 | 雙電晶體熱電分離封裝結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI752811B true TWI752811B (zh) | 2022-01-11 |
TW202230659A TW202230659A (zh) | 2022-08-01 |
Family
ID=80809959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110103178A TWI752811B (zh) | 2021-01-28 | 2021-01-28 | 雙電晶體熱電分離封裝結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI752811B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130249072A1 (en) * | 2009-08-28 | 2013-09-26 | International Rectifier Corporation | Direct Contact Package for Power Transistors |
US20140167060A1 (en) * | 2012-12-14 | 2014-06-19 | Stmicroelectronics S.R.L. | Normally off power electronic component |
US20160111356A1 (en) * | 2014-10-16 | 2016-04-21 | International Rectifier Corporation | Compact Multi-Die Power Semiconductor Package |
TW201719827A (zh) * | 2015-08-18 | 2017-06-01 | 三菱電機股份有限公司 | 半導體裝置 |
TW201834196A (zh) * | 2016-12-20 | 2018-09-16 | 德商羅伯特博斯奇股份有限公司 | 包括分級配置的殼體的電源模組 |
CN109935561A (zh) * | 2017-12-18 | 2019-06-25 | 镓能半导体(佛山)有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
CN109994456A (zh) * | 2017-12-30 | 2019-07-09 | 镓能半导体(佛山)有限公司 | 一种氮化镓器件及氮化镓封装结构 |
-
2021
- 2021-01-28 TW TW110103178A patent/TWI752811B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130249072A1 (en) * | 2009-08-28 | 2013-09-26 | International Rectifier Corporation | Direct Contact Package for Power Transistors |
US20140167060A1 (en) * | 2012-12-14 | 2014-06-19 | Stmicroelectronics S.R.L. | Normally off power electronic component |
US20160111356A1 (en) * | 2014-10-16 | 2016-04-21 | International Rectifier Corporation | Compact Multi-Die Power Semiconductor Package |
TW201719827A (zh) * | 2015-08-18 | 2017-06-01 | 三菱電機股份有限公司 | 半導體裝置 |
TW201834196A (zh) * | 2016-12-20 | 2018-09-16 | 德商羅伯特博斯奇股份有限公司 | 包括分級配置的殼體的電源模組 |
CN109935561A (zh) * | 2017-12-18 | 2019-06-25 | 镓能半导体(佛山)有限公司 | 一种氮化镓器件及氮化镓器件的封装方法 |
CN109994456A (zh) * | 2017-12-30 | 2019-07-09 | 镓能半导体(佛山)有限公司 | 一种氮化镓器件及氮化镓封装结构 |
Also Published As
Publication number | Publication date |
---|---|
TW202230659A (zh) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106252320B (zh) | 半导体装置 | |
US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
CN109637983B (zh) | 芯片封装 | |
JP2016018866A (ja) | パワーモジュール | |
JP2012175070A (ja) | 半導体パッケージ | |
WO2023237064A1 (zh) | 用于功率氮化镓hemt器件的4引脚to-247封装结构 | |
TW201816963A (zh) | 具有單列直插式引線的成型電源模組 | |
KR102490612B1 (ko) | 전력용 반도체 모듈 | |
KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
TWI752811B (zh) | 雙電晶體熱電分離封裝結構 | |
US20210082781A1 (en) | Semiconductor device | |
CN215731692U (zh) | GaN器件封装结构与电子装置 | |
WO2022059251A1 (ja) | 半導体装置 | |
JP2013016606A (ja) | パワーモジュールの冷却構造 | |
CN214477436U (zh) | 双电晶体热电分离封装结构 | |
CN106558568B (zh) | 封装结构 | |
JP7145190B2 (ja) | チップパッケージング構造およびその製造方法 | |
US20210305166A1 (en) | Power semiconductor package with improved performance | |
TW201916279A (zh) | 晶片封裝 | |
JP2015097237A (ja) | 半導体装置 | |
CN218274579U (zh) | 一种GaN封装芯片结构与电子装置 | |
JP2017069351A (ja) | 半導体装置 | |
JPWO2020149225A1 (ja) | 半導体装置 | |
TWI777389B (zh) | 雙電晶體的封裝結構 | |
TWI751009B (zh) | 雙電晶體的封裝結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |