TWI751009B - 雙電晶體的封裝結構 - Google Patents
雙電晶體的封裝結構 Download PDFInfo
- Publication number
- TWI751009B TWI751009B TW110103118A TW110103118A TWI751009B TW I751009 B TWI751009 B TW I751009B TW 110103118 A TW110103118 A TW 110103118A TW 110103118 A TW110103118 A TW 110103118A TW I751009 B TWI751009 B TW I751009B
- Authority
- TW
- Taiwan
- Prior art keywords
- contact
- transistor
- substrate
- conductive portion
- front surface
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229910002601 GaN Inorganic materials 0.000 claims description 28
- 239000003292 glue Substances 0.000 claims description 18
- 230000009977 dual effect Effects 0.000 claims description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 3
- 150000004706 metal oxides Chemical group 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 2
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 4
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一種雙電晶體的封裝結構，包括有一基板，其內部設有第一、第二、第三及第四導電部，其中第一導電部延伸至基板正面形成有一第一接點，且延伸至基板背面形成有一汲極輸出接點；第二導電部延伸至基板正面形成有一第二接點，且延伸至基板正面形成有一第三接點，以及延伸至基板背面形成有一源極輸出接點；第三導電部延伸至基板正面形成有一第四接點，且延伸至基板背面形成有一閘極輸出接點。一第一電晶體以其汲極連接第一接點，閘極連接第二接點，源極連接第四導電部。一第二電晶體以其源極連接第三接點，閘極連接第四接點，汲極連接第四導電部。
Description
本發明與半導體元件封裝結構有關，尤指一種雙電晶體的封裝結構。
相較於傳統的矽質金氧半場效電晶體（Si metal oxide semiconductor field effect transistor；Si MOSFET），氮化鎵高電子遷移率電晶體（GaN high electron mobility transistor；GaN HEMT）擁有較寬的能隙、較大的崩潰電壓以及較高的載子遷移率，可在較快的切換速度下實現較低的導通電阻。然而，氮化鎵高電子遷移率電晶體先天是屬於空乏型操作的元件，為了配合其他增強型操作的電子元件進行應用，一種串疊式（cascode）電晶體架構即被提出。
串疊式電晶體係由一氮化鎵高電子遷移率電晶體與一場效電晶體藉由打線接合（wire bonding）技術串接而形成。藉由將場效電晶體設置於串疊式電晶體的閘極端，可使串疊式電晶體成為增強型操作的電子元件並同時擁有氮化鎵高電子遷移率電晶體所具有的優點。
然而，藉由打線接合技術將氮化鎵高電子遷移率電晶體與一場效電晶體進行串接會產生一些問題。第一，連接導線會造成額外的寄生電感（parasitic inductance），進而限制元件的頻率響應，導致元件特性變差。第二，若以打線接合技術實現串疊式電晶體，場效電晶體必須以平面的架構來實現，而平面架構相較於垂直架構製作成本較高。第三，為了避免氮化鎵高電子遷移率電晶體的汲極與其他電極之間發生重疊，必須增加氮化鎵高電子遷移率電晶體本身的鈍化層（passivation layer）的厚度，將導致製造成本提高。
有鑑於此，如何改進上述問題即為本發明所欲解決之首要課題。
本發明之主要目的在於提供一種雙電晶體的封裝結構，其藉由基板內部的導通電路設計以串接兩個電晶體，進而減少電晶體之間的打線連接以減少寄生電感，此外亦可幫助散熱，達到確保電晶體工作效率之功效。
為達前述之目的，本發明提供一種雙電晶體的封裝結構，其包括有：
一基板，其定義具有一正面及一背面；
一設於該基板內部之第一導電部，其一端延伸至該正面形成有一第一接點，且另一端延伸至該背面形成有一汲極輸出接點；
一設於該基板內部之第二導電部，其一端延伸至該正面形成有一第二接點，另一端延伸至該正面形成有一第三接點，又一端延伸至該背面形成有一源極輸出接點；
一設於該基板內部之第三導電部，其一端延伸至該正面形成有一第四接點，且另一端延伸至該背面形成有一閘極輸出接點；
一設於該基板正面之第四導電部；
一設於該基板正面之第一電晶體，其面對該正面之一側具有一第一汲極、一第一閘極及一第一源極，其中該第一汲極連接該第一接點，該第一閘極連接該第二接點，該第一源極連接該第四導電部；
一設於該基板正面之第二電晶體，其面對該正面之一側具有一第二閘極及一第二源極，背對該正面之一側具有一第二汲極，其中該第二源極連接該第三接點，該第二閘極連接該第四接點，該第二汲極連接該第四導電部。
較佳地，該第一汲極與該第一接點之間、該第一閘極與該第二接點之間、該第一源極與該第四導電部之間、該第二源極與該第三接點之間、該第二閘極與該第四接點之間分別以可導電的固晶膠固定連接。
上述該固晶膠為錫、金、金錫或銀膠。
較佳地，該第一電晶體及該第二電晶體分別以一封裝膠密封。
上述該封裝膠為黑色矽膠或黑色環氧樹脂。
較佳地，該源極輸出接點與該汲極輸出接點之距離大於1mm，且該閘極輸出接點與該汲極輸出接點之距離大於1mm。
上述該第一電晶體為氮化鎵高電子遷移率電晶體，該第二電晶體為金屬氧化物半導體場效電晶體。上述該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層、一氮化鋁鎵寬禁帶層、一第二氮化鎵窄禁帶層、一緩衝層、一基層及一背鍍金屬層。
上述該基板為氮化鋁或氧化鋁材質。
本發明之上述目的與優點，不難從以下所選用實施例之詳細說明與附圖中獲得深入了解。
請參閱第１、２圖，所示者為本發明提供之雙電晶體的封裝結構，包括有一以氮化鋁或氧化鋁為材質的基板１，其具有高絕緣性及高導熱性。定義該基板１具有一正面１１及一背面１２，內部設有三個彼此不相連通的通道１３、１４、１５，各通道１３、１４、１５分別在該基板１的正面１１及背面１２形成出口。
上述各通道１３、１４、１５中分別以導電材料填充而形成有一第一導電部２１、一第二導電部２２及一第三導電部２３，其中該第一導電部２１之一端延伸至該正面１１形成有一第一接點２１１，且另一端延伸至該背面１２形成有一汲極輸出接點２１２。該第二導電部２２之一端延伸至該正面１１形成有一第二接點２２１，另一端延伸至該正面１１形成有一第三接點２２２，又一端延伸至該背面１２形成有一源極輸出接點２２３。該第三導電部２３之一端延伸至該正面１１形成有一第四接點２３１，且另一端延伸至該背面１２形成有一閘極輸出接點２３２。此外，該基板１之正面１１上以導電材料鋪設有一第四導電部２４。
由於電晶體在工作時，汲極輸出接點２１２處會形成高電壓，為了避免影響到電晶體的運作效能，故該源極輸出接點２２３與該汲極輸出接點２１２之距離Ｄ１須大於1mm，且該閘極輸出接點２３２與該汲極輸出接點２１２之距離Ｄ２須大於1mm。
該基板１之正面１１上設有一第一電晶體３及一第二電晶體４，再以一封裝膠１６密封之，該封裝膠１６可為黑色矽膠或黑色環氧樹脂。於本實施例中更進一步地界定該第一電晶體３為氮化鎵高電子遷移率電晶體（GaN HEMT），該第二電晶體４為金屬氧化物半導體場效電晶體（MOSFET）。如第３圖所示，上述該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層３４、一氮化鋁鎵寬禁帶層３５、一第二氮化鎵窄禁帶層３６、一緩衝層３７、一基層３８及一背鍍金屬層３９，其中該背鍍金屬層３９可以反射光線，以免電晶體的運作效能受到影響。
該第一電晶體３面對該正面１１之一側具有一第一汲極３１、一第一閘極３２及一第一源極３３，其中該第一汲極３１連接該第一接點２１１，該第一閘極３２連接該第二接點２２１，該第一源極３３連接該第四導電部２４。該第二電晶體４面對該正面１１之一側具有一第二閘極４２及一第二源極４３，且背對該正面１１之一側具有一第二汲極４１，其中該第二源極４３連接該第三接點２２２，該第二閘極４２連接該第四接點２３１，該第二汲極４１連接該第四導電部２４。
上述第一汲極３１與第一接點２１１之間、第一閘極３２與第二接點２２１之間、第一源極３３與第四導電部２４之間、第二源極４３與第三接點２２２之間、第二閘極４２與第四接點２３１之間分別以可導電的固晶膠５固定連接；第二汲極４１與第四導電部２４之間係以導線４１１連接。上述該固晶膠５可為錫、金、金錫或銀膠。
藉由上述結構的配置，該第一電晶體３與該第二電晶體４可經由該第一導電部２１、該第二導電部２２、該第三導電部２３及該第四導電部２４電性連接而構成串疊式（cascode）的電晶體架構，其中由於各導電部２１、２２、２３、２４係與該基板１構成一個整體，使該第一電晶體３與該第二電晶體４只要在各極的預定位置上簡單地靠合該基板１，並以固晶膠５固定即可完成組裝，除了該第二電晶體４的第二汲極４１由於位置因素仍須使用導線連接之外，其他部分無須藉由打線連接，據此可減少寄生電感的發生。
此外，由於該第一導電部２１、該第二導電部２２、該第三導電部２３及該第四導電部２４與該基板１構成一個整體，而氮化鋁基板１具有絕緣性高及導熱性高的特性，使該第一電晶體３與該第二電晶體４在工作時所產生的熱可被該基板１迅速導出散熱，避免局部累積而影響效能。
惟以上實施例之揭示僅用以說明本發明，並非用以限制本發明，舉凡等效元件之置換仍應隸屬本發明之範疇。
綜上所述，可使熟知本領域技術者明瞭本發明確可達成前述目的，實已符合專利法之規定，爰依法提出申請。
１:基板
１１:正面
１２:背面
１３、１４、１５:通道
１６:封裝膠
２１:第一導電部
２１１:第一接點
２１２:汲極輸出接點
２２:第二導電部
２２１:第二接點
２２２:第三接點
２２３:源極輸出接點
２３:第三導電部
２３１:第四接點
２３２:閘極輸出接點
２４:第四導電部
３:第一電晶體
３１:第一汲極
３２:第一閘極
３３:第一源極
３４:第一氮化鎵窄禁帶層
３５:氮化鋁鎵寬禁帶層
３６:第二氮化鎵窄禁帶層
３７:緩衝層
３８:基層
３９:背鍍金屬層
４:第二電晶體
４１:第二汲極
４１１:導線
４２:第二閘極
４３:第二源極
５:固晶膠
Ｄ１、Ｄ２:距離
第１、２圖為本發明之構造示意圖；
第３圖為本發明氮化鎵高電子遷移率電晶體之構造示意圖。
1:基板
11:正面
12:背面
13、14、15:通道
21:第一導電部
211:第一接點
212:汲極輸出接點
22:第二導電部
221:第二接點
222:第三接點
223:源極輸出接點
23:第三導電部
231:第四接點
232:閘極輸出接點
24:第四導電部
3:第一電晶體
31:第一汲極
32:第一閘極
33:第一源極
4:第二電晶體
41:第二汲極
411:導線
42:第二閘極
43:第二源極
5:固晶膠
D1、D2:距離
Claims (10)
- 一種雙電晶體的封裝結構，其包括有： 一基板，其定義具有一正面及一背面； 一設於該基板內部之第一導電部，其一端延伸至該正面形成有一第一接點，且另一端延伸至該背面形成有一汲極輸出接點； 一設於該基板內部之第二導電部，其一端延伸至該正面形成有一第二接點，另一端延伸至該正面形成有一第三接點，又一端延伸至該背面形成有一源極輸出接點； 一設於該基板內部之第三導電部，其一端延伸至該正面形成有一第四接點，且另一端延伸至該背面形成有一閘極輸出接點； 一設於該基板正面之第四導電部； 一設於該基板正面之第一電晶體，其面對該正面之一側具有一第一汲極、一第一閘極及一第一源極，其中該第一汲極連接該第一接點，該第一閘極連接該第二接點，該第一源極連接該第四導電部； 一設於該基板正面之第二電晶體，其面對該正面之一側具有一第二閘極及一第二源極，背對該正面之一側具有一第二汲極，其中該第二源極連接該第三接點，該第二閘極連接該第四接點，該第二汲極連接該第四導電部。
- 如請求項１所述之雙電晶體的封裝結構，其中，該第一汲極與該第一接點之間、該第一閘極與該第二接點之間、該第一源極與該第四導電部之間、該第二源極與該第三接點之間、該第二閘極與該第四接點之間分別以可導電的固晶膠固定連接。
- 如請求項２所述之雙電晶體的封裝結構，其中，該固晶膠為錫、金、金錫或銀膠。
- 如請求項１所述之雙電晶體的封裝結構，其中，該第一電晶體及該第二電晶體分別以一封裝膠密封。
- 如請求項４所述之雙電晶體的封裝結構，其中，該封裝膠為黑色矽膠或黑色環氧樹脂。
- 如請求項１所述之雙電晶體的封裝結構，其中，該源極輸出接點與該汲極輸出接點之距離大於1mm。
- 如請求項１所述之雙電晶體的封裝結構，其中，該閘極輸出接點與該汲極輸出接點之距離大於1mm。
- 如請求項１所述之雙電晶體的封裝結構，其中，該第一電晶體為氮化鎵高電子遷移率電晶體，該第二電晶體為金屬氧化物半導體場效電晶體。
- 如請求項８所述之雙電晶體的封裝結構，其中，該氮化鎵高電子遷移率電晶體包括有依序相疊之一第一氮化鎵窄禁帶層、一氮化鋁鎵寬禁帶層、一第二氮化鎵窄禁帶層、一緩衝層、一基層及一背鍍金屬層。
- 如請求項１所述之雙電晶體的封裝結構，其中，該基板為氮化鋁或氧化鋁材質。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110103118A TWI751009B (zh) | 2021-01-27 | 2021-01-27 | 雙電晶體的封裝結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110103118A TWI751009B (zh) | 2021-01-27 | 2021-01-27 | 雙電晶體的封裝結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI751009B true TWI751009B (zh) | 2021-12-21 |
| TW202230698A TW202230698A (zh) | 2022-08-01 |
Family
ID=80681151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110103118A TWI751009B (zh) | 2021-01-27 | 2021-01-27 | 雙電晶體的封裝結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI751009B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200711009A (en) * | 2005-03-04 | 2007-03-16 | Int Rectifier Corp | Semiconductor package fabrication |
| US20150115324A1 (en) * | 2013-10-30 | 2015-04-30 | Infineon Technologies Austria Ag | Switching Circuit |
| US20170221798A1 (en) * | 2014-10-16 | 2017-08-03 | Infineon Technologies Americas Corp. | Compact multi-die power semiconductor package |
| US20170301613A1 (en) * | 2016-04-19 | 2017-10-19 | Infineon Technologies Americas Corp. | Adaptable Molded Leadframe Package and Related Method |
| US20170317001A1 (en) * | 2014-04-16 | 2017-11-02 | Infineon Technologies Ag | Device Including a Semiconductor Chip Monolithically Integrated with a Driver Circuit in a Semiconductor Material |
| TW202110033A (zh) * | 2019-05-17 | 2021-03-01 | 美商史內德電子Ｉｔ公司 | 以疊接式氮化鎵進行高效率電力開關的裝置及方法 |
-
2021
- 2021-01-27 TW TW110103118A patent/TWI751009B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200711009A (en) * | 2005-03-04 | 2007-03-16 | Int Rectifier Corp | Semiconductor package fabrication |
| US20150115324A1 (en) * | 2013-10-30 | 2015-04-30 | Infineon Technologies Austria Ag | Switching Circuit |
| US20170317001A1 (en) * | 2014-04-16 | 2017-11-02 | Infineon Technologies Ag | Device Including a Semiconductor Chip Monolithically Integrated with a Driver Circuit in a Semiconductor Material |
| US20170221798A1 (en) * | 2014-10-16 | 2017-08-03 | Infineon Technologies Americas Corp. | Compact multi-die power semiconductor package |
| US20170301613A1 (en) * | 2016-04-19 | 2017-10-19 | Infineon Technologies Americas Corp. | Adaptable Molded Leadframe Package and Related Method |
| TW202110033A (zh) * | 2019-05-17 | 2021-03-01 | 美商史內德電子Ｉｔ公司 | 以疊接式氮化鎵進行高效率電力開關的裝置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202230698A (zh) | 2022-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
| JP5883392B2 (ja) | 低ｅｍｉ回路のためのパッケージ構成 | |
| US10770381B2 (en) | Semiconductor component and method of manufacture | |
| US10163764B2 (en) | Semiconductor component and method of manufacture | |
| TW201501246A (zh) | 具有水平半導體元件和垂直半導體元件的半導體部件 | |
| JP2012175070A (ja) | 半導体パッケージ | |
| JP2018137283A (ja) | 半導体装置 | |
| TWI751008B (zh) | 雙電晶體的封裝結構 | |
| US11107755B2 (en) | Packaging for lateral high voltage GaN power devices | |
| TWI751009B (zh) | 雙電晶體的封裝結構 | |
| WO2013157300A1 (ja) | 半導体装置のデバイス実装構造 | |
| US20230081850A1 (en) | Semiconductor device | |
| TWI777389B (zh) | 雙電晶體的封裝結構 | |
| CN214477435U (zh) | 双电晶体的封装结构 | |
| CN214477434U (zh) | 双电晶体的封装结构 | |
| JP7145190B2 (ja) | チップパッケージング構造およびその製造方法 | |
| CN214477437U (zh) | 双电晶体的封装结构 | |
| US20220238426A1 (en) | Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers | |
| TW202226485A (zh) | 半導體裝置 | |
| US20100140627A1 (en) | Package for Semiconductor Devices | |
| TW202422846A (zh) | 半導體晶片之封裝結構 | |
| TWI752811B (zh) | 雙電晶體熱電分離封裝結構 | |
| US20230124581A1 (en) | Transistor device structure with angled wire bonds | |
| WO2023120353A1 (ja) | 半導体装置 | |
| US20240321813A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |