CN214477434U - 双电晶体的封装结构 - Google Patents

双电晶体的封装结构 Download PDF

Info

Publication number
CN214477434U
CN214477434U CN202120239674.2U CN202120239674U CN214477434U CN 214477434 U CN214477434 U CN 214477434U CN 202120239674 U CN202120239674 U CN 202120239674U CN 214477434 U CN214477434 U CN 214477434U
Authority
CN
China
Prior art keywords
contact
transistor
conductive part
substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120239674.2U
Other languages
English (en)
Inventor
颜宗贤
王兴烨
沈峰睿
吴家荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongga Technology Co ltd
Original Assignee
Hongga Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongga Technology Co ltd filed Critical Hongga Technology Co ltd
Priority to CN202120239674.2U priority Critical patent/CN214477434U/zh
Application granted granted Critical
Publication of CN214477434U publication Critical patent/CN214477434U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型提供了一种双电晶体的封装结构，包括有一基板，其内部设有第一、第二、第三及第四导电部，其中第一导电部延伸至基板正面形成有一第一接点，且延伸至基板背面形成有一汲极输出接点；第二导电部延伸至基板正面形成有一第二接点，且延伸至基板正面形成有一第三接点，以及延伸至基板背面形成有一源极输出接点；第三导电部延伸至基板正面形成有一第四接点，且延伸至基板背面形成有一闸极输出接点。一第一电晶体以其汲极连接第一接点，闸极连接第二接点，源极连接第四导电部。一第二电晶体以其源极连接第三接点，闸极连接第四接点，汲极连接第四导电部。

Description

双电晶体的封装结构
技术领域
本实用新型与半导体元件封装结构有关，尤指一种双电晶体的封装结构。
背景技术
较于传统的硅质金氧半场效电晶体(Si metal oxide semiconductor fieldeffect transistor；Si MOSFET)，氮化镓高电子迁移率电晶体(GaN high electronmobility transistor；GaN HEMT)拥有较宽的能隙、较大的崩溃电压以及较高的载子迁移率，可在较快的切换速度下实现较低的导通电阻。然而，氮化镓高电子迁移率电晶体先天是属于空乏型操作的元件，为了配合其他增强型操作的电子元件进行应用，一种串叠式(cascode)电晶体架构即被提出。
串叠式电晶体是由一氮化镓高电子迁移率电晶体与一场效电晶体借由打线接合(wire bonding)技术串接而形成。借由将场效电晶体设置于串叠式电晶体的闸极端，可使串叠式电晶体成为增强型操作的电子元件幷同时拥有氮化镓高电子迁移率电晶体所具有的优点。
然而，借由打线接合技术将氮化镓高电子迁移率电晶体与一场效电晶体进行串接会产生一些问题。第一，连接导线会造成额外的寄生电感(parasitic inductance)，进而限制元件的频率响应，导致元件特性变差。第二，若以打线接合技术实现串叠式电晶体，场效电晶体必须以平面的架构来实现，而平面架构相较于垂直架构制作成本较高。第三，为了避免氮化镓高电子迁移率电晶体的汲极与其他电极之间发生重叠，必须增加氮化镓高电子迁移率电晶体本身的钝化层(passivation layer)的厚度，将导致制造成本提高。
有鉴于此，如何改进上述问题即为本实用新型所欲解决的首要课题。
实用新型内容
本实用新型的主要目的在于提供一种双电晶体的封装结构，其借由基板内部的导通电路设计以串接两个电晶体，进而减少电晶体之间的打线连接以减少寄生电感，此外亦可帮助散热，达到确保电晶体工作效率的功效。
为达前述的目的，本实用新型提供一种双电晶体的封装结构，其包括有：
一基板，其定义具有一正面及一背面；
一设于该基板内部的第一导电部，其一端延伸至该正面形成有一第一接点，且另一端延伸至该背面形成有一汲极输出接点；
一设于该基板内部的第二导电部，其一端延伸至该正面形成有一第二接点，另一端延伸至该正面形成有一第三接点，又一端延伸至该背面形成有一源极输出接点；
一设于该基板内部的第三导电部，其一端延伸至该正面形成有一第四接点，且另一端延伸至该背面形成有一闸极输出接点；
一设于该基板正面的第四导电部；
一设于该基板正面的第一电晶体，其面对该正面的一侧具有一第一汲极、一第一闸极及一第一源极，其中该第一汲极连接该第一接点，该第一闸极连接该第二接点，该第一源极连接该第四导电部；
一设于该基板正面的第二电晶体，其面对该正面的一侧具有一第二汲极、一第二闸极及一第二源极，其中该第二源极连接该第三接点，该第二闸极连接该第四接点，该第二汲极连接该第四导电部。
较佳地，该第一汲极与该第一接点之间、该第一闸极与该第二接点之间、该第一源极与该第四导电部之间、该第二源极与该第三接点之间、该第二闸极与该第四接点之间、该第二汲极与该第四导电部之间分别以可导电的固晶胶固定连接。
较佳地，该第一电晶体及该第二电晶体分别以一封装胶密封。
较佳地，该源极输出接点与该汲极输出接点的距离大于1mm，且该闸极输出接点与该汲极输出接点的距离大于1mm。
上述该第一电晶体为氮化镓高电子迁移率电晶体，该第二电晶体为金属氧化物半导体场效电晶体。
上述该氮化镓高电子迁移率电晶体包括有依序相叠的一第一氮化镓窄禁带层、一氮化铝镓宽禁带层、一第二氮化镓窄禁带层、一缓冲层、一基层及一背镀金属层。
本实用新型的上述目的与优点，不难从以下所选用实施例的详细说明与附图中获得深入了解。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型的构造示意图。
图2为本实用新型的构造示意图。
图3为本实用新型氮化镓高电子迁移率电晶体的构造示意图。
其中，基板1；正面11；背面12；通道13、14、15；封装胶16；第一导电部21；第一接点211；汲极输出接点212；第二导电部22；第二接点221；第三接点222；源极输出接点223；第三导电部23；第四接点231；闸极输出接点232；第四导电部24；第一电晶体3；第一汲极31；第一闸极32；第一源极33；第一氮化镓窄禁带层34；氮化铝镓宽禁带层35；第二氮化镓窄禁带层36；缓冲层37；基层38；背镀金属层39；第二电晶体4；第二汲极41；第二闸极42；第二源极43；固晶胶5；距离D1、D2。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1、2，所示者为本实用新型提供的双电晶体的封装结构，包括有一以氮化铝或氧化铝为材质的基板1，其具有高绝缘性及高导热性。定义该基板1具有一正面11及一背面12，内部设有三个彼此不相连通的通道13、14、15，各通道13、14、15分别在该基板1的正面11及背面12形成出口。
上述各通道13、14、15中分别以导电材料填充而形成有一第一导电部21、一第二导电部22及一第三导电部23，其中该第一导电部21的一端延伸至该正面11形成有一第一接点211，且另一端延伸至该背面12形成有一汲极输出接点212。该第二导电部22的一端延伸至该正面11形成有一第二接点221，另一端延伸至该正面11形成有一第三接点222，又一端延伸至该背面12形成有一源极输出接点223。该第三导电部23的一端延伸至该正面11形成有一第四接点231，且另一端延伸至该背面12形成有一闸极输出接点232。此外，该基板1的正面11上以导电材料铺设有一第四导电部24。
由于电晶体在工作时，汲极输出接点212处会形成高电压，为了避免影响到电晶体的运作效能，故该源极输出接点223与该汲极输出接点212的距离D1须大于1mm，且该闸极输出接点232与该汲极输出接点212的距离D2须大于1mm。
该基板1的正面11上设有一第一电晶体3及一第二电晶体4，再以一封装胶16密封的，该封装胶16可为黑色硅胶或黑色环氧树脂。于本实施例中更进一步地界定该第一电晶体3为氮化镓高电子迁移率电晶体(GaN HEMT)，该第二电晶体4为金属氧化物半导体场效电晶体(MOSFET)。如图3所示，上述该氮化镓高电子迁移率电晶体包括有依序相叠的一第一氮化镓窄禁带层34、一氮化铝镓宽禁带层35、一第二氮化镓窄禁带层36、一缓冲层37、一基层38及一背镀金属层39，其中该背镀金属层39可以反射光线，以免电晶体的运作效能受到影响。
该第一电晶体3面对该正面11的一侧具有一第一汲极31、一第一闸极32及一第一源极33，其中该第一汲极31连接该第一接点211，该第一闸极32连接该第二接点221，该第一源极33连接该第四导电部24。该第二电晶体4面对该正面11的一侧具有一第二汲极41、一第二闸极42及一第二源极43，其中该第二源极43连接该第三接点222，该第二闸极42连接该第四接点231，该第二汲极41连接该第四导电部24。
上述第一汲极31与第一接点211之间、第一闸极32与第二接点221之间、第一源极33与第四导电部24之间、第二源极43与第三接点222之间、第二闸极42与第四接点231之间、第二汲极41与第四导电部24之间分别以可导电的固晶胶5固定连接。上述该固晶胶5可为锡、金、金锡或银胶。
借由上述结构的配置，该第一电晶体3与该第二电晶体4可经由该第一导电部21、该第二导电部22、该第三导电部23及该第四导电部24电性连接而构成串叠式(cascode)的电晶体架构，其中由于各导电部21、22、23、24是与该基板1构成一个整体，使该第一电晶体3与该第二电晶体4只要在各极的预定位置上简单地靠合该基板1，并以固晶胶固定即可完成组装，无须借由打线连接，据此可减少寄生电感的发生。
此外，由于该第一导电部21、该第二导电部22、该第三导电部23及该第四导电部24与该基板1构成一个整体，而氮化铝基板1具有绝缘性高及导热性高的特性，使该第一电晶体3与该第二电晶体4在工作时所产生的热可被该基板1迅速导出散热，避免局部累积而影响效能。
惟以上实施例的揭示仅用以说明本实用新型，幷非用以限制本实用新型，举凡等效元件的置换仍应隶属本实用新型的范畴。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (7)

1.一种双电晶体的封装结构，其特征在于，包括有：
一基板，其定义具有一正面及一背面；
一设于该基板内部的第一导电部，其一端延伸至该正面形成有一第一接点，且另一端延伸至该背面形成有一汲极输出接点；
一设于该基板内部的第二导电部，其一端延伸至该正面形成有一第二接点，另一端延伸至该正面形成有一第三接点，又一端延伸至该背面形成有一源极输出接点；
一设于该基板内部的第三导电部，其一端延伸至该正面形成有一第四接点，且另一端延伸至该背面形成有一闸极输出接点；
一设于该基板正面的第四导电部；
一设于该基板正面的第一电晶体，其面对该正面的一侧具有一第一汲极、一第一闸极及一第一源极，其中该第一汲极连接该第一接点，该第一闸极连接该第二接点，该第一源极连接该第四导电部；
一设于该基板正面的第二电晶体，其面对该正面的一侧具有一第二汲极、一第二闸极及一第二源极，其中该第二源极连接该第三接点，该第二闸极连接该第四接点，该第二汲极连接该第四导电部。
2.根据权利要求1所述的双电晶体的封装结构，其特征在于该第一汲极与该第一接点之间、该第一闸极与该第二接点之间、该第一源极与该第四导电部之间、该第二源极与该第三接点之间、该第二闸极与该第四接点之间、该第二汲极与该第四导电部之间分别以可导电的固晶胶固定连接。
3.根据权利要求1所述的双电晶体的封装结构，其特征在于该第一电晶体及该第二电晶体分别以一封装胶密封。
4.根据权利要求1所述的双电晶体的封装结构，其特征在于该源极输出接点与该汲极输出接点的距离大于1mm。
5.根据权利要求1所述的双电晶体的封装结构，其特征在于该闸极输出接点与该汲极输出接点的距离大于1mm。
6.根据权利要求1所述的双电晶体的封装结构，其特征在于该第一电晶体为氮化镓高电子迁移率电晶体，该第二电晶体为金属氧化物半导体场效电晶体。
7.根据权利要求6所述的双电晶体的封装结构，其特征在于该氮化镓高电子迁移率电晶体包括有依序相叠的一第一氮化镓窄禁带层、一氮化铝镓宽禁带层、一第二氮化镓窄禁带层、一缓冲层、一基层及一背镀金属层。
CN202120239674.2U 2021-01-28 2021-01-28 双电晶体的封装结构 Active CN214477434U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120239674.2U CN214477434U (zh) 2021-01-28 2021-01-28 双电晶体的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120239674.2U CN214477434U (zh) 2021-01-28 2021-01-28 双电晶体的封装结构

Publications (1)

Publication Number Publication Date
CN214477434U true CN214477434U (zh) 2021-10-22

Family

ID=78116594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120239674.2U Active CN214477434U (zh) 2021-01-28 2021-01-28 双电晶体的封装结构

Country Status (1)

Country Link
CN (1) CN214477434U (zh)

Similar Documents

Publication Publication Date Title
JP5883392B2 (ja) 低ｅｍｉ回路のためのパッケージ構成
US9087766B2 (en) Semiconductor having a normally-on nitride semiconductor transistor and a normally-off silicon semiconductor transistor provided on different metal substrates
TW201314866A (zh) 半導體裝置
TW201501246A (zh) 具有水平半導體元件和垂直半導體元件的半導體部件
US11043474B2 (en) Semiconductor device
US6900537B2 (en) High power silicon carbide and silicon semiconductor device package
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
KR101957529B1 (ko) 반도체 패키지
JP2012190936A (ja) 半導体装置のデバイス実装構造
US9716057B1 (en) Offset leadframe cascode package
CN117080182A (zh) GaN合封器件
CN214477434U (zh) 双电晶体的封装结构
CN214477435U (zh) 双电晶体的封装结构
US20230081850A1 (en) Semiconductor device
CN214477437U (zh) 双电晶体的封装结构
TWI777389B (zh) 雙電晶體的封裝結構
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
TWI751009B (zh) 雙電晶體的封裝結構
TWI751008B (zh) 雙電晶體的封裝結構
WO2013157300A1 (ja) 半導体装置のデバイス実装構造
US11177188B1 (en) Heat dissipation substrate for multi-chip package
US11107755B2 (en) Packaging for lateral high voltage GaN power devices
EP2309538A2 (en) Package for semiconductor devices
CN116868334A (zh) 一种半导体器件、电子设备及半导体器件的制备方法
CN217134372U (zh) 一种开关电源的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant