CN114284231A - 一种级联型GaN基功率器件的封装结构及封装方法 - Google Patents

一种级联型GaN基功率器件的封装结构及封装方法 Download PDF

Info

Publication number
CN114284231A
CN114284231A CN202111618972.3A CN202111618972A CN114284231A CN 114284231 A CN114284231 A CN 114284231A CN 202111618972 A CN202111618972 A CN 202111618972A CN 114284231 A CN114284231 A CN 114284231A
Authority
CN
China
Prior art keywords
frame base
base island
chip
lead
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111618972.3A
Other languages
English (en)
Inventor
吴毅锋
王美玉
曾凡明
李生东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Ga Future Technology Co ltd
Original Assignee
Zhuhai Ga Future Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Ga Future Technology Co ltd filed Critical Zhuhai Ga Future Technology Co ltd
Priority to CN202111618972.3A priority Critical patent/CN114284231A/zh
Publication of CN114284231A publication Critical patent/CN114284231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开了一种级联型GaN基功率器件的封装结构及封装方法。其中，该封装结构中，HEMT芯片、MOSFET芯片、框架基岛和导电连接结构封装于塑封材料中；框架基岛的第一侧表面设置有凹槽，导电连接结构固定于凹槽内且与框架基岛绝缘；MOSFET芯片倒置于框架基岛的第一侧表面，MOSFET芯片的栅极与导电连接结构电连接，源极与第一侧表面的非凹槽所在区电连接；HEMT芯片正置于框架基岛的第一侧表面，源极与MOSFET芯片的漏极通过引线电连接；栅极通过引线与框架基岛电连接。本发明实施例提高了芯片散热性能和可靠性，同时，降低了寄生感抗，提高了开关性能和能源效率。

Description

一种级联型GaN基功率器件的封装结构及封装方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种级联型GaN基功率器件的封装结构及封装方法。
背景技术
氮化镓(GaN)功率器件因其大禁带宽度、高饱和电子迁移率、高热导率等优点，可以满足高温、高压、高频的应用需求，在快速充电、移动通信、电动汽车、大功率雷达、电子对抗和卫星通信等领域得到了越来越广泛的应用。
目前，应用最广泛和最成熟的是以GaN材料为基础制备的高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)。GaN基HEMT可分为增强型和耗尽型两种工作模式。其中增强型的高压GaN基HEMT制备工艺尚不成熟，例如阈值电压小，完全导通所需要的驱动电压与栅极击穿电压十分接近，对器件的封装和驱动电路要求十分高，可靠性存在隐患。相比于增强型器件，耗尽型GaN基HEMT具有更好的稳定性和更成熟的制备工艺，并且具有更低的导通电阻、更小的寄生结电容，可以实现击穿电压900V以上的高压等优点。但是耗尽型GaN基HEMT是常开器件，不利于开关电源的使用。为了克服这一缺点，可以采用低压硅(Si)基MOSFET芯片与耗尽型的高压GaN基HEMT共栅共源级联结构，也称之为Cascode结构。由于低压MOSFET芯片的存在，耗尽型GaN晶体管不仅可以转变为常关型器件，而且其栅极阈值电压也大大高于增强型GaN基HEMT，驱动电源可与Si基MOSFET器件的驱动兼容，并且可以满足更加高压大功率的应用需求，具有非常重要的应用价值。
现有共源级联的混合管器件结构一般是将硅基MOSFET芯片正置于框架基岛上，漏极位于硅基MOSFET芯片的底部，源极位于芯片顶部，故而需要设置导电结构引出硅基MOSFET芯片的漏极，源极则需要较长的引线与框架基岛实现连接。此外，导电结构和框架基岛之间还需设置绝缘材料，以隔绝框架基岛和MOSFET芯片的漏极。然而，由于正置的硅基MOSFET芯片发热区域主要集中在源极和漏极，位于芯片底部的漏极因设置有导电结构以及绝缘材料等中介层，无法实现良好的散热，影响了器件的可靠性。而且，由于源极和框架基岛之间需要设置较长的引线形成电连接，会造成较大的寄生感抗，引起较大的开关损耗。
发明内容
本发明提供一种级联型GaN基功率器件的封装结构及封装方法，以解决级联型功率器件中正装芯片引起的散热和寄生感抗问题，改善混合器件性能。
第一方面，本发明实施例提供了一种级联型GaN基功率器件的封装结构，包括HEMT芯片、MOSFET芯片、框架基岛、导电连接结构和塑封材料，所述HEMT芯片、所述MOSFET芯片、所述框架基岛和所述导电连接结构封装于所述塑封材料中；
所述框架基岛的第一侧表面设置有凹槽，所述导电连接结构固定于所述凹槽内且与所述框架基岛绝缘；
所述MOSFET芯片倒置于所述框架基岛的所述第一侧表面，所述MOSFET芯片的漏极位于源极和栅极远离所述框架基岛的一侧；所述MOSFET芯片的栅极在所述第一侧表面的垂直投影与所述导电连接结构至少部分交叠，且与所述导电连接结构电连接；所述MOSFET芯片的源极在所述第一侧表面的垂直投影与所述第一侧表面的非凹槽所在区至少部分交叠，且与所述第一侧表面的非凹槽所在区电连接；
所述HEMT芯片正置于所述框架基岛的所述第一侧表面且与所述MOSFET芯片位于不同位置，所述HEMT芯片的栅极、源极和漏极均位于所述HEMT芯片背离所述框架基岛的一侧；所述HEMT芯片的源极与所述MOSFET芯片的漏极通过引线电连接；所述HEMT芯片的栅极通过引线与所述框架基岛电连接；
所述封装结构还包括栅极引脚、源极引脚和漏极引脚，所述HEMT芯片的漏极与所述封装结构的漏极引脚电连接，所述框架基岛与所述封装结构的源极引脚电连接，所述导电连接结构与所述HEMT芯片的栅极引脚电连接。
可选地，所述框架基岛为TO框架基岛，所述栅极引脚、所述源极引脚和所述漏极引脚平行排列且垂直位于所述框架基岛的同一侧边；
所述源极引脚与所述框架基岛为一体成型结构，所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接，所述导电连接结构通过引线与所述HEMT芯片的栅极引脚电连接。
可选地，所述框架基岛为TO框架基岛，所述栅极引脚、所述源极引脚和所述漏极引脚平行排列且垂直所述框架基岛的同一侧边；
所述源极引脚与所述框架基岛为一体成型结构，所述导电连接结构与所述HEMT芯片的栅极引脚为一体成型结构，所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接。
可选地，所述框架基岛为PQFN框架基岛，所述框架基岛复用为所述源极引脚，所述栅极引脚、所述漏极引脚和所述框架基岛位于同一平面上，且所述栅极引脚和所述漏极引脚位于所述框架基岛的同一侧；
所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接，所述导电连接结构通过引线与所述HEMT芯片的栅极引脚电连接。
可选地，所述框架基岛为QFN框架基岛，所述框架基岛复用为所述源极引脚，所述导电连接结构复用为所述栅极引脚，所述源极引脚、所述框架基岛、所述导电连接结构位于同一平面；
所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接。
可选地，所述HEMT芯片为水平结构的高压耗尽型n沟道GaN基HEMT芯片，所述MOSFET芯片为垂直结构的低压增强型n沟道硅基MOSFET芯片。
可选地，所述MOSFET芯片的栅极通过第一高导热焊球与所述导电连接结构电连接；所述MOSFET芯片的源极通过第二高导热焊球与所述第一侧表面的非凹槽所在区电连接。
可选地，所述导电连接结构的底部与所述凹槽的底部通过绝缘材料粘接，所述导电连接结构的侧壁与所述凹槽的侧壁之间存在预设间隔或填充有绝缘材料。
可选地，所述凹槽设置于所述框架基岛的其中一个边角位置处，所述凹槽的长宽尺寸范围为2mm×1mm～6mm×5mm，深度范围为0.1mm～1.1mm。
可选地，所述导电连接结构为金属板结构。
可选地，所述金属板结构的长宽尺寸为1.8mm×0.8mm～5.8mm×4.8mm，厚度为0.1mm～1mm。
第二方面，本发明实施例还提供一种级联型GaN基功率器件的封装方法，用于制备如第一方面任一项所述的级联型GaN基功率器件的封装结构，所述封装方法包括：
在框架基岛的第一侧表面设置凹槽；
在所述凹槽中固定导电连接结构，所述导电连接结构与所述框架基岛绝缘；
将所述MOSFET芯片倒置于所述框架基岛的所述第一侧表面；其中，所述MOSFET芯片的漏极位于源极和栅极远离所述框架基岛的一侧，所述MOSFET芯片的栅极在所述第一侧表面的垂直投影与所述导电连接结构至少部分交叠，且与所述导电连接结构电连接，所述MOSFET芯片的源极在所述第一侧表面的垂直投影与所述第一侧表面的非凹槽所在区至少部分交叠，且与所述第一侧表面的非凹槽所在区电连接；
将所述HEMT芯片正置于所述框架基岛的所述第一侧表面且与所述MOSFET芯片位于不同位置；其中，所述HEMT芯片的栅极、源极和漏极均位于所述HEMT芯片背离所述框架基岛的一侧，所述HEMT芯片的源极与所述MOSFET芯片的漏极通过引线电连接，所述HEMT芯片的栅极通过引线与所述框架基岛电连接；
将所述HEMT芯片的漏极与所述封装结构的漏极引脚电连接，将所述框架基岛与所述封装结构的源极引脚电连接，将所述导电连接结构与所述HEMT芯片的栅极引脚电连接；
利用塑封材料，将所述HEMT芯片、所述MOSFET芯片、所述框架基岛和所述导电连接结构封装于所述塑封材料中。
本发明实施例提供的级联型GaN基功率器件的封装结构及封装方法，通过在框架基岛的第一侧表面设置凹槽，并将导电连接结构固定在凹槽内，同时将MOSFET芯片倒置，使MOSFET芯片的栅极在第一侧表面的垂直投影与导电连接结构至少部分交叠，且与导电连接结构电连接，使MOSFET芯片的源极在第一侧表面的垂直投影与第一侧表面的非凹槽所在区至少部分交叠，且与第一侧表面的非凹槽所在区电连接，实现了MOSFET芯片的源极与高导热的铜框架基岛直接连接，MOSFET芯片的发热区域(源极和漏极)无其他绝缘胶材料或基板做中介层，提高了芯片散热性能和可靠性。同时，通过MOSFET芯片倒装代替源极引线连接，降低了寄生感抗，提高了开关性能和能源效率。
附图说明
图1是本发明实施例提供的一种级联型混合管器件原理图；
图2是图1所示级联型混合管器件的一种现有封装结构示意图；
图3是图1所示级联型混合管器件的另一种现有封装结构示意图；
图4是本发明实施例提供的一种级联型GaN基功率器件的封装结构的结构示意图；
图5是本发明实施例提供的另一种级联型GaN基功率器件的封装结构的立体结构示意图；
图6是图5所示封装结构的俯视图；
图7是图5所示封装结构是剖视图；
图8是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图；
图9是图8所示封装结构的俯视图；
图10是图8所示封装结构是剖视图；
图11是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图；
图12是图11所示封装结构的俯视图；
图13是图11所示封装结构是剖视图；
图14是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图；
图15是图14所示封装结构的俯视图；
图16是图14所示封装结构是剖视图；
图17是本发明实施例提供的一种级联型GaN基功率器件的封装方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种级联型混合管器件原理图，参考图1，该级联型混合管器件通过级联具有正向开启电压增强型工作模式，其中，低压Si基MOSFET芯片10控制整个器件的导通与关断，高压耗尽型GaN基HEMT芯片20在器件关断时起到承受高压的作用。
图2是图1所示级联型混合管器件的一种现有封装结构示意图，参考图1和图2，该封装结构中采用TO-220铜框架作为封装框架，硅基MOSFET芯片10与高压耗尽型GaN基HEMT芯片20通过绝缘胶分别粘接分别于框架基岛1表面的左右两侧，GaN基HEMT芯片20的栅极(G2)和硅基MOSFET芯片10的源极(S1)分别通过铜线和铝线直接与框架基岛1电连接。垂直结构的低压硅基MOSFET芯片10的漏极(D1)在芯片的底部，但是框架基岛1为混合管的源极(S)。因此根据图1电路连接方式，硅基MOSFET芯片10的漏极(D1)不能直接粘接到框架基岛1上，该技术采用导电银浆工艺将硅基MOSFET芯片10粘接在小铜基板上，再采用绝缘胶将小铜基板与TO-220框架基岛1连接，来实现将硅基MOSFET芯片10的漏极(D1)引出，但同时又不与混合管的源极(S)形成电连接。
图3是图1所示级联型混合管器件的另一种现有封装结构示意图，参考图1和图3，该封装结构中采用导电硅胶将硅基MOSFET芯片10粘接在PCB板上，再采用导电硅胶将PCB板与TO-220框架基岛1连接，来实现将硅基MOSFET芯片10的漏极(D1)引出，但同时又不与混合管的源极(S)形成电连接。
上述现有的封装结构的缺点在于：
(1)硅基MOSFET芯片不是直接与框架基岛连接，而是首先通过导电银浆与小铜基板或PCB板连接，然后小铜基板或PCB板通过绝缘胶或导电硅胶与框架基岛连接。这种连接方式增加了芯片与框架基岛之间的中介层，绝缘胶热导率较低，在高功率应用情况下，散热效率过低易造成芯片结温超过耐受温度，造成器件失效；
(2)硅基MOSFET芯片采用正装方式，将源极(S1)通过引线与框架基岛形成电连接，引脚距离较大，键合引线较长，造成寄生感抗较大，在GaN基HEMT芯片高频开关过程中，易造成电压信号振荡过大，甚至过冲，开关损耗较大。
针对上述问题，本发明实施例提供了一种级联型GaN基功率器件的封装结构，图4是本发明实施例提供的一种级联型GaN基功率器件的封装结构的结构示意图，参考图1和图4，该封装结构100包括MOSFET芯片10、HEMT芯片20、框架基岛1、导电连接结构2和塑封材料(图中未示出)，MOSFET芯片10、HEMT芯片20、框架基岛1和导电连接结构2封装于塑封材料中。框架基岛1的第一侧表面101设置有凹槽3，导电连接结构2固定于凹槽3内且与框架基岛1绝缘。MOSFET芯片10倒置于框架基岛1的第一侧表面101，MOSFET芯片10的漏极D1位于源极S1和栅极G1远离框架基岛1的一侧；MOSFET芯片10的栅极G1在第一侧表面101的垂直投影与导电连接结构2至少部分交叠，且与导电连接结构2电连接；MOSFET芯片10的源极S1在第一侧表面101的垂直投影与第一侧表面101的非凹槽所在区至少部分交叠，且与第一侧表面101的非凹槽所在区电连接。
HEMT芯片20正置于框架基岛1的第一侧表面101且与MOSFET芯片10位于不同位置，HEMT芯片20的栅极G2、源极S2和漏极D2均位于HEMT芯片20背离框架基岛1的一侧；HEMT芯片20的源极S2与MOSFET芯片10的漏极D1通过引线电连接(图中未示出)；HEMT芯片20的栅极G2通过引线与框架基岛1电连接(图中未示出)。
封装结构100还包括栅极引脚G、源极引脚S和漏极引脚D(图中未示出)，HEMT芯片20的漏极D2与封装结构的漏极引脚D电连接，框架基岛1与封装结构的源极引脚S电连接，导电连接结构2与HEMT芯片20的栅极引脚G电连接。
由图4可知，本发明实施例中，MOSFET芯片10漏极D1位于芯片的顶部，栅极G1和源极S1位于芯片底部，即本发明实施例中MOSFET芯片10实质是倒置于框架基岛1的表面上。再由，本发明实施例中提供的框架基岛1上设置有凹槽3，凹槽3中设置有导电连接结构2，通过合理设置MOSFET芯片10在框架基岛1表面的位置，可使得MOSFET芯片10的底部的栅极G1与导电连接结构2实现投影交叠，进而能够利用导电连接结构2将MOSFET芯片10的栅极G1引出。
基于此，可以理解，本发明实施例中通过凹槽3、导电连接结构2以及倒置的MOSFET芯片10的设置，能够将MOSFET芯片10的漏极D1置于顶层，同时，将栅极G1和源极S1置于底部，源极S1能够通过与框架基岛1直接电接触，由此不仅能够方便漏极D1的散热，同时也能保证源极S1的有效散热，提高了MOSFET芯片10的散热性能。此外，将MOSFET芯片10倒置不仅可以避免源极S1需要通过引线与框架基岛1电连接，同时也有助于漏极D1与HEMT芯片20的源极S2的引线连接，减少引线长度，从而降低寄生感抗。
本发明实施例中，通过在框架基岛的第一侧表面设置凹槽，并将导电连接结构固定在凹槽内，同时将MOSFET芯片倒置，使MOSFET芯片的栅极在第一侧表面的垂直投影与导电连接结构至少部分交叠，且与导电连接结构电连接，使MOSFET芯片的源极在第一侧表面的垂直投影与第一侧表面的非凹槽所在区至少部分交叠，且与第一侧表面的非凹槽所在区电连接，实现了MOSFET芯片的源极与高导热的铜框架基岛直接连接，MOSFET芯片的发热区域(源极和漏极)无其他绝缘胶材料或基板做中介层，提高了芯片散热性能和可靠性。同时，通过MOSFET芯片倒装代替源极引线连接，降低了寄生感抗，提高了开关性能和能源效率。
本发明实施例中，塑封材料为高导热绝缘塑封材料，厚度为800μm～1800μm。框架基岛材料为铜金属，在芯片粘接和引线压焊区域或采用电镀或化学镀工艺进行镀层处理，镀层金属为金或银，其余区域表面不做镀层处理。
本发明实施例中，MOSFET芯片10可选为垂直结构的低压增强型n沟道硅基MOSFET芯片，HEMT芯片20可选为水平结构的高压耗尽型n沟道GaN基HEMT芯片。具体地，硅基MOSFET芯片具体尺寸为1.8mm×0.8mm～4mm×2mm，厚度为50μm～200μm，GaN基HEMT尺寸为3mm×2mm～7mm×5mm，厚度为100μm～400μm。
继续参考图4，可设置MOSFET芯片10的栅极G1通过第一高导热焊球41与导电连接结构2电连接；MOSFET芯片10的源极S1通过第二高导热焊球42与第一侧表面101的非凹槽所在区电连接。具体地，焊球直径可设置在0.25mm～0.6mm范围内。
采用高导热焊球连接源极S1和框架基岛1以及栅极G1与导电连接结构2，能够保证MOSFET芯片的源极S1和栅极G1能够通过焊球有效地将芯片热量传导至框架基岛1上，从而提高散热效率，提高芯片散热性能，避免散热效率过低造成的芯片结温超过耐受温度使得器件失效的问题，提升芯片的可靠性和批量工程应用性。
另外，本发明实施例中除采用焊球进行电极之间的直接连接外，还对具有一定距离的电极通过引线电连接。具体地，可设置为铜引线或金引线，引线直径可设置在25μm～50μm范围内。
需要说明的是，由于框架基岛1需要与MOSFET芯片10的源极S1电连接，故凹槽3中的导电连接结构2需要与框架基岛1绝缘。在此基础上，可选导电连接结构2的底部与凹槽3的底部通过绝缘材料5粘接，导电连接结构2的侧壁与凹槽3的侧壁之间存在预设间隔或填充有绝缘材料。具体地，导电连接结构2底部和凹槽3底部粘结的绝缘材料5的膜层厚度范围可选为10μm～100μm。
进一步地，为合理布局MOSFET芯片和HEMT芯片在框架基岛上的位置，保证有效的封装效果，本发明实施例中可选将凹槽设置于框架基岛的其中一个边角位置处，凹槽的长宽尺寸范围为2mm×1mm～6mm×5mm，深度范围为0.1mm～1.1mm。
其中，可以理解，级联型的芯片本身尺寸较小，框架基岛的第一侧表面面积有限，设置凹槽位于边角位置可以保证框架基岛的第一侧表面具有充足空间布置MOSFET芯片和HEMT芯片，同时，设置凹槽的长宽尺寸不小于2mm×1mm以及深度范围在0.1mm～1.1mm，可以保证凹槽中可设置合适大小的导电连接结构，保证MOSFET芯片漏极的有效引出，同时还可以避免MOSFET芯片过于偏向边缘位置，保证对MOSFET芯片的封装效果。另外，设置凹槽的长宽尺寸不大于6mm×5mm，能够减小MOSFET芯片在框架基岛中的占据面积，为HEMT芯片提供充足的布置空间。
上述实施例中，可选导电连接结构为金属板结构，例如铜板结构等。此外，基于上述凹槽的尺寸要求，可选金属板结构的长宽尺寸为1.8mm×0.8mm～5.8mm×4.8mm，厚度为0.1mm～1mm。
本发明实施例可选应用于TO框架基岛、PQFN框架基岛以及QFN框架基岛，下面针对本发明实施例提供的封装结构在不同类型框架中的应用进行示例介绍。
图5是本发明实施例提供的另一种级联型GaN基功率器件的封装结构的立体结构示意图，图6是图5所示封装结构的俯视图，图7是图5所示封装结构是剖视图，参考图5-图7，在上述实施例基础上，该实施例的框架基岛1为TO框架基岛，栅极引脚G、源极引脚S和漏极引脚D平行排列且垂直位于框架基岛1的同一侧边；源极引脚S与框架基岛1为一体成型结构，HEMT芯片20的漏极D2通过引线与封装结构的漏极引脚D电连接，导电连接结构2通过引线与HEMT芯片20的栅极引脚G电连接。
在该实施例中，级联型GaN基功率器件具体包括：垂直结构的低压增强型硅基MOSFET芯片10、水平结构的高压耗尽型GaN基HEMT芯片20、TO封装框架1、凹槽3、绝缘材料5、导电连接结构2、第一高导热焊球41和第二高导热焊球42、塑封材料6以及相关的引线。其中，绝缘材料5为粘接材料，导电连接结构2为小铜板，塑封材料6为高导热绝缘塑封材料。
具体地，将硅基MOSFET芯片10的栅极G1采用焊球与小铜板电连接，采用引线将小铜板与框架基岛1的栅极引脚G电连接；将硅基MOSFET芯片10的栅极G1采用焊球与框架基岛1的源极引脚S电连接；将硅基MOSFET芯片10的漏极D1采用引线与GaN基HEMT芯片20的源极S2电连接；将GaN基HEMT芯片20的漏极D2采用引线与框架基岛1的漏极D引脚电连接；将GaN基HEMT芯片20的栅极G2采用引线与框架基岛1的源极S引脚电连接。
图8是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图，图9是图8所示封装结构的俯视图，图10是图8所示封装结构是剖视图，参考图8-图10，在上述实施例基础上，该实施例的框架基岛1为TO框架基岛，栅极引脚G、源极引脚S和漏极引脚D平行排列且垂直框架基岛1的同一侧边。源极引脚S与框架基岛1为一体成型结构，导电连接结构2与HEMT芯片20的栅极引脚G2为一体成型结构，HEMT芯片20的漏极D2通过引线与封装结构的漏极引脚D电连接。
与上述TO框架基岛的封装结构不同之处在于，导电连接结构2即小铜板直接与框架基岛1的栅极G引脚为一个整体并形成电连接，无需额外的引线连接。TO框架基岛1与中间管脚相连并设为GaN基功率器件的源极引脚S，小铜板与左边管脚相连并设为GaN基功率器件的栅极引脚G，右边管脚设为GaN基功率器件的漏极引脚D。
图11是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图，图12是图11所示封装结构的俯视图，图13是图11所示封装结构是剖视图，参考图11-图13，在上述实施例基础上，该实施例的框架基岛1为PQFN框架基岛，框架基岛1复用为源极引脚S，栅极引脚G、漏极引脚D和框架基岛1位于同一平面上，且栅极引脚G和漏极引脚D位于框架基岛1的同一侧；HEMT芯片20的漏极D2通过引线与封装结构100的漏极引脚D电连接，导电连接结构2通过引线与HEMT芯片20的栅极引脚G电连接。
与上述TO框架基岛的封装结构不同之处在于，该实施例中封装框架为PQFN封装，框架基岛设为GaN基功率器件的源极引脚S，左边管脚设为GaN基功率器件的栅极引脚G，右边管脚设为GaN基功率器件的漏极引脚D。
图14是本发明实施例提供的又一种级联型GaN基功率器件的封装结构的立体结构示意图，图15是图14所示封装结构的俯视图，图16是图14所示封装结构是剖视图，参考图14-图16，在上述实施例基础上，该实施例的框架基岛1为QFN框架基岛，框架基岛1复用为源极引脚，导电连接结构2复用为栅极引脚G，源极引脚S、框架基岛1、导电连接结构2位于同一平面；HEMT芯片20的漏极D2通过引线与封装结构100的漏极引脚D电连接。
与上述PQFN封装不同之处在于，小铜板即导电连接结构2直接与框架基岛1的栅极引脚G为一个整体并形成电连接，无需额外的引线连接。PQFN框架基岛1设为GaN基功率器件的源极引脚S，小铜板即导电连接结构2与左边管脚相连并设为GaN基功率器件的栅极引脚G，右边管脚设为GaN基功率器件的漏极引脚D。
基于同一发明构思，本发明实施例还提供一种级联型GaN基功率器件的封装方法，该封装方法可适用于制备上述任一实施例中的级联型GaN基功率器件的封装结构。图17是本发明实施例提供的一种级联型GaN基功率器件的封装方法的流程图，参考图4和图17，该封装方法包括：
S110、在框架基岛的第一侧表面设置凹槽。
S120、在凹槽中固定导电连接结构，导电连接结构与框架基岛绝缘。
在具体实例中，导电连接结构2示例为小铜板，该步骤则实质为可在凹槽3内通过绝缘胶固化工艺粘接小铜板。
S130、将MOSFET芯片倒置于框架基岛的第一侧表面；其中，MOSFET芯片的漏极位于源极和栅极远离框架基岛的一侧，MOSFET芯片的栅极在第一侧表面的垂直投影与导电连接结构至少部分交叠，且与导电连接结构电连接，MOSFET芯片的源极在第一侧表面的垂直投影与第一侧表面的非凹槽所在区至少部分交叠，且与第一侧表面的非凹槽所在区电连接。
其中，MOSFET芯片10的栅极G1具体可通过第一高导热焊球41与导电连接结构2电连接；MOSFET芯片10的源极S1具体可通过第二高导热焊球42与第一侧表面101的非凹槽所在区电连接。该步骤S130实质为：在硅基MOSFET芯片10正面的源极和栅极区域植焊球，将硅基MOSFET芯片10正面朝下背面朝上，采用倒装方式，通过焊球回流工艺，将栅极连接到小铜板上，源极连接到框架基岛1上。
S140、将HEMT芯片正置于框架基岛的第一侧表面且与MOSFET芯片位于不同位置；其中，HEMT芯片的栅极、源极和漏极均位于HEMT芯片背离框架基岛的一侧，HEMT芯片的源极与MOSFET芯片的漏极通过引线电连接，HEMT芯片的栅极通过引线与框架基岛电连接。
此步骤实质为：将GaN基HEMT芯片20正面朝上反面朝下，采用正装方式，通过粘接材料连接到框架基岛1上。
S150、将HEMT芯片的漏极与封装结构的漏极引脚电连接，将框架基岛与封装结构的源极引脚电连接，将导电连接结构与HEMT芯片的栅极引脚电连接。
此步骤具体包括：将小铜板直接与框架的栅极引脚G为一个整体从而形成电连接，或将小铜板通过引线将MOSFET芯片10的栅极G1与框架的栅极引脚G形成电连接；将GaN基HEMT芯片20的漏极D2与框架基岛1的漏极引脚D通过引线形成电连接；将GaN基HEMT芯片20的栅极G2通过引线与框架基岛1的源极引脚S形成电连接；将GaN基HEMT芯片20的源极S2通过引线与MOSFET芯片10的漏极D1形成电连接。
S160、利用塑封材料，将HEMT芯片、MOSFET芯片、框架基岛和导电连接结构封装于塑封材料中。
该步骤为最后的封装步骤，具体为采用高导热绝缘塑封材料，经过固化塑封得到级联型GaN基功率器件。
由于上述级联型GaN基功率器件的封装方法用于制备本发明实施例提供的任意一种级联型GaN基功率器件封装结构，故而，其具备该封装结构相同或相似的有益效果，此处不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种级联型GaN基功率器件的封装结构，其特征在于，包括HEMT芯片、MOSFET芯片、框架基岛、导电连接结构和塑封材料，所述HEMT芯片、所述MOSFET芯片、所述框架基岛和所述导电连接结构封装于所述塑封材料中；
所述框架基岛的第一侧表面设置有凹槽，所述导电连接结构固定于所述凹槽内且与所述框架基岛绝缘；
所述MOSFET芯片倒置于所述框架基岛的所述第一侧表面，所述MOSFET芯片的漏极位于源极和栅极远离所述框架基岛的一侧；所述MOSFET芯片的栅极在所述第一侧表面的垂直投影与所述导电连接结构至少部分交叠，且与所述导电连接结构电连接；所述MOSFET芯片的源极在所述第一侧表面的垂直投影与所述第一侧表面的非凹槽所在区至少部分交叠，且与所述第一侧表面的非凹槽所在区电连接；
所述HEMT芯片正置于所述框架基岛的所述第一侧表面且与所述MOSFET芯片位于不同位置，所述HEMT芯片的栅极、源极和漏极均位于所述HEMT芯片背离所述框架基岛的一侧；所述HEMT芯片的源极与所述MOSFET芯片的漏极通过引线电连接；所述HEMT芯片的栅极通过引线与所述框架基岛电连接；
所述封装结构还包括栅极引脚、源极引脚和漏极引脚，所述HEMT芯片的漏极与所述封装结构的漏极引脚电连接，所述框架基岛与所述封装结构的源极引脚电连接，所述导电连接结构与所述HEMT芯片的栅极引脚电连接。
2.根据权利要求1所述的封装结构，其特征在于，所述框架基岛为TO框架基岛，所述栅极引脚、所述源极引脚和所述漏极引脚平行排列且垂直位于所述框架基岛的同一侧边；
所述源极引脚与所述框架基岛为一体成型结构，所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接，所述导电连接结构通过引线与所述HEMT芯片的栅极引脚电连接。
3.根据权利要求1所述的封装结构，其特征在于，所述框架基岛为TO框架基岛，所述栅极引脚、所述源极引脚和所述漏极引脚平行排列且垂直所述框架基岛的同一侧边；
所述源极引脚与所述框架基岛为一体成型结构，所述导电连接结构与所述HEMT芯片的栅极引脚为一体成型结构，所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接。
4.根据权利要求1所述的封装结构，其特征在于，所述框架基岛为PQFN框架基岛，所述框架基岛复用为所述源极引脚，所述栅极引脚、所述漏极引脚和所述框架基岛位于同一平面上，且所述栅极引脚和所述漏极引脚位于所述框架基岛的同一侧；
所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接，所述导电连接结构通过引线与所述HEMT芯片的栅极引脚电连接。
5.根据权利要求1所述的封装结构，其特征在于，所述框架基岛为QFN框架基岛，所述框架基岛复用为所述源极引脚，所述导电连接结构复用为所述栅极引脚，所述源极引脚、所述框架基岛、所述导电连接结构位于同一平面；
所述HEMT芯片的漏极通过引线与所述封装结构的漏极引脚电连接。
6.根据权利要求1所述的封装结构，其特征在于，所述HEMT芯片为水平结构的高压耗尽型n沟道GaN基HEMT芯片，所述MOSFET芯片为垂直结构的低压增强型n沟道硅基MOSFET芯片。
7.根据权利要求1所述的封装结构，其特征在于，所述MOSFET芯片的栅极通过第一高导热焊球与所述导电连接结构电连接；所述MOSFET芯片的源极通过第二高导热焊球与所述第一侧表面的非凹槽所在区电连接。
8.根据权利要求1所述的封装结构，其特征在于，所述导电连接结构的底部与所述凹槽的底部通过绝缘材料粘接，所述导电连接结构的侧壁与所述凹槽的侧壁之间存在预设间隔或填充有绝缘材料。
9.根据权利要求1所述的封装结构，其特征在于，所述凹槽设置于所述框架基岛的其中一个边角位置处，所述凹槽的长宽尺寸范围为2mm×1mm～6mm×5mm，深度范围为0.1mm～1.1mm。
10.根据权利要求1所述的封装结构，其特征在于，所述导电连接结构为金属板结构。
11.根据权利要求10所述的封装结构，其特征在于，所述金属板结构的长宽尺寸为1.8mm×0.8mm～5.8mm×4.8mm，厚度为0.1mm～1mm。
12.一种级联型GaN基功率器件的封装方法，其特征在于，用于制备如权利要求1-11任一项所述的级联型GaN基功率器件的封装结构，所述封装方法包括：
在框架基岛的第一侧表面设置凹槽；
在所述凹槽中固定导电连接结构，所述导电连接结构与所述框架基岛绝缘；
将所述MOSFET芯片倒置于所述框架基岛的所述第一侧表面；其中，所述MOSFET芯片的漏极位于源极和栅极远离所述框架基岛的一侧，所述MOSFET芯片的栅极在所述第一侧表面的垂直投影与所述导电连接结构至少部分交叠，且与所述导电连接结构电连接，所述MOSFET芯片的源极在所述第一侧表面的垂直投影与所述第一侧表面的非凹槽所在区至少部分交叠，且与所述第一侧表面的非凹槽所在区电连接；
将所述HEMT芯片正置于所述框架基岛的所述第一侧表面且与所述MOSFET芯片位于不同位置；其中，所述HEMT芯片的栅极、源极和漏极均位于所述HEMT芯片背离所述框架基岛的一侧，所述HEMT芯片的源极与所述MOSFET芯片的漏极通过引线电连接，所述HEMT芯片的栅极通过引线与所述框架基岛电连接；
将所述HEMT芯片的漏极与所述封装结构的漏极引脚电连接，将所述框架基岛与所述封装结构的源极引脚电连接，将所述导电连接结构与所述HEMT芯片的栅极引脚电连接；
利用塑封材料，将所述HEMT芯片、所述MOSFET芯片、所述框架基岛和所述导电连接结构封装于所述塑封材料中。
CN202111618972.3A 2021-12-27 2021-12-27 一种级联型GaN基功率器件的封装结构及封装方法 Pending CN114284231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111618972.3A CN114284231A (zh) 2021-12-27 2021-12-27 一种级联型GaN基功率器件的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111618972.3A CN114284231A (zh) 2021-12-27 2021-12-27 一种级联型GaN基功率器件的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114284231A true CN114284231A (zh) 2022-04-05

Family

ID=80876579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111618972.3A Pending CN114284231A (zh) 2021-12-27 2021-12-27 一种级联型GaN基功率器件的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114284231A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760756A (zh) * 2022-06-14 2022-07-15 四川明泰微电子有限公司 高频集成封装模块及其封装方法
CN116190370A (zh) * 2023-04-04 2023-05-30 南京理工大学 一种级联型GaN功率器件封装结构
CN116230702A (zh) * 2023-05-08 2023-06-06 广东气派科技有限公司 一种GaN芯片的封装结构
CN116314069A (zh) * 2023-05-23 2023-06-23 深圳市秀武电子有限公司 一种mos半导体功率器件及其封装方法
CN117155359A (zh) * 2023-10-26 2023-12-01 深圳智芯微电子科技有限公司 GaN HEMT器件预处理方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114760756A (zh) * 2022-06-14 2022-07-15 四川明泰微电子有限公司 高频集成封装模块及其封装方法
CN114760756B (zh) * 2022-06-14 2022-09-06 四川明泰微电子有限公司 高频集成封装模块及其封装方法
CN116190370A (zh) * 2023-04-04 2023-05-30 南京理工大学 一种级联型GaN功率器件封装结构
CN116190370B (zh) * 2023-04-04 2023-08-22 南京理工大学 一种级联型GaN功率器件封装结构
CN116230702A (zh) * 2023-05-08 2023-06-06 广东气派科技有限公司 一种GaN芯片的封装结构
CN116230702B (zh) * 2023-05-08 2024-04-26 广东气派科技有限公司 一种GaN芯片的封装结构
CN116314069A (zh) * 2023-05-23 2023-06-23 深圳市秀武电子有限公司 一种mos半导体功率器件及其封装方法
CN116314069B (zh) * 2023-05-23 2023-11-03 深圳市秀武电子有限公司 一种mos半导体功率器件及其封装方法
CN117155359A (zh) * 2023-10-26 2023-12-01 深圳智芯微电子科技有限公司 GaN HEMT器件预处理方法
CN117155359B (zh) * 2023-10-26 2024-02-09 深圳智芯微电子科技有限公司 GaN HEMT器件预处理方法

Similar Documents

Publication Publication Date Title
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
KR101168972B1 (ko) 반도체장치
US8723311B2 (en) Half-bridge electronic device with common heat sink on mounting surface
US9214416B1 (en) High speed, low loss and high density power semiconductor packages (μMaxPak) with molded surface mount high speed device(s) and multi-chip architectures
CN102005441A (zh) 混合封装栅极可控的半导体开关器件及制备方法
US9433075B2 (en) Electric power semiconductor device
JP2012175070A (ja) 半導体パッケージ
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
CN111212523A (zh) 具有低寄生电感和低热阻的功率集成模块
US9666557B2 (en) Small footprint semiconductor package
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
CN116190370B (zh) 一种级联型GaN功率器件封装结构
EP3882969B1 (en) A cascode semiconductor device and method of manufacture
CN117080195A (zh) 级联型GaN HEMT器件封装结构
EP3690937B1 (en) Cascode semiconductor device and method of manufacture
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
CN110556366B (zh) 一种GaN基级联型功率器件及其制备方法
CN211555872U (zh) 一种GaN基级联型功率器件
US20190258302A1 (en) Power supply module
CN218160367U (zh) Cascode封装结构
CN116913911B (zh) 级联型GaN HEMT封装器件及其制备方法
EP4369394A1 (en) Power semiconductor package and method for fabricating the same
CN216120276U (zh) 双面散热功率mosfet半导体器件
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
WO2022088173A1 (en) A power device with a spring clip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination