CN211555872U - 一种GaN基级联型功率器件 - Google Patents

一种GaN基级联型功率器件 Download PDF

Info

Publication number
CN211555872U
CN211555872U CN201921632562.2U CN201921632562U CN211555872U CN 211555872 U CN211555872 U CN 211555872U CN 201921632562 U CN201921632562 U CN 201921632562U CN 211555872 U CN211555872 U CN 211555872U
Authority
CN
China
Prior art keywords
groove
power device
gan
silicon
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201921632562.2U
Other languages
English (en)
Inventor
王洪
武智斌
周泉斌
高升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201921632562.2U priority Critical patent/CN211555872U/zh
Application granted granted Critical
Publication of CN211555872U publication Critical patent/CN211555872U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型公开了一种GaN基级联型功率器件,包括引脚框架,所述引脚框架包括基岛,与基岛相连的栅极电极引脚、源极电极引脚和漏极电极引脚;基岛的上表面连接PCB板,所述PCB板上表面设有第一凹槽和第二凹槽,第一凹槽的上表面设有凹槽焊盘,凹槽焊盘的上表面连接硅基器件,第二凹槽的上表面连接GaN功率器件;PCB板上表面设有焊盘,硅基器件与焊盘电气连接,焊盘与栅极电极引脚电气连接,GaN功率器件分别与焊盘和漏极电极引脚电气连接;PCB板上表面还设有通孔,硅基器件与GaN功率器件分别和通孔电气连接。GaN基级联型功率器件的制备工艺简单、易于实现、散热性能好。

Description

一种GaN基级联型功率器件
技术领域
本实用新型涉及半导体技术领域,尤其涉及一种GaN基级联型功率器件。
背景技术
近年来,随着半导体器件加工技术的进步,广泛应用于无线通信、雷达系统以及电动汽车等行业,功率半导体器件在其中扮演了很重要的角色,在三五族化合物半导体材料中,由于氮化镓具有高电子饱和漂移速率和高电子饱和速率等特点,因此适用于高频操作与雷达通讯方面。大量研究表明,氮化镓因具有宽禁带(约3.4eV)、高击穿电场等特点,适用于高功率电子元器件方面的应用,氮化镓成为功率器件的主要材料。
目前,氮化镓功率器件分为增强型和耗尽型两种。增强型氮化镓器件属于常闭型器件,它的阈值电压是正向电压,在栅源极加零电压时,增强型氮化镓器件并未导通。耗尽型氮化镓器件属于常开型器件,它的阈值电压是负向电压,在栅源极加零电压时,耗尽型氮化镓器件已经导通,存在短路的潜在风险。因此,耗尽型氮化镓器件一般采用与低压的硅基器件使用级联型的方式变成增强型氮化镓器件。
现有技术中,级联型的氮化镓功率器件是将GaN功率器件通过绝缘胶焊接到封装框架的基岛上,由于硅基器件的漏极D分布在硅基器件的下表面,将硅基器件的漏极D通过银浆焊接到小铜基板上,将小铜基板通过绝缘胶焊接到封装框架的基岛上,GaN功率器件的栅极G通过打线方式与基岛相连,硅基器件的源极S通过打线的方式与基岛相连,致使硅基器件的源极S和GaN功率器件的栅极G相连,它们作为级联型氮化镓器件的源极引出;硅基器件的栅极G作为级联型氮化镓器件的G极引出;GaN功率器件的漏极作为级联型氮化镓器件的漏极D引出;将小铜基板与GaN功率器件的源极S相连。最后通过注塑工艺形成一个完整器件。
针对于上述技术中存在以下几个缺点:
1、GaN功率器件和小铜基板通过绝缘胶焊接到封装框架上,这种方式不能够完全的确保GaN功率器件和小铜基板与封装框架之间是不导通的,仍有出现导通的风险。
2、硅基器件的栅极的面积特别小,需要通过特别细长的引线将其与封装框架的引脚相连,在焊接的过程中容易将其拉断。
3、上述技术的打线方式在注塑时容易将这些引线压倒在基岛上,使得器件短路。
4、上述技术器件的横向散热是通过塑封料散热,由于塑封料的热导率较低,不利于横向散热,容易造成器件的损坏。
实用新型内容
针对现有技术的缺陷,本实用新型目的是提供一种GaN基级联型功率器件。
本实用新型的目的至少是通过以下技术方案之一实现的。
本实用新型提供了一种GaN基级联型功率器件,包括引脚框架,所述引脚框架包括基岛和与基岛相连的栅极电极引脚、源极电极引脚及漏极电极引脚;基岛的上表面连接PCB板,所述PCB板上表面设有第一凹槽和第二凹槽,第一凹槽的上表面设有凹槽焊盘,凹槽焊盘的上表面连接硅基器件,第二凹槽的上表面连接GaN功率器件;PCB板上表面设有焊盘,硅基器件与焊盘电气连接,焊盘与栅极电极引脚电气连接,GaN功率器件分别与焊盘和漏极电极引脚电气连接;PCB板上表面还设有通孔,所述通孔为中空结构,中空结构从PCB板上表面延伸到下表面;硅基器件与GaN功率器件分别和通孔电气连接。
优选地,所述硅基器件为具有垂直结构的低压、增强型硅基器件,硅基器件上表面包括栅极和源极,硅基器件下表面包括漏极,硅基器件的下表面尺寸为1.2mm×1.8mm~1.4mm×2mm,硅基器件的厚度为0.5mm~0.6mm;所述GaN功率器件是具有横向结构的高压、耗尽型GaN功率器件,GaN功率器件上表面包括栅极、源极和漏极,GaN功率器件的下表面的尺寸为2mm×5.5mm~3mm×5.5mm,GaN功率器件的厚度为0.5mm~0.6mm。
优选地,所述引脚框架为TO-220、TO-220FL或TO-220AB中的一种以上,基岛位于引脚框架上表面的中心区域,基岛的上表面尺寸为7.2mm×6.2mm~8mm×7mm,基岛的厚度为0.5mm~0.6mm。
优选地,PCB板的下表面尺寸与基岛的上表面尺寸一致, PCB板的制备材料为高导热率非金属固体材料,导热率为100W/mK-300W/mK,PCB板的下表面尺寸为7.2mm×6.2mm~8mm×7mm,PCB板的厚度为0.9mm~1.3mm。
优选地,第一凹槽和第二凹槽的槽口为方形,分别位于PCB板上表面的左右两侧;第一凹槽和第二凹槽的底部均为PCB板材料制成;第一凹槽和第二凹槽的凹槽深度均小于PCB板的厚度,但第一凹槽的凹槽深度大于硅基器件的厚度,第二凹槽的凹槽深度大于GaN功率器件的厚度;第一凹槽和第二凹槽的凹槽深度为0.7mm~1.1mm;第一凹槽的底部上表面尺寸大于硅基器件的下表面尺寸,第一凹槽的底部上表面尺寸为2mm×2mm~2.2mm×2.2mm,第二凹槽的底部上表面尺寸大于GaN功率器件的下表面尺寸,第二凹槽的底部上表面尺寸为2.2mm×5.7mm~3.2mm×5.7mm;GaN功率器件通过绝缘胶焊接到第二凹槽底部上表面。
优选地,凹槽焊盘的尺寸与第一凹槽底部上表面尺寸一致,均为2mm×2mm~2.2mm×2.2mm,凹槽焊盘采用金属材料制备;硅基器件通过导电硅胶焊接到凹槽焊盘上表面。
优选地,所述焊盘包括第一焊盘和第二焊盘;硅基器件的栅极与第一焊盘电气连接,硅基器件的漏极和第二焊盘电气连接,第一焊盘与引脚框架的栅极电极引脚电气连接;GaN功率器件的源极与第二焊盘电气连接,GaN功率器件的漏极与引脚框架的漏极电极引脚电气连接;引脚框架的源极电极引脚与基岛一体成型;第一焊盘的尺寸为0.3mm×0.3mm~0.5mm×0.5mm,第二焊盘的尺寸为1mm×2mm~1.5mm×2.5mm;第一焊盘位于PCB板上表面硅基器件的下方,第二焊盘位于PCB板上表面的GaN功率器件的左侧,第一焊盘和第二焊盘的材料为金属。
优选地,所述通孔包括第一通孔和第二通孔,硅基器件的源极与第一通孔电气连接,GaN功率器件的栅极与第二通孔电气连接;第一通孔与第二通孔的通孔直径范围为0.1mm-0.2mm;第一通孔位于PCB板上表面硅基器件下方,第二通孔位于PCB板上表面GaN功率器件下方;第一通孔与第二通孔的数量均为3-5个。
优选地,所述电气连接为金属引线连接,所述金属引线包括铜制引线或铝制引线。
优选地,PCB板的材料为AlN或Al2O3
优选地,凹槽焊盘、第一焊盘和第二焊盘的材料为铜箔。
本实用新型还提供了一种制备所述GaN基级联型功率器件的方法,包括以下步骤:
(1)将PCB板通过导电硅胶焊接到引脚框架的基岛上表面;将硅基器件通过导电硅胶焊接到凹槽焊盘上表面,硅基器件的右侧壁与第一凹槽的右侧壁之间的距离为0.8mm~1mm;将GaN功率器件焊接到第二凹槽底部上表面;
(2)将硅基器件通过金属引线与焊盘电气连接,将焊盘通过金属引线与引脚框架的栅极电极引脚电气连接,作为功率器件的栅极;将硅基器件通过金属引线与通孔电气连接,将通孔通过焊锡料与基岛电气连接;
(3)将GaN功率器件通过金属引线与通孔电气连接,所述通孔再通过焊锡料与基岛电气连接;
(4)将GaN功率器件通过金属引线分别与焊盘、漏极电极引脚电气连接,作为功率器件的漏极;基岛与源极电极引脚电气连接,作为功率器件的源极;
(5)将引脚框架和PCB板进行表面注塑。
优选地,硅基器件的栅极通过1条38μm铜制引线与第一焊盘电气连接,硅基器件的漏极通过3条125μm铝制引线与第二焊盘进行电气连接,硅基器件的源极使用3条125μm铝制引线与第一通孔进行电气连接,在焊接时应在第一通孔内注入焊锡料,使得第一通孔的上表面与下表面可以导通;
优选地,GaN功率器件的源极通过3条125μm铝制引线与第二焊盘进行电气连接;GaN功率器件的栅极使用3条125μm铝制引线与第二通孔进行电气连接,在焊接时应在第二通孔内注入焊锡料,使得第二通孔的上表面与下表面可以导通;GaN功率器件的漏极使用3条125μm铝制引线与漏极电极引脚进行电气连接;
优选地,第一焊盘通过2条125μm铝制引线与栅极电极引脚进行电气连接,作为级联型氮化镓功率器件的栅极;
优选地,源极电极引脚与基岛一体成型,第一通孔和第二通孔分别与基岛电气连接,作为级联型氮化镓功率器件的源极;
优选地,漏极电极引脚使用3条125μm铝制引线与GaN功率器件的漏极电气连接,作为级联型氮化镓功率器件的漏极。
和现有技术相比,本实用新型具有以下有益效果和优点:
(1)PCB板的下表面是绝缘体,可以完全避免GaN功率器件和硅基器件与封装框架之间导通;
(2)硅基器件的栅极面积较小,将其引线到PCB板的焊盘上,再由焊盘引线到引脚上,避免了由于细长的引线在焊接时出现拉断现象;
(3)硅基器件与GaN功率器件的电极通过使用引线与PCB板上表面的焊盘相连,实线硅基器件与GaN功率器件的电气连接,减小由于引线过长导致后续的注塑工艺将其压断的风险;
(4)通过引入高导热率的PCB板,能够将硅基器件与GaN功率器件产生的热量通过横向散热将其散发出去,具有优异的散热性能。
附图说明
图1是实施例提供的GaN基级联型功率器件与TO-220框架的俯视图;
图2是实施例提供的TO-220框架示意图;
图3是实施例提供的PCB板结构的俯视图;
图4是实施例提供的PCB板结构的前视图;
图5是实施例提供的PCB板结构的左视图;
图6是实施例提供的级联型氮化镓功率器件与PCB板的俯视图;
图7是实施例提供的GaN基级联型功率器件封装完成的成品图;
图中示出:1-硅基器件、2-GaN功率器件、3-PCB板、4-第一凹槽、5-第二凹槽、6-凹槽焊盘、7-第一焊盘、8-第二焊盘、9-第一通孔、10-第二通孔、11-38μm铜制引线11、12-125μm铝制引线、13-引脚框架、14-基岛、15-环氧树脂。
具体实施方式
以下结合具体实施例和附图对本实用新型的具体实施作进一步说明,但本实用新型的实施不限于此。
本实施例提供了一种GaN基级联型功率器件,如图1和图2所示,包括引脚框架13,所述引脚框架13包括基岛14,与基岛14相连的栅极电极引脚、源极电极引脚和漏极电极引脚;基岛的上表面连接PCB板3,所述PCB板3上表面设有第一凹槽4和第二凹槽5,如图3所示,第一凹槽4的上表面设有凹槽焊盘6,凹槽焊盘6的上表面连接硅基器件1,第二凹槽5的上表面连接GaN功率器件2;PCB板3上表面设有焊盘,硅基器件1与焊盘电气连接,焊盘与栅极电极引脚电气连接,GaN功率器件2分别与焊盘和漏极电极引脚电气连接;PCB板3上表面还设有通孔,所述通孔为中空结构,中空结构从PCB板3上表面延伸到下表面;硅基器件1与GaN功率器件2分别和通孔电气连接。
所述硅基器件1为垂直结构的低压、增强型硅基器件,硅基器件1上表面包括栅极G和源极S,硅基器件1下表面包括漏极D,硅基器件1的下表面尺寸为1.2mm×1.8mm,硅基器件1的厚度为0.5mm;所述GaN功率器件2是横向结构的高压、耗尽型GaN功率器件,GaN功率器件2上表面包括栅极G、源极S和漏极D,GaN功率器件2的下表面的尺寸为2mm×5.5mm,GaN功率器件2的厚度为0.5mm。
所述引脚框架13为TO-220框架,基岛14位于TO-220框架上表面的中心区域,基岛14的上表面尺寸为7.2mm×6.2mm,基岛的厚度为0.5mm。
PCB板3的下表面尺寸与基岛14的上表面尺寸一致, PCB板3的制备材料为AlN,PCB板的下表面尺寸为7.2mm×6.2mm,PCB板的厚度为0.9mm。
第一凹槽4和第二凹槽5的槽口为方形,分别位于PCB板3上表面的左右两侧;第一凹槽4和第二凹槽5的底部均为PCB板材料制成;第一凹槽4和第二凹槽5的凹槽深度均小于PCB板3的厚度,但第一凹槽4的凹槽深度大于硅基器件1的厚度,第二凹槽5的凹槽深度大于GaN功率器件2的厚度;第一凹槽4和第二凹槽5的凹槽深度为0.7mm;第一凹槽4的底部上表面尺寸大于硅基器件1的下表面尺寸,第一凹槽4的底部上表面尺寸为2mm×2mm,第二凹槽5的底部上表面尺寸大于GaN功率器件2的下表面尺寸,第二凹槽5的底部上表面尺寸为2.2mm×5.7mm;GaN功率器件2通过绝缘胶焊接到第二凹槽5底部上表面。
凹槽焊盘6的尺寸与第一凹槽4底部上表面尺寸一致,均为2mm×2mm,凹槽焊盘6采用铜箔制备;硅基器件1通过导电硅胶焊接到凹槽焊盘6上表面。
如图6所示,硅基器件1是垂直结构,硅基器件1的漏极D位于硅基器件1的下表面,因此凹槽焊盘6成为硅基器件1的漏极D。所述焊盘包括第一焊盘7和第二焊盘8;硅基器件1的栅极G使用1条38μm铜制引线11与第一焊盘7电气连接,硅基器件1的漏极D使用3条125μm铝制引线12与和第二焊盘8电气连接,第一焊盘7与引脚框架的栅极电极引脚通过1条38μm铜制引线11电气连接;GaN功率器件2的源极S使用3条125μm铝制引线12与第二焊盘8电气连接,GaN功率器件2的漏极D使用3条125μm铝制引线12与引脚框架的漏极电极引脚电气连接;引脚框架13的源极电极引脚与基岛14一体成型;第一焊盘7的尺寸为0.3mm×0.3mm,第二焊盘8的尺寸为1mm×2mm;所述第一焊盘7、第二焊盘8分别位于PCB板3上表面的左下侧、中侧,如图3所示,第一焊盘7和第二焊盘8的材料为铜箔。所述通孔包括第一通孔9和第二通孔10,如图4所示,硅基器件1的源极S通过3条125μm铝制引线12与第一通孔9电气连接,在焊接时应在第一通孔9内注入焊锡料,使得第一通孔9的上表面与下表面可以导通。GaN功率器件2的栅极G使用3条125μm铝制引线12与第二通孔10电气连接,在焊接时应在第二通孔10内注入焊锡料,使得第二通孔10的上表面与下表面可以导通;第一通孔9与第二通孔10的通孔直径范围为0.2mm;第一通孔9与第二通孔10分别位于PCB板3上表面的左下侧、右下侧,如图5所示;第一通孔9与第二通孔10的数量均为3个。
本实施例还提供了一种制备所述GaN基级联型功率器件的方法,包括以下步骤:
(1)将PCB板3通过导电硅胶焊接到引脚框架13的基岛14上表面;将硅基器件1通过导电硅胶焊接到凹槽焊盘6上表面,硅基器件1的右侧壁与第一凹槽4的右侧壁之间的距离为0.8mm;将GaN功率器件2焊接到第二凹槽5底部上表面;
(2)将硅基器件1通过金属引线与焊盘连接,将焊盘通过金属引线与引脚框架13的栅极电极引脚连接,作为功率器件的栅极;将硅基器件1通过金属引线与通孔连接,将通孔通过焊锡料与基岛14连接;
(3)将GaN功率器件2通过金属引线与通孔连接,所述通孔再通过焊锡料与基岛14连接;
(4)将GaN功率器件2通过金属引线分别与焊盘、漏极电极引脚连接,作为功率器件的漏极;基岛与源极电极引脚连接,作为功率器件的源极;
(5)将引脚框架13和PCB板3通过环氧树脂15进行表面注塑,得GaN基级联型功率器件,如图7所示。
以上所述,仅为本实用新型的较佳实施例而已,并非对本实用新型做任何形式上的限定。凡本领域的技术人员利用本实用新型的技术方案对上述实施例作出的任何等同的变动、修饰或演变等,均仍属于本实用新型技术方案的范围内。

Claims (10)

1.一种GaN基级联型功率器件,其特征在于,包括引脚框架,所述引脚框架包括基岛和与基岛相连的栅极电极引脚、源极电极引脚及漏极电极引脚;基岛的上表面连接PCB板,所述PCB板上表面设有第一凹槽和第二凹槽,第一凹槽的上表面设有凹槽焊盘,凹槽焊盘的上表面连接硅基器件,第二凹槽的上表面连接GaN功率器件;PCB板上表面设有焊盘,硅基器件与焊盘电气连接,焊盘与栅极电极引脚电气连接,GaN功率器件分别与焊盘和漏极电极引脚电气连接;PCB板上表面还设有通孔,所述通孔为中空结构,中空结构从PCB板上表面延伸到下表面;硅基器件与GaN功率器件分别和通孔电气连接。
2.根据权利要求1所述的GaN基级联型功率器件,其特征在于,所述硅基器件为具有垂直结构的低压、增强型硅基器件,硅基器件上表面包括栅极和源极,硅基器件下表面包括漏极,硅基器件的下表面尺寸为1.2mm×1.8mm~1.4mm×2mm,硅基器件的厚度为0.5mm~0.6mm。
3.根据权利要求1所述的GaN基级联型功率器件,其特征在于,所述GaN功率器件是具有横向结构的高压、耗尽型GaN功率器件,GaN功率器件上表面包括栅极、源极和漏极,GaN功率器件的下表面的尺寸为2mm×5.5mm~3mm×5.5mm,GaN功率器件的厚度为0.5mm~0.6mm。
4.根据权利要求1所述的GaN基级联型功率器件,其特征在于,所述引脚框架为TO-220、TO-220FL或TO-220AB中的一种以上,基岛位于引脚框架上表面的中心区域,基岛的上表面尺寸为7.2mm×6.2mm~8mm×7mm,基岛的厚度为0.5mm~0.6mm。
5.根据权利要求1所述的GaN基级联型功率器件,其特征在于,PCB板的下表面尺寸与基岛的上表面尺寸一致,PCB板的制备材料为高导热率非金属固体材料,导热率为100W/mK-300W/mK,PCB板的下表面尺寸为7.2mm×6.2mm~8mm×7mm,PCB板的厚度为0.9mm~1.3mm。
6.根据权利要求1所述的GaN基级联型功率器件,其特征在于,第一凹槽和第二凹槽的槽口为方形,分别位于PCB板上表面的左右两侧;第一凹槽和第二凹槽的底部均为PCB板材料制成;第一凹槽和第二凹槽的凹槽深度均小于PCB板的厚度,但第一凹槽的凹槽深度大于硅基器件的厚度,第二凹槽的凹槽深度大于GaN功率器件的厚度;第一凹槽和第二凹槽的凹槽深度为0.7mm~1.1mm;第一凹槽的底部上表面尺寸大于硅基器件的下表面尺寸,第一凹槽的底部上表面尺寸为2mm×2mm~2.2mm×2.2mm,第二凹槽的底部上表面尺寸大于GaN功率器件的下表面尺寸,第二凹槽的底部上表面尺寸为2.2mm×5.7mm~3.2mm×5.7mm;GaN功率器件通过绝缘胶焊接到第二凹槽底部上表面。
7.根据权利要求1所述的GaN基级联型功率器件,其特征在于,凹槽焊盘的尺寸与第一凹槽底部上表面尺寸一致,均为2mm×2mm~2.2mm×2.2mm,凹槽焊盘采用金属材料制备;硅基器件通过导电硅胶焊接到凹槽焊盘上表面。
8.根据权利要求2所述的GaN基级联型功率器件,其特征在于,所述焊盘包括第一焊盘和第二焊盘;硅基器件的栅极与第一焊盘电气连接,硅基器件的漏极和第二焊盘电气连接,第一焊盘与引脚框架的栅极电极引脚电气连接;GaN功率器件的源极与第二焊盘电气连接,GaN功率器件的漏极与引脚框架的漏极电极引脚电气连接;引脚框架的源极电极引脚与基岛一体成型;第一焊盘的尺寸为0.3mm×0.3mm~0.5mm×0.5mm,第二焊盘的尺寸为1mm×2mm~1.5mm ×2.5mm;第一焊盘位于PCB板上表面硅基器件的下方,第二焊盘位于PCB板上表面的GaN功率器件的左侧,第一焊盘和第二焊盘的材料为金属。
9.根据权利要求2所述的GaN基级联型功率器件,其特征在于,所述通孔包括第一通孔和第二通孔,硅基器件的源极与第一通孔电气连接,GaN功率器件的栅极与第二通孔电气连接;第一通孔与第二通孔的通孔直径范围为0.1mm-0.2mm;第一通孔位于PCB板上表面硅基器件下方,第二通孔位于PCB板上表面GaN功率器件下方;第一通孔与第二通孔的数量均为3-5个。
10.根据权利要求7或8所述的GaN基级联型功率器件,其特征在于,所述电气连接为金属引线连接,所述金属引线包括铜制引线或铝制引线。
CN201921632562.2U 2019-09-28 2019-09-28 一种GaN基级联型功率器件 Expired - Fee Related CN211555872U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921632562.2U CN211555872U (zh) 2019-09-28 2019-09-28 一种GaN基级联型功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921632562.2U CN211555872U (zh) 2019-09-28 2019-09-28 一种GaN基级联型功率器件

Publications (1)

Publication Number Publication Date
CN211555872U true CN211555872U (zh) 2020-09-22

Family

ID=72497968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921632562.2U Expired - Fee Related CN211555872U (zh) 2019-09-28 2019-09-28 一种GaN基级联型功率器件

Country Status (1)

Country Link
CN (1) CN211555872U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556366A (zh) * 2019-09-28 2019-12-10 华南理工大学 一种GaN基级联型功率器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556366A (zh) * 2019-09-28 2019-12-10 华南理工大学 一种GaN基级联型功率器件及其制备方法

Similar Documents

Publication Publication Date Title
US9433075B2 (en) Electric power semiconductor device
WO2007120769B1 (en) Low inductance bond-wireless co-package for high power density devices, especially for igbts and diodes
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
CN214043635U (zh) 一种智能功率模块及电力电子设备
EP3157053A1 (en) Power module
CN111430335A (zh) 一种叠层结构级联型GaN基功率器件及其封装方法
US9666557B2 (en) Small footprint semiconductor package
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN211555872U (zh) 一种GaN基级联型功率器件
KR102490612B1 (ko) 전력용 반도체 모듈
CN110556366A (zh) 一种GaN基级联型功率器件及其制备方法
CN116190370B (zh) 一种级联型GaN功率器件封装结构
CN112911799A (zh) 一种低寄生参数功率模块的封装结构及封装方法
CN117080195A (zh) 级联型GaN HEMT器件封装结构
JPS6022345A (ja) 半導体装置
JP2012182386A (ja) パッケージ
CN209785910U (zh) 大电流半导体功率器件
CN210224004U (zh) 一种射频器件
CN213752698U (zh) 一种叠层结构级联型GaN基功率器件
CN111816623A (zh) 封装半导体器件及其封装方法
CN220172121U (zh) 一种基于sot-227封装模块的封装结构
KR101850923B1 (ko) 고주파 전력 트랜지스터 패키지 및 그 제조방법
CN218769501U (zh) 一种功率半导体器件
CN215600362U (zh) 一种复合二极管的贴片式三极管封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200922