KR101850923B1 - 고주파 전력 트랜지스터 패키지 및 그 제조방법 - Google Patents

고주파 전력 트랜지스터 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101850923B1
KR101850923B1 KR1020160077839A KR20160077839A KR101850923B1 KR 101850923 B1 KR101850923 B1 KR 101850923B1 KR 1020160077839 A KR1020160077839 A KR 1020160077839A KR 20160077839 A KR20160077839 A KR 20160077839A KR 101850923 B1 KR101850923 B1 KR 101850923B1
Authority
KR
South Korea
Prior art keywords
frequency power
power transistor
electrode
substrate
source electrode
Prior art date
Application number
KR1020160077839A
Other languages
English (en)
Other versions
KR20180000105A (ko
Inventor
임영광
김종우
구황섭
김현제
정희석
Original Assignee
(주)웨이비스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이비스 filed Critical (주)웨이비스
Priority to KR1020160077839A priority Critical patent/KR101850923B1/ko
Priority to PCT/KR2017/006177 priority patent/WO2017222233A1/ko
Publication of KR20180000105A publication Critical patent/KR20180000105A/ko
Application granted granted Critical
Publication of KR101850923B1 publication Critical patent/KR101850923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

고주파 전력 트랜지스터 패키지가 소개된다.
본 발명의 고주파 전력 트랜지스터 패키지는, 복수 개의 제1비아홀이 형성된 기판; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1게이트 전극 및 제2게이트 전극; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1드레인 전극 및 제2드레인 전극; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1소스 전극 및 제2소스 전극; 및 상기 제1소스 전극에 결합된 고주파 전력 트랜지스터를 포함한다.

Description

고주파 전력 트랜지스터 패키지 및 그 제조방법{High frequency power transistor package and thereof method}
본 발명은 고주파 전력 트랜지스터 패키지 및 그 제조방법에 관한 것이다.
도 1에 도시된 바와 같이, 종래 고주파 전력 증폭기에 사용되는 고주파 전력 트랜지스터 패키지는 고주파 전력 트랜지스터(1)와 금속을 가공하여 형성한 방열체(5), 게이트 접속부(2) 및 드레인 접속부(3)와 세라믹을 가공하여 형성한 세라믹링(4)을 포함한다.
종래 고주파 전력 트랜지스터 패키지의 방열체(5), 게이트 접속부(2), 드레인 접속부(3) 및 세라믹링(4)은 가공을 통해 각각 형성하고 결합되므로 크기가 크고, 제조 원가가 상승되는 문제점이 존재한다.
종래 고주파 전력 트랜지스터 패키지는 방열체(5)의 크기가 크므로 고주파 전력 트랜지스터(1)와 게이트 접속부(2) 및 고주파 전력 트랜지스터(1)와 드레인 접속부(3) 간의 간격이 길어 이를 연결하는 와이어(W)의 길이가 길어지므로 신호 손실이 증가하는 문제점이 존재한다.
또한, 와이어(W)의 길이가 길어지면 와이어(W)를 단계적으로 연결하여야 하므로 고주파 전력 트랜지스터 패키지의 크기가 더욱 커지는 문제점이 존재한다.
종래 고주파 전력 증폭기에 사용되는 고주파 전력 트랜지스터 패키지는 고주파 전력 증폭기의 PCB(6)와 메탈(7)에 홀을 가공하고, 이러한 홀에 실장하는 드롭 인 타입(drop in type) 방식으로 고주파 전력 증폭기와 결합되는 것이 일반적이었다.
종래 고주파 전력 트랜지스터 패키지가 드롭 인 타입 방식으로 실장되는 경우에 발생하는 문제점을 정리해 보면 아래와 같다.
첫째, PCB(6)와 메탈(7)에 고주파 전력 트랜지스터 패키지를 실장하기 위한 홀을 가공해야 하므로, 공정이 증가하는 것은 물론, PCB(6) 및 메탈(7)에 각각 별도로 홀을 가공한 후, PCB(6) 및 메탈(7)을 결합하는 과정에서 홀이 가공된 위치가 서로 상이할 경우에는 고주파 전력 트랜지스터 패키지가 실장될 수 없거나 바르게 실장되지 않는 문제점이 존재한다.
둘째, PCB(6)와 메탈(7)의 열팽창계수가 상이하므로, 온도가 상승 시 PCB(6)와 메탈(7)에 형성된 홀의 크기가 서로 달라지게 되므로, 고주파 전력 트랜지스터 패키지의 결합이 불안정해지는 문제점이 존재한다.
셋째, 고주파 전력 트랜지스터 패키지를 메탈(7)에 솔더링 등 본딩 방식으로 실장하는 경우, 고주파 전력 트랜지스터 패키지 교체 시 PCB(6) 및 메탈(7) 전체를 교체해야 하는 문제점이 존재한다.
넷째, 고주파 전력 트랜지스터 패키지를 나사 등을 이용하여 체결하는 경우, 메탈(7)과 방열체(5)는 가공에 따른 접촉면이 불균일하여 접촉율이 낮아져 열전도율이 저하되고, 방열체(5)에 나사 체결을 위해 별도의 나사홀을 가공해야 하므로, 고주파 전력 트랜지스터 패키지의 크기가 커지는 문제점이 존재한다.
상기한 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
KR 10-1487570 B1(2015.01.22)
본 발명은 소형화 가능하고, 제조 원가를 절감할 수 있으며, 생산성 개선 및 불량 발생 가능성을 최소화한 고주파 전력 트랜지스터 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 고주파 전력 트랜지스터 패키지는, 복수 개의 제1비아홀이 형성된 기판; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1게이트 전극 및 제2게이트 전극; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1드레인 전극 및 제2드레인 전극; 상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1소스 전극 및 제2소스 전극; 및 상기 제1소스 전극에 결합된 고주파 전력 트랜지스터를 포함한다.
상기 기판에는 삽입홀이 형성되고, 상기 삽입홀에는 상기 제1소스 전극이 형성되며, 상기 제1소스 전극에는 상기 고주파 전력 트랜지스터가 결합되되, 상기 삽입홀에 삽입된 것을 특징으로 한다.
상기 고주파 전력 트랜지스터는 GaN HEMT이고, 상기 GaN HEMT는, 제1게이트 전극 및 제1드레인 전극과 각각 와이어를 매개로 연결된 것을 특징으로 한다.
본 발명의 고주파 전력 트랜지스터 패키지는 상기 제1게이트 전극, 상기 제1드레인 전극, 상기 고주파 전력 트랜지스터 상에 형성된 절연층; 상기 절연층 상에 형성된 제1연결 전극; 및 상기 절연층 상에 상기 제1연결 전극과 별도로 형성된 제2연결 전극을 더 포함하고, 상기 절연층에는 복수 개의 제2비아홀이 형성되며, 상기 제1연결 전극과 상기 제1게이트 전극 및 상기 제1연결 전극과 상기 고주파 전력 트랜지스터는 상기 제2비아홀에 충진된 도전체에 의해 도통되고, 상기 제2연결 전극과 상기 제1드레인 전극 및 상기 제2연결 전극과 상기 고주파 전력 트랜지스터는 상기 제2비아홀에 충진된 도전체에 의해 도통되는 것을 특징으로 한다.
상기 고주파 전력 트랜지스터는 GaN HEMT이고, 상기 기판은 고저항 실리콘 재질로 형성된 것을 특징으로 한다.
상기 제1비아홀은, 종 방향으로 형성된 가상의 제1라인 및 제2라인을 따라 각각 복수 개가 형성되고, 상기 제1라인에 형성된 제1비아홀과 상기 제2라인에 형성된 제1비아홀은 서로 엇갈리게 형성된 것을 특징으로 한다.
본 발명의 고주파 전력 트랜지스터 패키지 제조방법은, 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정; 상기 기판에 상기 제2게이트 전극, 제2소스 전극, 제2드레인 전극과 대응되는 복수 개의 제1비아홀을 형성하는 과정; 상기 제1비아홀을 전도체로 충진하는 과정; 상기 기판 타면에 상기 제2게이트 전극과 대응되는 제1게이트 전극, 상기 제2소스 전극과 대응되는 제1소스 전극, 상기 제2드레인 전극과 대응되는 제1드레인 전극을 형성하는 과정; 상기 제1소스 전극 상에 고주파 전력 트랜지스터를 결합하는 과정; 및 상기 고주파 전력 트랜지스터와 상기 제1게이트 전극 및 상기 고주파 전력 트랜지스터와 상기 제1드레인 전극을 와이어를 매개로 연결하는 과정을 포함한다.
본 발명의 고주파 전력 트랜지스터 패키지 제조방법은, 상기 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정과, 상기 제1게이트 전극, 상기 제1소스 전극 및 상기 제1드레인 전극을 형성하는 과정 사이에, 상기 고주파 전력 트랜지스터가 삽입 고정될 수 있도록 삽입홀을 형성하는 과정을 더 포함하고, 상기 제1소스 전극은 상기 삽입홀 상에 형성되는 것을 특징으로 한다.
본 발명의 고주파 전력 트랜지스터 패키지 제조방법은, 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정; 상기 기판에 상기 제2게이트 전극, 제2소스 전극, 제2드레인 전극과 대응되는 복수 개의 제1비아홀을 형성하는 과정; 상기 제1비아홀을 전도체로 충진하는 과정; 상기 기판 타면에 상기 제2게이트 전극과 대응되는 제1게이트 전극, 상기 제2소스 전극과 대응되는 제1소스 전극, 상기 제2드레인 전극과 대응되는 제1드레인 전극을 형성하는 과정; 상기 제1소스 전극 상에 고주파 전력 트랜지스터를 결합하는 과정; 상기 제1게이트 전극, 상기 제1드레인 전극, 상기 고주파 전력 트랜지스터 상에 절연층을 형성하는 과정; 상기 절연층에 복수 개의 제2비아홀을 형성하는 과정; 및 상기 제2소스 전극과 상기 고주파 전력 트랜지스터가 서로 인접하는 한 쌍의 제2비아홀을 매개로 전기적으로 연결될 수 있도록 상기 절연층 상에 제1연결 전극을 형성하고, 상기 제2드레인 전극과 상기 고주파 전력 트랜지스터가 서로 인접하는 한 쌍의 제2비아홀을 매개로 전기적으로 연결될 수 있도록 상기 절연층 상에 제2연결 전극을 형성하는 과정을 포함하며, 상기 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정과, 상기 제1게이트 전극, 상기 제1소스 전극 및 상기 제1드레인 전극을 형성하는 과정 사이에, 상기 고주파 전력 트랜지스터가 삽입 고정될 수 있도록 삽입홀을 형성하는 과정을 더 포함한다.
상기 고주파 전력 트랜지스터는 GaN HEMT이고, 상기 기판은 고저항 실리콘 재질로 형성된 것을 특징으로 한다.
본 발명에 따르면 아래와 같은 다양한 효과를 구현할 수 있게 된다.
첫째, 기판에 전도체가 충진된 비아홀을 형성하고, 게이트, 드레인, PCB와 접속되도록 함으로써, 고주파 전력 트랜지스터 패키지의 크기를 소형화할 수 있고, 제조원가를 낮출 수 있는 이점이 있다.
둘째, 고주파 전력 트랜지스터를 삽입홀에 삽입하여 고주파 전력 트랜지스터 패키지의 크기를 최소화할 수 있으며, 정확한 위치에 안착될 수 있으며, 와이어의 길이를 줄여 신호손실을 감소할 수 있는 이점이 있다.
셋째, 고주파 전력 트랜지스터와 제1게이트 전극 및 고주파 전력 트랜지스터와 제1드레인 전극 간의 간격이 짧아 이를 연결하는 와이어의 길이가 짧아지므로 신호 손실을 최소화하는 이점이 있다.
넷째, 제2비아홀, 제1연결 전극 및 제2연결 전극을 통해 고주파 전력 트랜지스터와 제1게이트 전극 및 고주파 전력 트랜지스터와 제1드레인 전극을 반도체 공정으로 연결할 수 있으므로 일괄 생산이 가능하여 생산성이 향상되는 이점이 있다.
다섯째, 기판을 고저항 실리콘으로 형성하여 기존 방열체의 열전도율과 동등 이상의 열전도율을 실현할 수 있는 것은 물론, 유전율이 높은 고저항 실리콘을 사용함으로써 기판의 크기를 작게 할 수 있어서 고주파 전력 트랜지스터 패키지를 소형화할 수 있으며, 원판에서 절단되는 기판의 수가 많아지므로 생산성을 높일 수 있는 이점이 있다.
여섯째, 제1비아홀을 서로 엇갈리게 형성하여 열전도 효율을 극대화할 수 있는 이점이 있다.
일곱째, 제1소스 전극의 면적보다 제2소스 전극의 면적이 크므로 PCB와의 접촉면적을 넓어져 열전도 효율을 극대화할 수 있는 이점이 있다.
여덜째, 고주파 전력 증폭기에 실장하는 경우 PCB와 메탈에 별도의 홀 가공 없이 SMT 등 본딩 방식으로 실장 가능하므로 공정 및 불량 발생이 감소하며, PCB와 메탈의 열팽창계수 차이에 따른 접촉 불량 문제점을 해결할 수 있는 이점이 있다.
아홉째, 고주파 전력 트랜지스터 패키지 교체 시 PCB 및 메탈을 포함하는 보드 전체를 교체할 필요가 없는 이점이 있다.
열째, 나사로 실장하는 대신 PCB 상부에 SMT 실장하므로, 열전도율이 높고, PCB에 나사 체결을 위한 별도의 홀을 가공할 필요가 없기 때문에, 고주파 전력 트랜지스터 패키지의 크기를 최소화할 수 있는 이점이 있다.
도 1은 종래 고주파 전력 트랜지스터 패키지의 구성도,
도 2는 본 발명의 고주파 전력 트랜지스터 패키지의 구성도,
도 3은 본 발명의 고주파 전력 트랜지스터 패키지의 평면도,
도 4의 (a)는 본 발명의 고주파 전력 트랜지스터 패키지 일요부인 제1비아홀의 구조에 대한 일 실시예의 평면도,
도 4의 (b)는 본 발명의 고주파 전력 트랜지스터 패키지 일요부인 제1비아홀의 구조에 대한 일 실시예의 저면도,
도 5의 (a)는 본 발명의 고주파 전력 트랜지스터 패키지 일요부인 제1비아홀의 구조에 대한 다른 실시예의 평면도,
도 5의 (b)는 본 발명의 고주파 전력 트랜지스터 패키지 일요부인 제1비아홀의 구조에 대한 다른 실시예의 저면도,
도 6은 본 발명의 고주파 전력 트랜지스터 패키지 일 실시예의 제조 과정을 나타낸 도면,
도 7은 본 발명의 고주파 전력 트랜지스터 패키지의 다른 실시예의 구성도,
도 8은 본 발명의 고주파 전력 트랜지스터 패키지의 다른 실시예의 제조 과정을 나타낸 도면,
도 9는 본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예의 구성도,
도 10은 본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예의 제조 과정을 나타낸 도면,
도 11은 본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예의 구성에서 하우징을 제2절연층으로 대체한 실시예의 구성도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 2 내지 도 5에 도시된 바와 같이, 본 발명의 고주파 전력 트랜지스터 패키지는, 기판(10), 제1게이트 전극(20), 제2게이트 전극(30), 제1드레인 전극(60), 제2드레인 전극(70), 제1소스 전극(40), 제2소스 전극(50) 및 고주파 전력 트랜지스터(80)를 포함한다.
기판(10)에는 복수 개의 제1비아홀(V1)이 수직 방향으로 형성되는바, 각각의 제1비아홀(V1)은 수평 방향으로 소정 간격 이격되어 형성된다.
기판(10)의 일면에는 제1게이트 전극(20), 제1소스 전극(40) 및 제1드레인 전극(60)이 형성되고, 기판(10)의 타면에는 제2게이트 전극(30), 제2소스 전극(50) 및 제2드레인 전극(70)이 형성되며, 제1게이트 전극(20) 및 제2게이트 전극(30), 제1소스 전극(40) 및 제2소스 전극(50), 제1드레인 전극(60) 및 제2드레인 전극(70)은 각각 제1비아홀(V1)에 충진된 전도체에 의해 도통된다.
제1소스 전극(40)은 제1게이트 전극(20) 및 제1드레인 전극(60) 사이에 형성되고, 제2소스 전극(50)은 제2게이트 전극(30) 및 제2드레인 전극(70) 사이에 형성된다.
제1소스 전극(40) 평면에는 고주파 전력 트랜지스터(80)가 안착되는바, 이러한 고주파 전력 트랜지스터(80)는 LDMOSFET(Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor), Bipolar Transistor, MESFET(Metal Semiconductor Field Effect Transistor), HBT(Heterojunction Bipolar Transistor) 및 HEMT(High Electron Mobility Transistor) 중 하나일 수 있다.
특히, GaAs MESFET, InGaP HBT, GaN HEMT 중 하나인 것이 바람직하다.
본 발명의 고주파 전력 트랜지스터 패키지는 세라믹으로 형성된 하우징(90)으로 밀봉될 수 있다.
이와 같이, 본 발명의 고주파 전력 트랜지스터 패키지는 종래의 방열체(5), 세라믹링(4), 게이트 접속부(2) 및 드레인 접속부(3)를 기판(10), 제1게이트 전극(20), 제2게이트 전극(30), 제1드레인 전극(60), 제2드레인 전극(70), 제1소스 전극(40), 제2소스 전극(50) 및 제1비아홀(V1)로 대체함으로써, 가공 대신 반도체 공정을 통해 다수개의 고주파 전력 트랜지스터 패키지를 일괄 생산 가능하여 생산성을 높이고 소형화할 수 있는 이점이 있으며, 방열체보다 가격이 저렴한 기판(10)을 사용함으로써 제조 원가를 절감할 수 있는 이점이 있다.
한편, 기판(10)은 고저항 실리콘(HRS : High Resistivity Silicon) 재질로 형성되는 것이 바람직하다.
기판(10) 재질을 고저항 실리콘으로 형성하는 경우, 제1비아홀(V1)과 함께 열전도 효율을 높이는 효과가 있으므로 종래의 방열체 대비 동등 또는 그 이상의 열전도 효율을 가지는 이점이 있다.
또한, 고저항 실리콘은 유전율이 높기 때문에 기판의 크기를 줄일 수 있어, 고주파 전력 트랜지스터 패키지를 소형화할 수 있는 이점이 있으며, 종래 대비 원판에서 절단되는 기판의 개수가 많아지므로 생산성을 높일 수 있는 이점이 있다.
한편, 도 4의 (a)에 도시된 바와 같이, 제1비아홀(V1)은, 종 방향으로 형성된 가상의 제1라인(L1) 및 제2라인(L2)을 따라 각각 서로 일정 간격 이격되어 복수 개가 형성될 수 있다.
또한, 도 5의 (a)에 도시된 바와 같이, 제1라인(L1)에 형성된 제1비아홀(V1)과 제2라인(L2)에 형성된 제1비아홀(V1)이 횡 방향으로 일직선상에 위치하지 않도록 서로 엇갈리게 형성하면 제1비아홀(V1)이 분산 배치되어 열전도 효율을 극대화할 수 있는 이점이 있다.
도 4의 (b) 및 도 5의 (b)에 도시된 바와 같이, 제2소스 전극(50)은 제1소스 전극(40)의 형상에서 일단과 타단이 수직으로 더 연장되어 형성된 공간에 제2게이트 전극(30)과 제2드레인 전극(70)이 위치되는 형상으로 형성되어 제1소스 전극(40)의 면적보다 제2소스 전극(50)의 면적이 커지게 되므로 PCB(P)와의 접촉면적을 넓어져 열전도 효율을 극대화할 수 있는 이점이 있다.
본 발명의 일요부인 고주파 전력 트랜지스터(80)는 GaN HEMT이고, GaN HEMT는, 제1게이트 전극(20) 및 제1드레인 전극(60)과 각각 와이어(W)를 매개로 연결될 수 있다.
도 6을 참조로, 본 발명의 고주파 전력 트랜지스터 패키지를 제조하는 과정을 설명한다.
본 발명의 고주파 전력 트랜지스터 패키지를 제조하기 위해 기판(10)을 준비하고, 이러한 기판(10)의 일면에 제2게이트 전극(30), 제2소스 전극(50) 및 제2드레인 전극(70)을 수평 방향으로 서로 일정 간격 이격되게 형성한다.
제2게이트 전극(30), 제2소스 전극(50) 및 제2드레인 전극(70)이 형성되면, 기판(10)의 타면에서 일면 방향으로 복수 개의 제1비아홀(V1)을 형성하는데, 이러한 제1비아홀(V1)은 수직 방향으로 형성하는 것이 바람직하다.
복수 개의 제1비아홀(V1)이 형성되면, 제1비아홀(V1)에 전도체를 충진한다.
제1비아홀(V1)에 전도체가 충진되면, 기판(10)의 타면에 제2게이트 전극(30)과 대응되는 위치에 제1게이트 전극(20), 제2소스 전극(50)과 대응되는 위치에 제1소스 전극(40), 제2드레인 전극(70)과 대응되는 위치에 제1드레인 전극(60)을 형성하여, 제1게이트 전극(20) 및 제2게이트 전극(30), 제1소스 전극(40) 및 제2소스 전극(50), 제1드레인 전극(60) 및 제2드레인 전극(70)이 제1비아홀(V1)에 의해 각각 도통되도록 한다.
이후 제1소스 전극(40) 상에 고주파 전력 트랜지스터(80)를 결합하고, 고주파 전력 트랜지스터(80)와 제1게이트 전극(20) 및 고주파 전력 트랜지스터(80)와 제1드레인 전극(60)을 와이어(W)를 매개로 연결하여 고주파 전력 트랜지스터 패키지 제조를 완성한다.
이와 같이, 본 발명의 고주파 전력 트랜지스터 패키지는 종래의 고주파 전력 트랜지스터(1)와 게이트 접속부(3) 및 고주파 전력 트랜지스터(1)와 드레인 접속부(4) 간의 간격보다 고주파 전력 트랜지스터(80)와 제1게이트 전극(20) 및 고주파 전력 트랜지스터(80)와 제1드레인 전극(60) 간의 간격이 짧아 이를 연결하는 와이어(W)의 길이가 짧아지므로 신호 손실을 최소화하는 이점이 있다.
필요에 따라 고주파 전력 트랜지스터 패키지의 상부를 커버하는 하우징(90)을 더 설치할 수도 있는바, 하우징(90)을 결합하여 고주파 전력 트랜지스터 패키지를 밀봉한다.
이렇게 제조된 고주파 전력 트랜지스터 패키지를 PCB(P) 상에 SMT(Surface Mounter Technology) 등 본딩 방식으로 실장하여 고주파를 증폭하는데 사용할 수 있다.
이와 같이, 본 발명의 고주파 전력 트랜지스터 패키지를 고주파 전력 증폭기에 실장하는 경우 PCB(P)와 메탈(M)에 별도의 홀 가공 없이 SMT 등 본딩 방식으로 실장되므로 공정 및 불량 발생이 감소하고, PCB와 메탈의 열팽창계수 차이에 따른 접촉 불량 문제점을 해결할 수 있으며, 교체 시 PCB 및 메탈을 포함하는 보드 전체를 교체할 필요가 없는 이점이 있다.
또한, 나사로 실장하는 대신 PCB 상부에 SMT 실장하므로, 열전도율이 높고, PCB에 나사 체결을 위한 별도의 홀을 가공할 필요가 없기 때문에, 고주파 전력 트랜지스터 패키지의 크기를 최소화할 수 있는 이점이 있다.
한편, 도 7 및 도 8에 도시된 바와 같이, 본 발명의 고주파 전력 트랜지스터 패키지의 다른 실시예는 복수 개의 제1비아홀(V1)이 형성된 기판(10), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1게이트 전극(20) 및 제2게이트 전극(30), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1드레인 전극(60) 및 제2드레인 전극(70), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1소스 전극(40) 및 제2소스 전극(50), 제1소스 전극(40) 상에 결합된 고주파 전력 트랜지스터(80)를 포함하고, 기판(10)에는 삽입홀(I)이 형성되고, 삽입홀(I)에는 제1소스 전극(40)이 형성되며, 제1소스 전극(40) 상에는 고주파 전력 트랜지스터(80)가 결합되되, 삽입홀(I)에 삽입된 것을 특징으로 한다.
삽입홀(I)은 하나의 기판(10)에 형성되거나, 둘 이상의 기판(10)을 통해 삽입홀이 형성될 수 있다. 둘 이상의 기판(10)을 통해 삽입홀(I)을 형성하는 방법은 예를 들면 기판(10) 상에 삽입홀(I)이 형성된 기판(10)을 적층하여 형성될 수 있다.
본 발명의 고주파 전력 트랜지스터 패키지의 다른 실시예를 제조하는 방법을 설명한다.
먼저, 상술한 본 발명의 고주파 전력 트랜지스터 패키지의 일 실시예와 마찬가지로, 기판(10)을 준비하고, 이러한 기판(10)의 일면에 제2게이트 전극(30), 제2소스 전극(50) 및 제2드레인 전극(70)을 서로 일정 간격 이격되게 별도로 형성한다.
제2게이트 전극(30), 제2소스 전극(50) 및 제2드레인 전극(70)이 형성되면, 기판(10)의 타면에서 일면 방향으로 복수 개의 제1비아홀(V1)을 형성하는데, 이러한 제1비아홀(V1)은 수직 방향으로 형성하는 것이 바람직하다.
복수 개의 제1비아홀(V1)이 형성되면, 제1비아홀(V1)에 전도체를 충진한다.
이후 기판(10)의 타면 중 제2게이트 전극(30)과 대응되는 위치에 제1게이트 전극(20)을 형성하고, 제2소스 전극(50)과 대응되는 위치에 제1소스 전극(40)을 형성하며, 제2드레인 전극(70)과 대응되는 위치에 제1드레인 전극(60)을 형성한다.
한편, 기판(10) 일면에 제2게이트 전극(30), 제2소스 전극(50), 제2드레인 전극(70)을 별도로 형성하는 과정과, 제1게이트 전극(20), 제1소스 전극(40) 및 제1드레인 전극(60)을 형성하는 과정 사이에, 고주파 전력 트랜지스터(80)가 삽입 고정될 수 있도록 삽입홀(I)을 형성함으로써, 고주파 전력 트랜지스터(80)가 삽입홀(I)에 삽입될 수 있도록 한다. 이때, 삽입홀(I)의 깊이는 제1소스 전극(40)의 높이보다 깊어야 한다.
이때, 제1소스 전극(40)은 삽입홀(I)에 형성되고, 이 상태에서 고주파 전력 트랜지스터(80)가 삽입홀(I)에 삽입되어 제1소스 전극(40) 상에 결합한다.
삽입홀(I)과 제1비아홀(V1)을 플라즈마로 식각하여 형성하는 경우에는 삽입홀(I)을 먼저 형성하고, 제1비아홀(V1)을 형성한 뒤, 제1비아홀(V1)을 전도체로 충진하는 순서로 형성하는 것이 바람직하다.
그러나, 이에 한정되지 않고 삽입홀(I)과 제1비아홀(V1)을 형성하는 다양한 방법에 따라 삽입홀(I)을 형성하는 과정과 제1비아홀(V1)을 형성하는 과정 및 제1비아홀(V1)을 전도체로 충진하는 과정은 순서를 변경하여 진행될 수 있다.
이후 고주파 전력 트랜지스터(80)와 제1게이트 전극(20) 및 고주파 전력 트랜지스터(80)와 제1드레인 전극(60)을 와이어(W)를 매개로 연결하여 고주파 전력 트랜지스터 패키지 제조를 완성한다.
이와 같이, 본 발명의 고주파 전력 트랜지스터 패키지는 삽입홀(I)에 고주파 전력 트랜지스터(80)를 삽입하여 고주파 전력 트랜지스터 패키지의 크기를 최소화할 수 있으며, 고주파 전력 트랜지스터(80)를 삽입할때 삽입홀(I)이 가이드가 되어 고주파 전력 트랜지스터(80)가 정확한 위치에 안착될 수 있으며, 삽입홀(I)을 통해 고주파 전력 트랜지스터(80)와 제1게이트 전극(20) 및 고주파 전력 트랜지스터(80)와 제1드레인 전극(60)의 연결 높이를 맞추어 와이어(W)의 길이를 줄여 신호손실을 감소할 수 있는 이점이 있다.
본 발명의 고주파 전력 트랜지스터 패키지의 다른 실시예 역시 필요에 따라 고주파 전력 트랜지스터 패키지의 상부를 커버하는 하우징(90)을 더 설치할 수도 있는바, 하우징(90)을 결합하여 고주파 전력 트랜지스터 패키지를 밀봉한다.
이렇게 완성된 고주파 전력 트랜지스터 패키지 역시 메탈(M) 상에 결합된 PCB(P)에 결합되어 고주파를 증폭시키는데 사용될 수 있다.
도 9 및 도 10에 도시된 바와 같이, 본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예를 설명한다.
본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예는, 복수 개의 제1비아홀(V1)이 형성된 기판(10), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1게이트 전극(20) 및 제2게이트 전극(30), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1드레인 전극(60) 및 제2드레인 전극(70), 기판(10)의 일면 및 타면에 각각 형성되어 제1비아홀(V1)에 충진된 전도체에 의해 도통되는 제1소스 전극(40) 및 제2소스 전극(50), 제1소스 전극(40)에 결합된 고주파 전력 트랜지스터(80)를 포함한다.
기판(10)에는 삽입홀(I)이 형성되고, 삽입홀(I)에는 제1소스 전극(40)이 형성되며, 제1소스 전극(40)에는 고주파 전력 트랜지스터(80)가 결합되어 삽입홀(I)에 삽입된다.
제1게이트 전극(20), 제1드레인 전극(60), 고주파 전력 트랜지스터(80) 상에는 절연층(D)이 형성되고, 절연층(D) 상에는 제1연결 전극(E1)과 제2연결 전극(E2)이 형성되며, 절연층(D)에는 복수 개의 제2비아홀(V2)이 형성된다.
제1연결 전극(E1)과 제1게이트 전극(20) 및 제1연결 전극(E1)과 고주파 전력 트랜지스터(80)는 각각 제2비아홀(V2)에 충진된 전도체에 의해 도통되고, 제2연결 전극(E2)과 제1드레인 전극(60) 및 제2연결 전극(E2)과 고주파 전력 트랜지스터(80) 역시 각각 제2비아홀(V2)에 충진된 전도체에 의해 도통된다.
이와 같이, 와이어(W) 대신 제2비아홀(V2), 제1연결 전극(E1) 및 제2연결 전극(E2)을 통해 고주파 전력 트랜지스터(80)와 제1게이트 전극(20) 및 고주파 전력 트랜지스터(80)와 제1드레인 전극(60)을 반도체 공정으로 연결할 수 있으므로 일괄 생산이 가능하여 생산성이 향상되는 이점이 있다.
본 발명의 고주파 전력 트랜지스터 패키지의 또 다른 실시예의 제조 방법을 설명한다.
먼저, 기판(10) 일면에 제2게이트 전극(30), 제2소스 전극(50), 제2드레인 전극(70)을 별도로 형성하고, 기판(10)에 상기 제2게이트 전극(30), 제2소스 전극(50), 제2드레인 전극(70)과 대응되는 복수 개의 제1비아홀(V1)을 형성한 후, 제1비아홀(V1)을 전도체로 충진한다.
기판(10) 타면에 제2게이트 전극(30)과 대응되는 제1게이트 전극(20), 제2소스 전극(50)과 대응되는 제1소스 전극(40), 제2드레인 전극(70)과 대응되는 제1드레인 전극(60)을 형성한 후, 제1소스 전극(40) 상에 고주파 전력 트랜지스터(80)를 결합한다.
제1게이트 전극(20), 제1드레인 전극(60), 고주파 전력 트랜지스터(80) 상에 절연층(D)을 형성하고, 절연층(D)에 복수 개의 제2비아홀(V2)을 형성한 후, 제1게이트 전극(20)과 고주파 전력 트랜지스터(80)가 서로 인접하는 한 쌍의 제2비아홀(V2)을 매개로 전기적으로 연결될 수 있도록 절연층(D) 상에 제1연결 전극(E1)을 형성하고, 제1드레인 전극(60)과 고주파 전력 트랜지스터(80)가 서로 인접하는 한 쌍의 제2비아홀(V2)을 매개로 전기적으로 연결될 수 있도록 절연층(D) 상에 제2연결 전극(E2)을 형성한다.
한편, 기판(10) 일면에 제2게이트 전극(30), 제2소스 전극(50), 제2드레인 전극(70)을 별도로 형성하는 과정과, 제1게이트 전극(20), 제1소스 전극(40) 및 제1드레인 전극(60)을 형성하는 과정 사이에, 고주파 전력 트랜지스터(80)가 삽입 고정될 수 있도록 삽입홀(I)을 형성함으로써, 제1소스 전극(40) 및 고주파 전력 트랜지스터(80)가 삽입홀(I)에 삽입될 수 있도록 한다.
이때, 제1소스 전극(80)은 삽입홀(I)에 형성되고, 이 상태에서 고주파 전력 트랜지스터(80)가 삽입홀(I)에 삽입되어 제1소스 전극(40) 상에 결합한다.
삽입홀(I)과 제1비아홀(V1)을 플라즈마로 식각하여 형성하는 경우에는 삽입홀(I)을 먼저 형성하고, 제1비아홀(V1)을 형성한 뒤, 제1비아홀(V1)을 전도체로 충진하는 순서로 형성하는 것이 바람직하다.
그러나, 이에 한정되지 않고 삽입홀(I)과 제1비아홀(V1)을 형성하는 다양한 방법에 따라 삽입홀(I)을 형성하는 과정과 제1비아홀(V1)을 형성하는 과정 및 제1비아홀(V1)을 전도체로 충진하는 과정은 순서를 변경하여 진행될 수 있다.
이후 필요에 따라 절연층(D) 상에 하우징(90)을 설치하여 고주파 전력 트랜지스터 패키지를 밀봉하거나, 도 11에 도시된 바와 같이, 하우징(90) 대신 절연층(D) 상에 제2절연층(D2)을 형성하여 고주파 전력 트랜지스터 패키지를 밀봉할 수도 있다.
이렇게 제조된 고주파 전력 트랜지스터 패키지를 PCB(P) 상에 SMT(Surface Mounter Technology) 등 본딩 방식으로 실장하여 고주파를 증폭하는데 사용할 수 있다.
이와 같이, 본 발명의 고주파 전력 트랜지스터 패키지를 고주파 전력 증폭기에 실장하는 경우 PCB(P)와 메탈(M)에 별도의 홀 가공 없이 SMT 등 본딩 방식으로 실장되므로 공정 및 불량 발생이 감소하고, PCB와 메탈의 열팽창계수 차이에 따른 접촉 불량 문제점을 해결할 수 있으며, 교체 시 PCB 및 메탈을 포함하는 보드 전체를 교체할 필요가 없는 이점이 있다.
또한, 나사로 실장하는 대신 PCB 상부에 SMT 등 본딩 방식으로 실장하므로, 열전도율이 높고, PCB에 나사 체결을 위한 별도의 홀을 가공할 필요가 없기 때문에, 고주파 전력 트랜지스터 패키지의 크기를 최소화할 수 있는 이점이 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 고주파 전력 트랜지스터 패키지 및 그 제조방법에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10 : 기판 20 : 제1게이트 전극
30 : 제2게이트 전극 40 : 제1소스 전극
50 : 제2소스 전극 60 : 제1드레인 전극
70 : 제2드레인 전극 80 : 고주파 전력 트랜지스터
90 : 하우징 L1 : 제1라인
L2 : 제2라인 W : 와이어
M : 메탈 P : PCB
D : 절연층 D2 : 제2절연층
E1 : 제1연결 전극 E2 : 제2연결 전극
I : 삽입홀 V1 : 제1비아홀
V2 : 제2비아홀

Claims (10)

  1. 복수 개의 제1비아홀이 형성된 기판;
    상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1게이트 전극 및 제2게이트 전극;
    상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1드레인 전극 및 제2드레인 전극;
    상기 기판의 일면 및 타면에 각각 형성되어 상기 제1비아홀에 충진된 전도체에 의해 도통되는 제1소스 전극 및 제2소스 전극;
    상기 제1소스 전극에 결합된 고주파 전력 트랜지스터;
    상기 제1게이트 전극, 상기 제1드레인 전극, 상기 고주파 전력 트랜지스터 상에 형성된 절연층;
    상기 절연층 상에 형성된 제1연결 전극; 및
    상기 절연층 상에 상기 제1연결 전극과 별도로 형성된 제2연결 전극을 더 포함하고,
    상기 절연층에는 복수 개의 제2비아홀이 형성되며,
    상기 제1연결 전극과 상기 제1게이트 전극 및 상기 제1연결 전극과 상기 고주파 전력 트랜지스터는 상기 제2비아홀에 충진된 도전체에 의해 도통되고,
    상기 제2연결 전극과 상기 제1드레인 전극 및 상기 제2연결 전극과 상기 고주파 전력 트랜지스터는 상기 제2비아홀에 충진된 도전체에 의해 도통되는 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지.
  2. 청구항 1에 있어서,
    상기 기판에는 삽입홀이 형성되고,
    상기 삽입홀에는 상기 제1소스 전극이 형성되며,
    상기 제1소스 전극에는 상기 고주파 전력 트랜지스터가 결합되되, 상기 삽입홀에 삽입된 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 고주파 전력 트랜지스터는 GaN HEMT인 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지.
  4. 삭제
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 고주파 전력 트랜지스터는 GaN HEMT이고,
    상기 기판은 고저항 실리콘 재질로 형성된 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 제1비아홀은, 종 방향으로 형성된 가상의 제1라인 및 제2라인을 따라 각각 복수 개가 형성되고,
    상기 제1라인에 형성된 제1비아홀과 상기 제2라인에 형성된 제1비아홀은 서로 엇갈리게 형성된 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지.
  7. 삭제
  8. 삭제
  9. 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정;
    상기 기판에 상기 제2게이트 전극, 제2소스 전극, 제2드레인 전극과 대응되는 복수 개의 제1비아홀을 형성하는 과정;
    상기 제1비아홀을 전도체로 충진하는 과정;
    상기 기판 타면에 상기 제2게이트 전극과 대응되는 제1게이트 전극, 상기 제2소스 전극과 대응되는 제1소스 전극, 상기 제2드레인 전극과 대응되는 제1드레인 전극을 형성하는 과정;
    상기 제1소스 전극 상에 고주파 전력 트랜지스터를 결합하는 과정;
    상기 제1게이트 전극, 상기 제1드레인 전극, 상기 고주파 전력 트랜지스터상에 절연층을 형성하는 과정;
    상기 절연층에 복수 개의 제2비아홀을 형성하는 과정; 및
    상기 제2소스 전극과 상기 고주파 전력 트랜지스터가 서로 인접하는 한 쌍의 제2비아홀을 매개로 전기적으로 연결될 수 있도록 상기 절연층 상에 제1연결 전극을 형성하고, 상기 제2드레인 전극과 상기 고주파 전력 트랜지스터가 서로 인접하는 한 쌍의 제2비아홀을 매개로 전기적으로 연결될 수 있도록 상기 절연층 상에 제2연결 전극을 형성하는 과정을 포함하며,
    상기 기판 일면에 제2게이트 전극, 제2소스 전극, 제2드레인 전극을 별도로 형성하는 과정과, 상기 제1게이트 전극, 상기 제1소스 전극 및 상기 제1드레인 전극을 형성하는 과정 사이에, 상기 고주파 전력 트랜지스터가 삽입 고정될 수 있도록 삽입홀을 형성하는 과정을 더 포함하는, 고주파 전력 트랜지스터 패키지 제조방법.
  10. 청구항 9에 있어서,
    상기 고주파 전력 트랜지스터는 GaN HEMT이고,
    상기 기판은 고저항 실리콘 재질로 형성된 것을 특징으로 하는, 고주파 전력 트랜지스터 패키지 제조방법.
KR1020160077839A 2016-06-22 2016-06-22 고주파 전력 트랜지스터 패키지 및 그 제조방법 KR101850923B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160077839A KR101850923B1 (ko) 2016-06-22 2016-06-22 고주파 전력 트랜지스터 패키지 및 그 제조방법
PCT/KR2017/006177 WO2017222233A1 (ko) 2016-06-22 2017-06-14 고주파 전력 트랜지스터 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160077839A KR101850923B1 (ko) 2016-06-22 2016-06-22 고주파 전력 트랜지스터 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180000105A KR20180000105A (ko) 2018-01-02
KR101850923B1 true KR101850923B1 (ko) 2018-04-20

Family

ID=60784611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160077839A KR101850923B1 (ko) 2016-06-22 2016-06-22 고주파 전력 트랜지스터 패키지 및 그 제조방법

Country Status (2)

Country Link
KR (1) KR101850923B1 (ko)
WO (1) WO2017222233A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210129457A (ko) 2020-04-20 2021-10-28 한국광기술원 고출력 전력 반도체 소자 패키지 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296627A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107076A (ja) * 1996-09-27 1998-04-24 Sanyo Electric Co Ltd 半導体装置およびその実装方法
JPH1126633A (ja) * 1997-07-03 1999-01-29 Nec Corp 半導体素子およびその実装構造
KR20130026920A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 질화물계 반도체 패키지 및 그의 제조 방법, 접합 기판
KR101598200B1 (ko) * 2014-07-10 2016-02-26 광운대학교 산학협력단 Iii-v족 화합물 반도체 소자 패키지 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296627A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
KR20180000105A (ko) 2018-01-02
WO2017222233A1 (ko) 2017-12-28

Similar Documents

Publication Publication Date Title
US6465883B2 (en) Capsule for at least one high power transistor chip for high frequencies
CN103117254B (zh) 封装
KR101077758B1 (ko) 고주파 패키지 장치 및 그 제조 방법
US7078795B2 (en) High voltage module and method for producing same
US11158609B2 (en) Three-dimensional integrated package device for high-voltage silicon carbide power module
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
US11699625B2 (en) Power semiconductor module arrangement
CN103703682A (zh) 高频放大电路
EP3185295A1 (en) Semiconductor package structure based on cascade circuits
KR101850923B1 (ko) 고주파 전력 트랜지스터 패키지 및 그 제조방법
KR101504871B1 (ko) 패키지
US8766714B2 (en) Amplifier component comprising a compensation element
JP2010186959A (ja) 半導体パッケージおよびその作製方法
CN110676233B (zh) 一种压接式功率开关模块及其制备方法
CN211555872U (zh) 一种GaN基级联型功率器件
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
CN110556366A (zh) 一种GaN基级联型功率器件及其制备方法
JP5738322B2 (ja) 高い電流許容能力を有するラテラル半導体構成エレメント用のスケーラビリティを有する構造
US20150187668A1 (en) Semiconductor device
JP5433242B2 (ja) 半導体パッケージ
US10115697B2 (en) Coupling element, integrated circuit device and method of fabrication therefor
TW202117953A (zh) 半導體裝置
WO2022058313A1 (en) Molded resin power module
CN114220852A (zh) 一种栅极总线结构及沟槽栅芯片
JP2010186965A (ja) 半導体パッケージおよびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant