JP5433242B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP5433242B2 JP5433242B2 JP2009024702A JP2009024702A JP5433242B2 JP 5433242 B2 JP5433242 B2 JP 5433242B2 JP 2009024702 A JP2009024702 A JP 2009024702A JP 2009024702 A JP2009024702 A JP 2009024702A JP 5433242 B2 JP5433242 B2 JP 5433242B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- embedded
- semiconductor package
- base plate
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
(半導体パッケージ構造)
本発明の第1の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図は、図1に示すように表される。図1(a)はセラミックキャップ10、図1(b)はハンダメタル層14a、図1(c)はメタルシールリング14b、図1(d)はセラミック壁16および絶縁層20上に配置された入力ストリップライン19aおよび出力ストリップライン19b、図1(e)は導体ベースプレート200の模式的構成をそれぞれ表す。
第1の実施の形態に係る半導体パッケージの導体ベースプレート200は、例えば、Kovar、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属によって形成されている。さらに、導体ベースプレート200の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。
セラミック壁16の材質としては、例えば、アルミナ(Al2O3)、窒化アルミニウム(AIN)、酸化ベリリウム(BeO)などから形成可能である。
セラミックキャップ10は、図1に示すように、平板形状を備える。
第1の実施の形態に係る半導体パッケージにおいて、ベース電極22a、メッシュ密度が均一な埋め込み電極30、ベース電極22bを一体化形成した導体ベースプレート200の模式的平面パターン構成は、図3に示すように表される。
所定のパターン形状は、図3に示すように、均一なメッシュパターンを有する。
図6は、第1の実施の形態の変形例に係る半導体パッケージの導体ベースプレート200の作製方法を説明する模式的鳥瞰図であって、図6(a)はベース電極22a、図3(b)はメッシュ密度が不均一な埋め込み電極30、図3(c)はベース電極22b、図3(d)はベース電極22a、埋め込み電極30、ベース電極22bを一体化形成した導体ベースプレート200の模式的構成図をそれぞれ示す。
第1の実施の形態に係る半導体パッケージの導体ベースプレート200において、埋め込み電極30が六角形パターンを有する模式的平面パターン構成は、図7に示すように表される。このように、メッシュパターン形状は、六角形のメッシュパターンであっても良い。図7の例では、六角形のメッシュパターンで表される埋め込み電極30のパターン幅はWAで表され、開口幅は、DAで表されている。さらに、八角形パターン、或いは複数のパターンを組み合わせてもよい。或いはペンローズタイルのようなパターンを適用しても良い。
また、埋め込み電極30が円形ドットパターンを有する模式的平面パターン構成は、図8に示すように表される。図8の例では、円形ドットパターンのパターン幅はWBで表され、パターン間隔はDBで表されている。図8の例では、円形ドットパターンが矩形状に整列配置された例が示されているが、三角形もしくは六角形状にドットパターンを配置しても良い。或いは、ランダムにドットパターンを配置しても良い。
第1の実施の形態に係る半導体パッケージを適用する半導体装置24の全体的な模式的平面パターン構成は、図9に示すように、基板100と、基板100の第1表面に配置され,それぞれ複数のフィンガーを有するゲート電極124、ソース電極126およびドレイン電極122と、基板100の第1表面に配置され,ゲート電極124、ソース電極126およびドレイン電極122ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極G1,G2,…,G4、ソース端子電極S1,S2,…,S5およびドレイン端子電極Dとを備える。
(半導体パッケージの作製方法)
第1の実施の形態に係る半導体パッケージの作製方法は、図1〜図5に示すように、第1の熱膨張係数を有し所定のパターン形状を有する埋め込み電極30と、埋め込み電極30を内在し、第1の熱膨張係数よりも高い第2の熱膨張係数を有し、かつ埋め込み電極30よりも高い熱伝導率を有するベース電極22とを有する導体ベースプレート200を形成する工程と、導体ベースプレート200上に半導体装置24を形成する工程と、導体ベースプレート200上に半導体装置24に隣接して、第2の熱膨張係数よりも第1の熱膨張係数に相対的に近い第3の熱膨張係数を有する入力回路基板26および出力回路基板28を形成する工程とを有する。
メッシュ密度が均一な埋め込み電極30をベース電極22と一体化形成した導体ベースプレート200の抵抗分布を解析するための模式的断面構造は、図10(a)に示すように表され、メッシュ密度が均一な埋め込み電極30a、30bをベース電極22と一体化形成した導体ベースプレート200の抵抗分布を解析するための模式的断面構造は、図10(b)に示すように表される。
また、第1の所定のパターン形状および第2の所定のパターン形状は、図12に示すように、均一なメッシュパターンを有している。
第2の実施の形態の変形例1に係る半導体パッケージにおいては、第1の所定のパターン形状および第2の所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有する。導体ベースプレート200の構造は、図6(b)と同様の埋め込み電極30のパターン形状を有する第1埋め込み電極30aおよび第2の埋め込み電極30bを備えている。
第2の実施の形態の変形例2に係る半導体パッケージにおいては、図13に示すように、メッシュ密度が均一な埋め込み電極30a、30bを互いに例えば約45度回転させ交差した形状を有し、かつベース電極22の材料で一体化形成した導体ベースプレート200を備える。
上記のように、本発明は第1〜第2の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
11,12,14,15…ボンディングワイヤ
14a…ハンダメタル層
14b…メタルシールリング
16…セラミック壁
17…入力整合回路
18…出力整合回路
19a…入力ストリップライン
19b…出力ストリップライン
20…絶縁層
21a,21b…端子電極
22,22a,22b…ベース電極
24…半導体装置
26…入力回路基板
28…出力回路基板
30,30a,30b…埋め込み電極
100…基板
122…ドレイン電極
124…ゲート電極
126…ソース電極
200…導体ベースプレート
P1…入力端子
P2…出力端子
G1,G2,…,G4…ゲート端子電極
S1,S2,…,S5…ソース端子電極
D…ドレイン端子電極
SC1〜SC5…VIAホール
Claims (12)
- 第1の熱膨張係数を有し所定のパターン形状を有する第1埋め込み金属と、前記第1埋め込み金属を内在し、前記第1の熱膨張係数よりも高い第2の熱膨張係数を有し、かつ前記第1埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第2の熱膨張係数よりも前記第1の熱膨張係数に相対的に近い第3の熱膨張係数を有する回路基板と
を備え、
前記所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有することを特徴とする半導体パッケージ。 - 前記第1埋め込み金属はMoで形成され、前記ベース金属はCuで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項1に記載の半導体パッケージ。
- 第1の熱膨張係数を有し所定のパターン形状を有する第1埋め込み金属と、前記第1埋め込み金属を内在し、前記第1の熱膨張係数よりも高い第2の熱膨張係数を有し、かつ前記第1埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第2の熱膨張係数よりも前記第1の熱膨張係数に相対的に近い第3の熱膨張係数を有する回路基板と
を備え、
前記所定のパターン形状は、六角形のメッシュパターンを有することを特徴とする半導体パッケージ。 - 前記第1埋め込み金属はMoで形成され、前記ベース金属はCuで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項3に記載の半導体パッケージ。
- 前記導体ベースプレートは、前記第1埋め込み金属と同一材料で形成され、前記第1埋め込み金属と離隔し積層配置され所定のパターン形状を有する第2埋め込み金属をさらに有し、前記ベース金属は、前記第2埋め込み金属をさらに内在し、前記第1埋め込み金属の前記所定のパターン形状および前記第2埋め込み金属の前記所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有することを特徴とする請求項1に記載の半導体パッケージ。
- 前記第1埋め込み金属はMoで形成され、前記ベース金属はCuで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項5に記載の半導体パッケージ。
- 前記第1埋め込み金属の前記所定のパターン形状と前記第2埋め込み金属の前記所定のパターン形状は、互いに回転されて交差した形状を有することを特徴とする請求項5または6に記載の半導体パッケージ。
- 前記導体ベースプレートは、前記第1埋め込み金属と同一材料で形成され、前記第1埋め込み金属と離隔し積層配置され所定のパターン形状を有する第2埋め込み金属をさらに有し、前記ベース金属は、前記第2埋め込み金属をさらに内在し、
前記第1埋め込み金属の前記所定のパターン形状および前記第2埋め込み金属の前記所定のパターン形状は、六角形のメッシュパターンを有することを特徴とする請求項3に記載の半導体パッケージ。 - 前記第1埋め込み金属はMoで形成され、前記ベース金属はCuで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項8に記載の半導体パッケージ。
- 前記第1埋め込み金属の前記所定のパターン形状と前記第2埋め込み金属の前記所定のパターン形状は、互いに回転されて交差した形状を有することを特徴とする請求項8または9に記載の半導体パッケージ。
- 前記回路基板は、入出力回路基板であり、
前記半導体装置および前記入出力回路基板を内在し、前記導体ベースプレート上に配置されたセラミック壁と、
前記セラミック壁上に配置されたメタルシールリングと、
前記メタルシールリング上にハンダメタル層を介して配置されたセラミックキャップと
をさらに備えることを特徴とする請求項1〜4のいずれか1項に記載の半導体パッケージ。 - 前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項11に記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024702A JP5433242B2 (ja) | 2009-02-05 | 2009-02-05 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024702A JP5433242B2 (ja) | 2009-02-05 | 2009-02-05 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010182858A JP2010182858A (ja) | 2010-08-19 |
JP5433242B2 true JP5433242B2 (ja) | 2014-03-05 |
Family
ID=42764199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009024702A Expired - Fee Related JP5433242B2 (ja) | 2009-02-05 | 2009-02-05 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5433242B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5759777B2 (ja) * | 2011-04-22 | 2015-08-05 | 株式会社東芝 | Mmic用パッケージ |
EP3208845B1 (de) * | 2016-02-19 | 2019-12-04 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur herstellung eines schaltungsträgers, schaltungsträger, verfahren zur herstellung eines halbleitermoduls und halbleitermodul |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677365A (ja) * | 1992-08-26 | 1994-03-18 | Toho Kinzoku Kk | 放熱基板材料 |
JP3856640B2 (ja) * | 2000-01-26 | 2006-12-13 | 株式会社アライドマテリアル | 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ |
JP4062994B2 (ja) * | 2001-08-28 | 2008-03-19 | 株式会社豊田自動織機 | 放熱用基板材、複合材及びその製造方法 |
JP2008112810A (ja) * | 2006-10-30 | 2008-05-15 | Kyocera Corp | 回路基板、半導体素子収納用パッケージおよび半導体装置 |
-
2009
- 2009-02-05 JP JP2009024702A patent/JP5433242B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010182858A (ja) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450313B2 (ja) | 高周波半導体用パッケージおよびその作製方法 | |
JP5377096B2 (ja) | 高周波パッケージ装置およびその製造方法 | |
JP5323167B2 (ja) | パッケージ | |
KR20010071766A (ko) | 반도체 소자용 캡슐 | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
US8405200B2 (en) | Electronic-component-housing package and electronic device | |
JP5439415B2 (ja) | Mmic用パッケージ | |
US11935811B2 (en) | Baseplate for a semiconductor module and method for producing a baseplate | |
JPH10294401A (ja) | パッケージ及び半導体装置 | |
JP5433242B2 (ja) | 半導体パッケージ | |
KR101504871B1 (ko) | 패키지 | |
JP2012178525A (ja) | パッケージ | |
JP2010186959A (ja) | 半導体パッケージおよびその作製方法 | |
JP2012209334A (ja) | ミリ波帯用薄型パッケージおよびその製造方法 | |
JP2012182386A (ja) | パッケージ | |
JP2010034212A (ja) | 高周波セラミックパッケージおよびその作製方法 | |
JP7281061B2 (ja) | 半導体装置 | |
JP2010186962A (ja) | 半導体パッケージおよびその作製方法 | |
JP5562898B2 (ja) | 半導体装置およびその製造方法 | |
KR102587458B1 (ko) | 반도체 장치 및 안테나 장치 | |
JP2010186965A (ja) | 半導体パッケージおよびその作製方法 | |
JP5892770B2 (ja) | 高周波半導体装置 | |
US20200013692A1 (en) | Semiconductor power device including wire or ribbon bonds over device active region | |
JP2012146910A (ja) | 半導体装置 | |
JP2012146728A (ja) | パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
LAPS | Cancellation because of no payment of annual fees |