JP2010182858A

JP2010182858A - 半導体パッケージおよびその作製方法

Info

Publication number: JP2010182858A
Application number: JP2009024702A
Authority: JP
Inventors: Kazutaka Takagi; 一考高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-02-05
Filing date: 2009-02-05
Publication date: 2010-08-19
Anticipated expiration: 2029-02-05
Also published as: JP5433242B2

Abstract

【課題】半導体装置からの発熱を良好に放熱することができ、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供する。
【解決手段】第１の熱膨張係数を有し所定のパターン形状を有する埋め込み電極３０と、埋め込み電極３０を内在し、第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ埋め込み電極３０よりも高い熱伝導率を有するベース電極２２とを有する導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置され、第２の熱膨張係数よりも第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入力回路基板２６，出力回路基板２８とを備える半導体パッケージおよびその作製方法。
【選択図】図５

Description

本発明は、マイクロ波／ミリ波／サブミリ波帯の半導体装置に用いる半導体パッケージおよびその作製方法に関し、特に半導体装置からの発熱を良好に放熱することができ、高周波に適用可能な半導体パッケージおよびその作製方法に関する。

銅（Ｃｕ）をベースプレートとする半導体パッケージは、発熱を良好に放熱することができる一方で、半導体パッケージに搭載するアルミナ（Ａｌ₂Ｏ₃）製の高周波回路基板とベースプレートとの熱膨張率差のために、アルミナ製の高周波回路基板の反りや割れが生じていた。

アルミナ製の高周波回路基板の割れを回避するために、モリブデン（Ｍｏ）と銅（Ｃｕ）を積層化して構成したラミネート構造のベースプレートが用いられているが、Ｃｕ層に挟まれたＭｏ層が熱伝導を妨げている（例えば、特許文献１参照。）。

アルミナ製の高周波回路基板の割れを回避するための方法として、ＭｏとＣｕのコンパウンド材をベースプレートとして用いる半導体パッケージが提案されているが、ＭｏとＣｕのコンパウンド材は、例えば、Ｃｕ単体による純金属に比べて熱伝導の点で劣っている。

また、アルミナ製の高周波回路基板の割れを回避するための別の方法として、ベースプレート全体はＭｏなどアルミナに近い熱膨張係数を持つ金属体で形成し、発熱部である半導体装置の直下のみＣｕを埋め込む構造も用いられているが、発熱部である半導体装置の搭載位置に合わせて専用パッケージを構成しなければならないという問題点がある。

特許第３３３６９８２号公報

本発明の目的は、半導体装置からの発熱を良好に放熱することができ、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することにある。

上記目的を達成するための本発明の一態様によれば、第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板とを備える半導体パッケージが提供される。

本発明の他の態様によれば、第１の熱膨張係数を有し第１の所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属と同一材料で形成され、前記第１埋め込み金属と離隔し積層配置され第２の所定のパターン形状を有する第２埋め込み金属と、前記第１埋め込み金属および前記第２埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板とを備える半導体パッケージが提供される。

本発明の他の態様によれば、第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入出力回路基板と、前記半導体装置および前記入出力回路基板を内在し、前記導体ベースプレート上に配置されたセラミック壁と、前記セラミック壁上に配置されたメタルシールリングと、前記メタルシールリング上にハンダメタル層を介して配置されたセラミックキャップとを備える半導体パッケージが提供される。

本発明の他の態様によれば、第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートを形成する工程と、前記導体ベースプレート上に半導体装置を形成する工程と、前記導体ベースプレート上に前記半導体装置に隣接して、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板を形成する工程とを有する半導体パッケージの作製方法が提供される。

本発明の他の態様によれば、第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートを形成する工程と、前記導体ベースプレート上に半導体装置を形成する工程と、前記導体ベースプレート上に前記半導体装置に隣接し、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入出力回路基板を形成する工程と、前記半導体装置および前記入出力回路基板を内在し、前記導体ベースプレート上にセラミック壁を形成する工程と、前記セラミック壁上にメタルシールリングを形成する工程と、前記メタルシールリング上にハンダメタル層を介してセラミックキャップを形成する工程とを有する半導体パッケージの作製方法が提供される。

本発明によれば、半導体装置からの発熱を良好に放熱することができ、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその製造方法を提供することができる。

本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図であって、（ａ）セラミックキャップ１０、（ｂ）ハンダメタル層１４ａ、（ｃ）メタルシールリング１４ｂ、（ｄ）セラミック壁１６および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂ、（ｅ）導体ベースプレート２００の模式的構成図。本発明の第１の実施の形態に係る半導体パッケージの導体ベースプレート２００の作製方法を説明する模式的鳥瞰図であって、（ａ）ベース電極２２ａ、（ｂ）メッシュ密度が均一な埋め込み電極３０、（ｃ）ベース電極２２ｂ、（ｄ）ベース電極２２ａ、埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的構成図。本発明の第１の実施の形態に係る半導体パッケージにおいて、ベース電極２２ａ、メッシュ密度が均一な埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的平面パターン構成図。本発明の第１の実施の形態に係る半導体パッケージの模式的平面パターン構成図。本発明の第１の実施の形態に係る高周波パッケージ装置の模式的断面構成であって、図４のＩ−Ｉ線に沿う模式的断面構造図。本発明の第１の実施の形態の変形例に係る半導体パッケージの導体ベースプレート２００の作製方法を説明する模式的鳥瞰図であって、（ａ）ベース電極２２ａ、（ｂ）メッシュ密度が不均一な埋め込み電極３０、（ｃ）ベース電極２２ｂ、（ｄ）ベース電極２２ａ、メッシュ密度が不均一な埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的構成図。本発明の第１の実施の形態に係る半導体パッケージの導体ベースプレート２００において、埋め込み電極３０が六角形パターンを有する模式的平面パターン構成図。本発明の第１の実施の形態に係る半導体パッケージの導体ベースプレート２００において、埋め込み電極３０が円形ドットパターンを有する模式的平面パターン構成図。本発明の第１の実施の形態に係る半導体パッケージを適用する半導体装置の全体的な模式的平面パターン構成図。（ａ）メッシュ密度が均一な埋め込み電極３０をベース電極２２の材料と一体化形成した導体ベースプレート２００の抵抗分布を解析するための模式的断面構造図、（ｂ）メッシュ密度が均一な第１の埋め込み電極３０ａ、第２の埋め込み電極３０ｂをベース電極２２の材料と一体化形成した導体ベースプレート２００の抵抗分布を解析するための模式的断面構造図。本発明の第２の実施の形態に係る半導体パッケージの模式的断面構成であって、第１の実施の形態に係る半導体パッケージの模式的平面パターン構成と同じ図４のＩ−Ｉ線に沿う模式的断面構造図。本発明の第２の実施の形態に係る半導体パッケージにおいて、メッシュ密度が均一な埋め込み電極３０ａ、３０ｂをベース電極２２の材料で一体化形成した導体ベースプレート２００の模式的平面パターン構成図。本発明の第２の実施の形態の変形例に係る半導体パッケージにおいて、メッシュ密度が均一な埋め込み電極３０ａ、３０ｂを回転させてベース電極２２の材料で一体化形成した導体ベースプレート２００の模式的平面パターン構成図。

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。

なお、以下の説明においては、ベース電極、第１埋め込み電極、第２埋め込み電極は、いずれも金属層で形成されるため、ベース金属、第１埋め込み金属、第２埋め込み金属と呼称しても良い。また、ベース電極、第１埋め込み電極、第２埋め込み電極はいずれも、半導体装置のソース電極に接続されて同電位の接地電位となされる場合には、ベース電極、第１埋め込み電極、第２埋め込み電極と呼称されても良い。したがって、以下の説明においては、ベース電極、第１埋め込み電極、第２埋め込み電極の呼称を用いる。

[第１の実施の形態]
（半導体パッケージ構造）
本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図は、図１に示すように表される。図１（ａ）はセラミックキャップ１０、図１（ｂ）はハンダメタル層１４ａ、図１（ｃ）はメタルシールリング１４ｂ、図１（ｄ）はセラミック壁１６および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂ、図１（ｅ）は導体ベースプレート２００の模式的構成をそれぞれ表す。

第１の実施の形態に係る半導体パッケージは、図１に示すように、セラミックキャップ１０と、ハンダメタル層１４ａと、メタルシールリング１４ｂと、セラミック壁１６および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、導体ベースプレート２００とを備える。

（導体ベースプレート２００）
第１の実施の形態に係る半導体パッケージの導体ベースプレート２００は、例えば、Ｋｏｖａｒ、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属によって形成されている。さらに、導体ベースプレート２００の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。

図２は、第１の実施の形態に係る半導体パッケージの導体ベースプレート２００の作製方法を説明する模式的鳥瞰図であって、図２（ａ）はベース電極２２ａ、図２（ｂ）はメッシュ（格子）密度が均一な埋め込み電極３０、図２（ｃ）はベース電極２２ｂ、図２（ｄ）はベース電極２２ａ、埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的構成図をそれぞれ示す。

図２（ｄ）に示される導体ベースプレート２００は、例えばＭｏで形成された埋め込み電極３０を、例えばそれぞれＣｕで形成されたベース電極２２ａ、ベース電極２２ｂで挟み込み、圧延技術によって、一体化し形成することができる。結果として、ベース電極２２ａおよび２２ｂは一体化されてベース電極２２が形成される。ベース電極２２は埋め込み電極３０を内在し、全体として導体ベースプレート２００が形成される。Ｃｕの融点は、約１３５７．６Ｋ（１０８４．４℃）であるのに対して、Ｍｏの融点は、約２８９６Ｋ（２６２３℃）であり、非常に高温であるため、圧延技術によって、一体化し形成することができる。

或いはまた、メッシュ（格子）状の埋め込み電極３０を型に入れ、溶融したベース電極２２の材料を流し込むことによっても、図２（ｄ）に示されるようなベース電極２２内に一体化形成されたメッシュ（格子）状の埋め込み電極３０を有する導体ベースプレート２００の構造を形成することができる。

導体ベースプレート２００内に格子状のＭｏで形成された埋め込み電極３０を内在させることによって、導体ベースプレート２００の熱膨張率係数を、例えばＣｕ単体金属で形成した場合に比べ、小さくすることができる。Ｃｕの熱膨張率係数は、例えば１６．８×１０^-6／Ｋであるのに対して、アルミナ（Ａｌ₂Ｏ₃）の熱膨張率係数は、例えば６．４〜８．０×１０^-6／Ｋであり、大きな隔たりがある。しかしながら、Ｍｏの熱膨張率係数は、約５．１×１０^-6／Ｋであり、アルミナ（Ａｌ₂Ｏ₃）の熱膨張率係数に近い。したがって、Ｍｏで形成された埋め込み電極３０の格子の間隔を調整することによって、図２（ｄ）に示されるようなＣｕからなるベース電極２２内に内在されたメッシュ（格子）状のＭｏからなる埋め込み電極３０を有する導体ベースプレート２００の熱膨張率係数を、搭載するアルミナ製の入力回路基板２６、出力回路基板２８の熱膨張率係数に合わせることができる。

一方、Ｃｕの熱伝導率係数は、約４０１Ｗ／ｍ・Ｋであるのに対して、Ｍｏの熱伝導率係数は、１３８Ｗ／ｍ・Ｋである。このため、Ｍｏ層をＣｕ層で挟むラミネート構造では、熱伝導が阻害されてしまう。これに対して、図２（ｄ）に示されるように、Ｃｕで形成されたベース電極２２によって、埋め込み電極３０を一体化形成された導体ベースプレート２００の構造においては、格子状の埋め込み電極３０以外の部分は全面、純金属であるＣｕで形成される。このため、発熱体の搭載位置に依らず、半導体装置２４からの発熱を良好に放熱することができる。

結果として、第１の実施の形態に係る半導体パッケージは、アルミナに近い熱膨張係数を持つ金属体、例えばＭｏからなる格子状の埋め込み電極３０と、当該埋め込み電極３０を内在し、熱伝導率の高い金属、例えばＣｕからなるベース電極２２の材料が一体化形成された導体ベースプレート２００を備える。

（セラミック壁１６）
セラミック壁１６の材質としては、例えば、アルミナ（Ａｌ₂Ｏ₃）、窒化アルミニウム（ＡＩＮ）、酸化ベリリウム（ＢｅＯ）などから形成可能である。

セラミック壁１６の上面には、半田付けのためのメタルシールリング１４ｂを介して、ハンダメタル層１４ａが形成される。ハンダメタル層１４ａとしては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。

また、第１の実施の形態に係る半導体パッケージにおいて、セラミック壁１６は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート２００上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。

（セラミックキャップ１０）
セラミックキャップ１０は、図１に示すように、平板形状を備える。

セラミック壁１６上にハンダメタル層１４ａおよびメタルシールリング１４ｂを介してセラミックキャップ１０を配置する。

結果として、第１の実施の形態に係る半導体パッケージは、図１に示すように、セラミック壁１６と、セラミック壁１６上に配置されたメタルシールリング１４ｂと、セラミック壁１６上にメタルシールリング１４ｂおよびハンダメタル層１４ａを介して配置されたセラミックキャップ１０とを備える。

第１の実施の形態に係る高周波セラミックパッケージは、３ＧＨｚ以上の高周波特性を有する。このため、高周波数（すなわち３ＧＨｚを越える周波数）のデバイス及び構成部品用のパッケージとして適用可能である。

（平面パターン構成）
第１の実施の形態に係る半導体パッケージにおいて、ベース電極２２ａ、メッシュ密度が均一な埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的平面パターン構成は、図３に示すように表される。

また、図３に示した導体ベースプレート２００を適用した第１の実施の形態に係る半導体パッケージの模式的平面パターン構成は、図４に示すように表される。また、図４のＩ−Ｉ線に沿う模式的断面構造は、図５に示すように表される。

第１の実施の形態に係る半導体パッケージの構成は、例えば、図４〜図５に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、半導体装置２４の入力部に配置され、例えば、入力整合回路１７を搭載する入力回路基板２６と、半導体装置２４の出力部に配置され、例えば、出力整合回路１８を搭載する出力回路基板２８と、絶縁層２０上に配置された入力ストリップライン１９ａと、絶縁層２０上に配置された出力ストリップライン１９ｂと、半導体装置２４，入力整合回路１７，出力整合回路１８，入力ストリップライン１９ａおよび出力ストリップライン１９ｂの一部を内包するセラミック壁１６とを備える。

また、図５に示すように、入力ストリップライン１９ａおよび出力ストリップライン１９ｂには、それぞれ入力端子Ｐ１となる端子電極２１ａおよび出力端子Ｐ２となる端子電極２１ｂが接続されている。

また、図５に示すように、セラミック壁１６上にメタルシールリング１４ｂおよびハンダメタル層１４ａを介してセラミックキャップ１０が配置されるが、図４では、図示を省略している。

半導体装置２４と入力整合回路１７間には、ボンディングワイヤ１２が接続され、半導体装置２４と出力整合回路１８間には、ボンディングワイヤ１４が接続されている。また、入力ストリップライン１９ａと入力整合回路１７間には、ボンディングワイヤ１１が接続され、出力ストリップライン１９ｂと出力整合回路１８間には、ボンディングワイヤ１５が接続されている。

第１の実施の形態に係る半導体パッケージは、第１の熱膨張係数を有し所定のパターン形状を有する埋め込み電極３０と、埋め込み電極３０を内在し、第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ埋め込み電極３０よりも高い熱伝導率を有するベース電極２２を有する導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置され、第２の熱膨張係数よりも第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入力回路基板２６および出力回路基板２８とを備える。

第１埋め込み電極３０は、例えばＭｏもしくはＷで形成され、ベース電極２２は、例えばＣｕで形成され、入力回路基板２６および出力回路基板２８はアルミナで形成されている。

所定のパターン形状は、図３に示すように、均一なメッシュパターンを有する。

（変形例）
図６は、第１の実施の形態の変形例に係る半導体パッケージの導体ベースプレート２００の作製方法を説明する模式的鳥瞰図であって、図６（ａ）はベース電極２２ａ、図３（ｂ）はメッシュ密度が不均一な埋め込み電極３０、図３（ｃ）はベース電極２２ｂ、図３（ｄ）はベース電極２２ａ、埋め込み電極３０、ベース電極２２ｂを一体化形成した導体ベースプレート２００の模式的構成図をそれぞれ示す。

第１の実施の形態の変形例に係る半導体パッケージの構成は、導体ベースプレート２００の構造が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。

第１の実施の形態の変形例に係る半導体パッケージの埋め込み電極３０のパターン形状は、図６に示すように、中央部は粗く、周辺部が密の不均一なメッシュパターンを有する。

第１の実施の形態の変形例に係る半導体パッケージにおいては、半導体装置２４が配置される中央部の埋め込み電極３０を粗いメッシュパターン形状とすることで、発熱部の熱放散効果を高めることができる。

（埋め込み電極のパターン構成例）
第１の実施の形態に係る半導体パッケージの導体ベースプレート２００において、埋め込み電極３０が六角形パターンを有する模式的平面パターン構成は、図７に示すように表される。このように、メッシュパターン形状は、六角形のメッシュパターンであっても良い。図７の例では、六角形のメッシュパターンで表される埋め込み電極３０のパターン幅はＷ_Aで表され、開口幅は、Ｄ_Aで表されている。さらに、八角形パターン、或いは複数のパターンを組み合わせてもよい。或いはペンローズタイルのようなパターンを適用しても良い。

また、埋め込み電極３０が円形ドットパターンを有する模式的平面パターン構成は、図８に示すように表される。図８の例では、円形ドットパターンのパターン幅はＷ_Bで表され、パターン間隔はＤ_Bで表されている。図８の例では、円形ドットパターンが矩形状に整列配置された例が示されているが、三角形もしくは六角形状にドットパターンを配置しても良い。或いは、ランダムにドットパターンを配置しても良い。

（半導体装置のパターン構成）
第１の実施の形態に係る半導体パッケージを適用する半導体装置２４の全体的な模式的平面パターン構成は、図９に示すように、基板１００と、基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２６およびドレイン電極１２２と、基板１００の第１表面に配置され,ゲート電極１２４、ソース電極１２６およびドレイン電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄとを備える。

図９の構成例において、各部の寸法は、例えば、セル幅Ｌ１は約１２０μｍ、Ｌ２は約８０μｍ、セル長Ｌ３は約１００μｍ、Ｌ４は約１２０μｍであり、ゲート幅は全体として１００μｍ×６本×４セル＝２．４ｍｍ程度である。

図９の例では、ソース端子電極Ｓ１〜Ｓ５において、基板１００の裏面からＶＩＡホールＳＣ１〜ＳＣ５が形成されて、基板１００の裏面には接地導体が形成されている。そして、回路素子を接地する場合、半導体基板１００を貫通するＶＩＡホールＳＣ１〜ＳＣ５を介して、基板１００上に設けた回路素子と基板１００の裏面に形成した接地導体とが電気的に接続される。

基板１００は、例えば、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかを備えていてもよい。

ゲート端子電極Ｇ１〜Ｇ４は、ボンディングワイヤ１２によって、例えば、半導体装置２４の周辺に配置される入力整合回路１７に接続される。同様に、ドレイン端子電極Ｄも、ボンディングワイヤ１４によって、例えば、半導体装置２４の周辺に配置される出力整合回路１８に接続される。

（半導体パッケージの作製方法）
第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図５に示すように、第１の熱膨張係数を有し所定のパターン形状を有する埋め込み電極３０と、埋め込み電極３０を内在し、第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ埋め込み電極３０よりも高い熱伝導率を有するベース電極２２とを有する導体ベースプレート２００を形成する工程と、導体ベースプレート２００上に半導体装置２４を形成する工程と、導体ベースプレート２００上に半導体装置２４に隣接して、第２の熱膨張係数よりも第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入力回路基板２６および出力回路基板２８を形成する工程とを有する。

導体ベースプレート２００を形成する工程は、図２に示すように、埋め込み電極３０をベース電極２２ａ，２２ｂの板で挟み、圧延して一体化する工程を有する。

或いは、導体ベースプレート２００を形成する工程は、埋め込み電極３０を型に入れて成型し、溶融されたベース電極２２の金属材料を流し込み一体化する工程を有していても良い。

また、第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図５に示すように、半導体装置２４および入力回路基板２６および出力回路基板２８を内在し、導体ベースプレート２００上にセラミック壁１６を形成する工程と、セラミック壁１６上にメタルシールリング１４ｂを形成する工程と、メタルシールリング１４ｂ上にハンダメタル層１４ａを介してセラミックキャップ１０を形成する工程を有していても良い。

また、第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図５に示すように、セラミック壁１６の入出力部において、導体ベースプレート２００上に絶縁層２０を形成する工程と、絶縁層２０上に入力ストリップライン１９ａおよび出力ストリップライン１９ｂを形成する工程と、入力回路基板２６上に、入力ストリップライン１９ａに接続される入力整合回路１７を形成する工程と、出力回路基板２８上に、出力ストリップライン１９ｂに接続される出力整合回路１８を形成する工程と、半導体装置２４と入力整合回路１７および出力整合回路１８をそれぞれボンディングワイヤ１２，１４を用いて接続する工程とを有していても良い。

第１の実施の形態およびその変形例によれば、半導体装置からの発熱を良好に放熱することができ、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその製造方法を提供することができる。

[第２の実施の形態]
メッシュ密度が均一な埋め込み電極３０をベース電極２２と一体化形成した導体ベースプレート２００の抵抗分布を解析するための模式的断面構造は、図１０（ａ）に示すように表され、メッシュ密度が均一な埋め込み電極３０ａ、３０ｂをベース電極２２と一体化形成した導体ベースプレート２００の抵抗分布を解析するための模式的断面構造は、図１０（ｂ）に示すように表される。

まず、図１０（ａ）において、埋め込み電極３０のパターン幅をＷ₁、埋め込み電極３０のパターン間隔をＤ₁と定義する。ベース電極２２の単位長さ当たりの熱抵抗をＲ₁、埋め込み電極３０の単位長さ当たりの熱抵抗をＲ₂とすると、図１０（ａ）に示す導体ベースプレート２００の単位長さ当たりの熱抵抗Ｒ_Aは、Ｒ_A＝Ｒ₁・Ｒ₂／（Ｒ₁＋Ｒ₂）で表される。

一方、図１０（ｂ）において、第１の埋め込み電極３０ａ，第２の埋め込み電極３０ｂを同一のパターンとして、パターン幅をＷ₂、パターン間隔をＤ₂と定義する。また、図１０（ｂ）の導体ベースプレート２００の厚さが、図１０（ａ）に示す導体ベースプレート２００の厚さの２倍であるものとすると、図１０（ｂ）に示す導体ベースプレート２００の単位長さ当たりの熱抵抗Ｒ₀は、図１０（ｂ）に示すように、単一の埋め込み電極を有する場合の単位長さ当たりの熱抵抗Ｒ_Bの２倍となり、Ｒ₀＝２×Ｒ_Bで表される。

ここで、Ｗ₁：Ｄ₁＝１：１０とし、Ｒ₁＝０．１Ｒ₂である場合、Ｒ_A＝０．１Ｒ₁・Ｒ₂／（０．１Ｒ₂＋Ｒ₂）≒０．１Ｒ₂となる。

一方、Ｗ₂：Ｄ₂＝１：１００とし、Ｒ₁＝０．０１Ｒ₂である場合、Ｒ_B＝０．０１Ｒ₁・Ｒ₂／（０．０１Ｒ₂＋Ｒ₂）≒０．０１Ｒ₂となる。したがって、Ｒ_B≒０．０１Ｒ₂≒０．１Ｒ_Aとなり、Ｒ₀＝２×Ｒ_B≒０．２Ｒ_Aが得られる。

図１０（ｂ）に示す導体ベースプレート２００の単位長さ当たりの熱抵抗Ｒ₀は、埋め込み電極３０ａ，３０ｂのパターン配置を図１０（ａ）の場合比べ、例えば約１０倍程度緩やかに配置することによって、充分に低い熱抵抗を得ることができる。

第２の実施の形態に係る半導体パッケージの模式的断面構成であって、第１の実施の形態に係る半導体パッケージの模式的平面パターン構成と同じ図４のＩ−Ｉ線に沿う模式的断面構造は、図１１に示すように表される。

また、第２の実施の形態に係る半導体パッケージにおいて、メッシュ密度が均一な埋め込み電極３０ａ、３０ｂをベース電極２２で一体化形成した導体ベースプレート２００の模式的平面パターン構成は、図１２に示すように表される。

第２の実施の形態に係る半導体パッケージは、図１１〜図１２に示すように、第１の熱膨張係数を有し第１の所定のパターン形状を有する第１埋め込み電極３０ａと、第１埋め込み電極３０ａと同一材料で形成され、第１埋め込み電極３０ａと離隔し積層配置され第２の所定のパターン形状を有する第２埋め込み電極３０ｂと、第１埋め込み電極３０ａおよび第２埋め込み電極３０ｂを内在し、第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ第１埋め込み電極３０ａよりも高い熱伝導率を有するベース電極２２とを有する導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置され、第２の熱膨張係数よりも第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入力回路基板２６および出力回路基板２８とを備える。

ここで、導体ベースプレート２００は、図２と同様に、埋め込み電極３０ａおよび３０ｂをベース電極２２の板で挟み、圧延して一体化することによって形成される。

或いは、導体ベースプレート２００は、埋め込み電極３０ａ，３０ｂを型に入れて成型し、溶融されたベース電極２２の金属材料を流し込み一体化することによって形成しても良い。

第２の実施の形態に係る半導体パッケージにおいて、第１埋め込み電極３０ａおよび第２の埋め込み電極３０ｂは、例えばＭｏ若しくはＷで形成され、ベース電極はＣｕで形成され、入力回路基板２６および出力回路基板２８は、例えばアルミナで形成されている。

また、第１の所定のパターン形状および第２の所定のパターン形状は、図１２に示すように、均一なメッシュパターンを有している。

（変形例１）
第２の実施の形態の変形例１に係る半導体パッケージにおいては、第１の所定のパターン形状および第２の所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有する。導体ベースプレート２００の構造は、図６（ｂ）と同様の埋め込み電極３０のパターン形状を有する第１埋め込み電極３０ａおよび第２の埋め込み電極３０ｂを備えている。

第１埋め込み電極３０ａおよび第２の埋め込み電極３０ｂのパターンは縦方向に整合化されていても良い。或いはまた、縦方向に整合化されず、全くランダムに配置されていても良い。

第２の実施の形態の変形例１に係る半導体パッケージの構成は、導体ベースプレート２００の構造が異なるのみであって、その他の構成は第２の実施の形態と同様であるため、重複した説明は省略する。また。第２の実施の形態の変形例１に係る半導体パッケージの作製方法も第２の実施の形態と同様である。

第２の実施の形態の変形例１に係る半導体パッケージにおいては、半導体装置２４が配置される中央部の埋め込み電極３０ａ、３０ｂを粗いメッシュパターン形状とすることで、発熱部の熱放散効果を高めることができる。

（変形例２）
第２の実施の形態の変形例２に係る半導体パッケージにおいては、図１３に示すように、メッシュ密度が均一な埋め込み電極３０ａ、３０ｂを互いに例えば約４５度回転させ交差した形状を有し、かつベース電極２２の材料で一体化形成した導体ベースプレート２００を備える。

第２の実施の形態の変形例２に係る半導体パッケージの構成は、導体ベースプレート２００の構造が異なるのみであって、その他の構成は第２の実施の形態と同様であるため、重複した説明は省略する。また。第２の実施の形態の変形例２に係る半導体パッケージの作製方法も第２の実施の形態と同様である。

更に変形例として、第１の所定のパターン形状および第２の所定のパターン形状は、六角形のメッシュパターンを有していても良い。或いは、第１の所定のパターン形状および第２の所定のパターン形状は、円形ドットパターンを有していても良い。

第２の実施の形態およびその変形例によれば、半導体装置からの発熱を良好に放熱することができ、マイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその製造方法を提供することができる。

[その他の実施の形態]
上記のように、本発明は第１〜第２の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

なお、本発明の半導体パッケージに実装する素子としては、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）に限らず、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できることは言うまでもない。

このように、本発明はここでは記載していない様々な実施の形態などを含む。

本発明の半導体パッケージは、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。

１０…セラミックキャップ
１１，１２，１４，１５…ボンディングワイヤ
１４ａ…ハンダメタル層
１４ｂ…メタルシールリング
１６…セラミック壁
１７…入力整合回路
１８…出力整合回路
１９ａ…入力ストリップライン
１９ｂ…出力ストリップライン
２０…絶縁層
２１ａ，２１ｂ…端子電極
２２，２２ａ，２２ｂ…ベース電極
２４…半導体装置
２６…入力回路基板
２８…出力回路基板
３０，３０ａ，３０ｂ…埋め込み電極
１００…基板
１２２…ドレイン電極
１２４…ゲート電極
１２６…ソース電極
２００…導体ベースプレート
Ｐ１…入力端子
Ｐ２…出力端子
Ｇ１，Ｇ２，…，Ｇ４…ゲート端子電極
Ｓ１，Ｓ２，…，Ｓ５…ソース端子電極
Ｄ…ドレイン端子電極
ＳＣ１〜ＳＣ５…ＶＩＡホール

Claims

第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板と
を備えることを特徴とする半導体パッケージ。
前記第１埋め込み金属はＭｏで形成され、前記ベース金属はＣｕで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項１に記載の半導体パッケージ。
前記所定のパターン形状は、均一なメッシュパターンを有することを特徴とする請求項１または２に記載の半導体パッケージ。
前記所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有することを特徴とする請求項１または２に記載の半導体パッケージ。
前記所定のパターン形状は、六角形のメッシュパターンを有することを特徴とする請求項１または２に記載の半導体パッケージ。
前記所定のパターン形状は、ドットパターンを有することを特徴とする請求項１または２に記載の半導体パッケージ。
第１の熱膨張係数を有し第１の所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属と同一材料で形成され、前記第１埋め込み金属と離隔し積層配置され第２の所定のパターン形状を有する第２埋め込み金属と、前記第１埋め込み金属および前記第２埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板と
を備えることを特徴とする半導体パッケージ。
前記第１埋め込み金属はＭｏで形成され、前記ベース金属はＣｕで形成され、前記回路基板はアルミナで形成されたことを特徴とする請求項７に記載の半導体パッケージ。
前記第１の所定のパターン形状および前記第２の所定のパターン形状は、均一なメッシュパターンを有することを特徴とする請求項７または８に記載の半導体パッケージ。
前記第１の所定のパターン形状および前記第２の所定のパターン形状は、中央部は粗く、周辺部が密の不均一なメッシュパターンを有することを特徴とする請求項７または８に記載の半導体パッケージ。
前記第１の所定のパターン形状と前記第２の所定のパターン形状は、互いに回転されて交差した形状を有することを特徴とする請求項９または１０に記載の半導体パッケージ。
前記第１の所定のパターン形状および前記第２の所定のパターン形状は、六角形のメッシュパターンを有することを特徴とする請求項７または８に記載の半導体パッケージ。
前記第１の所定のパターン形状および前記第２の所定のパターン形状は、ドットパターンを有することを特徴とする請求項７または８に記載の半導体パッケージ。
第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置され、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入出力回路基板と、
前記半導体装置および前記入出力回路基板を内在し、前記導体ベースプレート上に配置されたセラミック壁と、
前記セラミック壁上に配置されたメタルシールリングと、
前記メタルシールリング上にハンダメタル層を介して配置されたセラミックキャップと
を備えることを特徴とする半導体パッケージ。
前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項１４に記載の半導体パッケージ。
第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートを形成する工程と、
前記導体ベースプレート上に半導体装置を形成する工程と、
前記導体ベースプレート上に前記半導体装置に隣接して、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する回路基板を形成する工程と
を有することを特徴とする半導体パッケージの作製方法。
前記導体ベースプレートを形成する工程は、前記第１埋め込み金属を前記ベース金属の板で挟み、圧延して一体化する工程を有することを特徴とする請求項１６に記載の半導体パッケージの作製方法。
前記導体ベースプレートを形成する工程は、前記第１埋め込み金属を型に入れて成型し、溶融された前記ベース金属の金属材料を流し込み一体化する工程を有することを特徴とする請求項１６に記載の半導体パッケージの作製方法。
第１の熱膨張係数を有し所定のパターン形状を有する第１埋め込み金属と、前記第１埋め込み金属を内在し、前記第１の熱膨張係数よりも高い第２の熱膨張係数を有し、かつ前記第１埋め込み金属よりも高い熱伝導率を有するベース金属とを有する導体ベースプレートを形成する工程と、
前記導体ベースプレート上に半導体装置を形成する工程と、
前記導体ベースプレート上に前記半導体装置に隣接し、前記第２の熱膨張係数よりも前記第１の熱膨張係数に相対的に近い第３の熱膨張係数を有する入出力回路基板を形成する工程と、
前記半導体装置および前記入出力回路基板を内在し、前記導体ベースプレート上にセラミック壁を形成する工程と、
前記セラミック壁上にメタルシールリングを形成する工程と、
前記メタルシールリング上にハンダメタル層を介してセラミックキャップを形成する工程と
を有することを特徴とする半導体パッケージの作製方法。
前記セラミック壁の入出力部において、前記導体ベースプレート上に絶縁層を形成する工程と、
前記絶縁層上に入力ストリップラインおよび出力ストリップラインを形成する工程と、
前記入力回路基板上に、前記入力ストリップラインに接続される入力整合回路を形成する工程と、
前記出力回路基板上に、前記出力ストリップラインに接続される出力整合回路を形成する工程と、
前記半導体装置と前記入力整合回路および前記出力整合回路をボンディングワイヤを用いて接続する工程と
を有することを特徴とする請求項１９に記載の半導体パッケージの作製方法。