JP2001358266A - 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ - Google Patents

半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Info

Publication number
JP2001358266A
JP2001358266A JP2000372405A JP2000372405A JP2001358266A JP 2001358266 A JP2001358266 A JP 2001358266A JP 2000372405 A JP2000372405 A JP 2000372405A JP 2000372405 A JP2000372405 A JP 2000372405A JP 2001358266 A JP2001358266 A JP 2001358266A
Authority
JP
Japan
Prior art keywords
copper
composite
mounting
heat
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000372405A
Other languages
English (en)
Other versions
JP3856640B2 (ja
Inventor
Mitsuo Osada
光生 長田
Norio Hirayama
典男 平山
Tadashi Arikawa
正 有川
Yoshinari Amano
良成 天野
Hidetoshi Maezato
英俊 前里
Hideshi Hayashi
秀史 林
Hiroshi Murai
洋 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allied Material Corp
Original Assignee
Allied Material Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000372405A priority Critical patent/JP3856640B2/ja
Application filed by Allied Material Corp filed Critical Allied Material Corp
Priority to PCT/JP2001/003164 priority patent/WO2001080313A1/ja
Priority to US10/009,822 priority patent/US7083759B2/en
Priority to DE60113797T priority patent/DE60113797T2/de
Priority to EP05002607A priority patent/EP1553627A1/en
Priority to AT01919912T priority patent/ATE306119T1/de
Priority to EP01919912A priority patent/EP1231633B1/en
Publication of JP2001358266A publication Critical patent/JP2001358266A/ja
Priority to US11/473,049 priority patent/US20060246314A1/en
Application granted granted Critical
Publication of JP3856640B2 publication Critical patent/JP3856640B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0475—Impregnated alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/16—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of other metals or alloys based thereon
    • C22F1/18—High-melting or refractory metals or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component

Abstract

(57)【要約】 【課題】 熱伝導率がＣＭＣクラッド材より勝れ、且つ
容易に打ち抜きプレスにて加工出来るセラミックパッケ
ージの放熱基板として半導体搭載用放熱基板と、銅クラ
ッド型半導体搭載用放熱基板と、それらの製造方法と、
それを用いたセラミックパッケージとその製造方法とを
提供すること。 【解決手段】 半導体搭載用放熱基板材料は、モリブデ
ン圧粉体の粉末間の空隙に、溶融した銅を含有浸透した
モリブデンと銅との複合体を圧延した銅−モリブデン複
合圧延体であって、板材の最終圧延方向において、３０
〜８００℃の線膨張係数が８．３×１０−６／Ｋ以下で
ある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣ、マイクロ
波、光関係の半導体用の放熱基板に供せられる材料に関
し、詳しくは、半導体素子を搭載する放熱板、半導体を
収納するセラミックパッケージ、及び同じく半導体を収
納するメタルパッケージに使用される放熱部材及びその
製造方法に関する。
【０００２】
【従来の技術】従来、この種の用途に用いられる放熱材
としては、良好な熱伝導率を持ち、且つ半導体やパッケ
ージの主構成材料であるアルミナ（Ａｌ２Ｏ３）、べリ
リヤ（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）等に近い
熱膨張率を持つことが要求される。
【０００３】そして、この種の用途には、従来タングス
テン粉末の圧粉体を水素雰囲気で焼結して得たタングス
テン（Ｗ）の多孔体に銅（Ｃｕ）を含浸してなる複合合
金が用いられている。
【０００４】しかるに、近年高周波化が進み、且つ半導
体の容量が大きくなってきたため、熱伝導率に限界のあ
る銅−タングステン複合合金では満足出来ぬ状況が生じ
てきた。即ち、アルミナを絶縁材とするセラミックパッ
ケージの場合、アルミナと放熱基板を銀ローで接合し、
パッケージを組み立てている。しかし、銀ローが凝固す
る７８０℃前後と常温の間の熱膨張率をアルミナに近似
させるためには、銅−タングステン複合体の銅の比率を
１０〜１３％に留める必要があり、そのため熱伝導率は
制約を受ける。
【０００５】なぜなら、複合体の熱伝導率はその組成に
より決まり、材料中に空孔等の欠陥が無く構成金属が固
溶し合金を造らない場合、熱伝導率は構成金属の比率で
決まる。但し、構成金属に固溶する金属を添加すると熱
伝導率は低下する。
【０００６】通常、半導体を収納するセラミックパッケ
ージの放熱基板として用いられる銅−タングステン複合
合金の場合、極微量のニッケル（Ｎｉ）等の鉄族金属を
添加して濡れ性を改善し、銅のタングステン多孔体中の
空隙への銅の浸透を容易ならしめるため、銅とタングス
テンとの二元系複合体より熱伝導率は下がる。
【０００７】一方、モリブデン（Ｍｏ）と銅の組合せの
場合、溶融銅のモリブデンへの濡れ性が良いため他金属
の添加の必要はない。また、モリブデンと銅はほとんど
固溶しないため、その複合材料の熱伝導率は両者の体積
比率で決まる。
【０００８】ところで、本発明者らは先に、モリブデン
粉末を加圧成形して得た圧粉体に銅を含浸せしめて、大
容量インバータ等の半導体用の放熱基板に適する熱伝導
率の良い複合体を提案した（特願平９−２２６３６１
号、以下、従来技術１と呼ぶ、参照）。
【０００９】また、従来技術１で得られる複合体は圧延
性が良く、圧延することにより、より大型の放熱基板が
得られる事も併せ提案している。
【００１０】近時、大きな発熱量を伴う大容量の半導体
素子が用いられる用途が増えている。その一例として電
気を駆動力とする自動車のインバータがある。この場
合、数十ワットの電力の変換を行なわねばならず、整流
機能を果たす半導体素子は駆動時に大きな発熱を伴う。
この熱をラジエータを介し、車の系外に逃がすために通
常次の様な構造が用いられている。
【００１１】整流素子を絶縁基板（ＡｌＮ等）に搭載
し、この絶縁基板複数個を大型の放熱基板にハンダにて
固定し取り付け、これをラジエータにネジ等で固定する
構造が用いられる。この放熱基板には、熱伝率導が良
く、絶縁基板とのハンダ付け後の冷却時に熱膨張率の差
により生ずる変形を小さく抑え得る熱膨張特性を持ち、
且つネジ等でラジエータに固定するに十分な強度が求め
られる。
【００１２】この用途に対し本発明者らは、圧延率を考
慮しないで製作したモリブデンと銅の複合材料を提案し
た。
【００１３】しかるに、自動車の省エネルギーの観点か
ら、上記の熱特性に加え軽量の放熱基板が要求される様
になってきた。軽量化に対しては、放熱基板の厚みを薄
くすれば目的を達する事が出来る。
【００１４】
【発明が解決しようとする課題】しかしながら、板厚を
薄くすると熱容量が落ち且つ絶縁基板をハンダ付けした
場合の熱膨張率の差による熱歪みに起因する変形が、板
厚が厚い場合に比し大きくなり、ラジエータとの接触の
障害となり熱の伝達を妨げる。
【００１５】即ち、従来技術１によるモリブデンと銅の
複合材料より熱伝導が良く、絶縁基板とのハンダ付け時
の熱歪みに関する問題の発生を防止できる範囲の低い熱
膨張率を持った材料が要求される。
【００１６】本用途には、放熱基板にハンダ付けされる
絶縁基板として、一般に熱伝導の良いＡｌＮが用いられ
るため、それをハンダ付け後の冷却時に熱歪みに起因し
発生する放熱基板の変形、絶縁基板の破損等の問題の発
生を防ぐために、４００℃以下での熱膨張係数が９．０
×１０−６／Ｋより小さい材料が要求される。９．０×
１０−６／Ｋより大きい材料を使った場合、セラミッ
ク、例えばＡｌＮとをハンダ付けした際、熱収縮時に変
形が起きたり接合部やセラミック自体に亀裂が発生して
しまうためである。
【００１７】一方、上記の電気自動車のインバータへの
用途とは別に通信等のマイクロ波発生用の半導体素子を
搭載するセラミックパッケージにおいても、半導体素子
の発生する熱をパッケージの外部に逃がすために、良好
な熱伝導の他に、次の様な特性を持つ放熱基板が要求さ
れる。
【００１８】セラミックとして通常Ａｌ２Ｏ３を主成分
とする材料が主に用いられるが、このセラミックと高温
（約８００℃）ロー材（ＣｕＡｇ共晶ロー材等）にて接
合する場合、ロー付け後の冷却時にセラミックとの熱膨
張率の差に起因する熱歪みでセラミックが破損せず、ま
た放熱基板の変形の少ない材料が放熱基板には求められ
る。
【００１９】特に、近時ＧａＡｓ等作動時に高熱を発生
し且つ熱伝導の悪い半導体素子を用いる場合、素子の接
触面に熱伝導の勝れた材料が強く望まれる。この様な目
的には、一般のＣｕ−Ｗ複合材料や前述の従来技術１に
よるＭｏ−Ｃｕ複合材料では熱伝導が不足する場合があ
る。
【００２０】現在、この様な要求を満たすため［Ｃｕ／
Ｍｏ／Ｃｕ］のクラッド材（以下、ＣＭＣという）が用
いられる場合があるが、このクラッド材には次のごとき
問題点がある。
【００２１】ＣＭＣのクラッド材料は、表層のＣｕ層が
ロー付け温度（８００℃）近辺になると軟化し、冷却時
に容易に変形する。クラッド材としてはＭｏに近い熱的
挙動をとるため、接合するセラミック（通常Ａｌ２Ｏ３
を主成分とする）に比し熱収縮が小さくＣＭＣ複合材の
変形が起こり、この変形がパッケージを冷却装置にネジ
等で取り付けた場合に、冷却装置との十分な接触の妨げ
となり半導体の冷却に問題が起こる。
【００２２】また、基板の機械的特性に関しては、ＣＭ
Ｃクラッド材は中間層のＭｏが脆いため、板素材から基
板部品をプレスにて打ち抜くとＭｏ層内にクラックが生
じ易く、特に本クラッド材の場合、軟らかいＣｕ層が両
面にあるため、打ち抜き時Ｍｏ層のクラック防止が困難
となり、一般的に加工費用の高い放電加工により基板部
品を造らねばならなくなる。
【００２３】他方、半導体セラミックパッケージへの放
熱基板として通常用いられるＣｕ−Ｗ，Ｃｕ−Ｍｏは，
通常，銀ローで接合される。Ｗ、Ｍｏは銀ローとの濡れ
性が悪い為、Ｃｕ−Ｗ，Ｃｕ−Ｍｏ基板の表面にＮｉメ
ッキが施されている。この為、メタライズを施したセラ
ミックとのロ一付けには基板へのＮｉメッキ工程が必要
となるのみならず、Ｎｉメッキの密着性不足によるフク
レ、あるいはシミ、変色などの問題があり歩留あるいは
信頼性に問題があった。
【００２４】そこで、本発明の第１の技術的課題は、熱
伝導率がＣＭＣクラッド材より勝れ、且つ容易に打ち抜
きプレスにて加工出来るセラミックパッケージの放熱基
板としての半導体搭載用放熱基板及びその製造方法を提
供することにある。
【００２５】また、本発明の第２の技術的課題は、セラ
ミックとロー付けしても熱歪みによる諸問題が発生しな
い熱膨張特性を持つ銅クラッド型半導体搭載用放熱基板
及びその製造方法を提供することにある。
【００２６】さらに、本発明の第３の技術課題は、前記
銅クラッド型半導体搭載用放熱基板を用いたセラミック
パッケージ及びその製造方法を提供することにある。
【００２７】
【課題を解決するための手段】そこで、これらの問題点
を解決するために本発明者等は、熱伝導率がＣＭＣクラ
ッド材より勝れ、且つ容易に打ち抜きブレスにて加工出
来るセラミックパッケージの放熱基板として、圧延の加
工率を上げ熱膨張率を小さくしたＭｏ−Ｃｕ複合材の両
面にＣｕ層を付与し、セラミックとロー付けしても熱歪
みによる諸問題が発生せぬ熱膨張特性を持つ［Ｃｕ／Ｍ
ｏ−Ｃｕ複合材／Ｃｕ］クラッド材（ＣＰＣ）を見出
し、本発明をなすに至ったものである。
【００２８】即ち、本発明によれば、モリブデン圧粉体
の粉末間の空隙に、溶融した銅を含有浸透（以下、含浸
と呼ぶ）したモリブデンと銅との複合体を圧延した銅−
モリブデン複合圧延体であって、板材の最終圧延方向に
おいて、３０〜８００℃の線膨張係数が８．３×１０
−６／Ｋ以下であることを特徴とする半導体搭載用放熱
基板材料が得られる。
【００２９】また、本発明によれば、前記半導体搭載用
放熱基板材料において、前記複合圧延体は、温度１００
〜３００℃にて加工率５０％以上で一方向に一次圧延が
施され、さらにその方向と交差する方向に冷間で加工率
５０％以上で二次圧延が施され、全加工率を６０％以上
とした圧延材であって、３０〜８００℃の二次圧延方向
の線膨張係数が７．２〜８．３×１０−６／Ｋであるこ
とを特徴とする半導体搭載用放熱基板材料が得られる。
【００３０】また、本発明によれば、前記半導体搭載用
放熱基板材料において、前記複合圧延体の両面に更に、
銅板を圧着した銅／銅−モリブデン複合材／銅のクラッ
ド材料からなることを特徴とする銅クラッド型半導体搭
載用放熱基板材料が得られる。
【００３１】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料において、中間層を構成する
銅−モリブデン複合材は、銅とモリブデンの比率及び圧
下率を調整し、４００℃以下の温度で８．３×１０−６
／Ｋ以下の線膨張係数を有し、当該銅クラッド型半導体
搭載基板材料は、４００℃以下の温度で９．０×１０
−６／Ｋ以下の線膨張係数を有することを特徴とする銅
クラッド型半導体搭載用放熱基板材料が得られる。
【００３２】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料において、中間層を構成する
前記銅−モリブデン複合材は、３０〜８００℃までの温
度で８．３×１０−６／Ｋ以下の線膨張係数を有し、当
該銅クラッド型半導体搭載基板材料は、線膨張係数が３
０〜８００℃までの温度で９．０×１０−６／Ｋ以下の
線膨張係数を有することを特徴とする銅クラッド型半導
体搭載用放熱基板材料が得られる。
【００３３】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料からなる放熱基板を備えてい
ることを特徴とするセラミックパッケージが得られる。
【００３４】また、本発明によれば、平均粒径２〜５μ
ｍのモリブデン粉末を１００〜２００ＭＰａの圧力で加
圧成形してモリブデン圧粉体を得、このモリブデン圧粉
体の粉末間の空隙に、溶融した銅を非酸化性雰囲気にお
いて１２００〜１３００℃で含浸し、モリブデンの重量
割合７０〜６０％、残り銅からなるモリブデンと銅との
複合体を得、この複合体を少なくとも加工率６０％で圧
延して複合圧延材を製造する方法であって、前記複合圧
延材は、最終圧延方向において、３０〜８００℃で８．
３×１０−６／Ｋ以下の線膨張係数を有することを特徴
とする半導体搭載用放熱基板材料の製造方法が得られ
る。
【００３５】ここで、本発明において、含浸温度が１２
００℃よりも低い場合、Ｃｕの粘性が高いため、圧粉体
に十分に入り込まず空隙などの原因となる。また、１３
００℃より高い場合、Ｃｕの粘性が低下するため、入り
込んだＣｕが染み出してしまう。一方、全加工率が６０
％より低い場合は、十分Ｍｏが加工されないため、線膨
張率をコントロールすることが難しい。
【００３６】また、本発明によれば、前記半導体搭載用
放熱基板材料の製造方法において、温度１００〜３００
℃にて加工率５０％以上で一方向に一次圧延を施し、さ
らにその方向と交差する方向に冷間で加工率５０％以上
で二次圧延を施し、全加工率を６０％以上とした圧延工
程を備え、３０〜８００℃の二次圧延方向の線膨張係数
が７．２〜８．３×１０−６／Ｋであるモリブデンと銅
の複合圧延材料を製造することを特徴とする半導体搭載
用放熱基板材料の製造方法が得られる。
【００３７】また、本発明によれば、前記半導体搭載用
放熱基板材料の製造方法において、前記複合圧延材料の
両面に、更に、銅板を圧着することを特徴とする銅クラ
ッド型半導体搭載用放熱基板材料の製造方法が得られ
る。
【００３８】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料の製造方法において、前記中
間層の銅−モリブデン複合材を銅とモリブデンの比率及
び圧下率を調整し、４００℃以下の温度で８．３×１０
−６／Ｋ以下の線膨張係数を有するように圧延した後、
その両表面に銅を圧着して線膨張係数が４００℃以下の
温度で９．０×１０−６／Ｋ以下である銅クラッド複合
圧延体を得ることを特徴とした銅クラッド型半導体搭載
用放熱基板材料の製造方法が得られる。
【００３９】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料の製造方法において、銅とモ
リブデンの比率及び圧下率を調整し、３０〜８００℃ま
での温度で８．３×１０−６／Ｋ以下の線膨張係数を有
した中間層を構成する銅−モリブデン複合材を得、その
銅−モリブデン複合材の両表面に銅を圧着して３０〜８
００℃までの温度で９．０×１０−６／Ｋ以下の線膨張
係数を有する銅クラッド複合圧延体を得ることを特徴と
した銅クラッド型半導体搭載用放熱基板材料の製造方法
が得られる。
【００４０】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料の製造方法に、更に、前記銅
クラッド複合圧延体を表面にメタライズ層を付加したセ
ラミックスと直接ロー付けすることを含むことを特徴と
するセラミックパッケージの製造方法が得られる。
【００４１】また、本発明によれば、前記銅クラッド型
半導体搭載用放熱基板材料の製造方法において、銅とモ
リブデンの比率及び圧下率を調整し、３０〜８００℃ま
での温度で７．９×１０−６／Ｋ以下の線膨張係数を有
した中間層を構成する銅−モリブデン複合材を得、その
銅−モリブデン複合材の両表面に銅を圧着して３０〜８
００℃までの温度で８．３×１０−６／Ｋ以下の線膨張
係数を有する銅クラッド複合圧延体を得ることを特徴と
した半導体用セラミックパッケージ用放熱基板材料の製
造方法が得られる。
【００４２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。
【００４３】図１（ａ）及び（ｂ）は本発明の実施の形
態による半導体搭載用放熱基板材料としての圧延複合板
を搭載したセラミックパッケージの種々の例を示す図で
ある。
【００４４】図１（ａ）を参照すると、セラミックパッ
ケージ１０は、銅クラッドした圧延複合板又は圧延複合
板１を放熱基板として用いている。放熱基板上には、半
導体チップ２が接着剤３ｂを介して固定接続されてい
る。セラミックパッケージ本体であるセラミック５は、
底部中央に穴部９を備えており、この穴部９から半導体
チップ２がセラミック５内に挿入されるとともに、穴部
外側のセラミック５面と放熱基板とを銀ロー３ａを介し
て接合することで、半導体チップ２周辺のセラミックを
放熱基板によって覆う形状となっている。セラミック５
には、基板や基板に設けられたコネクタに接続するため
の端子であるピン４が圧延複合板１側に突出して植設さ
れている。これらのピン４と、半導体チップ２とはボン
ディングワイヤ８を介して電気接続されている。セラミ
ック５と、それを覆うセラミックリッド６とは、低融点
ガラスを介して接合され、内部の半導体チップ２を封じ
る構成となっている。
【００４５】また、図１（ｂ）を参照すると、セラミッ
クパッケージ２０は、放熱基板である圧延複合板１上に
半導体チップ２がＡｕＳｎ半田３ｃを介して接合され
て、この半導体チップ２を搭載した放熱基板は、セラミ
ック５´の一端を封じるように、銀ロー３ａを介して接
合することによって、セラミック５′内部に半導体チッ
プ２が収容されている。半導体チップ２は、セラミック
５´の側面を貫通して設けられたピン４の内側端部にボ
ンディングワイヤ８を介して電気接続されている。ま
た、セラミック５´の他端は、図１（ａ）の例と同様に
セラミックリッド６′を低融点ガラス７を介して接合す
ることによって封じられている。
【００４６】次に図１（ａ）及び（ｂ）に用いた放熱基
板について具体的に説明する。
【００４７】本発明者らは、前述した従来技術による複
合体、即ち、平均粒径２〜４μｍのモリブデン粉末を１
００〜２００ＭＰａの圧力で加圧成形してモリブデン圧
粉体を得、このモリブデン圧粉体の粉末間の空隙に、溶
融した銅を非酸化性雰囲気において１２００〜１３００
℃で含浸し、モリブデンの重量割合７０〜６０％、残り
銅からなるモリブデンと銅とのＣｕ−Ｍｏ複合体を、温
度１００〜３００℃にて加工率５０％以上で一方向に一
次圧延を施し、さらにその方向と直角に冷間で加工率５
０％以上で二次圧延を施し、全加工率を６０％以上とし
た圧延材とし、この圧延材のように、６０％を越える強
度の圧延を行なうと、高温における熱膨張率が著しく小
さい材料を得る事を見出した。即ち、この圧延材は、３
０〜８００℃の二次圧延方向の線膨張係数が７．２〜
８．３×１０−６／Ｋである。
【００４８】これは圧延率を上げるに従い、複合体中の
モリブデン粒子が圧延方向に伸び、複合体の微小構造が
変化する事に起因するものである。
【００４９】そこで、モリブデン−銅複合材を加工率を
上げて圧延し、４００℃以下での熱膨張係数を８．３×
１０−６／Ｋ以下とし、このモリブデン−銅複合材料の
両面に熱伝導率の大きい銅層を一定の厚みで付与させる
事により、熱伝導率がモリブデンー銅複合材より良く、
且つクラッド材としての熱膨張係数が９．０×１０− ６
／Ｋを越えない［銅／モリブデンー銅複合材／銅］のク
ラッド材料（以下、ＣＰＣと呼ぶ）を得た。
【００５０】尚、このような複合圧延板において、熱膨
張係数が８．３×１０−６／Ｋより大きい材料を放熱基
板として用いた場合、パッケージングするためにアルミ
ナ等とセラミックと銀ロー付けした際、熱収縮時に変形
が起きたり接合部やセラミック自体に亀裂が発生してし
まうため不適当となる。
【００５１】更に、具体的に本発明の放熱基板の製造に
ついて図面を用いて説明する。
【００５２】図２（ａ）及び（ｂ）は、圧延前の複合体
を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ
部分の拡大図である。また、図３（ａ）及び（ｂ）は圧
延後の複合体を示す斜視図であり、（ａ）は斜視図、
（ｂ）は（ａ）のＢ部分の拡大図である。
【００５３】図２（ａ）及び（ｂ）を参照すると、圧延
前においては、Ｃｕ１４マトリックス内部に円形のＭｏ
粒子１３が分散している。一方、図３（ａ）及び（ｂ）
に示すように、圧延後においては、Ｃｕ１４マトリック
ス内のＭｏ粒子１３は、圧延方向に扁平となるように押
し潰された形状となっている。
【００５４】図４は二次圧延率と、線膨張係数との関係
を示す図であり、合わせて各状態における粒子構造の概
念図を示している。
【００５５】図４に示すように、二次圧延率が増すにつ
れて、符号１５ａ，ｂ，ｃ，ｄの順で次第にＭｏ粒子が
扁平になるとともに、直線１６に示すように、直線的に
線膨張係数が減少する傾向にあることが分かる。このよ
うに、本発明の製造方法で造ったモリブデンと銅の複合
材料は圧延し加工率を上げるに従い熱膨張率を低下させ
る事が出来る。
【００５６】本発明によって製造されたＣＰＣは、ＣＭ
Ｃと比較して次のような特長がある。
【００５７】まず、中間層がＭｏ−Ｃｕ複合材であり銅
が存在するため、銅と密着させる熱間圧延時の温度を下
げることができ、これは省エネにつながり、しかも密着
力が強い。また、合わせ材と中間材の変形能の差が小さ
いため圧延加工による層の変形が小さく品質的に安定す
る。熱的特性に関しては、水平（ＸＹ）方向の熱拡散の
みならず、厚み（Ｚ）方向にも銅が存在するためＣＭＣ
より優れている。また、熱膨張率に関してはＣｕ層の厚
みを変化させることなく、中間層であるＭｏ−Ｃｕ複合
材料の加工率をコントロールすることによりセラミック
との整合性を許容できる熱膨張係数８．３×１０−６／
Ｋ以下のものが得られるので問題はない。さらには、Ｎ
ｉめっき性もＭｏの露出が少ないため、より良好であ
る。
【００５８】以下，本発明の圧延複合板の製造の具体的
例について説明する。
【００５９】（例１）平均粒径４μｍのモリブデン粉末
を静水圧成形にて水圧１５０ＭＰａにて厚さ（Ｔ）１
２．５×１８０×１７５ｍｍの角板に成形し、これにＴ
５×１７５×１７５ｍｍの銅板を載せ、水素雰囲気中で
１３００℃で加熱し銅を溶融しモリブデン成形体中の空
隙に含浸せしめ、Ｔ１２×１７３×１６８ｍｍの重量比
で銅を３５％含有するＣｕ−Ｍｏ複合体を得た。この複
合体を２００℃に加熱し、２０％以下の圧下率で所望の
厚さまで繰り返し一次圧延し、厚みＴ１×１７３×Ｌｍ
ｍの複合圧延板とした。さらに，一次圧延方向と直角方
向に室温にて二次（クロス方向）圧延しＴ２１．１ｍｍ
まで加工した。その結果の一覧を下記表１に示すが、二
次圧延方向の８００℃における線膨張係数が７．０〜
８．４×１０−６／Ｋの複合圧延板を得た。この圧延板
Ａ−Ｆから１０×４０ｍｍサイズの試験片を切り出し、
ニッケルめっきを施して９９．５％以上のＡｌ２Ｏ３を
含むセラミック枠（一方の面をタングステンでメタライ
ズした後、Ｎｉめっきをしたもの）とを銀一銅の共晶組
成の銀ローにて８５０℃に加熱ロー付けし、図１（ａ）
及び（ｂ）に示すようなセラミックパッケージを造り、
Ｍｏ−Ｃｕの底板の反りを測定した値を表２に示す。
【００６０】線膨張係数が８．４×１０−６／Ｋ以上に
なる（圧延板Ａ）と反り量が凸状に大きくなり、７．２
×１０−６／Ｋ以下になる（圧延板Ｅ、Ｆ）と凹状に反
りが大きくなるため、実際の基板に使うと不具合が生じ
た。
【００６１】圧延板Ｂ−Ｄのものについては、反りが小
さく基板として使用しても問題はなかった。
【００６２】
【表１】
【００６３】
【表２】
【００６４】（例２）前記例１の圧延板Ｅの条件に準じ
て厚み１８ｍｍの含浸体を得、一次圧延でＴ １１５ｍｍ
まで延ばした後、二次圧延でＴ２３ｍｍに仕上げたＣｕ
−Ｍｏ複合体の上下面に、Ｔ１ｍｍのＣｕ板でサンドイ
ッチ状に挟み、８００℃に加熱された水素雰囲気の電気
炉に１５分間保持した。これを初期圧下率１０％で圧延
機に通し（熱間圧延）、ＣｕとＣｕ−Ｍｏ複合体を圧着
接合した。なお、ＣＭＣ（Ｃｕ／Ｍｏ／Ｃｕ積層材）の
場合は８５０℃以上の加熱が必要であり、また初期圧下
率は２０％以上必要とされ、ＣｕとＣｕ−Ｍｏ複合体の
圧着の方がより経済的でかつ容易である。
【００６５】そして、酸化物等を除去するために表面処
理を行った後、１０％以下の圧下率で繰り返し圧延し、
Ｔ２ｍｍのＣｕ／Ｃｕ−Ｍｏ複合体／Ｃｕのクラッド材
とした。尚、この時の層比率は１：４：１であり、以
下、ＣＰＣ１４１と呼称する。
【００６６】このＣＰＣ１４１の４００℃における線膨
張係数は８．２×１０−６／Ｋであり、この圧延板から
前記例１と同様の方法でＡｌＮを含むセラミック枠とを
ハンダ付けし、例１と同様セラミックパッケージを造
り、Ｍｏ−Ｃｕの底板の反りを測定した結果、＋１０μ
ｍ（凸反り）と良好であった。また、ハンダ付け部ある
いはセラミック部分に亀裂等の不具合は生じなかった。
【００６７】（例３）前記例１の圧延板Ｄの条件で圧延
し得られた厚みＴ１．１ｍｍのＣｕ−Ｍｏ複合体の上下
面に、Ｔ０．４ｍｍのＣｕ板でサンドイッチ状に挟み、
前記例２と同様の方法で圧延圧着し、Ｔ１．０ｍｍのＣ
ｕ／Ｃｕ−Ｍｏ複合体／Ｃｕのクラッド材ＣＰＣ（層比
率１：４：１）を得た。このＣＰＣ１４１の８００℃に
おける線膨張係数は８．２×１０−６／Ｋであり、この
圧延板から例１と同様の方法でＡｌ２Ｏ３を含むセラミ
ック枠とをＡｇロー付けし、例１と同様セラミックパッ
ケージを造り、Ｍｏ−Ｃｕの底板の反りを測定した結
果、＋１１μｍ（凸反り）と良好であった。また、ロー
付け部あるいはセラミック部分に亀裂等の不具合は生じ
なかった。
【００６８】（例４）前記例１の圧延板Ｅの条件で圧延
し得られた厚みＴ１．１ｍｍのＣｕ−Ｍｏ複合体の上下
面にＴ０．４ｍｍのＣｕ板でサンドイッチ状に挟み、前
記例２と同様の方法で圧延圧着し、Ｔ１．０ｍｍのＣｕ
／Ｃｕ−Ｍｏ複合体／Ｃｕのクラッド材ＣＰＣ（層比率
１：４：１）を得た。このＣＰＣ１４１の８００℃にお
ける線膨張係数は、７．８×１０−６／Ｋであり、この
圧延板から例１と同様の方法で、Ａｌ２Ｏ３を含むセラ
ミック枠とをＡｇロー付けし、例１と同様セラミックパ
ッケージを造り、Ｍｏ−Ｃｕの底板の反りを測定した結
果、＋５μｍ（凸反り）と良好であった。また、ロー付
け部あるいはセラミック部分に亀裂等の不具合は生じな
かった。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
熱伝導率がＣＭＣクラッド材より勝れ、且つ容易に打ち
抜きプレスにて加工出来るセラミックパッケージの放熱
基板としての半導体搭載用放熱基板及びその製造方法を
提供することができる。
【００７０】また、本発明によれば、セラミックとロー
付けしても熱歪みによる諸問題が発生しない熱膨張特性
を持つ銅クラッド型半導体搭載用放熱基板及びその製造
方法を提供することができる。
【００７１】さらに、本発明によれば、前記したような
利点を備えた銅クラッド型半導体搭載用放熱基板におい
て、Ｎｉメッキを施さずに接合されたこの放熱基板を搭
載したセラミックパッケージ及びその製造方法を提供す
ることができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は本発明の実施の形態による
圧延複合板を搭載したセラミックパッケージの種々の例
を示す図である。
【図２】（ａ）及び（ｂ）は、圧延前の複合体を示す図
であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ部分の拡
大図である。
【図３】（ａ）及び（ｂ）は圧延後の複合体を示す図で
あり、（ａ）は斜視図、（ｂ）は（ａ）のＢ部分の拡大
図である。
【図４】圧延率と線膨張係数との関係を示す図であり、
合わせて各状態における粒子構造の概念図を示してい
る。
【符号の説明】
１ 圧延複合板 ２ 半導体チップ ３ａ 銀ロー ３ｂ 接着剤 ３ｃ ＡｕＳｎ半田 ４ ピン ５，５´ セラミック ６，６´ セラミックリッド ７ 低融点ガラス ８ ボンディングワイヤ ９ 穴部 １０，２０ セラミックパッケージ １３ Ｍｏ粒子 １４ Ｃｕ
フロントページの続き (72)発明者 有川 正 東京都台東区北上野二丁目23番５号 株式 会社アライドマテリアル内 (72)発明者 天野 良成 山形県酒田市大浜二丁目１番12号 株式会 社アライドテック内 (72)発明者 前里 英俊 山形県酒田市大浜二丁目１番12号 株式会 社アライドテック内 (72)発明者 林 秀史 山形県酒田市大浜二丁目１番12号 株式会 社アライドテック内 (72)発明者 村井 洋 山形県酒田市大浜二丁目１番12号 株式会 社アライドテック内 Ｆターム(参考） 5F036 AA01 BA23 BB01 BB08 BD01

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 モリブデン圧粉体の粉末間の空隙に、溶
    融した銅を含有浸透したモリブデンと銅との複合体を圧
    延した銅−モリブデン複合圧延体であって、板材の最終
    圧延方向において、３０〜８００℃の線膨張係数が８．
    ３×１０−６／Ｋ以下であることを特徴とする半導体搭
    載用放熱基板材料。
  2. 【請求項２】 請求項１記載の半導体搭載用放熱基板材
    料において、前記複合圧延体は、温度１００〜３００℃
    にて加工率５０％以上で一方向に一次圧延が施され、さ
    らにその方向と交差する方向に冷間で加工率５０％以上
    で二次圧延が施され、全加工率を６０％以上とした圧延
    材であって、３０〜８００℃の二次圧延方向の線膨張係
    数が７．２〜８．３×１０−６／Ｋであることを特徴と
    する半導体搭載用放熱基板材料。
  3. 【請求項３】 請求項１記載の半導体搭載用放熱基板材
    料において、前記複合圧延体の両面に更に、銅板を圧着
    した銅／銅−モリブデン複合材／銅のクラッド材料から
    なることを特徴とする銅クラッド型半導体搭載用放熱基
    板材料。
  4. 【請求項４】 請求項３記載の銅クラッド型半導体搭載
    用放熱基板材料において、中間層を構成する銅−モリブ
    デン複合材は、銅とモリブデンの比率及び圧下率を調整
    し、４００℃以下の温度で８．３×１０−６／Ｋ以下の
    線膨張係数を有し、当該銅クラッド型半導体搭載基板材
    料は、４００℃以下の温度で９．０×１０−６／Ｋ以下
    の線膨張係数を有することを特徴とする銅クラッド型半
    導体搭載用放熱基板材料。
  5. 【請求項５】 請求項３記載の銅クラッド型半導体搭載
    用放熱基板材料において、中間層を構成する前記銅−モ
    リブデン複合材は、３０〜８００℃までの温度で８．３
    ×１０−６／Ｋ以下の線膨張係数を有し、当該銅クラッ
    ド型半導体搭載基板材料は、線膨張係数が３０〜８００
    ℃までの温度で９．０×１０−６／Ｋ以下の線膨張係数
    を有することを特徴とする銅クラッド型半導体搭載用放
    熱基板材料。
  6. 【請求項６】 請求項５記載の銅クラッド型半導体搭載
    用放熱基板材料からなる放熱基板を備えていることを特
    徴とするセラミックパッケージ。
  7. 【請求項７】 平均粒径２〜５μｍのモリブデン粉末を
    １００〜２００ＭＰａの圧力で加圧成形してモリブデン
    圧粉体を得、このモリブデン圧粉体の粉末間の空隙に、
    溶融した銅を非酸化性雰囲気において１２００〜１３０
    ０℃で含有浸透し、モリブデンの重量割合７０〜６０
    ％、残り銅からなるモリブデンと銅との複合体を得、こ
    の複合体を少なくとも加工率６０％で圧延して複合圧延
    材を製造する方法であって、前記複合圧延材は、最終圧
    延方向において、３０〜８００℃で８．３×１０−６／
    Ｋ以下の線膨張係数を有することを特徴とする半導体搭
    載用放熱基板材料の製造方法。
  8. 【請求項８】 請求項７記載の半導体搭載用放熱基板材
    料の製造方法において、温度１００〜３００℃にて加工
    率５０％以上で一方向に一次圧延を施し、さらにその方
    向と交差する方向に冷間で加工率５０％以上で二次圧延
    を施し、全加工率を６０％以上とした圧延工程を備え、
    ３０〜８００℃の二次圧延方向の線膨張係数が７．２〜
    ８．３×１０−６／Ｋであるモリブデンと銅の複合圧延
    材料を製造することを特徴とする半導体搭載用放熱基板
    材料の製造方法。
  9. 【請求項９】 請求項７記載の半導体搭載用放熱基板の
    製造方法において、前記複合圧延材料の両面に、更に、
    銅板を圧着することを特徴とする銅クラッド型半導体搭
    載用放熱基板材料の製造方法。
  10. 【請求項１０】 請求項９記載の銅クラッド型半導体搭
    載用放熱基板材料の製造方法において、前記中間層の銅
    −モリブデン複合材を銅とモリブデンの比率及び圧下率
    を調整し、４００℃以下の温度で８．３×１０−６／Ｋ
    以下の線膨張係数を有するように圧延した後、その両表
    面に銅を圧着して線膨張係数が４００℃以下の温度で
    ９．０×１０−６／Ｋ以下である銅クラッド複合圧延体
    を得ることを特徴とした銅クラッド型半導体搭載用放熱
    基板材料の製造方法。
  11. 【請求項１１】 請求項９記載の銅クラッド型半導体搭
    載用放熱基板材料の製造方法において、銅とモリブデン
    の比率及び圧下率を調整し、３０〜８００℃までの温度
    で８．３×１０−６／Ｋ以下の線膨張係数を有した中間
    層を構成する銅−モリブデン複合材を得、その銅−モリ
    ブデン複合材の両表面に銅を圧着して３０〜８００℃ま
    での温度で９．０×１０−６／Ｋ以下の線膨張係数を有
    する銅クラッド複合圧延体を得ることを特徴とした銅ク
    ラッド型半導体搭載用放熱基板材料の製造方法。
  12. 【請求項１２】 請求項１１記載の銅クラッド型半導体
    搭載用放熱基板材料の製造方法に、更に、前記銅クラッ
    ド複合圧延体を表面にメタライズ層を付加したセラミッ
    クスと直接ロー付けすることを含むことを特徴とするセ
    ラミックパッケージの製造方法。
  13. 【請求項１３】 モリブデン圧紛体の粉末間の空隙に、
    銅を含有浸透させ、且つ、圧延することによって構成さ
    れた複合圧延体において、当該複合圧延体の線膨張係数
    が前記圧延の際における最終圧延の方向によって規定さ
    れ、且つ、３０〜８００℃の範囲において、８．３×１
    ０−６／Ｋ以下であることを特徴とする複合圧延体。
  14. 【請求項１４】 請求項１３記載の複合圧延体におい
    て、前記線膨張率は３０〜８００℃の範囲において、
    ７．２〜８．３×１０−６／Ｋであることを特徴とする
    複合圧延体。
JP2000372405A 2000-01-26 2000-12-07 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ Expired - Fee Related JP3856640B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2000372405A JP3856640B2 (ja) 2000-01-26 2000-12-07 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
US10/009,822 US7083759B2 (en) 2000-01-26 2001-04-12 Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
DE60113797T DE60113797T2 (de) 2000-04-14 2001-04-12 Material für eine wärme-abführende platte auf der ein halbleiter montiert ist, herstellungsmethode und keramisches gehäuse,produziert unter verwendung derselben
EP05002607A EP1553627A1 (en) 2000-04-14 2001-04-12 Material for a heat dissipation substrate for mounting a semiconductor and a ceramic package using the same
PCT/JP2001/003164 WO2001080313A1 (en) 2000-04-14 2001-04-12 Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
AT01919912T ATE306119T1 (de) 2000-04-14 2001-04-12 Material für eine wärme-abführende platte auf der ein halbleiter montiert ist, herstellungsmethode und keramisches gehäuse,produziert unter verwendung derselben
EP01919912A EP1231633B1 (en) 2000-04-14 2001-04-12 Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
US11/473,049 US20060246314A1 (en) 2000-01-26 2006-06-23 Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000017584 2000-01-26
JP2000-113006 2000-04-14
JP2000-17584 2000-04-14
JP2000113006 2000-04-14
JP2000372405A JP3856640B2 (ja) 2000-01-26 2000-12-07 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Publications (2)

Publication Number Publication Date
JP2001358266A true JP2001358266A (ja) 2001-12-26
JP3856640B2 JP3856640B2 (ja) 2006-12-13

Family

ID=27342144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000372405A Expired - Fee Related JP3856640B2 (ja) 2000-01-26 2000-12-07 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Country Status (2)

Country Link
US (1) US20060246314A1 (ja)
JP (1) JP3856640B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
WO2006126525A1 (ja) * 2005-05-23 2006-11-30 Neomax Materials Co., Ltd. Ｃｕ－Ｍｏ基板およびその製造方法
US7547412B2 (en) 2002-10-28 2009-06-16 A.L.M.T. Corporation Composite material, method for producing same and member using same
JP2010182858A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体パッケージおよびその作製方法
JP5818045B1 (ja) * 2014-12-05 2015-11-18 株式会社半導体熱研究所 放熱基板と、それを使用した半導体パッケージと半導体モジュール
WO2016121764A1 (ja) * 2015-01-26 2016-08-04 新日鐵住金株式会社 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造
JP6233677B1 (ja) * 2016-08-31 2017-11-22 Jfe精密株式会社 放熱板及びその製造方法
WO2019098350A1 (ja) 2017-11-18 2019-05-23 Jfe精密株式会社 放熱板及びその製造方法
WO2022172855A1 (ja) * 2021-02-10 2022-08-18 住友電気工業株式会社 複合材料、ヒートスプレッダ及び半導体パッケージ
WO2022172856A1 (ja) * 2021-02-10 2022-08-18 住友電気工業株式会社 複合材料、ヒートスプレッダ及び半導体パッケージ
CN116618647A (zh) * 2023-07-21 2023-08-22 安徽诺星航空科技有限公司 一种钼铜合金复合材料及其制备工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2071620A1 (en) * 2007-12-12 2009-06-17 Wen-Long Chyn Heat sink having enhanced heat dissipation capacity
CN103999210B (zh) 2011-12-22 2016-11-02 京瓷株式会社 布线基板以及电子装置
WO2018047988A1 (ko) * 2016-09-06 2018-03-15 주식회사 더굿시스템 고출력 소자용 방열판재
US10837087B2 (en) 2016-09-28 2020-11-17 Tenneco Inc. Copper infiltrated molybdenum and/or tungsten base powder metal alloy for superior thermal conductivity
KR102180926B1 (ko) * 2017-06-28 2020-11-19 에스케이넥실리스 주식회사 우수한 작업성 및 충방전 특성을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5653379A (en) * 1989-12-18 1997-08-05 Texas Instruments Incorporated Clad metal substrate
US5493153A (en) * 1992-11-26 1996-02-20 Tokyo Tungsten Co., Ltd. Plastic-packaged semiconductor device having a heat sink matched with a plastic package
US6271585B1 (en) * 1997-07-08 2001-08-07 Tokyo Tungsten Co., Ltd. Heat sink substrate consisting essentially of copper and molybdenum and method of manufacturing the same
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
US7547412B2 (en) 2002-10-28 2009-06-16 A.L.M.T. Corporation Composite material, method for producing same and member using same
WO2006126525A1 (ja) * 2005-05-23 2006-11-30 Neomax Materials Co., Ltd. Ｃｕ－Ｍｏ基板およびその製造方法
CN100459109C (zh) * 2005-05-23 2009-02-04 株式会社新王材料 Cu-Mo基板及其制造方法
KR100897134B1 (ko) 2005-05-23 2009-05-14 가부시키가이샤 네오맥스 마테리아르 Ｃｕ-Ｍｏ 기판 및 그 제조 방법
US7830001B2 (en) 2005-05-23 2010-11-09 Neomax Materials Co., Ltd. Cu-Mo substrate and method for producing same
JP5004792B2 (ja) * 2005-05-23 2012-08-22 株式会社Ｎｅｏｍａｘマテリアル Ｃｕ−Ｍｏ基板およびその製造方法
JP2010182858A (ja) * 2009-02-05 2010-08-19 Toshiba Corp 半導体パッケージおよびその作製方法
JP5818045B1 (ja) * 2014-12-05 2015-11-18 株式会社半導体熱研究所 放熱基板と、それを使用した半導体パッケージと半導体モジュール
JP2016167474A (ja) * 2014-12-05 2016-09-15 株式会社半導体熱研究所 放熱基板と、それを使用した半導体パッケージと半導体モジュール
WO2016121764A1 (ja) * 2015-01-26 2016-08-04 新日鐵住金株式会社 金属粒子及び導電性材料の粒子を用いた導電性接合材料並びに導電性接合構造
WO2018043179A1 (ja) 2016-08-31 2018-03-08 Jfe精密株式会社 放熱板及びその製造方法
KR102324373B1 (ko) 2016-08-31 2021-11-09 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법
TWI633637B (zh) * 2016-08-31 2018-08-21 日商Ｊｆｅ精密股份有限公司 放熱板及其製造方法、以及具備其的半導體封裝與半導體模組
JP2019029631A (ja) * 2016-08-31 2019-02-21 Jfe精密株式会社 放熱板及びその製造方法
KR20190042676A (ko) 2016-08-31 2019-04-24 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법
US11270926B2 (en) 2016-08-31 2022-03-08 Jfe Precision Corporation Heat sink and method for manufacturing same
JP6233677B1 (ja) * 2016-08-31 2017-11-22 Jfe精密株式会社 放熱板及びその製造方法
KR20200088404A (ko) 2017-11-18 2020-07-22 제이에프이 세이미츠 가부시키가이샤 방열판 및 그 제조 방법
WO2019098350A1 (ja) 2017-11-18 2019-05-23 Jfe精密株式会社 放熱板及びその製造方法
US11646243B2 (en) 2017-11-18 2023-05-09 Jfe Precision Corporation Heat sink and method for manufacturing same
WO2022172855A1 (ja) * 2021-02-10 2022-08-18 住友電気工業株式会社 複合材料、ヒートスプレッダ及び半導体パッケージ
WO2022172856A1 (ja) * 2021-02-10 2022-08-18 住友電気工業株式会社 複合材料、ヒートスプレッダ及び半導体パッケージ
CN116618647A (zh) * 2023-07-21 2023-08-22 安徽诺星航空科技有限公司 一种钼铜合金复合材料及其制备工艺
CN116618647B (zh) * 2023-07-21 2023-10-13 安徽诺星航空科技有限公司 一种钼铜合金复合材料及其制备工艺

Also Published As

Publication number Publication date
US20060246314A1 (en) 2006-11-02
JP3856640B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
US20060246314A1 (en) Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
US5981085A (en) Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
EP1770773A2 (en) Heat spreader module and method of manufacturing same
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
US7083759B2 (en) Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
US20060263584A1 (en) Composite material, electrical circuit or electric module
JP2000323618A (ja) 銅回路接合基板及びその製造方法
US5305947A (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
EP1231633B1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
JP2000150743A (ja) 半導体装置用基板及びその製造方法
US20210280534A1 (en) Semiconductor device and method for manufacturing semiconductor device
JPH02275657A (ja) 複合材料、回路システム内にその材料を使用する熱分散部材、回路システム、及びそれらの製法
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
CN103057202A (zh) 层叠结构热沉材料及制备方法
JP2005150133A (ja) 半導体素子収納用容器
KR20180103097A (ko) 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈
JPH11220073A (ja) ヒートシンク付き回路基板
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
GB2327150A (en) Composite substrate for a heat-generating semiconductor device
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
JP2004200567A (ja) 放熱体及びその製造方法、パワーモジュール用基板、パワーモジュール
JPH07211822A (ja) 半導体素子収納用パッケージ
JP3559457B2 (ja) ロウ材
JPH06344131A (ja) 半導体放熱基板への部品接合方法
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Ref document number: 3856640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees