WO2006126525A1 - Ｃｕ－Ｍｏ基板およびその製造方法 - Google Patents

Ｃｕ－Ｍｏ基板およびその製造方法 Download PDF

Info

Publication number
WO2006126525A1
WO2006126525A1 PCT/JP2006/310223 JP2006310223W WO2006126525A1 WO 2006126525 A1 WO2006126525 A1 WO 2006126525A1 JP 2006310223 W JP2006310223 W JP 2006310223W WO 2006126525 A1 WO2006126525 A1 WO 2006126525A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
alloy layer
base
based alloy
mass
Prior art date
Application number
PCT/JP2006/310223
Other languages
English (en)
French (fr)
Inventor
Masayuki Yokota
Kazuhiro Shiomi
Fumiaki Kikui
Masaaki Ishio
Original Assignee
Neomax Materials Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neomax Materials Co., Ltd. filed Critical Neomax Materials Co., Ltd.
Priority to US11/915,201 priority Critical patent/US7830001B2/en
Priority to JP2007517832A priority patent/JP5004792B2/ja
Priority to EP06756479A priority patent/EP1898463A4/en
Priority to CA2609252A priority patent/CA2609252C/en
Publication of WO2006126525A1 publication Critical patent/WO2006126525A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Definitions

  • the present invention relates to a Cu—Mo substrate, and more particularly to a Cu—Mo substrate that is suitably used as a heat radiating member for a power module mounted on an automobile or the like.
  • a power module used for driving a motor includes a semiconductor element (chip) such as a power transistor and a circuit board on which a heat radiating board (heat sink material) is mounted.
  • semiconductor elements such as IGBT (Insulated Gate Bipolar Transistor) capable of high-speed operation are mainly used.
  • the power module 300 includes a heat dissipation member 101, a circuit board 108 such as a ceramic substrate, and a semiconductor chip 109 such as an IGBT.
  • the circuit board 108 is a Direct Copper Bonding board in which copper foil circuit boards 108b and 108c are directly bonded to both surfaces of a ceramic board 108a on which a force such as alumina, aluminum nitride, or silicon nitride is formed.
  • the heat release member 101 and the circuit board 108 are joined by a solder layer 112 such as Sn—Pb.
  • the circuit board 108 and the semiconductor chip 109 are joined by a solder layer 111 such as Ag—Cu.
  • the material used for the heat dissipation substrate is required to have a high thermal conductivity and a thermal expansion coefficient substantially equal to the thermal expansion coefficient of the semiconductor chip.
  • the difference between the thermal expansion coefficient of the heat dissipation substrate material and the thermal expansion coefficient of the semiconductor chip is large, and even if a material with excellent thermal conductivity is used, the semiconductor chip may peel off from the heat dissipation substrate It is a force that may cause breakage.
  • composite materials having different metal forces such as Cu-Mo substrates and Cu-W substrates have been widely used as heat dissipation substrates.
  • Cu-Mo substrates are widely used.
  • a Cu-Mo substrate for example, a Cu-Mo clad material in which a Cu base and a Mo base are joined by rolling or the like is widely used.
  • the heat dissipation substrate is joined to the circuit substrate or the semiconductor element by brazing. Since Cu and Mo have different wettability to the brazing material, the surface of the Cu-Mo substrate is usually coated with a Ni plating layer for the purpose of facilitating brazing and improving corrosion resistance.
  • Cu and Mo are completely different in the ease of forming a Ni plating layer, so they have excellent adhesion to the surface of the Mo substrate at the same time as the surface of the Cu substrate in one plating bath. It is difficult to form a Ni plating layer.
  • Cu is easy to form a Ni plating layer, but Mo is easily oxidized and a hard and brittle oxide film is formed on the surface, so it is difficult to form a Ni plating layer.
  • Patent Document 1 discloses a technique for suppressing defect defects such as voids and cracks in a joint portion between a heat dissipation board and a metal part.
  • Ni plating treatment is applied to all the surfaces separately, which improves the wettability with the brazing material. It has improved.
  • the surface of the Mo substrate is etched with red blood potassium (potassium ferricyanide) to form an Au thin film or Ni
  • red blood potassium potassium (potassium ferricyanide)
  • Ni plating layer will be peeled off due to swell. Also, In this method, many processes must be performed before Ni plating, and productivity is lowered.
  • Patent Document 2 describes a method of directly forming a Ni plating layer on the surface of a Cu—Mo substrate using an electroless plating method. Compared to electrolytic plating, the electroless plating is capable of uniformly plating workpieces with complex shapes, and has the advantage that a Ni plating film with high hardness and excellent wear resistance can be obtained. There is.
  • Patent Document 1 JP-A-6-344131 (Sumitomo Electric Industries)
  • Patent Document 2 JP-A 62-183132 (Fuji Electric)
  • the present invention has been made in view of the above-mentioned points, and its main object is a Cu-Mo substrate that is suitably used as a heat dissipation substrate for a power module, and is a Cu-Mo substrate.
  • a Cu-Mo substrate capable of forming a Ni plating layer having excellent adhesion on the surface of the Mo substrate and the surface of the Mo substrate, and It is in providing the manufacturing method.
  • Another object of the present invention is to provide a power module using the heat dissipation substrate formed by such a Cu-Mo substrate cover.
  • the Cu-Mo substrate of the present invention is a Cu base material containing Cu as a main component, and a Mo base material having first and second main surfaces facing each other and containing Mo as a main component.
  • the second main surface of the Mo base material covers the Mo base material disposed on the main surface of the Cu base material, and the first main surface and side surfaces of the Mo base material 1 And a first Sn—Cu based alloy layer containing Sn of not less than 13% by mass and not more than 13% by mass.
  • the second containing 1 to 13% by mass of Sn provided between the main surface of the Cu base and the second main surface of the Mo base.
  • Sn—Cu series An alloy layer is further provided.
  • a Ni plating layer is further provided to cover at least a part of the surface of the Cu base and the first Sn—Cu alloy layer covering the Mo base.
  • the first Sn-Cu-based alloy layer includes a first surface in contact with the first main surface of the Mo base, and a second surface facing the first surface.
  • the Sn concentration on the second surface is higher than the Sn concentration on the first surface.
  • the power module of the present invention is a power module including a semiconductor element and a heat radiating substrate that performs a function of transferring heat of the semiconductor element to the outside.
  • Mo substrate power is configured.
  • the semiconductor element is an IGBT.
  • a method for producing a Cu-Mo substrate according to the present invention is a method for producing the above-described Cu-Mo substrate, wherein the Cu substrate, the Mo substrate, and 1 mass% or more and 13 mass% or less.
  • (b) a step of melting the Sn—Cu based alloy layer is a method for producing the above-described Cu-Mo substrate, wherein the Cu substrate, the Mo substrate, and 1 mass% or more and 13 mass% or less.
  • the step (a) includes a step (al) of preparing a clad material in which the Cu base material and the Mo base material are joined.
  • Step (a) a Sn—Cu based alloy layer containing 1% by mass or more and 13% by mass or less of Sn is bonded on the first main surface of the Mo base.
  • Step (b) includes a step (b 1) of melting the Sn Cu based alloy layer and the further Sn Cu based alloy layer.
  • the step (a) includes a step (a3) of further preparing a further Sn—Cu based alloy layer containing 1% by mass or more and 13% by mass or less of Sn, b) shows a state in which the further Sn—Cu alloy layer, the Mo substrate and the Sn Cu alloy layer are arranged in this order on the main surface of the Cu substrate. And (b2) a step of melting the alloy layer and the further Sn—Cu alloy layer.
  • a method of manufacturing a Cu-Mo substrate according to the present invention is a method of manufacturing the above-described Cu-Mo substrate.
  • a step (a) of preparing the Cu base material, the Mo base material, and a Sn—Cu based alloy layer containing 1 mass% or more and 13 mass% or less of Sn, and the Mo base material By melting the Sn—Cu based alloy layer in a state where the Sn—Cu based alloy layer is disposed on the first main surface, the first main surface and the side surface of the Mo base are melted.
  • the surface of the Mo base is covered with a Sn-Cu-based alloy layer that is close to the Cu composition and excellent in adhesion to the Ni plating layer. Therefore, Ni plating can be performed directly on the Cu-Mo substrate without performing separate Ni plating, thereby forming a Ni plating layer with excellent adhesion. Furthermore, since the Cu—Mo substrate of the present invention has a high thermal conductivity and a thermal expansion coefficient substantially equal to the thermal expansion coefficient of the semiconductor chip, it functions to transfer the heat of the semiconductor element to the outside. It is suitably used as a heat dissipation substrate, and is particularly useful as a heat dissipation substrate for power modules.
  • the power module provided with the Cu—Mo substrate of the present invention has excellent heat dissipation characteristics, and can avoid peeling and cracking of the semiconductor chip due to the difference in thermal expansion coefficient.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a Cu—Mo substrate 10 of a first embodiment according to the present invention.
  • FIG. 2 (a) Force and (d) are process cross-sectional views schematically showing the first method in the first embodiment.
  • FIG. 3 is a cross-sectional view schematically showing a configuration of a Cu—Mo substrate 20 of a second embodiment according to the present invention.
  • FIG. 4 (a) Force and (d) are process sectional views schematically showing a second method in the second embodiment.
  • FIG. 5 (a) Force and (e) are process cross-sectional views schematically showing a third method in the second embodiment.
  • 6] A sectional view schematically showing a configuration of a power module according to a third embodiment of the present invention.
  • the present inventor can simultaneously form a Ni plating layer with excellent adhesion to a Cu-Mo substrate composed of a Cu base and a Mo base that are completely different in the ease of forming a Ni plating layer.
  • various studies were conducted focusing on the brazing material that can bond the Cu substrate and the Mo substrate.
  • a Sn-Cu alloy brazing material containing a predetermined amount of Sn It was found that the intended purpose was achieved when a Sn—Cu based alloy layer was provided so as to cover at least the surface exposed region of the Mo substrate, and the present invention was achieved.
  • the Sn-Cu-based alloy brazing material used in the present invention is the same as the brazing material described in International Publication WO 2 006Z16479A1 according to the present invention, and contains Sn of 1 mass% or more and 13 mass% or less. Yes.
  • the above Sn-Cu alloy brazing material is placed between the Cu base and the Mo base (joint surface) and heated and melted.
  • a Cu—Mo substrate on which a layer is formed (hereinafter sometimes referred to as a Cu—Mo substrate of the prior invention) is disclosed. According to the prior invention, a Cu—Mo substrate having a small thermal expansion coefficient difference from the semiconductor element and having a high thermal conductivity can be obtained.
  • the present inventor has shown that the above Sn-Cu alloy brazing material is extremely excellent in wettability between the Cu base and the Mo base, and has excellent strength and adhesion to the Ni plating layer. I found out. Therefore, if such a brazing material is used and an Sn-Cu alloy layer is formed so as to cover at least the exposed surface area of the Mo substrate, the Ni plating treatment for the Cu substrate can be applied to the Cu-Mo substrate as it is. We have found that we can do it and have reached the present invention.
  • a Sn-Cu-based alloy layer is formed so as to cover at least the surface exposed region (the upper surface and side surfaces of Mo) of the Mo substrate.
  • the structure is different from the Cu—Mo substrate of the prior invention in which the Sn—Cu alloy layer is formed only on the joint surface with the Mo substrate. According to the present invention, it is difficult to form a Ni plating layer. Since the surface exposed region of the Mo base is covered with a predetermined Sn—Cu alloy layer, the adhesion with the Ni plating layer is improved. be able to.
  • the Sn—Cu based alloy layer contains Sn in the range of 1% by mass to 13% by mass, similar to the Sn—Cu based alloy layer in the prior invention,
  • This Cu—Mo substrate also has the characteristics (excellent thermal conductivity and thermal expansion coefficient close to the thermal expansion coefficient of the semiconductor element) of the Cu—Mo substrate of the prior invention. Therefore, the Cu—Mo substrate of the present invention is particularly useful as a heat dissipation substrate for power modules.
  • the Cu-Mo substrate of the present embodiment has a predetermined Sn-Cu-based alloy layer so as to cover at least the surface exposed region of the Mo base (a small ridge part bonded to the Cu base). It is characterized by having been established.
  • a preferred method for producing a Cu-Mo substrate according to the present embodiment is a step of preparing a Cu base material, a Mo base material, and a Sn-Cu-based alloy layer containing 1 mass% or more and 13 mass% or less of Sn. (a) and a step of melting the Sn—Cu alloy layer with the Mo substrate and the Sn—Cu alloy layer arranged in this order on the main surface (upper surface) of the Cu substrate (b) ).
  • a Mo base and a Sn—Cu based alloy layer are sequentially arranged on the upper surface of the Cu base, and then the Sn—Cu based alloy layer is melted to
  • a first Sn—Cu alloy layer and a second Sn—Cu alloy layer are formed so as to cover the first Sn—Cu alloy layer.
  • the “Sn—Cu alloy layer” disposed on the Mo substrate is the Sn—Cu alloy brazing material used to form the first and second Sn—Cu alloy layers.
  • the shape of the Sn—Cu alloy brazing material is not particularly limited, and it may be a brazing material such as a powdery foil or a molded body (rolled material) processed into a predetermined shape! /.
  • the first method is to prepare a clad material in which a Cu base material and a Mo base material are joined (step (al)), and on this clad material (strictly, on the upper surface of the Mo base material).
  • This is a method in which a Sn—Cu alloy layer is placed and melted.
  • the first Sn—Cu based alloy layer covering the upper surface and the side surface of the Mo base is formed (see FIG. 2 described later).
  • the second method is to prepare a clad material in which Sn—Cu based alloy layers are bonded to both surfaces of the Mo base (step (a2)), and these Sn—Cu based alloy layers are prepared. It is a method of melting. No. 2 According to this method, the first and second Sn—Cu based alloy layers are formed between the Mo base and the Cu base, and the upper and side surfaces of the Mo base (see FIG. 4 to be described later). .
  • the third method is a method in which a Sn—Cu based alloy layer is placed between the Cu base and the Mo base and on the top of the Mo base (step (a3)) and melted. It is.
  • the third method as in the second method, the first and second Sn—Cu based alloy layers are formed so as to cover the entire surface of the Mo base (see FIG. 5 described later). ).
  • Another preferred embodiment of the Cu—Mo substrate according to the present embodiment is a process for preparing a Cu base material, a Mo base material, and a Sn—Cu based alloy layer (a), and a Mo base material.
  • Forming a Sn—Cu based alloy layer covering the top and side surfaces of the Mo base by melting the Sn—Cu based alloy layer with the Sn—Cu based alloy layer disposed on the top surface of (b), And (c) joining the lower surface of the Mo base material on which the Sn—Cu based alloy layer is formed with the Cu base material.
  • a Sn-Cu-based alloy layer placed on the upper surface or both surfaces of a Mo substrate is melted to form a Sn-Cu-based alloy layer covering at least a part of the surface of the Mo substrate. Therefore, it is a method of joining such Mo base material to Cu base material. Specifically, for example, an Sn—Cu based alloy layer is placed on the upper surface of the Mo base and melted to form an Sn Cu based alloy layer covering the upper and side surfaces of the Mo base. An example is a method in which a further Sn—Cu based alloy layer is disposed between the Mo base and the Cu base and melted.
  • a Cu—Mo substrate is obtained in which the first and second Sn—Cu alloy layers are formed so as to cover the entire surface of the Mo base.
  • an Sn—Cu alloy layer is placed on each side of the Mo substrate and melted to form a Sn—Cu alloy layer that covers the entire surface of the Mo substrate, and then the Cu substrate. It may be joined to the material.
  • a Cu—Mo substrate 10 according to a first embodiment of the present invention will be described with reference to FIG.
  • the surface of the Cu—Mo substrate 10 is covered with the Ni plating layer 4.
  • the substrate before the Ni plating layer is formed is referred to as a “Cu—Mo substrate”, and the substrate in which the Ni plating layer is coated on the Cu—Mo substrate is referred to as an “rCu Mo—Ni substrate”.
  • the Cu-Mo substrate 10 of this embodiment includes a Cu base material containing Cu as a main component (hereinafter, sometimes simply referred to as "Cu base material") 1 and Mo as a main component. Contains a Mo base (hereinafter sometimes referred to simply as “Mo base”) 2 and a first Sn—Cu-based alloy layer 3
  • the Mo base 2 has a first main surface 2a and a second main surface 2b facing each other, and the second main surface 2b of the Mo base 2 is the main surface la of the Cu base 1 Is placed on top.
  • the first main surface 2a of the Mo base material may be referred to as “the upper surface of the Mo base material 2”
  • the second main surface 2b may be referred to as “the lower surface of the Mo base material 2”.
  • a force illustrating an example of a Cu—Mo substrate in which a Mo substrate 2 is partially disposed on a Cu substrate 1 is not limited thereto.
  • a Mo base 2 having a length 2L that is substantially the same as the length 1L of the Cu base may be disposed on the Cu base 1. The same applies to the embodiments described later.
  • the Cu—Mo substrate 10 of the present embodiment covers the exposed surface area of the Mo base 2 (the first main surface 2a and the side surfaces 2c, 2d of the Mo base 2). As described above, the first Sn—Cu alloy layer 3 is provided.
  • the first Sn-Cu-based alloy layer 3 contains 1 mass% or more and 13 mass% or less of Sn.
  • the amount of Sn contained in the first Sn—Cu-based alloy layer 3 By controlling the amount of Sn contained in the first Sn—Cu-based alloy layer 3 to 1% by mass or more, it has excellent thermal conductivity and a thermal expansion coefficient close to that of a semiconductor element. In addition, a Cu-Mo substrate with excellent adhesion to the Ni plating layer can be obtained.
  • the Sn-Cu-based alloy layer with a Sn content of 1% by mass or more has good wettability with respect to Ni, and when the Sn content is 2% by mass or more, the wettability is particularly high. It is preferable because it is excellent.
  • the Sn content exceeds 13% by mass the Sn—Cu alloy layer becomes brittle and cracks and cracks are likely to occur. If the Sn content exceeds 13% by mass, Sn in the Sn-Cu-based alloy layer elutes into the Ni plating film during plating or Sn is oxidized, resulting in voids in the Ni plating film. (Vacancy) may be generated.
  • the Ni plating film When voids are generated in the Ni plating film, the Ni plating film may swell or peel off.
  • the Sn content contained in the Sn—Cu based alloy layer 3 is preferably 5% by mass or less.
  • the Sn content of the first Sn-Cu-based alloy layer 3 is 2 mass% or more and 5 mass% or less.
  • the wettability of the Sn—Cu alloy layer to Ni is particularly good, the adhesion of the Ni plating film is improved, and a Mi plating film with a uniform thickness can be obtained.
  • the elution of Sn prevents the generation of voids due to acid soot.
  • the Sn content also varies depending on the thickness direction of the Sn-Cu alloy layer.
  • the Sn—Cu based alloy layer 3A formed on the upper surface 2a of the Mo base 2 the Sn distribution in the cross section in the thickness direction was examined using an EPMA (electron beam microanalyzer) analysis method. Rather than being uniformly distributed in the alloy layer 3A, the surface of the Sn—Cu based alloy layer 3A (the surface in contact with the first main surface 2a of the Mo base 2) is shown in FIG. The existence of a high concentration on the opposite surface) contributed.
  • EPMA electron beam microanalyzer
  • the reason why the Sn high-concentration region (concentrated layer) is formed on the surface of the Sn—Cu alloy layer in this way is that the Sn—Cu base alloy layer is formed as soon as the Sn is oxidized. This is presumed to move toward the surface side of the alloy layer. Detailed experimental results will be described in detail in the Examples section which will be described later. Such a tendency was similarly observed even after the Ni plating layer 4 was formed on the Sn—Cu based alloy layer.
  • the first Sn-Cu-based alloy layer 3 may contain Sn in the above-mentioned range, and the balance may be formed of Cu. However, the adhesion due to the formation of the first Sn-Cu-based alloy layer 3 Other elements may be contained as long as the improving action is not impaired. Other elements include, for example, elements contained in the Cu base material 1 (described later), and elements that diffuse from the Cu base material 1 during the formation of the first Sn—Cu-based alloy layer 3 (for example, Pb, Fe, Zn, P, etc.). Such other elements can be contained in a total amount of about 0.05% by mass or more and 0.035% by mass or less.
  • the thickness of the first Sn—Cu-based alloy layer 3 is approximately 2 ⁇ m or more.
  • the upper limit of the thickness of the first Sn—Cu-based alloy layer 3 is not particularly limited from the viewpoint of the above action, but is preferably 100 / zm, for example, in view of an increase in cost. More preferably, it is 50 m.
  • the thickness of the first Sn—Cu-based alloy layer 3 is not necessarily uniform.
  • the surface strength of the Mo base 2 and the force that causes variations due to the formation method of the first Sn—Cu-based alloy layer 3 The thickness force of the layer in which the first Sn—Cu-based alloy layer 3 is formed to be the thinnest is satisfactory if the above preferred range is satisfied.
  • the thickness of the first Sn—Cu alloy layer 3 was determined by observing the cross section of the alloy layer with an optical microscope.
  • the Cu substrate 1 contains Cu as a main component.
  • “containing Cu as a main component” means containing 99 mass% or more (preferably 99.9 mass% or more) of Cu.
  • the Cu substrate may be formed only with Cu, or may contain other elements as long as the excellent thermal conductivity due to Cu is not impaired.
  • the Mo base 2 contains Mo as a main component.
  • “containing Mo as a main component” means containing 99 mass% or more (preferably 99.9 mass% or more) of Mo.
  • the Mo base material may be formed only of Mo, but contains other elements within a range that does not impair the characteristics of Mo, such as a small difference in thermal expansion coefficient from the semiconductor element. You can also.
  • the surface of the Cu—Mo substrate 10 is covered with a Ni plating layer 4.
  • the formation of the Ni plating layer improves the corrosion resistance and the brazing ability with the ceramic substrate.
  • the Cu—Mo—Ni substrate 100 can be obtained by performing only one staking operation on the Cu—Mo substrate 10.
  • the Cu—Mo—Ni substrate 100 shown in FIG. 1 has the force that the Ni plating layer 4 is formed so as to cover the entire surface of the Cu—Mo substrate 10. As long as it is done, it is not limited to this.
  • the first Sn—Cu alloy layer 3 and the surface of the Cu substrate 1 covered by the Mo substrate 2 and the first Sn—Cu alloy layer 3 of the surface of the Cu substrate 1! /, Na V, at least part of the surface
  • force Ni plating layer 4 is sufficient if it is covered.
  • the thickness of the Ni plating layer 4 is preferably 2 ⁇ m or more and 20 ⁇ m or less.
  • the thickness of the Ni plating layer 4 is less than the above range, the above effect is not effectively exhibited. On the other hand, if the thickness of the Ni plating layer 4 exceeds the above range, the flatness of the Ni plating layer is lowered, and the durability and other characteristics are deteriorated.
  • the Cu—Mo clad material 5 can be manufactured by a known method. For example, Cu base material 1 and Mo base material 2 are superposed and hot rolled or cold rolled, and then cut into a desired size according to the product dimensions. For the production method of the Cu—Mo clad material 5, for example, the method described in JP-A-6-268115 can be referred to.
  • the Sn—Cu alloy brazing material 6 is disposed on the first main surface 2a of the Mo base 2 and heated to a predetermined temperature to be melted. (Step (b)). As a result, the first Sn—Cu-based alloy layer 3 is formed so as to cover the exposed surface area (first main surface 2a and side surfaces 2c, 2d) of the Mo base 2 (see FIG. 2 (c)). ).
  • the Sn-Cu-based alloy brazing material 6 contains 1 mass% or more and 13 mass% or less of Sn. By using such a Sn—Cu alloy brazing material 6, the desired first Sn—Cu alloy layer 3 can be formed.
  • the content of Sn contained in the Sn—Cu-based alloy brazing material 6 is preferably 2% by mass or more and 5% by mass or less.
  • the Sn-Cu-based alloy brazing material 6 used in this embodiment includes Sn in the above-mentioned range, and the remainder may be formed of Cu. You may contain another element in the range which does not impair the adhesive improvement effect.
  • elements such as Pb, Fe, Zn, and P can be contained in a total amount of 0.05% by mass or more and 0.35% by mass or less.
  • the heating is performed by melting the Sn—Cu-based alloy brazing material 6 and covering not only the first main surface 2a of the Mo base 2 but also the side surfaces 2c and 2d of the Mo base 2 with the first Sn -This is performed until the Cu-based alloy layer 3 is formed.
  • the heating condition of the present embodiment is different from the heating condition described in the above International Publication, and the lower limit of the heating temperature described in the above International Publication (the melting point of the Sn—Cu-based alloy brazing material 6). ) Is set slightly higher.
  • the Sn—Cu alloy brazing material 6 is heated at the lower limit temperature described in the above International Publication, a Sn Cu alloy layer cannot be formed on the joint surface between the Cu base 1 and the Mo base 2. However, it is difficult to form the first Cu—Sn alloy layer 3 so as to cover the entire surface exposed area of the Mo base 2.
  • the specific heating conditions depend on the type and shape of the Sn—Cu alloy brazing material 6 used. However, it is preferable to heat within the range of about 20 ° C or more and about 50 ° C or less than the melting point of Sn—Cu based brazing alloy 6 (force of about 810 ° C is also about 1000 ° C). More preferably, the temperature is in the range of from ° C to about 50 ° C. However, the upper limit of the heating temperature is a temperature below the melting point of Cu base material 1 (about 1083 ° C). This is because the Cu substrate 1 melts when heated at a temperature exceeding the melting point of the Cu substrate 1.
  • the shape of the Sn-Cu-based alloy brazing material 6 used in the present embodiment is not particularly limited, and examples thereof include a molded body processed into a predetermined shape and a powdery foil-like brazing material.
  • FIG. 2 (b) shows an example of a molded body processed into a predetermined shape as the Sn—Cu-based alloy brazing material 6.
  • a molded body can be obtained, for example, by hot rolling a Sn—Cu based alloy having the above composition at a temperature of about 650 ° C. to about 750 ° C. and then forming.
  • the brazing material and Mo base material 2 are overlapped and then pressed, for example, under a pressure of about 10 3 Pa to about 10 5 Pa, It is preferable to melt the Sn—Cu alloy brazing filler metal at the above-mentioned temperature in a hydrogen atmosphere while being pressed. As a result, a desired first Sn—Cu-based alloy layer 3 is formed.
  • the size (length 6L) of the Sn—Cu alloy brazing material 6 was substantially the same as the size (2L) of the Mo base 2 as shown in FIG. 2 (b).
  • the present invention is not limited to this, and may be smaller than the size of the Mo substrate 2, for example.
  • the Sn—Cu alloy brazing material 6 is extremely superior in wettability with the Mo base 2, and therefore, on the Mo base 2, the Sn—Cu base is smaller than the Mo base 2. This is because even if the brazing alloy material 6 is disposed, the first Sn—Cu-based alloy 3 covering the surface exposed region of the Mo base 2 is finally formed by heating at a predetermined temperature. Accordingly, as long as the desired first Sn—Cu alloy 3 is formed, the size of the Sn—Cu alloy brazing material 6 can be appropriately set appropriately.
  • a powdered or foil-like Sn—Cu-based alloy brazing material is placed (placed) on the upper surface of the Mo base, and the brazing material is melted by heating at the temperature described above. Since the Sn—Cu alloy brazing material melted by heating spreads along the upper surface and side surfaces of the Mo substrate, the desired first Sn—Cu alloy layer is formed.
  • the Cu—Mo substrate 10 obtained in this way is coated with the Ni plating layer 4 to obtain a Cu—Mo—Ni substrate 100 (see FIG. 2D).
  • the method of forming the Ni plating layer is not particularly limited, and a known electrolytic plating method or electroless plating method can be employed.
  • the electroless plating method has an advantage over the electrolytic plating method in that a uniform Ni plating layer can be formed regardless of the type and shape of the material to be covered (in this embodiment, a Cu-Mo substrate). I have.
  • the electroless plating method for example, it is preferable to form the Ni plating layer as follows.
  • degreasing is performed with ethanol or the like. Degreasing also improves wettability during etching.
  • the surface is etched using an etchant such as sulfuric acid-peroxy acid-hydrogen water.
  • a catalytic metal for example, Sn, Pd—Sn complex, Pd, etc.
  • Electroless plating proceeds with this catalytic metal as the nucleus.
  • an electroless Ni plating solution is applied to form a Ni plating layer.
  • a Cu-Mo substrate is used until a predetermined Ni plating layer is obtained.
  • the reducing agent in the plating solution is oxidized on the surface of the catalytic metal adsorbed on the surface of the Cu-Mo substrate, and Ni ions in the plating solution are reduced. A Ni plating layer is formed.
  • a Cu—Mo substrate 20 according to a second embodiment of the present invention will be described with reference to FIG.
  • the Cu—Mo substrate 20 of this embodiment includes a Cu base material 11, a Mo base material 12, and a Sn—Cu based alloy layer 13.
  • the Mo base 12 has a first main surface 12a and a second main surface 12b facing each other, and the second main surface 12b of the Mo base 12 is on the main surface 11a of the Cu base 11.
  • the Sn—Cu based alloy layer 13 is formed of the first Sn—Cu based layer formed on the surface exposed region of the Mo base 12 (the first main surface 12a and the side surfaces 12c, 12d of the Mo base 12). An alloy layer (not shown) and a second Sn—Cu alloy layer (not shown) formed between the second main surface 12b of the Mo base 12 and the main surface 11a of the Cu base 11 Including.
  • the Sn—Cu based alloy layer 13 contains 1 mass% or more and 13 mass% or less of Sn.
  • the Cu—Mo substrate 20 of the present embodiment is not limited to the exposed surface area of the Mo substrate 12, and the Sn—Cu based alloy layer is also formed on the joint surface between the Mo substrate 12 and the Cu substrate 11.
  • the Cu—Mo substrate 20 of the present embodiment is the same as the Cu—Mo substrate 10 of the first embodiment, and a detailed description thereof will be omitted.
  • FIGS. 4 and 5 a preferred method for manufacturing the Cu—Mo substrate according to the present embodiment will be described with reference to FIGS. 4 and 5.
  • the manufacturing processes shown in FIGS. 4 and 5 correspond to the second and third methods described above, respectively.
  • each of the first and second main faces 12a and 12b of the Mo base 12 contains 1% by mass to 13% by mass of Sn.
  • a clad material (laminated plate) 15 to which Sn—Cu based alloy layers 13a and 13b are bonded is prepared (step (a2)).
  • the clad material 15 can be manufactured, for example, as follows.
  • Sn—Cu alloy brazing materials 16a and 16b are prepared. These details are as detailed in the step (b) of the first embodiment described above, and the description is omitted.
  • the Sn—Cu alloy brazing material 16a, the Mo base material 12, and the Sn—Cu alloy brazing material 16b are overlapped in this order to obtain about 60%.
  • diffusion annealing is performed in a hydrogen atmosphere at a temperature of about 700 ° C and a temperature of 800 ° C for about 1 minute to about 3 minutes.
  • the clad material 15 in which the Sn—Cu based alloy layers 13a and 13b are firmly bonded to both surfaces of the Mo base 12 is obtained.
  • a clad material 15 is disposed on the main surface of the Cu base material 11, and Sn—Cu based alloy layers 13a, 13 b is heated and melted.
  • the heating is performed by melting the first and second Sn—Cu-based alloy layers 13a and 13b formed on both surfaces of the Mo base 12 to form the surface of the Mo base 12 (the main surface 12a and side surfaces of the Mo base 12). 1 2c, 12d, and until the desired Sn—Cu-based alloy layer 13 is formed so as to cover all the joint surfaces 12b) of the Mo base 12 and the Cu base 11.
  • Detailed heating conditions are as described in the first embodiment.
  • a Ni plating layer 14 is formed on the surface of the Cu—Mo substrate 20 to obtain a Cu—Mo—Ni substrate 200 (see FIG. 4 (d)). ).
  • the third method will be described with reference to FIG.
  • steps different from those of the second method will be described in detail, and description of overlapping steps will be omitted.
  • a Cu base material 11, a Sn—Cu based alloy brazing material 16b, and a Mo base material 12 are arranged in this order, and a Sn—Cu based alloy brazing material is arranged.
  • Heat 16b. Heating is performed until the Sn—Cu based alloy layer 13b is formed between the Cu base 11 and the Mo base 12 (joint surface) (see FIG. 5B).
  • the Sn—Cu based alloy layer 13b need not be formed over the entire bonding surface, but may be formed on at least a part of the bonding surface. Heating is preferably performed in the same manner as in the second method described above.
  • the Sn—Cu-based brazing filler metal 16a is placed on the first main surface 12a of the Mo base 12 and heated. The heating is performed until the Sn—Cu alloy brazing material 16a is melted and the surface (12a, 12b, 12c, 12d) of the Mo base 12 is completely covered with the Sn—Cu alloy layer 13.
  • the heating conditions are substantially the same as those described in the second method described above.
  • the surface of the Cu—Mo substrate 20 is coated with the Ni plating layer 14 in the same manner as in the first method described above to obtain the Cu—Mo—Ni substrate 200 (see FIG. 5 (e)). ).
  • the manufacturing method of the present embodiment is not limited to the second and third methods described above.
  • a Cu base material is bonded.
  • Sn-Cu alloy brazing material (cladding material) may also be used. This method prevents the deformation of the Sn-Cu alloy brazing material 16a in the Cu-Mo substrate manufacturing process compared to the case of using the Sn-Cu alloy brazing material 16a to which the Cu base material is not bonded. can do.
  • Such a Sn—Cu alloy brazing material bonded with a Cu base material is, for example, a clad material in which a Sn—Cu alloy layer is bonded to both surfaces of a Mo base material in the second method described above. 15 (see FIG. 4 (b)) can be obtained in the same manner.
  • a Cu—Mo—Cu substrate in which a Cu substrate is further disposed on the upper surface of the Sn—Cu based alloy layer 13 can be obtained.
  • a power module 80 including the Cu—Mo—Ni substrate of the present embodiment will be described.
  • the power module of the present embodiment is not limited to this.
  • the power module 80 includes a first Cu—Mo substrate 30, two ceramic substrates 50a, 50b, and four second Cu—Mo substrates 40a, 40b, 40c, 40d, and four semiconductor chips (IGBT) 60a, 60b, 60c, 60d and force are stacked in this order.
  • the semiconductor chips 60a and 60b and 60c and 60d are electrically connected via A1 wires 70a and 70b, respectively.
  • the first Cu—Mo substrate 30 includes a Cu base 21 having a thickness of about 3 mm, and two Mo bases 22a and 22b partially disposed on the Cu base 21 (thickness). Are both approximately 0.6 mm).
  • the surfaces of the Mo bases 22a and 22b are covered with Sn-Cu alloy layers 23a and 23b with a thickness of approximately 20 ⁇ m, respectively.
  • the surface of the first Cu—Mo substrate 30 is covered with a Ni plating layer 24 having a thickness of about 5 m, which improves the brazing properties with the ceramic substrates 50a and 50b.
  • the second Cu—Mo substrates 40a and 40b, and 40c and 40d are disposed on the Mo bases 22a and 22b via the ceramic substrates 50a and 50b, respectively. Since the second Cu—Mo substrate 40a, black, 40c, and 40d have the same configuration, the second Cu—Mo substrate 40a will be described below.
  • the second Cu-Mo substrate 40a includes a Cu base 31a having a thickness of about 2 mm, and a Mo base 32a having a thickness of about 0.5 mm partially disposed on the Cu base 31a. And. Mo base 32a This surface is covered with a Sn—Cu-based alloy layer 33b having a thickness of about 20 m, which improves heat release characteristics and adhesion to the Ni plating layer 34a. The surface of the second Cu—Mo substrate 40a is covered with a Ni plating layer 34a having a thickness of about 3 m, thereby improving the brazing property between the ceramic substrate 50a and the semiconductor chip 60a.
  • FIG. 6 shows a force showing an example of the Cu—Mo substrate 40a in which the entire surface of the Mo base material 32a is covered with the Sn—Cu based alloy layer 33a.
  • the present invention is not limited to this.
  • a Cu Mo substrate in which the Sn—Cu alloy layer 33a is coated only on the surface exposed region (upper surface and side surface) of the Mo base 32a can be used.
  • solder layer 51 such as Sn-Pb, And 52 are joined.
  • the second Cu—Mo substrates 40a, 40b and the semiconductor chips 60a, 60b are joined by solder layers 53a, 53b such as Ag—Cu.
  • the power module 80 of the present embodiment has two equivalent laminated structures provided on the Cu base 21.
  • the description will be given mainly focusing on the configuration of the right half (A in the figure) of FIG.
  • the first Cu—Mo substrate 30 and the second Cu—Mo substrates 40a and 40b are manufactured by the first method of the first embodiment described above.
  • a Ni plating layer is coated on each surface by an electroless plating method. The details of the electroless plating method are as described in the Examples section below.
  • the first Cu-Mo substrate 30 and the ceramic substrate 50a are joined.
  • a Cu—Ag brazing material is placed between the first Cu—Mo substrate 30 and the ceramic substrate 50a and heated and melted.
  • the type of the brazing material is not limited to this, and a known brazing material capable of joining the Cu—Mo substrate 30 and the ceramic substrate 50a can be used.
  • the heating temperature is appropriately determined according to the type of brazing material used.
  • the second Cu—Mo substrates 40a and 40b and the semiconductor chips 60a and 60b are joined to each other.
  • an Ag—Cu brazing material is placed between the second Cu—Mo substrates 40a and 40b and the semiconductor chips 60a and 60b, and bonded by heating and melting.
  • a known brazing material capable of joining the Cu—Mo substrates 40a and 40b and the semiconductor chips 60a and 60b can be used.
  • the heating temperature is appropriately determined according to the type of brazing material used.
  • the ceramic substrate 50a to which the first Cu—Mo substrate 30 is bonded is bonded to the second Cu—Mo substrates 40a and 40b to which the semiconductor chips 60a and 60b are subjected to S bonding.
  • a Sn—Pb-based brazing material is placed between the ceramic substrate 50a and the second Cu—Mo substrates 40a and 40b and melted by heating.
  • the type of the brazing material is not limited to this, and a known brazing material that can join the ceramic substrate 50a and the Cu—Mo substrates 40a and 40b can be used.
  • the heating temperature is appropriately determined according to the type of brazing material to be used.
  • a Cu base material, a Mo base material, and a Sn—Cu based alloy layer containing 1% by mass or more and 13% by mass or less of Sn are arranged in this order.
  • a further Sn—Cu-based alloy layer containing 1% by mass to 13% by mass of Sn is arranged! .
  • the Cu-Mo laminate of this embodiment is different from the Cu-Mo substrate of this embodiment described above in that it does not have a Sn-Cu-based alloy layer on each of the side surfaces of the Mo base.
  • Such a Cu-Mo laminate is useful as a material for manufacturing a Cu-Mo substrate, for example.
  • Cu-Mo-Ni substrates in which a Ni plating layer was formed on the surface of the Cu-Mo substrate were produced by the methods of Experimental Examples 1 to 7 shown below, and their appearances were compared.
  • a Cu—Mo substrate was prepared using a Cu—Mo clad material and having a Sn—Cu-based alloy layer provided on the exposed surface of Mo (upper surface and side surfaces) (Invention Example 1).
  • Cu-Mo clad material was prepared by superimposing Cu substrate 1 and Mo substrate 2 and performing hot rolling (Cu substrate thickness 0.63 mm, Mo substrate thickness 0.63 mm ).
  • a Sn-Cu alloy brazing foil (thickness: 25 m) containing about 2% by mass of Sn is prepared.
  • the melting point of Sn—Cu alloy brazing foil is about 950 ° C.
  • the Sn-Cu alloy brazing foil thus obtained was placed on the upper surface of the Cu-Mo clad material (strictly, on the Mo base material), and the temperature was about 990 ° C. Heated for minutes.
  • the Sn—Cu alloy brazing foil was melted by heating, and a Cu—Mo substrate was obtained in which the upper and side surfaces of the Mo substrate were covered with a Sn—Cu alloy layer having a thickness of about 20 m.
  • the Sn content of the Sn—Cu based alloy layer was generally in the range of 1.1 mass% to 2.5 mass%.
  • a Ni plating layer having a thickness of about 3 m to 5 m was formed on the surface of the Cu-Mo substrate according to the following procedures (1) to (4).
  • Ni sulfate 30gZL, sodium hypophosphite 10gZL, sodium acetate: appropriate amount, pH: about 4.6 an electroless Ni plating bath having the following composition
  • Cu— is added to an etching solution containing about 200 gZL to 250 gZL of red blood potassium.
  • Mo cladding material was immersed (about 10 seconds at room temperature), and the surface was etched.
  • the Cu--Mo clad material etched in this way is applied by sputtering.
  • An Au film having a thickness of about 0.1 ⁇ m was deposited.
  • Sputtering was performed for about 30 minutes under a bias voltage of about lkV to 5 kV while controlling the pressure in the vacuum vessel to about 10 ⁇ .
  • the diffusion heat treatment was performed.
  • a Ni plating layer was formed by the same procedure as in Experimental Example 1, except that Sn—Cu alloy brazing foil containing 5 mass% Sn (melting point: about 940 ° C) was used. Note that the temperature of the heat treatment for forming the Sn—Cu based alloy layer was set to about 40 ° C. to about 50 ° C. higher than the melting point of the brazing foil used. The same applies to Experimental Examples 5 to 7 below.
  • a Ni plating layer was formed in the same procedure as in Experimental Example 1 except that Sn—Cu alloy brazing foil containing 13% by mass of Sn (melting point: about 810 ° C.) was used.
  • Ni plating layer was formed in the same procedure as in Experimental Example 1 except that Sn—Cu alloy brazing foil containing 14% by mass of Sn (melting point: about 800 ° C) was used.
  • Ni plating layer was formed in the same procedure as in Experimental Example 1, except that a Sn—Cu alloy brazing foil containing 0.5% by mass of Sn (melting point: about 1000 ° C.) was used.
  • Comparative Example 1 the Ni plating layer could not be formed with good adhesion, and a part of the surface was swollen.
  • Comparative Example 2 although the Ni plating layer could be formed with good adhesion, seven blisters with a diameter of 100 m or more were found on a part of the surface.
  • Comparative Example 3 a part of the Cu of the base material melts during brazing, and the Ni plating layer cannot be formed with good adhesion, and the surface in contact with the Mo base swells with a diameter of about 100 m. 5 were observed.
  • the Ni plating layer could be formed on the surface of the Mo substrate with good adhesion. Plating layer peeling was observed.
  • the Sn concentration in the cross section in the thickness direction of the Sn—Cu based alloy layer formed on the upper surface of the Mo base was measured using the EPMA analysis method. Specifically, in the cross-sectional photograph of the Cu—Mo—Ni substrate shown in FIG. 7, the Sn concentration was measured at a total of five locations (arrows 1 to 5 in the figure). The results are shown in Table 1.
  • Sn in the Sn-Cu-based alloy layer formed on the upper surface of the Mo base is not evenly distributed in the alloy layer. It was found to exist at the highest concentration in the interface. As described above, the reason for this is that, as soon as Sn is oxidized, the Sn—Cu alloy layer is formed in the process of forming the Sn—Cu alloy layer. It is presumed to move. However, the Sn concentration does not increase continuously as the Mo substrate side metal moves toward the Ni plating layer side, but increases intermittently as shown in Table 1.
  • the Cu-Mo substrate of the present invention is suitably used as a heat dissipation substrate for a power module mounted on, for example, an automobile.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本発明のＣｕ－Ｍｏ基板１０は、Ｃｕを主成分として含有するＣｕ基材１と、対向する第１および第２の主面２ａ、２ｂを有し、Ｍｏを主成分として含有するＭｏ基材であって、Ｍｏ基材の第２の主面２ｂは、Ｃｕ基材１の主面１ａの少なくとも一部の上に配置されたＭｏ基材２と、Ｍｏ基材２の第１の主面２ａおよび側面２ｃ、２ｄを覆う１質量％以上１３質量％以下のＳｎを含む第１のＳｎ－Ｃｕ系合金層３とを備えている。

Description

明 細 書
Cu_Mo基板およびその製造方法
技術分野
[0001] 本発明は Cu— Mo基板に関し、特に、自動車などに搭載されるパワーモジュール 用の放熱部材として好適に用 、られる Cu— Mo基板に関する。
背景技術
[0002] モータ駆動などに用いられるパワーモジュールは、パワートランジスタなどの半導体 素子 (チップ)と、放熱用基板 (ヒートシンク材)とが搭載された回路基板とを備えて!/ヽ る。最近では、高速動作が可能な IGBT (Insulated Gate Bipolar Transistor, 絶縁ゲートバイポーラトランジスタ)などの半導体素子が主に用いられている。
[0003] 図 8を参照しながら、一般的なパワーモジュールの概略を説明する。
[0004] パワーモジュール 300は、放熱部材 101と、セラミックス基板などの回路基板 108と 、 IGBTなどの半導体チップ 109とから構成されている。回路基板 108は、アルミナ、 窒化アルミニウム、窒化珪素など力も形成されたセラミックス板 108aの両面に銅箔の 回路板 108b、 108cが直接接合された Direct Copper Bonding基板である。放 熱部材 101と回路基板 108との間は、 Sn— Pbなどのはんだ層 112で接合されて ヽ る。回路基板 108と半導体チップ 109との間は、 Ag— Cuなどのはんだ層 111で接合 されている。
[0005] 近年、回路の高集積ィ匕が進展し、また半導体素子の動作速度が向上するにつれ、 半導体チップの消費電力は大きく増加するとともに、チップの発熱量も急激に増大し つつある。チップの発熱は素子の動作速度や寿命を低下させるだけではなぐチップ の剥離や割れを生じさせると!、う大きな問題を弓 Iき起こす。
[0006] この問題を解決するため、放熱用基板に用いられる材料は、高い熱伝導率と、半導 体チップの熱膨張係数と実質的に等しい熱膨張係数とを備えていることが要求され る。放熱用基板用材料の熱膨張係数と半導体チップの熱膨張係数との差が大き ヽと 、いくら熱伝導性に優れた材料を用いても、半導体チップが放熱用基板カゝら剥離し たり、割れたりしてしまうおそれがある力 である。 [0007] 放熱用基板として、従来、 Cu— Mo基板や Cu—W基板などの異種金属力もなる複 合材料が汎用されている。これらの基板は、高い熱伝導率を有する Cuと、 Siなどの 半導体素子との熱膨張係数差が小さい Moまたは Wとから形成されているため、熱伝 導率および熱膨張係数の双方において実用上満足すべき値を示している。特に、 M oは Wに比べて低価格のため、 Cu— Mo基板が汎用されている。 Cu— Mo基板とし ては、例えば、 Cu基材と Mo基材とを圧延などによって接合した Cu— Moクラッド材 が汎用されている。
[0008] 前述したとおり、放熱用基板は、ろう付けによって回路基板や半導体素子と接合さ れる。 Cuと Moとは、ろう材に対する濡れ性などが異なるため、ろう付けを行いやすく し、耐食性を高める目的で、 Cu— Mo基板の表面は、通常、 Niめっき層で被覆され る。
[0009] しかしながら、 Cuと Moとは、 Niめっき層の形成し易さが全く異なるため、一つのめ つき浴中で、 Cu基材の表面と同時に Mo基材の表面にも密着性に優れた Niめっき 層を形成することは困難である。 Cuは周知のとおり、 Niめっき層を形成し易いが、 M oは酸化しやすぐ硬くて脆い酸化膜が表面に形成されるため、 Niめっき層を形成し 難いからである。
[0010] 例えば、特許文献 1は、放熱基板と金属部品との接合部における空隙や亀裂など の欠陥不良を抑制する技術を開示している。ここでは、 Cu— Mo複合合金の放熱基 板と Moの金属部品とを接合するに当たり、それぞれの全表面に、別々に、 Niめっき 処理を施しており、これにより、ろう材との濡れ性を改善している。しかしながら、この 方法によれば、それぞれの材料に適した Niめっき処理を別個に行う必要があり、生 産性に劣る。
[0011] あるいは、 Cu— Mo基板に対し、電解めつき法を用いて Niめっき層を形成する前に 、赤血カリウム（フェリシアン化カリウム）を用いて Mo基板の表面をエッチングし、 Au 薄膜または Ni薄膜を堆積した後、拡散熱処理を行うという前処理工程を行う方法が 汎用されている。し力しながら、この方法によれば、後記する実施例の欄に説明する ように、 Mo基板には良好な Niめっき層が形成されるのに対し、 Cuの表面は、エッチ ングによって粗面化して膨れなどが生じるため、 Niめっき層が剥離してしまう。また、 この方法では、 Niめっきを行う前に多くの処理を行わなければならず、生産性が低下 する。
[0012] 一方、特許文献 2には、無電解めつき法を用い、 Cu— Mo基板の表面に、直接、 Ni めっき層を形成する方法が記載されている。無電解めつきは、電解めつきに比べ、複 雑な形状のワークを均一にめっきすることが可能であり、且つ、硬度が高ぐ耐摩耗 性に優れた Niめっき皮膜が得られるなどの利点がある。
特許文献 1 :特開平 6— 344131号公報 (住友電気工業）
特許文献 2 :特開昭 62— 183132号公報 (富士電機）
発明の開示
発明が解決しょうとする課題
[0013] ところが、特許文献 2に記載の方法では、後記する実施例の欄に説明するように、 Mo基材の表面露出部分 (Mo基材の表面のうち、 Cu基材と接触して 、な 、領域の 部分、以下、「Mo基材の表面露出領域」と呼ぶ場合がある。）に対し、 Niめっき層を 密着性良く形成することは困難である。
[0014] 本発明は上記の諸点に鑑みてなされたものであり、その主な目的は、パワーモジュ ールの放熱用基板として好適に用 、られる Cu— Mo基板であって、 Cu— Mo基板に 対し、一つのめっき浴中で Niめっきを施すことによって Cu基材の表面と同時に Mo 基材の表面にも密着性に優れた Niめっき層を形成することが可能な Cu— Mo基板、 およびその製造方法を提供することにある。本発明の他の目的は、このような Cu— M o基板カゝら形成された放熱用基板を用いたパワーモジュールを提供することにある。 課題を解決するための手段
[0015] 本発明の Cu— Mo基板は、 Cuを主成分として含有する Cu基材と、対向する第 1お よび第 2の主面を有し、 Moを主成分として含有する Mo基材であって、前記 Mo基材 の前記第 2の主面は、前記 Cu基材の主面の上に配置された Mo基材と、前記 Mo基 材の前記第 1の主面および側面を覆う 1質量％以上 13質量％以下の Snを含む第 1 の Sn— Cu系合金層とを備えて!/、る。
[0016] ある好ましい実施形態において、前記 Cu基材の主面と前記 Mo基材の前記第 2の 主面との間に設けられた 1質量％以上 13質量％以下の Snを含む第 2の Sn— Cu系 合金層を更に備えている。
[0017] ある好ましい実施形態において、前記 Cu基材の表面の少なくとも一部と、前記 Mo 基材を覆う前記第 1の Sn— Cu合金層とを覆う Niめっき層を更に備えて 、る。
[0018] ある好ましい実施形態において、前記第 1の Sn— Cu系合金層は、前記 Mo基材の 前記第 1の主面と接する第 1面と、前記第 1面と対向する第 2面とを有し、前記第 2面 における Snの濃度は、前記第 1面における Snの濃度よりも高い。
[0019] 本発明のパワーモジュールは、半導体素子と、前記半導体素子の熱を外部に伝達 する機能を果たす放熱用基板とを備えたパワーモジュールであって、前記放熱用基 板は、上記の Cu— Mo基板力 構成されている。
[0020] ある好ましい実施形態において、前記半導体素子は IGBTである。
[0021] 本発明による Cu— Mo基板の製造方法は、上記の Cu— Mo基板を製造する方法 であって、前記 Cu基材と、前記 Mo基材と、 1質量％以上 13質量％以下の Snを含む Sn— Cu系合金層とを用意する工程 (a)と、前記 Cu基材の主面の上に前記 Mo基材 と前記 Sn— Cu系合金層とをこの順で配置した状態で、前記 Sn— Cu系合金層を溶 融する工程 (b)とを含んで ヽる。
[0022] ある好ま 、実施形態にぉ ヽて、前記工程 (a)は、前記 Cu基材と前記 Mo基材とが 接合されたクラッド材を用意する工程 (al)を含む。
[0023] ある好ましい実施形態において、前記工程 (a)は、前記 Mo基材の前記第 1の主面 の上に 1質量％以上 13質量％以下の Snを含む Sn—Cu系合金層が接合され、且つ 、前記第 2の主面の下に 1質量％以上 13質量％以下の Snを含む更なる Sn— Cu系 合金層が接合されたクラッド材を用意する工程 (a2)を含み、前記工程 (b)は、前記 S n Cu系合金層および前記更なる Sn Cu系合金層を溶融する工程 (b 1 )を含む。
[0024] ある好ましい実施形態において、前記工程 (a)は、 1質量％以上 13質量％以下の Snを含む更なる Sn— Cu系合金層を更に用意する工程 (a3)を含み、前記工程 (b) は、前記 Cu基材の主面の上に前記更なる Sn— Cu系合金層と前記 Mo基材と前記 S n Cu系合金層とをこの順で配置した状態で、前記 Sn— Cu系合金層および前記更 なる Sn—Cu系合金層を溶融する工程 (b2)を含む。
[0025] 本発明による Cu— Mo基板の製造方法は、上記の Cu— Mo基板を製造する方法 であって、前記 Cu基材と、前記 Mo基材と、 1質量％以上 13質量％以下の Snを含む Sn— Cu系合金層とを用意する工程 (a)と、前記 Mo基材の前記第 1の主面の上に前 記 Sn— Cu系合金層を配置した状態で、前記 Sn— Cu系合金層を溶融することによ つて、前記 Mo基材の前記第 1の主面および側面を覆う Sn— Cu系合金層を形成す る工程 (b)と、前記 Sn— Cu系合金層が形成された前記 Mo基材の前記第 2の主面を 前記 Cu基材の主面と接合する工程 (c)とを含む。
発明の効果
[0026] 本発明の Cu— Mo基板は、 Mo基材の表面が、 Cuの組成に近ぐ且つ、 Niめっき 層との密着性に優れた Sn—Cu系合金層によって被覆されている。そのため、 Cu— Mo基板に対し、別々の Niめっき処理を施すことなしに、 Niめっき処理を直接施すこ とができ、これにより、密着性に優れた Niめっき層を形成することができる。さらに、本 発明の Cu— Mo基板は、高い熱伝導率と、半導体チップの熱膨張係数と実質的に 等しい熱膨張係数とを備えているため、半導体素子の熱を外部に伝達する機能を果 たす放熱用基板として好適に用いられ、特に、パワーモジュール用の放熱用基板と して有用である。本発明の Cu— Mo基板を備えたパワーモジュールは、放熱特性に 優れており、熱膨張係数差に起因する半導体チップの剥離や割れを回避することが できる。
図面の簡単な説明
[0027] [図 1]本発明による第 1の実施形態の Cu— Mo基板 10の構成を模式的に示す断面 図である。
[図 2] (a)力も (d)は、第 1の実施形態における第 1の方法を模式的に示す工程断面 図である。
[図 3]本発明による第 2の実施形態の Cu— Mo基板 20の構成を模式的に示す断面 図である。
[図 4] (a)力も (d)は、第 2の実施形態における第 2の方法を模式的に示す工程断面 図である。
[図 5] (a)力も (e)は、第 2の実施形態における第 3の方法を模式的に示す工程断面 図である。 圆 6]本発明による第 3の実施形態のパワーモジュールの構成を模式的に示す断面 図である。
圆 7]発明例 1の Cu— Mo— Ni基板の断面を表す写真である。
圆 8]—般的なパワーモジュールの構成の概略を模式的に示す断面図である。 符号の説明
1、 11 Cu基材
la, 11a Cu基材の主面
2、 12 Mo基材
2aゝ 12a Mo基材の第 1の主面
2b、 12b Mo基材の第 2の主面
2c、 2d、 12c、 12d Mo基材の側面
3 第 1の Sn— Cu系合金層
4、 14 Niめっき層
5 Cu基材と Mo基材とが接合されたクラッド材
6 Sn— Cu系合金ろう材
13 Sn— Cu系合金層
13a 第 1の Sn— Cu系合金層
13b 第 2の Sn—Cu系合金層
15 Mo基材の両面に Sn—Cu系合金層が接合されたクラッド材
10、 20 Cu— Mo基板
21 Cu基材
22a, 22b Mo基材
23a, 23b Sn—Cu系合金層
24 Niめっき層
30 第 1の Cu— Mo基板 30
31a Cu基材
32a Mo基材
33a、 33b Sn—Cu系合金層 34a Niめっき層
40a,墨、 40c、40d 第 2の Cu— Mo基板
50a、 50b セラミックス基板
51、 52 Sn— Pbなどのはんだ層
53a、 53b Ag— Cuなどのはんだ層
60a、 60b、 60c、 60d 半導体チップ
70a, 70b A1ワイヤ
80、 300 パワーモジュール
90、 120 Cu—Mo積層板
91, 121 Cu基材
91a, 121a Cu基材の主面
92、 122 Mo基材
92a, 122a Mo基材の第 1の主面
92b、 122b Mo基材の第 2の主面
92c、 92d Mo基材の側面
93、 123 Sn— Cu系合金層
100、 200 Cu— Mo— Ni基板
101 放熱部材
108 回路基板（セラミックス基板）
108a セラミックス板
108b, 108c 銅箔の回路板
109 半導体チップ
111、 112 はんだ層
発明を実施するための最良の形態
本発明者は、 Niめっき層の形成し易さが全く異なる Cu基材と Mo基材とから構成さ れる Cu— Mo基板に対し、密着性に優れた Niめっき層を同時に形成することが可能 な Cu—Mo基板を提供するため、特に、 Cu基材と Mo基材とを接合し得るろう材に着 目して種々の検討を行った。その結果、所定量の Snを含む Sn— Cu系合金ろう材を 用い、 Mo基材の表面露出領域を少なくとも覆うように Sn— Cu系合金層を設けると所 期の目的が達成されることを見出し、本発明に到達した。
[0030] 以下、本発明に到達した経緯を説明する。
[0031] 本発明に用いられる Sn—Cu系合金ろう材は、本発明による国際公開公報 WO 2 006Z16479A1に記載されたろう材と同じであり、 1質量％以上 13質量％以下の S nを含んでいる。上記国際公開公報には、上記の Sn—Cu系合金ろう材を Cu基材と Mo基材との間（接合面）に配置して加熱溶融することにより、接合面に Sn— Cu系合 金層が形成された Cu— Mo基板 (以下、先願発明の Cu— Mo基板と呼ぶ場合がある 。；)が開示されている。先願発明によれば、半導体素子との熱膨張係数差も小さく、 高い熱伝導率を備えた Cu— Mo基板が得られる。
[0032] その後、本発明者は、上記の Sn—Cu系合金ろう材が Cu基材と Mo基材との濡れ 性に極めて優れており、し力も、 Niめっき層との密着性にも優れていることを突き止め た。従って、このようなろう材を用い、 Mo基材の表面露出領域を少なくとも覆うように Sn—Cu系合金層を形成すれば、 Cu基材に対する Niめっき処理をそのまま、 Cu— Mo基板にも適用できることを見出し、本発明に到達した。
[0033] 本発明の Cu— Mo基板には、 Mo基材の表面露出領域（Moの上面および側面）を 少なくとも覆うように Sn—Cu系合金層が形成されている点で、 Cu基材と Mo基材との 接合面にのみ Sn—Cu系合金層が形成されている先願発明の Cu— Mo基板と構成 が相違する。本発明によれば、 Niめっき層を形成することが困難であった Mo基材の 表面露出領域は所定の Sn—Cu系合金層によって被覆されているため、 Niめっき層 との密着性を高めることができる。し力も、この Sn—Cu系合金層は、先願発明におけ る Sn—Cu系合金層と同様、 1質量％以上 13質量％以下の範囲内にある Snを含有 しているため、本発明の Cu— Mo基板は、先願発明の Cu— Mo基板による特性 (優 れた熱伝導性と、半導体素子の熱膨張係数に近い熱膨張係数)も具備している。従 つて、本発明の Cu— Mo基板は、特に、パワーモジュール用の放熱用基板として有 用である。
[0034] (Cu— Mo基板）
本発明による実施形態の Cu— Mo基板および製造方法を説明する。 [0035] 以下では、図面を参照しながら各実施形態を詳しく説明する前に、まず、本実施形 態の概略を説明する。
[0036] 前述したとおり、本実施形態の Cu— Mo基板は、 Mo基材の表面露出領域 (Cu基 材と接合して ヽな ヽ部分)を少なくとも覆うように所定の Sn— Cu系合金層が設けられ たことに特徴がある。
[0037] Cu— Mo基板の代表例としては、例えば、後記する図 1に示すように、 Mo基材の 上面および側面に第 1の Sn— Cu系合金層が設けられた基板や、後記する図 3に示 すように、 Mo基材と Cu基材の間（接合面）に第 2の Sn—Cu系合金層が更に設けら れた基板が挙げられる。
[0038] 本実施形態による Cu— Mo基板の好ましい製造方法は、 Cu基材と、 Mo基材と、 1 質量％以上 13質量％以下の Snを含む Sn—Cu系合金層とを用意する工程 (a)と、 Cu基材の主面（上面）の上に Mo基材と Sn— Cu系合金層とをこの順で配置した状 態で、 Sn—Cu系合金層を溶融する工程 (b)とを含んでいる。
[0039] この方法は、 Cu基材の上面に Mo基材と Sn— Cu系合金層とを順次、配置してから 、 Sn—Cu系合金層を溶融することによって、 Mo基材の表面を覆うように第 1の Sn— Cu系合金層、更には第 2の Sn—Cu系合金層を形成する方法である。ここで、 Mo基 材の上に配置される「Sn—Cu系合金層」は、目的とする第 1および第 2の Sn—Cu系 合金層の形成に用いられる Sn—Cu系合金ろう材を含む。 Sn—Cu系合金ろう材の 形状は特に限定されず、粉末状ゃ箔状などのろう材のほか、所定の形状に加工され た成形体 (圧延材など)であってもよ！/、。
[0040] 具体的には、後に詳しく説明するとおり、例えば、以下に示す第 1の方法から第 3の 方法が挙げられる。本実施形態の製造方法は、これらに限定する趣旨ではない。
[0041] 第 1の方法は、 Cu基材と Mo基材とが接合されたクラッド材を用意し (工程 (al) )、 このクラッド材の上 (厳密には、 Mo基材の上面）に Sn—Cu系合金層を配置して溶融 する方法である。第 1の方法によれば、 Mo基材の上面および側面を覆う第 1の Sn— Cu系合金層が形成される (後記する図 2を参照)。
[0042] 第 2の方法は、 Mo基材の両面のそれぞれに、 Sn—Cu系合金層が接合されたクラ ッド材を用意し（工程 (a2) )、これらの Sn—Cu系合金層を溶融する方法である。第 2 の方法によれば、 Mo基材の上面および側面、並びに Mo基材と Cu基材との間に第 1および第 2の Sn— Cu系合金層が形成される（後記する図 4を参照)。
[0043] 第 3の方法は、 Cu基材と Mo基材との間、および Mo基材の上面に、それぞれ、 Sn — Cu系合金層を載置し（工程 (a3) )、溶融する方法である。第 3の方法によれば、第 2の方法と同様、 Mo基材の表面をすベて覆うように第 1および第 2の Sn— Cu系合金 層が形成される (後記する図 5を参照)。
[0044] 本実施形態による Cu— Mo基板の他の好ま U、製造方法は、 Cu基材と、 Mo基材 と、 Sn—Cu系合金層とを用意する工程 (a)と、 Mo基材の上面に Sn—Cu系合金層 を配置した状態で、 Sn— Cu系合金層を溶融することによって Mo基材の上面および 側面を覆う Sn— Cu系合金層を形成する工程 (b)と、 Sn— Cu系合金層が形成され た Mo基材の下面を Cu基材と接合する工程 (c)とを含んで 、る。
[0045] この方法は、 Mo基材の上面または両面に載置された Sn—Cu系合金層を溶融し、 Mo基材の表面の少なくとも一部を覆う Sn—Cu系合金層を形成してから、このような Mo基材を Cu基材と接合する方法である。具体的には、例えば、 Mo基材の上面に S n—Cu系合金層を載置し、溶融することによって Mo基材の上面および側面を覆う S n Cu系合金層を形成した後、このような Mo基材と Cu基材との間に更なる Sn— Cu 系合金層を配置して溶融する方法が挙げられる。この方法によれば、 Mo基材の表 面をすベて覆うように第 1および第 2の Sn—Cu系合金層が形成された Cu— Mo基板 が得られる。あるいは、 Mo基材の両面のそれぞれに Sn—Cu系合金層を載置し、溶 融することによって Mo基材の表面をすベて覆う Sn—Cu系合金層を形成してから、 Cu基材と接合してもよい。
[0046] 以下、図面を参照しながら、本実施形態による Cu— Mo基板の構成および製造方 法を詳しく説明する。
[0047] (実施形態 1)
図 1を参照しながら、本発明による第 1の実施形態の Cu— Mo基板 10を説明する。 Cu— Mo基板 10の表面は、 Niめっき層 4で被覆されている。以下では、説明の便宜 のため、 Niめっき層が形成される前の基板を「Cu— Mo基板」と呼び、 Cu— Mo基板 に Niめっき層が被覆された基板を rCu Mo— Ni基板」と呼ぶ。 [0048] 本実施形態の Cu— Mo基板 10は、 Cuを主成分として含有する Cu基材 (以下、単 に、「Cu基材」と呼ぶ場合がある。） 1と、 Moを主成分として含有する Mo基材 (以下、 単に、「Mo基材」と呼ぶ場合がある。） 2と、第 1の Sn— Cu系合金層 3とを備えている
[0049] Mo基材 2は、対向する第 1の主面 2aと第 2の主面 2bとを有し、 Mo基材 2の第 2の 主面 2bは、 Cu基材 1の主面 laの上に配置されている。以下では、便宜上、 Mo基材 の第 1の主面 2aを「Mo基材 2の上面」と呼び、第 2の主面 2bを「Mo基材 2の下面」と 呼ぶ場合がある。図 1には、 Cu基材 1の上に Mo基材 2が部分的に配置された Cu— Mo基板の例を示している力 これに限定されない。例えば、 Cu基材 1の上に、 Cu基 材の長さ 1Lとほぼ同じ長さ 2Lの Mo基材 2が配置されていてもよい。これは、後記す る実施形態においても同様である。
[0050] 本実施形態の Cu— Mo基板 10は、図 1に示すように、 Mo基材 2の表面露出領域（ Mo基材 2の第 1の主面 2a、および側面 2c、 2d)を覆うように第 1の Sn— Cu系合金層 3が設けられている点に特徴がある。
[0051] 第 1の Sn— Cu系合金層 3は、 1質量％以上 13質量％以下の Snを含有している。
第 1の Sn— Cu系合金層 3に含まれる Snの量を 1質量％以上に制御することにより、 優れた熱伝導性と、半導体素子の熱膨張係数に近い熱膨張係数とを備えており、且 つ、 Niめっき層との密着性にも優れた Cu— Mo基板を得ることができる。
[0052] Snの含有量が 1質量％以上の Sn—Cu系合金層は Niに対して良好な濡れ性を有 しており、 Snの含有量が 2質量％以上であると特に濡れ性に優れるので好ましい。一 方、 Snの含有量が 13質量％を超えると、 Sn— Cu系合金層が脆くなり、割れやひび が発生しやすくなる。また、 Snの含有量が 13質量％を超えると、めっき時に Sn—Cu 系合金層中の Snが Niめっき被膜に溶出し、あるいは、 Snが酸ィ匕され、その結果、 Ni めっき被膜にボイド (空孔）が生成することがある。 Niめっき被膜にボイドが生成する と、 Niめっき膜の膨れやはがれが発生することがある。ボイドの発生を効果的に防止 するためには、 Sn— Cu系合金層 3に含まれる Snの含有量は、 5質量％以下であるこ とが好ましい。
[0053] 上述したように、第 1の Sn— Cu系合金層 3の Sn含有量を 2質量％以上 5質量％以 下に制御することによって、 Sn—Cu系合金層の Niに対する濡れ性が特に良好とな り、 Niめっき膜の密着性が向上するとともに、均一な厚さの Miめっき膜を得ることが できる。また、 Snの溶出ゃ酸ィ匕に起因するボイドの生成も防止される。
[0054] さらに、 Snの含有量は、 Sn—Cu系合金層の厚さ方向によっても相違する。例えば 、 Mo基材 2の上面 2aに形成された Sn— Cu系合金層 3Aについて、厚さ方向の断面 における Snの分布を EPMA (電子線マイクロアナライザ)分析法を用いて調べたとこ ろ、 Snは、上記合金層 3Aに均一に分布しているのではなぐ後記する図 7に示すよ うに、 Sn—Cu系合金層 3Aの表面（Mo基材 2の第 1の主面 2aと接する面と対向する 面）に高い濃度で存在することが分力つた。このように Sn—Cu系合金層の表面に Sn の高濃度領域 (濃縮層）が形成される理由は、 Snは酸化されやすぐ Sn— Cu系合 金層の形成過程で、 Sn— Cu系合金層の表面側に向かって移動するためと推察され る。詳細な実験結果は、後記する実施例の欄で詳しく説明する。このような傾向は、 S n—Cu系合金層の上に Niめっき層 4が形成された後においても、同様に見られた。
[0055] 第 1の Sn—Cu系合金層 3は、前述した範囲の Snを含み、残部が Cuから形成され ていてもよいが、第 1の Sn—Cu系合金層 3の形成による密着性向上作用などを損な わない範囲で、他の元素を含有してもよい。他の元素には、例えば、 Cu基材 1に含ま れる元素（後述する）であって、第 1の Sn—Cu系合金層 3の形成過程で Cu基材 1か ら拡散する元素（例えば、 Pb、 Fe、 Zn、 Pなど）が含まれる。このような他の元素は、 合計で、おおむね、 0. 05質量％以上 0. 035質量％以下の範囲で含有することが できる。
[0056] 第 1の Sn—Cu系合金層 3の厚さは、おおむね、 2 μ m以上であることが好ましぐ 5
/z m以上であることがより好ましい。これにより、 Sn—Cu系合金層による上記作用が 有効に発揮される。なお、第 1の Sn—Cu系合金層 3の厚さの上限は、上記作用の観 点からは特に限定されないが、コストの上昇などを考慮すると、例えば、 100 /z mであ ることが好ましぐ 50 mであることがより好ましい。なお、第 1の Sn—Cu系合金層 3 の厚さは、必ずしも均一ではなぐ Mo基材 2の表面性状や第 1の Sn— Cu系合金層 3の形成方法などによってバラツキが生じる力 ここでは、第 1の Sn—Cu系合金層 3 が最も薄く形成されて ヽる層の厚さ力 上記の好ま 、範囲を満足して ヽれば良!ヽ。 第 1の Sn— Cu系合金層 3の厚さは、合金層の断面を光学顕微鏡で観察することによ つて柳』定した。
[0057] Cu基材 1は、 Cuを主成分として含有する。ここで、「Cuを主成分として含有する」と は、 Cuを 99質量％以上 (好ましくは 99. 9質量％以上)含有することを意味する。 Cu 基材は、 Cuのみ力も形成されていてもよいし、 Cuによる優れた熱伝導性を阻害しな い範囲で、他の元素を含有することもできる。
[0058] Mo基材 2は、 Moを主成分として含有する。ここで、「Moを主成分として含有する」 とは、 Moを 99質量％以上 (好ましくは 99. 9質量％以上)含有することを意味する。 Mo基材は、 Moのみカゝら形成されていてもよいが、半導体素子との熱膨張係数差が 小さ 、と 、う Moの特性を阻害しな 、範囲で、他の元素を含有することもできる。
[0059] 図 1に示すように、 Cu— Mo基板 10の表面は、 Niめっき層 4で被覆されている。 Ni めっき層の形成により、耐食性や、セラミックス基板とのろう付け性などが高められる。
[0060] 既に述べたように、本実施形態によれば、 Niめっき層を直接、形成することが困難 であった Mo基材 2の表面露出領域は、 Niめっき層との密着性に優れた第 1の Sn— Cu系合金層 3で被覆されて ヽるため、 Cu— Mo基板 10に 1回のめつき操作を施すだ けで、 Cu— Mo— Ni基板 100を得ることができる。
[0061] 図 1に示す Cu— Mo— Ni基板 100は、 Cu— Mo基板 10の表面をすベて覆うように Niめっき層 4が形成されている力 Niめっき層による上記作用が有効に発揮される 限り、これに限定されない。例えば、第 1の Sn— Cu系合金層 3と、 Cu基材 1の表面（ Cu基材 1の表面のうち、 Mo基材 2および第 1の Sn— Cu系合金層 3で覆われて!/、な V、表面の部分）の少なくとも一部と力 Niめっき層 4で被覆されて 、れば良 、。
[0062] Niめっき層 4の厚さは、おおむね、 2 μ m以上 20 μ m以下であることが好ましぐ 3
/z m以上 10 m以下であることがより好ましい。 Niめっき層 4の厚さが上記範囲を下 回る場合、上記の作用が有効に発揮されない。一方、 Niめっき層 4の厚さが上記範 囲を超えると、 Niめっき層の平坦度が低下し、耐久性などの特性が劣化する。
[0063] 次に、図 2を参照しながら、本実施形態による Cu— Mo基板 10の好ましい製造方 法を説明する。この方法は、前述した第 1の方法に対応する。
[0064] (第 1の方法） まず、図 2 (a)に示すように、 Cu基材 1と Mo基材 2とが接合された Cu— Moクラッド 材 5を用意する（工程 (al) )。
[0065] Cu— Moクラッド材 5は、公知の方法によって製造することができる。例えば、 Cu基 材 1と Mo基材 2とを重ね合わせて熱間圧延または冷間圧延を行った後、製品寸法に 合わせて所望のサイズに切断する。 Cu— Moクラッド材 5の製造方法は、例えば、特 開平 6— 268115号公報に記載の方法を参照することができる。
[0066] 次に、図 2 (b)に示すように、 Mo基材 2の第 1の主面 2aの上に Sn—Cu系合金ろう 材 6を配置し、所定の温度に加熱して溶融する（工程 (b) )。これにより、 Mo基材 2の 表面露出領域 (第 1の主面 2aおよび側面 2c、 2d)を覆うように第 1の Sn— Cu系合金 層 3が形成される（図 2 (c)を参照)。
[0067] Sn—Cu系合金ろう材 6は、 1質量％以上 13質量％以下の Snを含んでいる。このよ うな Sn—Cu系合金ろう材 6を用いることにより、所望とする第 1の Sn—Cu系合金層 3 を形成することができる。 Sn—Cu系合金ろう材 6に含まれる Snの含有量は、 2質量 %以上 5質量％以下であることが好まし 、。
[0068] 本実施形態に用いられる Sn— Cu系合金ろう材 6は、前述した範囲の Snを含み、 残部が Cuから形成されていてもよいが、 Sn—Cu系合金ろう材 6の使用による密着性 向上作用などを損なわない範囲で、他の元素を含有してもよい。例えば、 Pb、 Fe、 Z n、 Pなどの元素を、合計で、 0. 05質量％以上 0. 35質量％以下含有することができ る。
[0069] 加熱は、 Sn— Cu系合金ろう材 6が溶融し、 Mo基材 2の第 1の主面 2aだけでなく M o基材 2の側面 2c、 2dを覆うように第 1の Sn—Cu系合金層 3が形成されるまで行わ れる。この点で、本実施形態の加熱条件は、上記国際公開公報に記載された加熱条 件と相違し、上記国際公開公報に記載の加熱温度の下限値 (Sn— Cu系合金ろう材 6の融点)よりも若干高く設定されている。上記国際公開公報に記載された下限値の 温度で Sn—Cu系合金ろう材 6を加熱すると、 Cu基材 1と Mo基材 2との接合面に Sn Cu合金層を形成することはできても、 Mo基材 2の表面露出領域をすベて覆うよう な第 1の Cu—Sn系合金層 3を形成することは困難だ力もである。
[0070] 具体的な加熱条件は、使用する Sn— Cu系合金ろう材 6の種類や形状などによって も相違する力 Sn— Cu系合金ろう材 6の融点（約 810°C力も約 1000°C)よりも約 20 °C以上約 50°C以下の範囲内で加熱することが好ましぐ約 40°C以上約 50°C以下の 範囲とすることが更に好ましい。ただし、加熱温度の上限は、 Cu基材 1の融点 (約 10 83°C)未満の温度とする。 Cu基材 1の融点を超える温度で加熱すると、 Cu基材 1が 溶融してしまうからである。
[0071] 本実施形態に用いられる Sn— Cu系合金ろう材 6の形状は、特に限定されず、所定 の形状に加工された成形体や、粉末状ゃ箔状のろう材などが挙げられる。
[0072] 図 2 (b)には、 Sn— Cu系合金ろう材 6として、所定の形状に加工された成形体の例 を示している。このような成形体は、例えば、上記組成の Sn— Cu系合金を約 650°C から約 750°Cの温度で熱間圧延し、成形することによって得られる。
[0073] Sn—Cu系合金ろう材の成形体を用いる場合、このろう材と Mo基材 2とを重ね合わ せた後、例えば、約 103Paから約 105Paの圧力下で押圧し、押圧したまま、水素雰囲 気下、 Sn—Cu系合金ろう材を前述した温度で溶融することが好ましい。これにより、 所望とする第 1の Sn— Cu系合金層 3が形成される。
[0074] ここで、 Sn— Cu系合金ろう材 6のサイズ (長さ 6L)は、図 2 (b)〖こ示すように、 Mo基 材 2のサイズ（2L)と実質的に同じであっても良いが、これに限定されず、例えば、 M o基材 2のサイズより小さくてもよい。前述したように、 Sn—Cu系合金ろう材 6は、 Mo 基材 2との濡れ性に極めて優れているため、 Mo基材 2の上に、 Mo基材 2よりも小さ い Sn— Cu系合金ろう材 6を配置しても、所定温度で加熱することにより、最終的には 、 Mo基材 2の表面露出領域を覆う第 1の Sn—Cu系合金 3が形成されるからである。 従って、所望とする第 1の Sn—Cu系合金 3が形成される限りにおいて、 Sn— Cu系 合金ろう材 6のサイズを適宜、適切に設定することができる。
[0075] 具体的には、粉末状または箔状の Sn— Cu系合金ろう材を Mo基材の上面に載置（ 置きろう）し、前述した温度で加熱することによってろう材を溶融する。加熱によって溶 融した Sn—Cu系合金ろう材は、 Mo基材の上面および側面に沿って広がっていくた め、所望とする第 1の Sn—Cu系合金層が形成される。
[0076] 次に、このようにして得られた Cu— Mo基板 10に Niめっき層 4を被覆し、 Cu— Mo —Ni基板 100を得る（図 2 (d)を参照)。 [0077] Niめっき層の形成方法は特に限定されず、公知の電解めつき法や無電解めつき法 を採用することができる。
[0078] 無電解めつき法は、電解めつき法に比べ、被めつき材 (本実施形態では、 Cu— Mo 基板)の種類や形状に関係なぐ均一な Niめっき層を形成できるという利点を備えて いる。無電解めつき法を用いた場合、例えば、以下のようにして Niめっき層を形成す ることが好ましい。
[0079] まず、 Cu— Mo基板の表面に付着している油脂や指紋などを除去するため、ェタノ ールなどで脱脂する。脱脂により、エッチング時の濡れ性も改善される。
[0080] 次に、硫酸—過酸ィ匕水素水などのエッチング液を用い、表面をエッチングする。
[0081] 次いで、触媒金属（例えば、 Sn、 Pd— Sn錯体、 Pdなど）を表面に吸着させる。無 電解めつきは、この触媒金属を核として進行する。
[0082] 次に、無電解 Niめっき液を行い、 Niめっき層を形成する。具体的には、公知の無 電解 Niめっき液 (Niイオンのほ力 還元剤として、例えば、次亜リン酸ナトリウムを含 有）中で、所定の Niめっき層が得られるまで Cu— Mo基板を浸漬する。無電解めつき 法によれば、めっき液中の還元剤が Cu— Mo基板の表面に吸着された触媒金属の 表面で酸ィ匕されるとともに、めっき液中の Niイオンが還元される結果、 Niめっき層が 形成される。
[0083] (実施形態 2)
図 3を参照しながら、本発明による第 2の実施形態の Cu— Mo基板 20を説明する。
[0084] 本実施形態の Cu— Mo基板 20は、 Cu基材 11と、 Mo基材 12と、 Sn— Cu系合金 層 13とを備えている。 Mo基材 12は、対向する第 1の主面 12aと第 2の主面 12bとを 有し、 Mo基材 12の第 2の主面 12bは、 Cu基材 11の主面 11aの上に配置されている
[0085] Sn— Cu系合金層 13は、 Mo基材 12の表面露出領域（Mo基材 12の第 1の主面 1 2aおよび側面 12c、 12d)に形成された第 1の Sn— Cu系合金層（不図示）と、 Mo基 材 12の第 2の主面 12bと Cu基材 11の主面 11aとの間に形成された第 2の Sn—Cu 系合金層（不図示）とを含む。 Sn—Cu系合金層 13は、 1質量％以上 13質量％以下 の Snを含有している。 [0086] このように本実施形態の Cu— Mo基板 20は、 Mo基材 12の表面露出領域だけでな ぐ Mo基材 12と Cu基材 11との接合面にも Sn— Cu系合金層 13が設けられている 点で、実施形態 1の Cu— Mo基板 10と相違する。本実施形態によれば、 Niめっき層 との密着性に優れるだけでなく、 Cu基材と Mo基材との密着性も高められた Cu— M o基板が得られる。上記の相違点を除き、本実施形態の Cu— Mo基板 20は、実施形 態 1の Cu— Mo基板 10と同じであり、詳しい説明を省略する。
[0087] さらに、 Mo基材 12の上面 12aに形成された Sn— Cu系合金層 13Aに含まれる Sn の分布については、前述した実施形態 1と同様の傾向が見られ、 Snは、 Sn—Cu系 合金層 13Aの表面（Mo基材 12の第 1の主面 12aと接する面と対向する面）に高い 濃度で存在することが確認された。このような傾向は、 Sn—Cu系合金層 13の上に N iめっき層 14が形成された後にお 、ても、同様に見られた。
[0088] 次に、図 4および図 5を参照しながら、本実施形態による Cu— Mo基板の好ましい 製造方法を、それぞれ、説明する。図 4および図 5に示す製造工程は、それぞれ、前 述した第 2および第 3の方法に対応する。
[0089] (第 2の方法）
図 4を参照しながら、第 2の方法を説明する。
[0090] まず、図 4 (b)〖こ示すように、 Mo基材 12の第 1および第 2の主面 12a、 12bのそれ ぞれに、 1質量％以上 13質量％以下の Snを含む Sn— Cu系合金層 13a、 13bが接 合されたクラッド材 (積層板) 15を用意する（工程 (a2) )。
[0091] クラッド材 15は、例えば、以下のようにして製造することができる。
[0092] まず、 Sn— Cu系合金ろう材 16a、 16bを用意する。これらの詳細は、前述した実施 形態 1の工程 (b)で詳述したとおりであり、説明を省略する。
[0093] 次に、図 4 (a)〖こ示すように、 Sn—Cu系合金ろう材 16a、 Mo基材 12、および Sn— Cu系合金ろう材 16bをこの順に重ね合わせ、約 60%の圧下率で圧接した後、水素 雰囲気中で、約 700°C力も 800°Cの温度で約 1分間から約 3分間拡散焼鈍を行う。こ れにより、 Mo基材 12の両面に Sn—Cu系合金層 13a、 13bが強固に接合されたクラ ッド材 15が得られる。
[0094] 次に、 Cu基材 11の主面の上にクラッド材 15を配置し、 Sn— Cu系合金層 13a、 13 bを加熱溶融する。加熱は、 Mo基材 12の両面に形成された第 1および第 2の Sn— C u系合金層 13a、 13bが溶融し、 Mo基材 12の表面（Mo基材 12の主面 12a、側面 1 2c、 12d、および Mo基材 12と Cu基材 11との接合面 12b)をすベて覆うように所望と する Sn—Cu系合金層 13が形成されるまで行う。詳細な加熱条件は、前述した実施 形態 1に記載したとおりである。
[0095] その結果、図 4 (c)に示すように、 Mo基材 12の表面がすべて所望の Sn— Cu系合 金層 13で被覆された Cu— Mo基板 20が得られる。
[0096] 次に、前述した第 1の方法と同様にして、 Cu— Mo基板 20の表面に Niめっき層 14 を形成し、 Cu— Mo— Ni基板 200を得る（図 4 (d)を参照)。
[0097] (第 3の方法）
図 5を参照しながら、第 3の方法を説明する。以下では、第 2の方法と異なる工程を 詳しく説明し、重複する工程の説明は省略する。
[0098] まず、図 5 (a)に示すように、 Cu基材 11と、 Sn—Cu系合金ろう材 16bと、 Mo基材 1 2とをこの順に配置し、 Sn—Cu系合金ろう材 16bを加熱する。加熱は、 Cu基材 11と Mo基材 12との間（接合面）に Sn—Cu系合金層 13bが形成されるまで行われる（図 5 (b)を参照）。 Sn—Cu系合金層 13bは、図 5 (b)に示すように、接合面のすべてに わたって形成されている必要はなぐ上記の接合面の少なくとも一部に形成されてい れば良い。加熱は、前述した第 2の方法と同様にして行うことが好ましい。
[0099] 次に、図 5 (c)に示すように、 Mo基材 12の第 1の主面 12aに Sn— Cu系合金ろう材 16aを配置し、加熱する。加熱は、 Sn— Cu系合金ろう材 16aが溶融し、 Mo基材 12 の表面（12a、 12b、 12c、 12d)がすべて Sn— Cu系合金層 13で被覆されるまで行 われる。加熱条件は、前述した第 2の方法に記載の条件と実質的に同じである。
[0100] その結果、図 5 (d)に示すように、 Mo基材 12の表面がすべて Sn—Cu系合金層 13 で被覆された Cu— Mo基板 20が得られる。
[0101] 次に、前述した第 1の方法と同様にして、 Cu— Mo基板 20の表面を Niめっき層 14 で被覆し、 Cu— Mo— Ni基板 200を得る（図 5 (e)を参照)。
[0102] 本実施形態の製造方法は、前述した第 2および第 3の方法に限定されない。例え ば、第 3の方法において、 Sn—Cu系合金ろう材 16aの代わりに、 Cu基材が接合され た Sn—Cu系合金ろう材 (クラッド材)を使用しても良い。この方法によれば、 Cu基材 が接合されていない Sn—Cu系合金ろう材 16aを使用した場合に比べ、 Cu— Mo基 板の製造工程における Sn—Cu系合金ろう材 16aの変形を防止することができる。こ のような、 Cu基材が接合された Sn—Cu系合金ろう材は、例えば、前述した第 2の方 法において、 Mo基材の両面に Sn—Cu系合金層が接合されたクラッド材 15 (図 4 (b )を参照）を作製したのと同様にして得ることができる。この方法によれば、 Sn— Cu系 合金層 13の上面に Cu基板がさらに配置された Cu— Mo— Cu基板が得られる。
[0103] (実施形態 3)
図 6を参照しながら、本実施形態の Cu— Mo— Ni基板を備えたパワーモジュール 8 0の実施形態を説明する。ただし、本実施形態のパワーモジュールは、これに限定さ れない。
[0104] 図 6に示すように、パワーモジュール 80は、第 1の Cu— Mo基板 30と、 2個のセラミ ックス基板 50a、 50bと、 4個の第 2の Cu— Mo基板 40a、 40b、 40c、 40dと、 4個の 半導体チップ（IGBT) 60a、 60b、 60c、 60dと力 この順序で積層されている。半導 体チップ 60aと 60bとの間、および 60cと 60dとの間は、それぞれ、 A1ワイヤ 70a、およ び 70bを介して電気的に接続されて!ヽる。
[0105] 第 1の Cu— Mo基板 30は、厚さが約 3mmの Cu基材 21と、 Cu基材 21の上に部分 的に配置された 2個の Mo基材 22a、 22b (厚さは、いずれも、約 0. 6mm)とを備えて いる。 Mo基材 22a、 22bの表面は、それぞれ、厚さが約 20 μ mの Sn—Cu系合金層 23a, 23bで覆われており、これにより、放熱特性および Niめっき層 24との密着性が 高められる。第 1の Cu— Mo基板 30の表面は、厚さが約 5 mの Niめっき層 24で被 覆されており、これにより、セラミックス基板 50a、 50bとのろう付け性が高められる。
[0106] 第 2の Cu— Mo基板 40aと 40b、および 40cと 40dとは、それぞれ、セラミックス基板 50aおよび 50bを介して、 Mo基材 22a、および 22bの上に配置されている。第 2の C u— Mo基板 40a、墨、 40c、 40dの構成は、すべて、同じであるため、以下では、 第 2の Cu— Mo基板 40aについて説明する。
[0107] 第 2の Cu— Mo基板 40aは、厚さが約 2mmの Cu基材 31aと、 Cu基材 31aの上に 部分的に配置された厚さが約 0. 5mmの Mo基材 32aとを備えている。 Mo基材 32a の表面は、厚さが約 20 mの Sn—Cu系合金層 33bで覆われており、これにより、放 熱特性および Niめっき層 34aとの密着性が高められる。第 2の Cu— Mo基板 40aの 表面は、厚さが約 3 mの Niめっき層 34aで被覆されており、これにより、セラミックス 基板 50aおよび半導体チップ 60aとのろう付け性が高められる。
[0108] 図 6には、 Mo基材 32aの表面がすべて Sn—Cu系合金層 33aによって被覆された Cu— Mo基板 40aの例を示している力 これに限定されない。例えば、 Mo基材 32a の表面露出領域 (上面および側面）にのみ Sn—Cu系合金層 33aが被覆された Cu Mo基板を用いることもできる。
[0109] 第 1の Cu— Mo基板 30とセラミックス基板 50aとの間、およびセラミックス基板 50aと 第 2の Cu—Mo基板 40a、 40bとの間は、それぞれ、 Sn—Pbなどのはんだ層 51、お よび 52で接合されている。一方、第 2の Cu— Mo基板 40a、 40bと半導体チップ 60a 、 60bとの間は、 Ag— Cuなどのはんだ層 53a、 53bで接合されている。
[0110] 次に、本実施形態によるパワーモジュール 80の製造方法を説明する。
[0111] 図 6に示すように、本実施形態のパワーモジュール 80は、 Cu基材 21上に設けられ た 2つの等価な積層構造体を有している。以下では、説明の便宜のため、主に、図 6 の右半分 (図中、 A)の構成に着目して説明する。
[0112] まず、前述した実施形態 1の第 1の方法により、第 1の Cu— Mo基板 30、第 2の Cu — Mo基板 40aおよび 40bを製造する。次いで、無電解めつき法により、それぞれの 表面に Niめっき層を被覆する。無電解めつき法の詳細は、後記する実施例の欄に記 載したとおりである。
[0113] 次に、第 1の Cu—Mo基板 30とセラミックス基板 50aを接合する。具体的には、第 1 の Cu—Mo基板 30とセラミックス基板 50aとの間に、例えば、 Cu— Ag系ろう材を載 置して加熱溶融する。ろう材の種類は、これに限定されず、 Cu—Mo基板 30とセラミ ックス基板 50aとを接合し得る公知のろう材を用いることができる。加熱温度は、使用 するろう材の種類に応じて適宜、決定される。
[0114] さらに、第 2の Cu— Mo基板 40a、 40bと、半導体チップ 60a、 60bとを、それぞれ、 接合する。具体的には、第 2の Cu— Mo基板 40a、 40bと、半導体チップ 60a、 60bと の間に、例えば、 Ag— Cu系ろう材を載置し、加熱溶融することによって接合する。ろ ぅ材の種類は、 Cu— Mo基板 40a、 40bと半導体チップ 60a、 60bとを接合し得る公 知のろう材を用いることができる。加熱温度は、使用するろう材の種類に応じて適宜、 決定される。
[0115] 次いで、第 1の Cu— Mo基板 30が接合されたセラミックス基板 50aと、半導体チップ 60a、 60b力 S接合された第 2の Cu— Mo基板 40a、 40bとを接合する。具体的には、 上記のセラミックス基板 50aと、上記の第 2の Cu—Mo基板 40a、 40bとの間に、例え ば、 Sn—Pb系ろう材を載置して加熱溶融する。ろう材の種類は、これに限定されず、 セラミックス基板 50aと Cu—Mo基板 40a、 40bとを接合し得る公知のろう材を用いる ことができる。加熱温度は、使用するろう材の種類に応じて適宜、決定される。
[0116] (Cu— Mo積層板）
本発明による実施形態の Cu— Mo積層板は、 Cu基材と、 Mo基材と、 1質量％以 上 13質量％以下の Snを含む Sn - Cu系合金層とがこの順序で配置されて 、る。 Cu 基材と Mo基材との間 (接合面）には、 1質量％以上 13質量％以下の Snを含む更な る Sn— Cu系合金層が配置されて!、てもよ!/、。
[0117] 本実施形態の Cu—Mo積層板は、 Mo基材の側面のそれぞれに Sn—Cu系合金 層を有していない点で、前述した本実施形態の Cu—Mo基板と相違する。このような Cu—Mo積層板は、例えば、 Cu—Mo基板を製造するための材料として有用である 実施例
[0118] 以下では、下記に示す実験例 1から 7の方法によって、 Cu— Mo基板の表面に Ni めっき層が形成された Cu—Mo— Ni基板を作製し、その外観を比較した。
[0119] (実験例 1)
ここでは、 Cu— Moクラッド材を用い、 Moの表面露出領域（上面および側面）に Sn - Cu系合金層が設けられた Cu— Mo基板を作製した (発明例 1)。 Cu— Moクラッド 材は、 Cu基材 1と Mo基材 2とを重ね合わせて熱間圧延を行うことによって作製した ( Cu基材の厚さ 0. 63mm, Mo基材の厚さ 0. 63mm)。
[0120] 次に、約 2質量％の Snを含む Sn—Cu系合金ろう箔 (厚さ：25 m)を用意する。 S n— Cu系合金ろう箔の融点は、約 950°Cである。 [0121] このようにして得られた Sn—Cu系合金ろう箔を Cu— Moクラッド材の上面 (厳密に は、 Mo基材の上）に載置し、約 990°Cの温度で約 3分間加熱した。加熱によって Sn — Cu系合金ろう箔は溶融し、 Mo基材の上面および側面が約 20 mの厚さの Sn— Cu系合金層によって被覆された Cu— Mo基板が得られた。 Sn—Cu系合金層の Sn 含有量は、おおむね、 1. 1質量％から 2. 5質量％の範囲内であった。
[0122] 次に、下記（1)から (4)の手順に従って、 Cu— Mo基板の表面に厚さが約 3 mか ら 5 mの Niめっき層を形成した。
[0123] (1)エタノールによる脱脂（室温で 1分間）
(2)硫酸過酸化水素水 (硫酸と過酸化水素水と水とを 10： 5： 85の体積比率で混合 した液）によるエッチング（30°Cで 5分間）
(3) Cu— Mo基板への触媒金属の導入
Sn触媒付与 (室温で約 5分間)→Pd— Sn錯体触媒付与 (室温で約 5分間)→Pd触 媒付与 (室温で約 3分間）
(4) Niめっき層の形成
下記組成の無電解 Niめっき浴 (硫酸 Ni: 30gZL、次亜リン酸ナトリウム： 10gZL、 酢酸ナトリウム:適量、 pH :約 4. 6)を用い、 80°Cで 30分間めつきを行った。
[0124] (実験例 2)
比較のため、 Cu— Mo基板に対し、特許文献 1に記載の方法と同様にして無電解 Niめっきを行った。
[0125] 具体的には、実験例 1と同じ種類の Cu— Moクラッド材を用意し、実験例 1に記載 の無電解 Niめつき浴を用 、て Niめつき層を形成した。
[0126] (実験例 3)
参考のため、 Cu— Mo基板に対し、従来の Niめっき処理を行った。
[0127] 具体的には、実験例 1と同じ種類の Cu— Moクラッド材を用意し、以下の手順に従 つて Niめっき層を形成した。
[0128] まず、約 200gZLから 250gZLの赤血カリウムを含有するエッチング液中に Cu—
Moクラッド材を浸漬 (室温で約 10秒間）し、その表面をエッチングした。
[0129] 次に、このようにしてエッチングされた Cu— Moクラッド材に、スパッタリング法によつ て厚さが約 0. 1 μ mの Au皮膜を堆積した。スパッタリングは、真空容器内の圧力を 約 10— に制御し、約 lkVから 5kVのバイアス電圧下にて約 30分間行った。
[0130] 次いで、 Au皮膜が堆積された Cu— Mo基板に、 H雰囲気下、約 700°Cで 10分間
2
の拡散熱処理を行った。
[0131] その後、実験例 1に記載の（1)から (4)の手順に従って、 Niめっき層を形成した。
[0132] (実験例 4)
5質量％の Snを含む Sn— Cu系合金ろう箔 (融点:約 940°C)を用いたことを除き、 実験例 1と同じ手順で Niめっき層を形成した。なお、 Sn— Cu系合金層を形成するた めの加熱処理の温度は、用いたろう箔の融点よりも約 40°C〜約 50°C高い温度とした 。これは下記の実験例 5〜7についても同様である。
[0133] (実験例 5)
13質量％の Snを含む Sn— Cu系合金ろう箔 (融点:約 810°C)を用いたことを除き 、実験例 1と同じ手順で Niめっき層を形成した。
[0134] (実験例 6)
比較のため、 14質量％の Snを含む Sn— Cu系合金ろう箔（融点：約 800°C)を用い たことを除き、実験例 1と同じ手順で Niめっき層を形成した。
[0135] (実験例 7)
比較のため、 0. 5質量％の Snを含む Sn— Cu系合金ろう箔（融点：約 1000°C)を 用いたことを除き、実験例 1と同じ手順で Niめっき層を形成した。
[0136] (評価）
実験例 1から 7によって得られた Cu— Mo基板の外観を目視観察した。以下では、 実験例 1から 7によって得られた Cu— Mo基板を、それぞれ、発明例 1、比較例 1、お よび従来例、発明例 2、発明例 3、比較例 2および比較例 3と呼ぶ。
[0137] 発明例 1から 3では、 Mo基材の上面および側面が所定の Sn—Cu系合金層で被 覆されているため、基板の膨れや Niめっき層の剥離は全く見られな力つた。また、発 明例 1および 2の断面 (約 4cm2)を光学顕微鏡 (倍率 10倍)で観察したところ、 Sn— Cu合金層および Niめっき層にボイドは確認されなかった。発明例 3では、 Sn—Cu 合金層および Niめっき層に、 Snの部分酸ィ匕あるいはめっき時の Snの微量溶出に起 因する直径が 30 μ m〜80 μ mの微細なボイドが 5個確認された力 膨れや剥離は 確認されなかった。
[0138] これに対し、比較例 1では、 Niめっき層を密着性良く形成することはできず、また、 表面の一部に膨れが見られた。比較例 2では、 Niめっき層を密着性良く形成すること ができたものの、表面の一部に直径が 100 m以上の膨れが 7個見られた。比較例 3 では、ろう付け時に基材の Cuの一部が溶解してしまい、 Niめっき層を密着性良く形 成することがでず、 Mo基材に接する面に直径が 100 m程度の膨れが 5個観察さ れた。
[0139] 一方、従来例では、 Mo基材の表面に Niめっき層を密着性良く形成することはでき た力 Mo基材と接していなレ、 Cu基材の部分には膨れが生じ、 Niめっき層の剥離が 見られた。
[0140] (Sn— Cu系合金層における Snの分布）
発明例 1について、 Mo基材の上面に形成された Sn— Cu系合金層の厚さ方向の 断面の Snの濃度を、 EPMA分析法を用いて測定した。詳細には、図 7に示す Cu— Mo— Ni基板の断面写真において、合計 5箇所（図中、 1から 5の矢印部分)の Sn濃 度を測定した。その結果を表 1に示す。
[0141] [表 1]
Figure imgf000026_0001
表 1に示すように、 Mo基材の上面に形成された Sn— Cu系合金層における Snは、 合金層中に均一に分布しているのではなぐ Niめっき層と Sn—Cu系合金層との界 面に最も高い濃度で存在することが分かった。この理由は、前述したとおり、 Snは酸 化されやすぐ Sn— Cu系合金層の形成過程で、 Sn— Cu系合金層の表面側に向か つて移動するためと推察される。ただし、 Snの濃度は、 Mo基材側カも Niめっき層側 に向かうにつれ、連続的に増加するのではなぐ表 1に示すように断続的に増加して いる。
[0143] ここでは、 Niめっき層が形成された Cu— Mo— Ni基板における Sn濃度を測定した 1S これと同様の傾向は、 Niめっき層が形成される前の Cu— Mo基板についても見 られることを、実験によって確認している。
産業上の利用可能性
[0144] 本発明の Cu— Mo基板は、例えば、自動車などに搭載されるパワーモジュール用 の放熱用基板として好適に用 ヽられる。

Claims

請求の範囲
[1] Cuを主成分として含有する Cu基材と、
対向する第 1および第 2の主面を有し、 Moを主成分として含有する Mo基材であつ て、前記 Mo基材の前記第 2の主面は、前記 Cu基材の主面の上に配置された Mo基 材と、
前記 Mo基材の前記第 1の主面および側面を覆う 1質量％以上 13質量％以下の S nを含む第 1の Sn— Cu系合金層と、
を備える Cu— Mo基板。
[2] 前記 Cu基材の主面と前記 Mo基材の前記第 2の主面との間に設けられた 1質量％ 以上 13質量％以下の Snを含む第 2の Sn—Cu系合金層を更に備える、請求項 1に 記載の Cu— Mo基板。
[3] 前記 Cu基材の表面の少なくとも一部と、前記 Mo基材を覆う前記第 1の Sn— Cu合 金層とを覆う Niめっき層を更に備える、請求項 1または 2に記載の Cu— Mo基板。
[4] 前記第 1の Sn— Cu系合金層は、前記 Mo基材の前記第 1の主面と接する第 1面と 、前記第 1面と対向する第 2面とを有し、前記第 2面における Snの濃度は、前記第 1 面における Snの濃度よりも高い、請求項 1から 3のいずれかに記載の Cu— Mo基板
[5] 半導体素子と、前記半導体素子の熱を外部に伝達する機能を果たす放熱用基板 とを備えたパワーモジュールであって、
前記放熱用基板は、請求項 3または 4に記載の Cu— Mo基板カゝら構成されている ノ ヮーモジユーノレ。
[6] 前記半導体素子は IGBTである請求項 5に記載のパワーモジュール。
[7] 請求項 1または 2に記載の Cu— Mo基板を製造する方法であって、
前記 Cu基材と、前記 Mo基材と、 1質量％以上 13質量％以下の Snを含む Sn— C u系合金層とを用意する工程 (a)と、
前記 Cu基材の主面の上に前記 Mo基材と前記 Sn— Cu系合金層とをこの順で配 置した状態で、前記 Sn—Cu系合金層を溶融する工程 (b)と、
を含む Cu— Mo基板の製造方法。
[8] 前記工程 (a)は、前記 Cu基材と前記 Mo基材とが接合されたクラッド材を用意する 工程 (al)を含む、請求項 7に記載の Cu— Mo基板の製造方法。
[9] 前記工程 (a)は、前記 Mo基材の前記第 1の主面の上に 1質量％以上 13質量％以 下の Snを含む Sn— Cu系合金層が接合され、且つ、前記第 2の主面の下に 1質量％ 以上 13質量％以下の Snを含む更なる Sn—Cu系合金層が接合されたクラッド材を 用意する工程 (a2)を含み、
前記工程 (b)は、前記 Sn— Cu系合金層および前記更なる Sn— Cu系合金層を溶 融する工程 (bl)を含む、請求項 7に記載の Cu— Mo基板の製造方法。
[10] 前記工程 (a)は、 1質量％以上 13質量％以下の Snを含む更なる Sn—Cu系合金 層を更に用意する工程 (a3)を含み、
前記工程 (b)は、前記 Cu基材の主面の上に前記更なる Sn— Cu系合金層と前記 Mo基材と前記 Sn— Cu系合金層とをこの順で配置した状態で、前記 Sn— Cu系合 金層および前記更なる Sn— Cu系合金層を溶融する工程 (b2)を含む、請求項 7に 記載の Cu— Mo基板の製造方法。
[11] 請求項 1または 2に記載の Cu— Mo基板を製造する方法であって、
前記 Cu基材と、前記 Mo基材と、 1質量％以上 13質量％以下の Snを含む Sn— C u系合金層とを用意する工程 (a)と、
前記 Mo基材の前記第 1の主面の上に前記 Sn— Cu系合金層を配置した状態で、 前記 Sn— Cu系合金層を溶融することによって、前記 Mo基材の前記第 1の主面およ び側面を覆う Sn—Cu系合金層を形成する工程 (b)と、
前記 Sn— Cu系合金層が形成された前記 Mo基材の前記第 2の主面を前記 Cu基 材の主面と接合する工程 (c)と、
を含む Cu— Mo基板の製造方法。
PCT/JP2006/310223 2005-05-23 2006-05-23 Ｃｕ－Ｍｏ基板およびその製造方法 WO2006126525A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US11/915,201 US7830001B2 (en) 2005-05-23 2006-05-23 Cu-Mo substrate and method for producing same
JP2007517832A JP5004792B2 (ja) 2005-05-23 2006-05-23 Ｃｕ−Ｍｏ基板およびその製造方法
EP06756479A EP1898463A4 (en) 2005-05-23 2006-05-23 SUBSTRATE BASED ON Cu AND Mo AND PROCESS FOR PRODUCING THE SAME
CA2609252A CA2609252C (en) 2005-05-23 2006-05-23 Cu-mo substrate and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005149232 2005-05-23
JP2005-149232 2005-05-23

Publications (1)

Publication Number Publication Date
WO2006126525A1 true WO2006126525A1 (ja) 2006-11-30

Family

ID=37451950

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310223 WO2006126525A1 (ja) 2005-05-23 2006-05-23 Ｃｕ－Ｍｏ基板およびその製造方法

Country Status (7)

Country Link
US (1) US7830001B2 (ja)
EP (1) EP1898463A4 (ja)
JP (1) JP5004792B2 (ja)
KR (1) KR100897134B1 (ja)
CN (1) CN100459109C (ja)
CA (1) CA2609252C (ja)
WO (1) WO2006126525A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2609252C (en) * 2005-05-23 2012-01-10 Neomax Materials Co., Ltd. Cu-mo substrate and method for producing same
EP2560203A1 (en) * 2011-08-17 2013-02-20 ABB Technology AG Power semiconductor arrangement
CN102284701B (zh) * 2011-08-26 2012-10-03 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法
JP6462899B2 (ja) * 2016-09-06 2019-01-30 ザ グッドシステム コーポレーション 高出力素子用放熱板材
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268115A (ja) * 1993-03-15 1994-09-22 Tokyo Tungsten Co Ltd 半導体装置用放熱基板の製造方法
JP2000269392A (ja) * 1998-09-04 2000-09-29 Sumitomo Metal Electronics Devices Inc 半導体モジュール及び放熱用絶縁板
JP2001358266A (ja) * 2000-01-26 2001-12-26 Allied Material Corp 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
JPS6142475A (ja) 1984-08-06 1986-02-28 Mazda Motor Corp 金属部材の結合方法
DE3573137D1 (en) * 1984-10-03 1989-10-26 Sumitomo Electric Industries Material for a semiconductor device and process for its manufacture
JPH0620083B2 (ja) 1986-02-06 1994-03-16 富士電機株式会社 半導体素子の製造方法
JP2675397B2 (ja) 1989-04-22 1997-11-12 新光電気工業株式会社 セラミックパッケージ
DE69028378T2 (de) * 1989-12-12 1997-03-06 Sumitomo Spec Metals Verfahren zur Herstellung eines wärmeleitenden Mischmaterial
JPH06344131A (ja) 1993-06-03 1994-12-20 Sumitomo Electric Ind Ltd 半導体放熱基板への部品接合方法
JP4080030B2 (ja) * 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
US6261703B1 (en) * 1997-05-26 2001-07-17 Sumitomo Electric Industries, Ltd. Copper circuit junction substrate and method of producing the same
JPH11284111A (ja) 1998-03-30 1999-10-15 Sumitomo Special Metals Co Ltd ヒートシンク部材及びその製造方法、並びにヒートシンク部材を用いた半導体パッケージ
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001010874A (ja) * 1999-03-27 2001-01-16 Nippon Hybrid Technologies Kk 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品
US7083759B2 (en) 2000-01-26 2006-08-01 A.L.M.T. Corp. Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
JP2001230350A (ja) 2000-02-14 2001-08-24 Sumitomo Metal Electronics Devices Inc 放熱用金属板の製造方法
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
ATE461037T1 (de) * 2003-11-28 2010-04-15 Wieland Werke Ag Schichtenfolge zur herstellung eines verbundmaterials für elektromechanische bauelemente
WO2006016479A1 (ja) * 2004-08-10 2006-02-16 Neomax Materials Co., Ltd. ヒートシンク部材およびその製造方法
CA2609252C (en) * 2005-05-23 2012-01-10 Neomax Materials Co., Ltd. Cu-mo substrate and method for producing same
US7718832B1 (en) * 2006-12-29 2010-05-18 Pacific Renewable Fuels, Inc. Combination catalytic process for producing ethanol from synthesis gas
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268115A (ja) * 1993-03-15 1994-09-22 Tokyo Tungsten Co Ltd 半導体装置用放熱基板の製造方法
JP2000269392A (ja) * 1998-09-04 2000-09-29 Sumitomo Metal Electronics Devices Inc 半導体モジュール及び放熱用絶縁板
JP2001358266A (ja) * 2000-01-26 2001-12-26 Allied Material Corp 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1898463A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device

Also Published As

Publication number Publication date
CN101032022A (zh) 2007-09-05
EP1898463A4 (en) 2010-09-15
CA2609252C (en) 2012-01-10
KR20070056088A (ko) 2007-05-31
CN100459109C (zh) 2009-02-04
JP5004792B2 (ja) 2012-08-22
US7830001B2 (en) 2010-11-09
KR100897134B1 (ko) 2009-05-14
CA2609252A1 (en) 2006-11-30
EP1898463A1 (en) 2008-03-12
JPWO2006126525A1 (ja) 2008-12-25
US20090045506A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
KR20190123727A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
CN1112729C (zh) 电子器件中的电连接结构和导体表面材料的形成方法
CN100481425C (zh) 带有铝电极和金属化电极的半导体器件
JP6753869B2 (ja) 複合材料を製作するための方法
JP2014097529A (ja) 発泡金属による接合方法、半導体装置の製造方法、半導体装置
JP5004792B2 (ja) Ｃｕ−Ｍｏ基板およびその製造方法
US7964975B2 (en) Metal-resin-boned structured body and resin-encapsulated semiconductor device, and fabrication method for them
US9236166B2 (en) Core-jacket bonding wire
WO2021033421A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP2007258205A (ja) 電子装置およびその製造方法
WO2021085451A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
KR19990045105A (ko) 기판
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP2016041434A (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
WO2021117327A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP6928297B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
WO2005086218A1 (ja) 半導体モジュールの製造方法
JP2000124585A (ja) アルミニウム−窒化アルミニウム絶縁基板の製造方法
JP7274749B2 (ja) 熱電変換モジュール、及び、熱電変換モジュール製造方法
JP6887184B1 (ja) 積層体および積層体の製造方法
JP7400109B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
WO2024014532A1 (ja) 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法
JP2022156629A (ja) 熱電モジュール、及び、熱電モジュール製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007517832

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077005344

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200680000911.8

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2609252

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006756479

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 11915201

Country of ref document: US