CN101032022A - Cu－Mo基板及其制造方法 - Google Patents

Cu－Mo基板及其制造方法 Download PDF

Info

Publication number
CN101032022A
CN101032022A CNA2006800009118A CN200680000911A CN101032022A CN 101032022 A CN101032022 A CN 101032022A CN A2006800009118 A CNA2006800009118 A CN A2006800009118A CN 200680000911 A CN200680000911 A CN 200680000911A CN 101032022 A CN101032022 A CN 101032022A
Authority
CN
China
Prior art keywords
base material
alloy
layer
substrate
quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800009118A
Other languages
English (en)
Other versions
CN100459109C (zh
Inventor
横田将幸
盐见和弘
菊井文秋
石尾雅昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Hitachi Metals Neomaterial Ltd
Original Assignee
Neomax Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neomax Co Ltd filed Critical Neomax Co Ltd
Publication of CN101032022A publication Critical patent/CN101032022A/zh
Application granted granted Critical
Publication of CN100459109C publication Critical patent/CN100459109C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本发明涉及一种Cu－Mo基板(10)，其具备：含有Cu作为主要成分的Cu基材(1)；具有相对置的第一和第二主面(2a、2b)并含有Mo作为主要成分的Mo基材(2)，其中，Mo基材的第二主面(2b)配置在Cu基材(1)的主面(1a)的至少一部分上；和覆盖Mo基材(2)的第一主面(2a)和侧面(2c、2d)并含有1质量％以上13质量％以下的Sn的第一Sn－Cu系合金层(3)。

Description

Cu-Mo基板及其制造方法
技术领域
本发明涉及Cu-Mo基板，特别涉及适宜作为在汽车等上搭载的功率模块用的放热部件使用的Cu-Mo基板。
背景技术
在电动机驱动等中使用的功率模块具备搭载有功率晶体管等的半导体元件(芯片)和放热用基板(散热材料)的电路基板。最近，主要使用能够高速运转的IGBT(绝缘栅双极晶体管：Insulated GateBipolar Transistor)等的半导体元件。
参照图8简要说明通常的功率模块。
功率模块300，由放热部件101、陶瓷基板等的电路基板108、和IGBT等的半导体芯片109构成。电路基板108是在由氧化铝、氮化铝、氮化硅等形成的陶瓷板108a的两面直接接合铜箔的电路板108b、108c而得的Direct Copper Bonding基板。放热部件101和电路基板108之间，以Sn-Pb等的焊料层112接合。电路基板108和半导体芯片109之间，以Ag-Cu等的焊料层111接合。
近年来，电路的高集成化不断发展，并且半导体元件的运转速度不断提高，因此半导体芯片的消耗电力大幅度增加，同时，芯片的发热量也急速增加。芯片的发热不仅会使元件的运转速度和寿命下降，还会引起芯片的剥离和破损等严重问题。
为了解决上述问题，放热用基板所用的材料，要求具有高热传导率、和与半导体芯片的热膨胀系数实质上相等的热膨胀系数。这是由于：若放热用基板用材料的热膨胀系数与半导体芯片的热膨胀系数的差变大，不管使用热传导性多么优异的材料，半导体芯片都有可能从放热用基板剥离、并且破损。
目前，作为放热用基板，广泛使用Cu-Mo基板、Cu-W基板等的由不同金属构成的复合材料。这些基板由具有高热传导率的Cu、和与Si等的半导体元件的热膨胀系数差小的Mo或W形成，因此在热传导率和热膨胀系数两方面都能够在实用方面满足要求。特别是，Mo比W的价格低，因此广泛使用Cu-Mo基板。作为Cu-Mo基板，广泛使用例如Cu基材和Mo基材通过压延等接合的Cu-Mo包覆材料。
如上所述，放热用基板通过焊接与电路基板和半导体元件接合。Cu和Mo相对于焊接材料的浸润性等不同，因此容易进行焊接，以提高耐腐蚀性为目的，Cu-Mo基板的表面通常被Ni镀层覆盖。
但是，Cu和Mo形成Ni镀层的难易程度完全不同，因此在一个镀浴中，在Cu基材的表面和Mo基材的表面同时形成贴合性好的Ni镀层很困难。众所周知，Cu容易形成Ni镀层，而Mo容易氧化，在表面形成硬而脆的氧化膜，因此难以形成Ni镀层。
例如，在专利文献1中，公开了抑制放热基板与金属部件的接合部中的缝隙和龟裂等的不良缺陷的技术。此处，Cu-Mo复合合金的放热基板与Mo的金属部件接合时，分别在各自的整个表面实施Ni镀处理，由此，能够改善焊接材料的浸润性。但是，根据此方法，适用于不同材料的Ni镀处理要分别进行，在生产性方面不足。
或者，相对于Cu-Mo基板，使用电解镀法，在形成Ni镀层前，进行下述的前处理工序的方法被广泛应用：使用氰铁化钾对Mo基板的表面进行蚀刻，堆积Au薄膜或Ni薄膜后，进行扩散热处理。但是，根据该方法，如在后述的实施例栏中的说明，相对于在Mo基板上能够形成良好的Ni镀层，Cu表面因为蚀刻，表面被粗化，产生膨胀等，使得Ni镀层被剥离。并且，在该方法中，在进行Ni镀前要进行很多处理，使得生产性下降。
另一方面。在专利文献2中，记载了使用无电解镀法，在Cu-Mo基板的表面直接形成Ni镀层的方法。无电解镀与电解镀相比，能够对复杂形状的工件均匀地镀层，并且具有能够得到硬度高、耐磨耗性好的Ni镀膜的优点。
专利文献1：日本特开平6-344131号公报(住友电气工业)
专利文献2：日本特开昭62-183132号公报(富士电机)
但是，在专利文献2记载的方法中，根据后述的实施例栏的说明可知，在Mo基材的表面露出部分(Mo基材的表面中，不与Cu基材接触的区域的部分，以下有时称为“Mo基材的表面露出区域”)，难以形成贴合性良好的Ni镀层。
发明内容
本发明是鉴于上述问题而产生的，其主要目的在于提供一种适宜作为功率模块的放热用基板使用的Cu-Mo基板，即是，相对于Cu-Mo基板，能够通过在一个镀浴中实施Ni镀，在Cu基材的表面和Mo基材的表面同时形成贴合性良好的Ni镀层的Cu-Mo基板，并提供其制造方法。本发明的另一目的，在于提供一种使用由这样的Cu-Mo基板形成的放热用基板的功率模块。
本发明的Cu-Mo基板具备：含有Cu作为主要成分的Cu基材；和具有相对置的第一主面和第二主面并含有Mo作为主要成分的Mo基材，其中，上述Mo基材的上述第二主面配置在上述Cu基材的主面上；和覆盖上述Mo基材的上述第一主面和侧面并含有1质量％以上13质量％以下的Sn的第一Sn-Cu系合金层。
在本发明的优选实施方式中，还具备在上述Cu基材的主面和上述Mo基材的上述第二主面之间设置的含有1质量％以上13质量％以下的Sn的第二Sn-Cu系合金层。
在本发明的优选实施方式中，还具备覆盖上述Cu基材的表面的至少一部分和上述第一Sn-Cu合金层的Ni镀层，其中，上述第一Sn-Cu合金层覆盖上述Mo基材。
在本发明的优选实施方式中，上述第一Sn-Cu系合金层具有：与上述Mo基材的上述第一主面接触的第一面；和与上述第一面相对置的第二面，上述第二面中的Sn浓度高于上述第一面中的Sn浓度。
本发明的功率模块，具备半导体元件和用于将上述半导体元件的热传递到外部的放热用基板，上述放热用基板由上述Cu-Mo基板构成。
在本发明的优选实施方式中，上述半导体元件为IGBT。
本发明的Cu-Mo基板的制造方法，用于制造上述Cu-Mo基板，其包括：准备上述Cu基材、上述Mo基材、和含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层的工序(a)；在上述Cu基材的主面上依次配置上述Mo基材和上述Sn-Cu系合金层后的状态下，使上述Sn-Cu系合金层熔融的工序(b)。
在本发明的优选实施方式中，上述工序(a)包括准备上述Cu基材与上述Mo基材接合而成的包覆材料的工序(a1)。
在本发明的优选实施方式中，上述工序(a)包括准备在上述Mo基材的上述第一主面上接合含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层、并且在上述第二主面下接合含有1质量％以上13质量％以下的Sn的另一个Sn-Cu系合金层的包覆材料的工序(a2)，上述工序(b)包括使上述Sn-Cu系合金层和上述另一个Sn-Cu系合金层熔融的工序(b1)。
在本发明的优选实施方式中，上述工序(a)包括还准备含有1质量％以下13质量％以上的Sn的另一个Sn-Cu系合金层的工序(a3)，上述工序(b)包括在上述Cu基材的主面上依次配置上述另一个Sn-Cu系合金层、上述Mo基材和上述Sn-Cu系合金层后的状态下，使上述Sn-Cu系合金层和上述另一个Sn-Cu系合金层熔融的工序(b2)。
本发明的Cu-Mo基板的制造方法，用于制造上述Cu-Mo基板，其包括：准备上述Cu基材、上述Mo基材、和含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层的工序(a)；在上述Mo基材的上述第一主面上配置上述Sn-Cu系合金层后的状态下，使上述Sn-Cu系合金层熔融，由此形成覆盖上述Mo基材的上述第一主面和侧面的Sn-Cu系合金层的工序(b)；和将形成有上述Sn-Cu系合金层的上述Mo基材的上述第二主面与上述Cu基材的主面接合的工序(c)。
发明效果
本发明的Cu-Mo基板，其Mo基材的表面被与Cu的组成接近且与Ni镀层的贴合性优异的Sn-Cu系合金层覆盖。因此，相对于Cu-Mo基板，不需要分别实施Ni镀处理，而能够直接实施Ni镀处理，由此，能够形成贴合性优异的Ni镀层。再者，本发明的Cu-Mo基板，具有高热传导率和实质上与半导体芯片的热膨胀系数相等的热膨胀系数，因此，能够适宜作为发挥将半导体元件的热传递到外部的作用的放热用基板使用，特别是可用于功率模块用的放热用基板。本发明的具备Cu-Mo基板的功率模块，放热特性优异，能够避免由热膨胀系数差引起的半导体芯片的剥离和破损。
附图说明
图1是模式地表示本发明第一实施方式的Cu-Mo基板10的构成的截面图。
图2的(a)到(d)是模式地表示第一实施方式中的第一方法的工序截面图。
图3是模式地表示本发明第二实施方式的Cu-Mo基板20的构成的截面图。
图4的(a)到(d)是模式地表示第二实施方式中的第二方法的工序截面图。
图5的(a)到(e)是模式地表示第二实施方式中的第三方法的工序截面图。
图6是模式地表示本发明第三实施方式的功率模块的构成的截面图。
图7是表示发明例1的Cu-Mo-Ni基板的截面的照片。
图8是模式地表示通常功率模块的构成的大概情况的截面图。
符号说明
1、11：Cu基材；1a、11a：Cu基材的主面；2、12：Mo基材；2a、12a：Mo基材的第一主面；2b、12b：Mo基材的第二主面；2c、2d、12c、12d：Mo基材的侧面；3：第一Sn-Cu系合金层；4、14：Ni镀层；5：Cu基材与Mo基材接合而成的包覆材料；6：Sn-Cu系合金焊材；13：Sn-Cu系合金层；13a：第一Sn-Cu系合金层；13b：第二Sn-Cu系合金层；15：在Mo基材的两面接合Sn-Cu系合金层的包覆材料；10、20：Cu-Mo基板；21：Cu基材；22a、22b：Mo基材；23a、23b：Sn-Cu系合金层；24：Ni镀层；30：第一Cu-Mo基板30；31a：Cu基材；32a：Mo基材；33a、33b：Sn-Cu系合金层；34a：Ni镀层；40a、40b、40c、40d：第二Cu-Mo基板；50a、50b：陶瓷基板；51、52：Sn-Pb等的焊料层；53a、53b：Ag-Cu等的焊料层；60a、60b、60c、60d：半导体芯片；70a、70b：Al导线；80、300：功率模块；90、120：Cu-Mo叠层板；91、121：Cu基材；91a、121a：Cu基材的主面；92、122：Mo基材；92a、122a：Mo基材的第一主面；92b、122b：Mo基材的第二主面；92c、92d：Mo基材的侧面；93、123：Sn-Cu系合金层；100、200：Cu-Mo-Ni基板；101：放热部件；108：电路基板(陶瓷基板)；108a：陶瓷板；108b、108c：铜箔的电路板；109：半导体芯片；111、112：焊料层。
具体实施方式
本发明人为了提供一种相对于由形成Ni镀层的难易程度完全不同的Cu基材和Mo基材构成的Cu-Mo基材，能够同时形成贴合性优异的Ni镀层的Cu-Mo基板，特别着眼于将Cu基材和Mo基材接合得到的焊材，进行了各种研究。其结果发现使用含有规定量的Sn的Sn-Cu系合金焊材，以至少覆盖Mo基材的表面露出区域的方式设置Sn-Cu系合金层，能够达到预期的目的，由此完成了本发明。
以下说明达成本发明的原由。
本发明中使用的Sn-Cu系合金焊材，与本发明的国际公开公报WO2006/16479A1中记载的焊材相同，含有1质量％以上13质量％以下的Sn。在上述国际公开公报中，公开了通过将上述Sn-Cu系合金焊材配置在Cu基材和Mo基材之间(接合面)、加热熔融，在接合面形成Sn-Cu系合金层而得到的Cu-Mo基板(以下，有时也称为在先申请发明的Cu-Mo基板)。根据在先申请发明，得到具有与半导体元件的热膨胀系数差小、热传导率高的Cu-Mo基板。
其后，本发明人发现上述Sn-Cu系合金焊材与Cu基材和Mo基材的浸润性极其优异，并且与Ni镀层的贴合性优异。因此，使用这种焊材，以至少覆盖Mo基材的表面露出区域的方式形成Sn-Cu系合金层，能够对Cu基材进行Ni镀处理，适用于Cu-Mo基板，由此完成了本发明。
在本发明的Cu-Mo基板上以至少覆盖Mo基材的表面露出区域(Mo的上面和侧面)的方式形成Sn-Cu系合金层，在这一点上，与只在Cu基材和Mo基材的接合面形成Sn-Cu系合金层的在先申请发明的Cu-Mo基板相比其构成不同。根据本发明，难以形成Ni镀层的Mo基材的表面露出区域被规定的Sn-Cu系合金层覆盖，因此能够提高与Ni镀层的贴合性。而且，该Sn-Cu系合金层，与在先申请发明中的Sn-Cu系合金层同样，含有在1质量％以上13质量％以下的范围内的Sn，因此本发明的Cu-Mo基板，也具有在先申请发明的Cu-Mo基板的特性(优异的热传导性、与半导体元件的热膨胀系数相近的热膨胀系数)。因此，本发明的Cu-Mo基板，特别可用作功率模块用的放热用基板。
(Cu-Mo基板)
对本发明的实施方式的Cu-Mo基板及制造方法进行说明。
以下，在参照附图详细说明各实施方式之前，首先简略说明本实施方式。
如上所述，本实施方式的Cu-Mo基板的特征在于，以至少覆盖Mo基材的表面露出区域(不与Cu基材接合的部分)的方式，设置规定的Sn-Cu系合金层。
作为Cu-Mo基板的代表例，例如可举出，如后述的图1所示，在Mo基材的上面和侧面设置有第一Sn-Cu系合金层的基板，如后述图3所示，在Mo基材和Cu基材之间(接合面)还设置有第二Sn-Cu系合金层的基板。
本实施方式的Cu-Mo基板的优选制造方法，包括：准备Cu基材、Mo基材、和含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层的工序(a)；和在Cu基材的主面(上面)上依次配置Mo基材和Sn-Cu系合金层后的状态下，使Sn-Cu系合金层熔融的工序(b)。
该方法中，在Cu基材的上面依次配置Mo基材和Sn-Cu系合金层后，使Sn-Cu系合金层熔融，由此以覆盖Mo基材的表面的方式形成第一Sn-Cu系合金层和第二Sn-Cu系合金层。此处，在Mo基材上配置的“Sn-Cu系合金层”含有作为目的形成第一和第二Sn-Cu系合金层中所使用的Sn-Cu系合金焊材。Sn-Cu系合金焊材的形状没有特别限定，除了粉末状、箔状等的焊材之外，也可以是加工成规定形状的成形体(压延材料等)。
具体来说，按照后面的详细说明，例如，可以举出以下所示的第一方法到第三方法。本实施方式的制造方法，并不限定于此。
第一方法：准备Cu基材与Mo基材接合而成的包覆材料(工序(a1))，在该包覆材料上(严格来说，在Mo基材的上面)配置Sn-Cu系合金层、进行熔融。根据第一方法，形成覆盖Mo基材的上面和侧面的第一Sn-Cu系合金层(参照后述的图2)。
第二方法：准备在Mo基材的两面分别接合Sn-Cu系合金层的包覆材料(工序(a2))，使这些Sn-Cu系合金层熔融。根据第二方法，在Mo基材的上面和侧面、以及Mo基材和Cu基材之间形成第一和第二Sn-Cu系合金层(参照后述的图4)。
第三方法：在Cu基材和Mo基材之间、以及Mo基材的上面分别载置Sn-Cu系合金层(工序(a3))、进行熔融。根据第三方法，与第二方法相同，以全部覆盖Mo基材的表面的方式形成第一和第二Sn-Cu系合金层(参照后述的图5)。
本实施方式的Cu-Mo基板的其他优选制造方法，包括：准备Cu基材、Mo基材、Sn-Cu系合金层的工序(a)；在Mo基材的上面配置Sn-Cu系合金层后的状态下，使Sn-Cu系合金层熔融，由此形成覆盖Mo基材的上面和侧面的Sn-Cu系合金层的工序(b)；和将形成有Sn-Cu系合金层的Mo基材的下面与Cu基材接合的工序(c)。
该方法是使在Mo基材的上面或两面载置的Sn-Cu系合金层熔融，形成覆盖Mo基材的表面的至少一部分的Sn-Cu系合金层后，将这样的Mo基材与Cu基材接合的方法。具体的，例如可以举出如下方法：通过在Mo基材的上面载置Sn-Cu系合金层、进行熔融，形成覆盖Mo基材的上面和侧面的Sn-Cu系合金层后，在这样的Mo基材和Cu基材之间再配置另一个Sn-Cu系合金层、进行熔融。根据该方法，能够得到以全部覆盖Mo基材的表面的方式形成有第一和第二Sn-Cu系合金层的Cu-Mo基板。或者，可以通过在Mo基材的两面分别载置Sn-Cu系合金层、进行熔融，形成全部覆盖Mo基材的表面的Sn-Cu系合金层后，与Cu基材接合。
以下，参照附图，详细说明本实施方式的Cu-Mo基板的构成和制造方法。
(实施方式1)
参照图1，说明本发明的第一实施方式的Cu-Mo基板10。Cu-Mo基板10的表面被Ni镀层4覆盖。以下，为了说明方便，将形成Ni镀层之前的基板称为“Cu-Mo基板”，将在Cu-Mo基板上覆盖有Ni镀层的基板称为“Cu-Mo-Ni基板”。
本实施方式的Cu-Mo基板10具备：含有Cu作为主要成分的Cu基材(以下有时简称为“Cu基材”)1；含有Mo作为主要成分的Mo基材(以下有时简称为“Mo基材”)2；和第一Sn-Cu系合金层3。
Mo基材2具有相对置的第一主面2a和第二主面2b，Mo基材2的第二主面2b配置在Cu基材1的主面1a上。以下，为了简便，将Mo基材的第一主面2a称为“Mo基材2的上面”，将第二主面2b称为“Mo基材2的下面”。图1中，示例了在Cu基材1上部分配置有Mo基材2的Cu-Mo基板，但并不限于此。例如，也可以在Cu基材1上，配置与Cu基板的长度1L基本上相同的长度2L的Mo基材2。其与后述的实施方式中相同。
本实施方式的Cu-Mo基板10的特征在于，如图1所示，以覆盖Mo基材2的表面露出区域(Mo基材2的第一主面2a和侧面2c、2d)的方式设置有第一Sn-Cu系合金层3。
第一Sn-Cu系合金层3含有1质量％以上13质量％以下的Sn。通过将第一Sn-Cu系合金层3所含的Sn的量控制在1质量％以上，能够得到具备优异的热传导性、与半导体元件的热膨胀系数相近的热膨胀系数并且与Ni镀层的贴合性优异的Cu-Mo基板。
Sn的含量为1质量％以上的Sn-Cu系合金层相对于Ni具有良好的浸润性，Sn的含量为2质量％以上时，具有特别优异的浸润性，因此优选。另一方面，如果Sn的含量超过13质量％，Sn-Cu系合金层变脆，容易发生破损或皲裂。并且，如果Sn的含量超过13质量％，镀层时Sn-Cu系合金层中的Sn溶出到Ni镀膜，或者，Sn被氧化，结果在Ni镀膜中生成空孔。在Ni镀膜上产生空孔时，有时会发生Ni镀膜的膨胀或剥落。为了有效的防止产生空孔，Sn-Cu系合金层3所含的Sn含量，优选为5质量％以下。
如上所述，通过将第一Sn-Cu系合金层3的Sn含量控制在2质量％以上5质量％以下，能够使Sn-Cu系合金层相对于Ni的浸润性特别良好，提高Ni镀膜的贴合性，同时能够得到均匀厚度的Mi镀膜。并且能够防止由于Sn的溶出和氧化而产生的空孔。
再者，Sn的含量，根据Sn-Cu系合金层的厚度方向而有不同。例如，在Mo基材2的上面2a上形成的Sn-Cu系合金层3A，用EPMA(电子束微量分析仪)分析厚度方向的截面中Sn的分布，可知Sn在上述合金层3A中并不是均匀分布，而是如后述图7所述，以高浓度存在于Sn-Cu系合金层3A的表面(与和Mo基材2的第一主面2a接触的面相对置的面)。推测在Sn-Cu系合金层的表面形成Sn的高浓度区域(浓缩层)的理由如下：Sn易于被氧化，在Sn-Cu系合金层的形成过程中，向Sn-Cu系合金层的表面侧移动。详细的实验结果如后述的实施例栏中的详细说明。在Sn-Cu系合金层上形成Ni镀层4后，同样可以看到这种倾向。
第一Sn-Cu系合金层3含有上述范围的Sn，剩余部分可以由Cu形成，在无损于第一Sn-Cu系合金层3的形成带来的提高贴合性等作用的范围内，也可以含有其他元素。其他元素可以是例如在Cu基材1中所含的元素(后述)，即含有在第一Sn-Cu系合金层3的形成过程中，从Cu基材1扩散的元素(例如，Pb、Fe、Zn、P等)。上述其它元素，以合计量计，可以大概含有0.05质量％以上0.035质量％以下。
第一Sn-Cu系合金层3的厚度，优选大概为2μm以上，更优选为5μm以上。由此，能够有效发挥Sn-Cu系合金层带来的上述作用。此外，第一Sn-Cu系合金层3的厚度的上限，从上述作用的观点出发没有特别限制，但是从成本上升等方面考虑，例如优选为100μm，更优选为50μm。此外，第一Sn-Cu系合金层3的厚度，不一定均匀，由于Mo基材2的表面性状或第一Sn-Cu系合金层3的形成方法等产生不均，此处，第一Sn-Cu系合金层3形成为最薄的层的厚度，满足上述优选范围即可。第一Sn-Cu系合金层3的厚度，通过使用光学显微镜观察合金层的截面而测定。
Cu基材1含有Cu作为主要成分。此处，“含有Cu作为主要成分”是指含有99质量％以上(优选99.9质量％以上)的Cu。Cu基材可以只由Cu形成，在不妨碍Cu的优异的热传导性的范围内，可以含有其它元素。
Mo基材2含有Mo作为主要成分。此处，“含有Mo作为主要成分”是指含有99质量％以上(优选99.9质量％以上)的Mo。Mo基材可以只由Mo形成，在不妨碍Mo的具有与半导体元件的热膨胀系数差小的特性的范围内，可以含有其它元素。
如图1所示，Cu-Mo基板10的表面覆盖有Ni镀层4。通过形成Ni镀层，能够提高耐腐蚀性、与陶瓷基板的焊接性等。
如上所述，根据本实施方式，难以直接形成Ni镀层的Mo基材2的表面露出区域，被与Ni镀层的贴合性优异的第一Sn-Cu系合金层3覆盖，因此可以对Cu-Mo基板10仅实施一次镀层操作，就能够得到Cu-Mo-Ni基板100。
如图1所示，Cu-Mo-Ni基板100，以全部覆盖Cu-Mo基板10的表面的方式形成Ni镀层4，但是只要能够有效发挥Ni镀层带来的上述作用，就不限定于此。例如，也可以由Ni镀层4覆盖第一Sn-Cu系合金层3和Cu基材1的表面(Cu基材1的表面中，没有被Mo基材2和第一Sn-Cu系合金层3覆盖的部分)的至少一部分。
Ni镀层4的厚度，优选大概为2μm以上20μm以下，更优选为3μm以上10μm以下。Ni镀层4的厚度低于上述范围时，不能够有效发挥上述作用。另一方面，Ni镀层4的厚度超过上述范围时，Ni镀层的平坦度下降，耐久性等的特性劣化。
接着，参照图2，说明本实施方式的Cu-Mo基板10的优选制造方法。该方法，与上述第一方法相对应。
(第一方法)
首先，如图2(a)所示，准备Cu基材1与Mo基材2接合而成的Cu-Mo包覆材料5(工序(a1))。
Cu-Mo包覆材料5能够利用公知的方法制造。例如，叠合Cu基材1和Mo基材2，进行热轧或冷轧后，切断为符合产品尺寸的期望的大小。Cu-Mo包覆材料5的制造方法，例如能够参照特开平6-268115号公报所述的方法进行。
接着，如图2(b)所示，在Mo基材2的第一主面2a上配置Sn-Cu系合金焊材6，加热到规定的温度进行熔融(工序(b))。由此，以覆盖Mo基材2的表面露出区域(第一主面2a和侧面2c、2d)的方式形成第一Sn-Cu系合金层3(参照图2(c))。
Sn-Cu系合金焊材6含有1质量％以上13质量％以下的Sn。通过使用这样的Sn-Cu系合金焊材6，能够形成期望的第一Sn-Cu系合金层3。Sn-Cu系合金焊材6中所含的Sn的含量优选为2质量％以上5质量％以下。
本实施方式中使用的Sn-Cu系合金焊材6，含有上述范围的Sn，剩余部分可以由Cu形成，在不损害使用Sn-Cu系合金焊材6所带来的提高贴合性作用等的范围内，也可以含有其他元素。例如，以合计量计，能够含有0.05质量％以上0.35质量％以下的Pb、Fe、Zn、P等的元素。
加热进行到Sn-Cu系合金焊材6熔融，以不仅覆盖Mo基材2的第一主面2a而且也覆盖Mo基材2的侧面2c、2d的方式形成第一Sn-Cu系合金层3为止。在这一点上，本实施方式的加热条件与上述国际公开公报中记载的加热条件不同，设定得比上述国际公开公报中记载的加热温度的下限值(Sn-Cu系合金焊材6的熔点)高一些。如果在上述国际公开公报中记载的下限值的温度下，加热Sn-Cu系合金焊材6，虽然能够在Cu基材1和Mo基材2的接合面形成Sn-Cu合金层，但是难以形成全部覆盖Mo基材2的表面露出区域的第一Cu-Sn系合金层3。
具体的加热条件，根据使用的Sn-Cu系合金焊材6的种类和形状等而不同，但优选在比Sn-Cu系合金焊材6的熔点(约810℃到约1000℃)高约20℃以上约50℃以下的范围内加热，更优选在高约40℃以上约50℃以下的范围内加热。其中，加热温度的上限为小于Cu基材1的熔点(约1083℃)的温度。这是由于如果在超过Cu基材1的熔点的温度下加热，Cu基材1会熔融。
在本实施方式中使用的Sn-Cu系合金焊材6的形状没有特别限制，可以举出加工为规定形状的成形体，或粉末状、箔状的焊材等。
如图2(b)所示，作为Sn-Cu系合金焊材6，示例有加工成规定形状的成形体。这种成形体，例如可以通过在约650℃到约750℃的温度下对上述组成的Sn-Cu系合金进行热轧、成形而得到。
在使用Sn-Cu系合金焊材的成形体的情况下，优选如下方式：叠合该焊材和Mo基材2后，例如，在约103Pa到约105Pa的压力下进行按压，以按压后的状态，在氢氛围下，在上述温度下使Sn-Cu系合金焊材熔融。由此，形成期望的第一Sn-Cu系合金层3。
此处，Sn-Cu系合金焊材6的尺寸(长度6L)，可以如图2(b)所示，实质上与Mo基材2的尺寸(2L)相同，但不限于此，例如，也可以比Mo基材2的尺寸小。如上所述，Sn-Cu系合金焊材6与Mo基材2的浸润性极其优异，因此，即使在Mo基材2上配置比Mo基材2小的Sn-Cu系合金焊料6，通过在规定温度下加热，最终也能够形成覆盖Mo基材2的表面露出区域的第一Sn-Cu系合金3。因此，在形成期望的第一Sn-Cu系合金层3的限定中，能够适宜、合适地设定Sn-Cu系合金焊材6的尺寸。
具体的，将粉末状或箔状的Sn-Cu系合金焊材载置在Mo基材的上面，在上述温度下加热，由此熔融焊材。通过加热而熔融的Sn-Cu系合金焊材，沿着Mo基材的上面和侧面扩散，因此形成期望的第一Sn-Cu系合金层。
接着，在如此得到的Cu-Mo基板10上覆盖Ni镀层4，得到Cu-Mo-Ni基板100(参照图2(d))。
Ni镀层的形成方法没有特别限定，能够采用公知的电解镀法或无电解镀法。
无电解镀法与电解镀法相比，具有与被镀材料(在本实施方式中，Cu-Mo基板)的种类和形状无关，能够形成均匀的Ni镀层的优点。在使用无电解镀法的情况下，例如优选下述方式形成Ni镀层。
首先，为了除去在Cu-Mo基板的表面附着的油脂或指纹等，以乙醇等进行脱脂。通过脱脂，改善蚀刻时的浸润性。
接着，使用硫酸-过氧化氢水等的蚀刻液，对表面进行蚀刻。
接着，在表面吸附催化剂金属(例如Sn、Pd-Sn络合物、Pd等)。无电解镀以该催化剂金属为核而进行。
接着，进行无电解Ni镀液，形成Ni镀层。具体的，在公知的无电解镀Ni镀液(除了Ni离子以外，作为还原剂，例如含有次亚磷酸钠)中，浸渍Cu-Mo基板直到得到规定的Ni镀层。根据无电解镀法，镀液中的还原剂在吸附在Cu-Mo基板表面的催化剂金属的表面被氧化，同时镀液中的Ni离子被还原，结果形成Ni镀层。
(实施方式2)
参照图3，说明本发明的第二实施方式的Cu-Mo基板20。
本实施方式的Cu-Mo基板20，具备Cu基材11、Mo基材12和Sn-Cu系合金层13。Mo基材12具有相对置的第一主面12a和第二主面12b，Mo基材12的第二主面12b配置在Cu基材11的主面11a上。
Sn-Cu系合金层13包括：在Mo基材12的表面露出区域(Mo基材12的第一主面12a和侧面12c、12d)形成的第一Sn-Cu系合金层(未图示)；和在Mo基材12的第二主面12b与Cu基材11的主面11a之间形成的第二Sn-Cu系合金层(未图示)。Sn-Cu系合金层13含有1质量％以上13质量％以下的Sn。
如此，本实施方式的Cu-Mo基板20，不仅在Mo基材12的表面露出区域，在Mo基材12和Cu基材11的接合面也设置有Sn-Cu系合金层13，在这一点与实施方式1的Cu-Mo基板10不同。根据本实施方式得到的Cu-Mo基板不仅与Ni镀层的贴合性优异，而且Cu基材和Mo基材的贴合性也高。除了上述不同点，本实施方式的Cu-Mo基板20，与实施方式1的Cu-Mo基板10相同，省略详细说明。
再者，在Mo基材12的上面12a上形成的Sn-Cu系合金层13A中所含的Sn的分布，确认有与上述实施方式1同样的倾向，Sn在Sn-Cu系合金层13A的表面(与和Mo基材12的第一主面12a接触的面相对置的面)以高浓度存在。该倾向在Sn-Cu系合金层13上形成Ni镀层14后，同样可以看到。
接着，参照图4和图5，对本实施方式的Cu-Mo基板的优选制造方法分别进行说明。图4和图5所示的制造工序分别与上述第二方法和第三方法相对应。
(第二方法)
参照图4，说明第二方法。
首先，如图4(b)所示，准备Mo基材12的第一和第二主面12a、12b分别与含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层13a、13b接合的包覆材料(叠层板)15(工序(a2))。
包覆材料15，例如能够通过以下方法制造。
首先，准备Sn-Cu系合金焊材16a、16b。这些的详情与上述实施方式1的工序(b)详述的相同，省略说明。
接着，如图4(a)所示，依次叠合Sn-Cu系合金焊材16a、Mo基材12和Sn-Cu系合金焊材16b，以约60％的压下率进行压接后，在氢氛围中，在约700℃到800℃的温度下，进行约1分钟到约3分钟的扩散退火。由此，得到在Mo基材12的两面牢固接合Sn-Cu系合金层13a、13b的包覆材料15。
接着，在Cu基材11的主面上配置包覆材料15，加热熔融Sn-Cu系合金层13a、13b。加热进行到在Mo基材12的两面形成的第一和第二Sn-Cu系合金层13a、13b熔融，以全部覆盖Mo基材12的表面(Mo基材12的主面12a、侧面12c、12d、以及Mo基材12与Cu基材11的接合面12b)的方式，形成期望的Sn-Cu系合金层13为止。详细的加热条件与上述实施方式1所述的相同。
其结果，如图4(c)所示，得到Mo基材12的表面全部被期望的Sn-Cu系合金层13覆盖的Cu-Mo基板20。
接着，与上述第一方法相同，在Cu-Mo基板20的表面形成Ni镀层14，得到Cu-Mo-Ni基板200(参照图4(d))。
(第三方法)
参照图5，说明第三方法。以下，详细说明与第二方法不同的工序，省略对重复工序的说明。
首先，如图5(a)所示，依次配置Cu基材11、Sn-Cu系合金焊材16b、Mo基材12，加热Sn-Cu系合金焊材16b。加热进行到在Cu基材11与Mo基材12之间(接合面)形成Sn-Cu系合金层13b为止(参照图5(b))。Sn-Cu系合金层13b，如图5(b)所示，不必要在整个接合面形成，只在上述接合面的至少一部分形成即可。加热优选与上述第二方法同样进行。
接着，如图5(c)所示，在Mo基材12的第一主面12a上配置Sn-Cu系合金焊材16a、进行加热。加热进行到Sn-Cu系合金焊材16a熔融、Mo基材12的表面(12a、12b、12c、12d)全部被Sn-Cu系合金层13覆盖为止。加热条件与上述第二方法所记载的条件实质上相同。
其结果，如图5(d)所示，得到Mo基材12的表面全部被Sn-Cu系合金层13覆盖的Cu-Mo基板20。
接着，与上述第一方法同样，Cu-Mo基板20的表面被Ni镀层14覆盖，得到Cu-Mo-Ni基板200(参照图5(e))。
本实施方式的制造方法，并不限定于上述的第二和第三方法。例如，在第三方法中，可以使用接合有Cu基材的Sn-Cu系合金焊材(包覆材料)取代Sn-Cu系合金焊材16a。根据该方法，与使用没有接合Cu基材的Sn-Cu系合金焊材16a相比，能够防止Cu-Mo基板的制造工序中Sn-Cu系合金焊材16a的变形。这样，接合有Cu基材的Sn-Cu系合金焊材，例如，在上述第二方法中，能够与制作在Mo基材的两面接合有Sn-Cu系合金层的包覆材料15(参照图4(b))同样得到。根据该方法，得到在Sn-Cu系合金层13的上面再配置Cu基板的Cu-Mo-Cu基板。
(实施方式3)
参照图6，说明具备本发明的Cu-Mo-Ni基板的功率模块80的实施方式。但本实施方式的功率模块并不限于此。
如图6所示，功率模块80依次叠层有第一Cu-Mo基板30，2个陶瓷基板50a、50b，4个第二Cu-Mo基板40a、40b、40c、40d，4个半导体芯片(IGBT)60a、60b、60c、60d。在半导体芯片60a和60b之间，以及60c和60d之间，分别通过Al导线70a和70b电连接。
第一Cu-Mo基板30，具备厚度约为3mm的Cu基材21，和在Cu基材21上部分配置的2个Mo基材22a、22b(厚度均为约0.6mm)。Mo基材22a、22b的表面，分别被厚度约为20μm的Sn-Cu系合金层23a、23b覆盖，由此，提高放热特性和与Ni镀层24的贴合性。第一Cu-Mo基板30的表面被厚度约为5μm的Ni镀层24覆盖，由此，提高与陶瓷基板50a、50b的焊接性。
第二Cu-Mo基板40a和40b，以及40c和40d，分别通过陶瓷基板50a和50b，配置在Mo基材22a、22b上。第二Cu-Mo基板40a、40b、40c、40d的构成全部相同，因此以下说明第二Cu-Mo基板40a。
第二Cu-Mo基板40a，具备厚度约为2mm的Cu基材31a，和部分配置在Cu基材31a上的厚度约为0.5mm的Mo基材32a。Mo基材32a的表面，由厚度约为20μm的Sn-Cu系合金层33b覆盖，由此，提高放热特性和与Ni镀层34a的贴合性。第二Cu-Mo基板40a的表面由厚度约为3μm的Ni镀层34a覆盖，由此，提高与陶瓷基板50a和半导体芯片60a的焊接性。
图6中，示例有Mo基材32a的表面全部被Sn-Cu系合金层33a覆盖的Cu-Mo基板40a的例子，但不限于此。例如，也能够使用由Sn-Cu系合金层33a只覆盖Mo基材32a的表面露出区域(上面和侧面)的Cu-Mo基板。
第一Cu-Mo基板30和陶瓷基板50a之间，以及陶瓷基板50a和第二Cu-Mo基板40a、40b之间，分别以Sn-Pb等的焊料层51、52接合。另一方面，第二Cu-Mo基板40a、40b和半导体芯片60a、60b之间，分别以Ag-Cu等的焊料层53a、53b接合。
接着，说明本实施方式的功率模块80的制造方法。
如图6所示，本实施方式的功率模块80具有设置在Cu基材21上的2个等效的叠层结构体。以下，为了方便说明，主要着眼于说明图6的右半部分(图中A)的构成。
首先，根据上述实施方式1的第一方法，制造第一Cu-Mo基板30、第二Cu-Mo基板40a和40b。接着，通过无电解镀法，分别在表面覆盖Ni镀层。无电解镀法的详细内容如后述的实施例栏所述。
接着，接合第一Cu-Mo基板30和陶瓷基板50a。具体的，在第一Cu-Mo基板30和陶瓷基板50a之间，例如载置Cu-Ag系焊材、加热熔融。焊材的种类没有特别限定，可以使用能够接合Cu-Mo基板30和陶瓷基板50a的公知的焊材。加热温度根据使用的焊材种类适宜决定。
再者，分别接合第二Cu-Mo基板40a、40b和半导体芯片60a、60b。具体的，在第二Cu-Mo基板40a、40b和半导体芯片60a、60b之间，例如载置Ag-Cu系焊材、加热熔融，由此而接合。焊材的种类可以使用能够接合Cu-Mo基板40a、40b和半导体芯片60a、60b的公知的焊材。加热温度根据使用的焊材的种类适宜决定。
接着，使接合有第一Cu-Mo基板30的陶瓷基板50a和接合有半导体芯片60a、60b的第二Cu-Mo基板40a、40b进行接合。具体的，在上述陶瓷基板50a和上述第二Cu-Mo基板40a、40b之间，例如载置Sn-Pb系焊材、加热熔融。焊材的种类没有限定，可以使用能够接合陶瓷基板50a和Cu-Mo基板40a、40b的公知的焊材。加热温度根据使用的焊材的种类适宜决定。
(Cu-Mo叠层板)
本发明实施方式的Cu-Mo叠层板，依次配置有Cu基材、Mo基材、含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层。Cu基材和Mo基材之间(接合面)可以配置含有1质量％以上13质量％以下的Sn的另一个Sn-Cu系合金层。
本实施方式的Cu-Mo叠层板，在Mo基材的各个侧面不具有Sn-Cu系合金层，这点与上述本实施方式的Cu-Mo基板不同。这样的Cu-Mo叠层板，例如，作为用于制造Cu-Mo基板的材料有用。
实施例
以下，根据下述的实验例1到7的方法，制作在Cu-Mo基板的表面形成Ni镀层的Cu-Mo-Ni基板，比较其外观。
(实验例1)
这里，使用Cu-Mo包覆材料，制作在Mo的表面露出区域(上面和侧面)设置Sn-Cu系合金层的Cu-Mo基板(发明例1)。Cu-Mo包覆材料通过叠合Cu基材1和Mo基材2，进行热轧而制作(Cu基材的厚度为0.63mm，Mo基材的厚度为0.63mm)。
接着，准备含有约2质量％的Sn的Sn-Cu系合金焊箔(厚度：25μm)。Sn-Cu系合金焊箔的熔点约为950℃。
将由此得到的Sn-Cu系合金焊箔载置在Cu-Mo包覆材料的上面(严格来说，在Mo基材上)，在约990℃的温度下加热约3分钟。通过加热使Sn-Cu系合金焊箔熔融，得到Mo基材的上面和侧面被约20μm厚度的Sn-Cu系合金层覆盖的Cu-Mo基板。Sn-Cu系合金层的Sn的含量大约在1.1质量％到2.5质量％的范围内。
接着，按照下述(1)到(4)的顺序，在Cu-Mo基板的表面形成厚度为约3μm到5μm的Ni镀层。
(1)利用乙醇进行脱脂(室温下，1分钟)
(2)利用硫酸过氧化氢水(硫酸和过氧化氢水和水以体积比率为10∶5∶85进行混合而得的溶液)进行蚀刻(30℃下5分钟)
(3)向Cu-Mo基板导入催化剂金属
赋予Sn催化剂(在室温下，约5分钟)→赋予Pd-Sn络合物催化剂(在室温下，约5分钟)→赋予Pd催化剂(室温下，约3分钟)
(4)Ni镀层的形成
使用下述组成的无电解Ni镀浴(硫酸镍：30g/L，次亚磷酸钠：10g/L、乙酸钠：适量、pH：约4.6)，在80℃下进行30分钟的镀层。
(实验例2)
为了比较，相对于Cu-Mo基板，与专利文献1所述的方法同样的方法进行无电解Ni镀。
具体的，准备与实施例1相同种类的Cu-Mo包覆材料，使用实验例1所述的无电解Ni镀浴，形成Ni镀层。
(实验例3)
为了参考，相对于Cu-Mo基板，实施现有技术的Ni镀处理。
具体的，准备与实验例1同样种类的Cu-Mo包覆材料，按照以下顺序，形成Ni镀层。
首先，在含有约200g/L到250g/L的铁氰化钾蚀刻液中，浸渍Cu-Mo包覆材料(室温下，约10秒钟)，对其表面进行蚀刻。
接着，利用溅射法，在上述蚀刻后的Cu-Mo包覆材料上，堆积厚度约0.1μm的Au膜。将真空容器内的压力控制在约10-1Pa，在约1kV到5kV的偏置电压下进行约30分钟的溅射。
接着，在堆积有Au膜的Cu-Mo基板上，在H2氛围下、约700℃下，进行10分钟的扩散热处理。
其后，依照实验例1所述的(1)到(4)的顺序，形成Ni镀层。
(实验例4)
除了使用含有5质量％的Sn的Sn-Cu系合金焊箔(熔点：约为940℃)之外，与实验例1同样顺序形成Ni镀层。其中，用于形成Sn-Cu系合金层的加热处理温度是比使用的焊箔熔点高约40℃～约50℃的温度。这与下述实验例5～7相同。
(实验例5)
除了使用含有13质量％的Sn的Sn-Cu系合金焊箔(熔点：约810℃)以外，与实验例1同样顺序形成Ni镀层。
(实验例6)
为了比较，除了使用含有14质量％的Sn的Sn-Cu系合金焊箔(熔点：约800℃)之外，与实验例1同样顺序形成Ni镀层。
(实验例7)
为了比较，除了使用含有0.5质量％的Sn的Sn-Cu系合金焊箔(熔点：约1000℃)以外，与实验例1同样顺序形成Ni镀层。
(评价)
目测观察实验例1到7所得到的Cu-Mo基板的外观，以下，分别将实验例1到7所得到的Cu-Mo基板称为发明例1、比较例1和现有例、发明例2、发明例3、比较例2和比较例3。
发明例1到3中，Mo基材的上面和侧面由规定的Sn-Cu系合金层覆盖，因此完全没有看到基板的膨胀或Ni镀层的剥离。并且用光学显微镜(倍率10倍)观察发明例1和2的截面(约4cm2)，确认在Sn-Cu系合金层和Ni镀层上没有空孔。发明例3中，在Sn-Cu系合金层和Ni镀层上，确认有5个由Sn的部分氧化或镀层时Sn的微量溶出产生的直径为30μm～80μm的微细空孔，确认没有膨胀或剥离。
与此相对，在比较例1中，不能贴合性良好地形成Ni镀层，并且表面的一部分能够看到膨胀。比较例2中，虽然贴合性良好地形成Ni镀层，但表面的一部分可以看到7个直径为100μm以上的膨胀。比较例3中，焊接时基材的Cu的一部分溶解，不能贴合性良好地形成Ni镀层，在与Mo基材接触的面上观察到5个直径为100μm左右的膨胀。
另一方面，在现有例中，虽然能够在Mo基材的表面上贴合性良好地形成Ni镀层，但在不与Mo基材接触的Cu基材的一部分上发生膨胀，可以见到Ni镀层的剥离。
(Sn-Cu系合金层中的Sn分布)
在发明例1中，用EPMA分析法测定在Mo基材的上面形成的Sn-Cu系合金层的厚度方向的截面的Sn浓度。详细地讲，在如图7所示的Cu-Mo-Ni基板的截面照片中，测定合计5个位置(图中，从1到5的箭头部分)的Sn浓度。结果如表1所示。
表1
  测定位置   Sn量(质量％)
  图中的序号   距Ni镀层的深度(mm)   备注
  1   0.0025   Ni镀层的几乎中央部分   -
  2   0.005   Ni镀层与合金层的界面   2.47
  3   0.010   合金层内   1.37
  4   0.016   合金层内   1.15
  5   0.025   合金层与Mo基材的界面   1.40
如表1所示，可知在Mo基材的上面形成的Sn-Cu系合金层中的Sn，在合金层中不是均匀分布，在Ni镀层与Sn-Cu系合金层的界面具有最高的浓度。其理由如前所述，推测是因为Sn容易被氧化，在Sn-Cu系合金层的形成过程中，向Sn-Cu系合金层的表面侧移动。其中，Sn的浓度，从Mo基材侧向Ni镀层侧不是连续的增加，而是如表1所示间断的增加。
此处，测定形成有Ni镀层的Cu-Mo-Ni基板中的Sn浓度，由实验确认：与此同样的倾向也存在于形成Ni镀层前的Cu-Mo基板中。
产业上的可利用性
本发明的Cu-Mo基板，例如，能够适合作为在汽车等中搭载的功率模块用的放热用基板使用。

Claims (11)

1.一种Cu-Mo基板，其特征在于，具备：
含有Cu作为主要成分的Cu基材；
具有相对置的第一和第二主面并含有Mo作为主要成分的Mo基材，其中，所述Mo基材的所述第二主面配置在所述Cu基材的主面上；和
覆盖所述Mo基材的所述第一主面和侧面并含有1质量％以上13质量％以下的Sn的第一Sn-Cu系合金层。
2.如权利要求1所述的Cu-Mo基板，其特征在于：
还具备设置在所述Cu基材的主面和所述Mo基材的所述第二主面之间的含有1质量％以上13质量％以下的Sn的第二Sn-Cu系合金层。
3.如权利要求1或2所述的Cu-Mo基板，其特征在于：
还具备覆盖所述Cu基材的表面的至少一部分和所述第一Sn-Cu系合金层的Ni镀层，其中，所述第一Sn-Cu系合金层覆盖所述Mo基材。
4.如权利要求1～3中任一项所述的Cu-Mo基板，其特征在于：
所述第一Sn-Cu系合金层具有：与所述Mo基材的所述第一主面接触的第一面；和与所述第一面相对置的第二面，
所述第二面中的Sn浓度高于所述第一面中的Sn浓度。
5.一种功率模块，具备半导体元件和用于将所述半导体元件的热传递到外部的放热用基板，其特征在于：
所述放热用基板由权利要求3或4所述的Cu-Mo基板构成。
6.如权利要求5所述的功率模块，其特征在于：
所述半导体元件为IGBT。
7.一种Cu-Mo基板的制造方法，用于制造权利要求1或2所述的Cu-Mo基板，其特征在于，包括：
准备所述Cu基材、所述Mo基材和含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层的工序(a)；和
在所述Cu基材的主面上依次配置所述Mo基材和所述Sn-Cu系合金层后的状态下，使所述Sn-Cu系合金层熔融的工序(b)。
8.如权利要求7所述的Cu-Mo基板的制造方法，其特征在于，
所述工序(a)包括：准备所述Cu基材与所述Mo基材接合而成的包覆材料的工序(a1)。
9.如权利要求7所述的Cu-Mo基板的制造方法，其特征在于，
所述工序(a)包括：准备在所述Mo基材的所述第一主面上接合含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层，并且在所述第二主面下接合含有1质量％以上13质量％以下的Sn的另一个Sn-Cu系合金层的包覆材料的工序(a2)，
所述工序(b)包括：使所述Sn-Cu系合金层和所述另一个Sn-Cu系合金层熔融的工序(b1)。
10.如权利要求7所述的Cu-Mo基板的制造方法，其特征在于，
所述工序(a)包括：还准备含有1质量％以下13质量％以上的Sn的另一个Sn-Cu系合金层的工序(a3)，
所述工序(b)包括：在所述Cu基材的主面上依次配置所述另一个Sn-Cu系合金层、所述Mo基材和所述Sn-Cu系合金层后的状态下，使所述Sn-Cu系合金层和所述另一个Sn-Cu系合金层熔融的工序(b2)。
11.一种Cu-Mo基板的制造方法，用于制造权利要求1或2所述的Cu-Mo基板，其特征在于，包括：
准备所述Cu基材、所述Mo基材和含有1质量％以上13质量％以下的Sn的Sn-Cu系合金层的工序(a)；
在所述Mo基材的所述第一主面上配置所述Sn-Cu系合金层后的状态下，使所述Sn-Cu系合金层熔融，由此形成覆盖所述Mo基材的所述第一主面和侧面的Sn-Cu系合金层的工序(b)；和
将形成有所述Sn-Cu系合金层的所述Mo基材的所述第二主面与所述Cu基材的主面接合的工序(c)。
CNB2006800009118A 2005-05-23 2006-05-23 Cu-Mo基板及其制造方法 Expired - Fee Related CN100459109C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP149232/2005 2005-05-23
JP2005149232 2005-05-23

Publications (2)

Publication Number Publication Date
CN101032022A true CN101032022A (zh) 2007-09-05
CN100459109C CN100459109C (zh) 2009-02-04

Family

ID=37451950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800009118A Expired - Fee Related CN100459109C (zh) 2005-05-23 2006-05-23 Cu-Mo基板及其制造方法

Country Status (7)

Country Link
US (1) US7830001B2 (zh)
EP (1) EP1898463A4 (zh)
JP (1) JP5004792B2 (zh)
KR (1) KR100897134B1 (zh)
CN (1) CN100459109C (zh)
CA (1) CA2609252C (zh)
WO (1) WO2006126525A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102284701A (zh) * 2011-08-26 2011-12-21 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法
CN102956571A (zh) * 2011-08-17 2013-03-06 Abb技术有限公司 功率半导体布置、具有多个该布置的功率半导体模块以及包含多个该模块的模块组装件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459109C (zh) * 2005-05-23 2009-02-04 株式会社新王材料 Cu-Mo基板及其制造方法
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
CN108352370A (zh) * 2016-09-06 2018-07-31 古德系统有限公司 用于高功率元件的散热板
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
JPS6142475A (ja) 1984-08-06 1986-02-28 Mazda Motor Corp 金属部材の結合方法
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
JPH0620083B2 (ja) 1986-02-06 1994-03-16 富士電機株式会社 半導体素子の製造方法
JP2675397B2 (ja) 1989-04-22 1997-11-12 新光電気工業株式会社 セラミックパッケージ
DE69028378T2 (de) * 1989-12-12 1997-03-06 Sumitomo Spec Metals Verfahren zur Herstellung eines wärmeleitenden Mischmaterial
JP2860037B2 (ja) * 1993-03-15 1999-02-24 東京タングステン株式会社 半導体装置用放熱基板の製造方法
JPH06344131A (ja) 1993-06-03 1994-12-20 Sumitomo Electric Ind Ltd 半導体放熱基板への部品接合方法
JP4080030B2 (ja) * 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
EP0935286A4 (en) * 1997-05-26 2008-04-09 Sumitomo Electric Industries COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
JPH11284111A (ja) 1998-03-30 1999-10-15 Sumitomo Special Metals Co Ltd ヒートシンク部材及びその製造方法、並びにヒートシンク部材を用いた半導体パッケージ
JP2000269392A (ja) * 1998-09-04 2000-09-29 Sumitomo Metal Electronics Devices Inc 半導体モジュール及び放熱用絶縁板
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001010874A (ja) * 1999-03-27 2001-01-16 Nippon Hybrid Technologies Kk 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品
US7083759B2 (en) 2000-01-26 2006-08-01 A.L.M.T. Corp. Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
JP3856640B2 (ja) * 2000-01-26 2006-12-13 株式会社アライドマテリアル 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
JP2001230350A (ja) 2000-02-14 2001-08-24 Sumitomo Metal Electronics Devices Inc 放熱用金属板の製造方法
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
ES2340161T3 (es) * 2003-11-28 2010-05-31 Wieland-Werke Ag Secuencias de capas para la produccion de un material compuesto para articulos electromecanicos.
US7776452B2 (en) 2004-08-10 2010-08-17 Neomax Materials Co. Ltd. Heat sink member and method of manufacturing the same
CN100459109C (zh) * 2005-05-23 2009-02-04 株式会社新王材料 Cu-Mo基板及其制造方法
US7718832B1 (en) * 2006-12-29 2010-05-18 Pacific Renewable Fuels, Inc. Combination catalytic process for producing ethanol from synthesis gas
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956571A (zh) * 2011-08-17 2013-03-06 Abb技术有限公司 功率半导体布置、具有多个该布置的功率半导体模块以及包含多个该模块的模块组装件
CN102284701A (zh) * 2011-08-26 2011-12-21 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法
CN102284701B (zh) * 2011-08-26 2012-10-03 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法

Also Published As

Publication number Publication date
KR100897134B1 (ko) 2009-05-14
JPWO2006126525A1 (ja) 2008-12-25
CA2609252A1 (en) 2006-11-30
CN100459109C (zh) 2009-02-04
EP1898463A1 (en) 2008-03-12
JP5004792B2 (ja) 2012-08-22
US7830001B2 (en) 2010-11-09
US20090045506A1 (en) 2009-02-19
KR20070056088A (ko) 2007-05-31
WO2006126525A1 (ja) 2006-11-30
CA2609252C (en) 2012-01-10
EP1898463A4 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
CN1293677C (zh) 连接器端子、连接器及其制造方法
CN1294635C (zh) 凸起的形成方法、半导体器件的制造方法
CN1190840C (zh) 半导体装置用引线框架
CN1227957C (zh) 电路装置的制造方法及电路装置
CN1096116C (zh) 半导体器件及其制造方法
CN1288947C (zh) 多层布线基片及其制造方法
CN1956632A (zh) 用于镀覆印刷电路板的方法以及由此制造的印刷电路板
CN1574300A (zh) 封装组件和半导体封装
CN86105621A (zh) 复合板、复合板的制造方法和设备
CN1265691C (zh) 多层印刷布线板及其制造方法
CN1198488C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1151542C (zh) 电子器件及其制造方法
CN1260750C (zh) 固体电解电容器及其制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1792537A (zh) 焊接用包覆材料、使用其的焊接方法以及焊接制品
CN101032022A (zh) Cu－Mo基板及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1119345A (zh) 半导体装置及其制作方法
CN1572129A (zh) 焊料包覆球及其制造方法和半导体连接构造的形成方法
CN101069457A (zh) 多层印刷电路板
CN1498749A (zh) 带载体的极薄铜箔及其制造方法以及印刷配线基板
CN1764344A (zh) 布线电路板
CN101066005A (zh) 多层布线基板及其制造方法
CN1122300C (zh) 用于电子部件的导件及其制造方法
CN1170940A (zh) 电阻器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20140523