JPWO2006126525A1 - Cu−Mo基板およびその製造方法 - Google Patents

Cu−Mo基板およびその製造方法 Download PDF

Info

Publication number
JPWO2006126525A1
JPWO2006126525A1 JP2007517832A JP2007517832A JPWO2006126525A1 JP WO2006126525 A1 JPWO2006126525 A1 JP WO2006126525A1 JP 2007517832 A JP2007517832 A JP 2007517832A JP 2007517832 A JP2007517832 A JP 2007517832A JP WO2006126525 A1 JPWO2006126525 A1 JP WO2006126525A1
Authority
JP
Japan
Prior art keywords
substrate
alloy layer
base
based alloy
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007517832A
Other languages
English (en)
Other versions
JP5004792B2 (ja
Inventor
将幸 横田
将幸 横田
塩見 和弘
和弘 塩見
菊井 文秋
文秋 菊井
石尾 雅昭
雅昭 石尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Metals Ltd
Original Assignee
Neomax Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neomax Materials Co Ltd filed Critical Neomax Materials Co Ltd
Priority to JP2007517832A priority Critical patent/JP5004792B2/ja
Publication of JPWO2006126525A1 publication Critical patent/JPWO2006126525A1/ja
Application granted granted Critical
Publication of JP5004792B2 publication Critical patent/JP5004792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771Transition metal-base component
    • Y10T428/12778Alternative base metals from diverse categories

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本発明のCu−Mo基板10は、Cuを主成分として含有するCu基材1と、対向する第1および第2の主面2a、2bを有し、Moを主成分として含有するMo基材であって、Mo基材の第2の主面2bは、Cu基材1の主面1aの少なくとも一部の上に配置されたMo基材2と、Mo基材2の第1の主面2aおよび側面2c、2dを覆う1質量%以上13質量%以下のSnを含む第1のSn−Cu系合金層3とを備えている。

Description

本発明はCu−Mo基板に関し、特に、自動車などに搭載されるパワーモジュール用の放熱部材として好適に用いられるCu−Mo基板に関する。
モータ駆動などに用いられるパワーモジュールは、パワートランジスタなどの半導体素子(チップ)と、放熱用基板(ヒートシンク材)とが搭載された回路基板とを備えている。最近では、高速動作が可能なIGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ)などの半導体素子が主に用いられている。
図8を参照しながら、一般的なパワーモジュールの概略を説明する。
パワーモジュール300は、放熱部材101と、セラミックス基板などの回路基板108と、IGBTなどの半導体チップ109とから構成されている。回路基板108は、アルミナ、窒化アルミニウム、窒化珪素などから形成されたセラミックス板108aの両面に銅箔の回路板108b、108cが直接接合されたDirect Copper Bonding基板である。放熱部材101と回路基板108との間は、Sn−Pbなどのはんだ層112で接合されている。回路基板108と半導体チップ109との間は、Ag−Cuなどのはんだ層111で接合されている。
近年、回路の高集積化が進展し、また半導体素子の動作速度が向上するにつれ、半導体チップの消費電力は大きく増加するとともに、チップの発熱量も急激に増大しつつある。チップの発熱は素子の動作速度や寿命を低下させるだけではなく、チップの剥離や割れを生じさせるという大きな問題を引き起こす。
この問題を解決するため、放熱用基板に用いられる材料は、高い熱伝導率と、半導体チップの熱膨張係数と実質的に等しい熱膨張係数とを備えていることが要求される。放熱用基板用材料の熱膨張係数と半導体チップの熱膨張係数との差が大きいと、いくら熱伝導性に優れた材料を用いても、半導体チップが放熱用基板から剥離したり、割れたりしてしまうおそれがあるからである。
放熱用基板として、従来、Cu−Mo基板やCu−W基板などの異種金属からなる複合材料が汎用されている。これらの基板は、高い熱伝導率を有するCuと、Siなどの半導体素子との熱膨張係数差が小さいMoまたはWとから形成されているため、熱伝導率および熱膨張係数の双方において実用上満足すべき値を示している。特に、MoはWに比べて低価格のため、Cu−Mo基板が汎用されている。Cu−Mo基板としては、例えば、Cu基材とMo基材とを圧延などによって接合したCu−Moクラッド材が汎用されている。
前述したとおり、放熱用基板は、ろう付けによって回路基板や半導体素子と接合される。CuとMoとは、ろう材に対する濡れ性などが異なるため、ろう付けを行いやすくし、耐食性を高める目的で、Cu−Mo基板の表面は、通常、Niめっき層で被覆される。
しかしながら、CuとMoとは、Niめっき層の形成し易さが全く異なるため、一つのめっき浴中で、Cu基材の表面と同時にMo基材の表面にも密着性に優れたNiめっき層を形成することは困難である。Cuは周知のとおり、Niめっき層を形成し易いが、Moは酸化しやすく、硬くて脆い酸化膜が表面に形成されるため、Niめっき層を形成し難いからである。
例えば、特許文献1は、放熱基板と金属部品との接合部における空隙や亀裂などの欠陥不良を抑制する技術を開示している。ここでは、Cu−Mo複合合金の放熱基板とMoの金属部品とを接合するに当たり、それぞれの全表面に、別々に、Niめっき処理を施しており、これにより、ろう材との濡れ性を改善している。しかしながら、この方法によれば、それぞれの材料に適したNiめっき処理を別個に行う必要があり、生産性に劣る。
あるいは、Cu−Mo基板に対し、電解めっき法を用いてNiめっき層を形成する前に、赤血カリウム(フェリシアン化カリウム)を用いてMo基板の表面をエッチングし、Au薄膜またはNi薄膜を堆積した後、拡散熱処理を行うという前処理工程を行う方法が汎用されている。しかしながら、この方法によれば、後記する実施例の欄に説明するように、Mo基板には良好なNiめっき層が形成されるのに対し、Cuの表面は、エッチングによって粗面化して膨れなどが生じるため、Niめっき層が剥離してしまう。また、この方法では、Niめっきを行う前に多くの処理を行わなければならず、生産性が低下する。
一方、特許文献2には、無電解めっき法を用い、Cu−Mo基板の表面に、直接、Niめっき層を形成する方法が記載されている。無電解めっきは、電解めっきに比べ、複雑な形状のワークを均一にめっきすることが可能であり、且つ、硬度が高く、耐摩耗性に優れたNiめっき皮膜が得られるなどの利点がある。
特開平6−344131号公報(住友電気工業) 特開昭62−183132号公報(富士電機)
ところが、特許文献2に記載の方法では、後記する実施例の欄に説明するように、Mo基材の表面露出部分(Mo基材の表面のうち、Cu基材と接触していない領域の部分、以下、「Mo基材の表面露出領域」と呼ぶ場合がある。)に対し、Niめっき層を密着性良く形成することは困難である。
本発明は上記の諸点に鑑みてなされたものであり、その主な目的は、パワーモジュールの放熱用基板として好適に用いられるCu−Mo基板であって、Cu−Mo基板に対し、一つのめっき浴中でNiめっきを施すことによってCu基材の表面と同時にMo基材の表面にも密着性に優れたNiめっき層を形成することが可能なCu−Mo基板、およびその製造方法を提供することにある。本発明の他の目的は、このようなCu−Mo基板から形成された放熱用基板を用いたパワーモジュールを提供することにある。
本発明のCu−Mo基板は、Cuを主成分として含有するCu基材と、対向する第1および第2の主面を有し、Moを主成分として含有するMo基材であって、前記Mo基材の前記第2の主面は、前記Cu基材の主面の上に配置されたMo基材と、前記Mo基材の前記第1の主面および側面を覆う1質量%以上13質量%以下のSnを含む第1のSn−Cu系合金層とを備えている。
ある好ましい実施形態において、前記Cu基材の主面と前記Mo基材の前記第2の主面との間に設けられた1質量%以上13質量%以下のSnを含む第2のSn−Cu系合金層を更に備えている。
ある好ましい実施形態において、前記Cu基材の表面の少なくとも一部と、前記Mo基材を覆う前記第1のSn−Cu合金層とを覆うNiめっき層を更に備えている。
ある好ましい実施形態において、前記第1のSn−Cu系合金層は、前記Mo基材の前記第1の主面と接する第1面と、前記第1面と対向する第2面とを有し、前記第2面におけるSnの濃度は、前記第1面におけるSnの濃度よりも高い。
本発明のパワーモジュールは、半導体素子と、前記半導体素子の熱を外部に伝達する機能を果たす放熱用基板とを備えたパワーモジュールであって、前記放熱用基板は、上記のCu−Mo基板から構成されている。
ある好ましい実施形態において、前記半導体素子はIGBTである。
本発明によるCu−Mo基板の製造方法は、上記のCu−Mo基板を製造する方法であって、前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、前記Cu基材の主面の上に前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層を溶融する工程(b)とを含んでいる。
ある好ましい実施形態において、前記工程(a)は、前記Cu基材と前記Mo基材とが接合されたクラッド材を用意する工程(a1)を含む。
ある好ましい実施形態において、前記工程(a)は、前記Mo基材の前記第1の主面の上に1質量%以上13質量%以下のSnを含むSn−Cu系合金層が接合され、且つ、前記第2の主面の下に1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層が接合されたクラッド材を用意する工程(a2)を含み、前記工程(b)は、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b1)を含む。
ある好ましい実施形態において、前記工程(a)は、1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層を更に用意する工程(a3)を含み、前記工程(b)は、前記Cu基材の主面の上に前記更なるSn−Cu系合金層と前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b2)を含む。
本発明によるCu−Mo基板の製造方法は、上記のCu−Mo基板を製造する方法であって、前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、前記Mo基材の前記第1の主面の上に前記Sn−Cu系合金層を配置した状態で、前記Sn−Cu系合金層を溶融することによって、前記Mo基材の前記第1の主面および側面を覆うSn−Cu系合金層を形成する工程(b)と、前記Sn−Cu系合金層が形成された前記Mo基材の前記第2の主面を前記Cu基材の主面と接合する工程(c)とを含む。
本発明のCu−Mo基板は、Mo基材の表面が、Cuの組成に近く、且つ、Niめっき層との密着性に優れたSn−Cu系合金層によって被覆されている。そのため、Cu−Mo基板に対し、別々のNiめっき処理を施すことなしに、Niめっき処理を直接施すことができ、これにより、密着性に優れたNiめっき層を形成することができる。さらに、本発明のCu−Mo基板は、高い熱伝導率と、半導体チップの熱膨張係数と実質的に等しい熱膨張係数とを備えているため、半導体素子の熱を外部に伝達する機能を果たす放熱用基板として好適に用いられ、特に、パワーモジュール用の放熱用基板として有用である。本発明のCu−Mo基板を備えたパワーモジュールは、放熱特性に優れており、熱膨張係数差に起因する半導体チップの剥離や割れを回避することができる。
本発明による第1の実施形態のCu−Mo基板10の構成を模式的に示す断面図である。 (a)から(d)は、第1の実施形態における第1の方法を模式的に示す工程断面図である。 本発明による第2の実施形態のCu−Mo基板20の構成を模式的に示す断面図である。 (a)から(d)は、第2の実施形態における第2の方法を模式的に示す工程断面図である。 (a)から(e)は、第2の実施形態における第3の方法を模式的に示す工程断面図である。 本発明による第3の実施形態のパワーモジュールの構成を模式的に示す断面図である。 発明例1のCu−Mo−Ni基板の断面を表す写真である。 一般的なパワーモジュールの構成の概略を模式的に示す断面図である。
符号の説明
1、11 Cu基材
1a、11a Cu基材の主面
2、12 Mo基材
2a、12a Mo基材の第1の主面
2b、12b Mo基材の第2の主面
2c、2d、12c、12d Mo基材の側面
3 第1のSn−Cu系合金層
4、14 Niめっき層
5 Cu基材とMo基材とが接合されたクラッド材
6 Sn−Cu系合金ろう材
13 Sn−Cu系合金層
13a 第1のSn−Cu系合金層
13b 第2のSn−Cu系合金層
15 Mo基材の両面にSn−Cu系合金層が接合されたクラッド材
10、20 Cu−Mo基板
21 Cu基材
22a、22b Mo基材
23a、23b Sn−Cu系合金層
24 Niめっき層
30 第1のCu−Mo基板30
31a Cu基材
32a Mo基材
33a、33b Sn−Cu系合金層
34a Niめっき層
40a、40b、40c、40d 第2のCu−Mo基板
50a、50b セラミックス基板
51、52 Sn−Pbなどのはんだ層
53a、53b Ag−Cuなどのはんだ層
60a、60b、60c、60d 半導体チップ
70a、70b Alワイヤ
80、300 パワーモジュール
90、120 Cu−Mo積層板
91,121 Cu基材
91a,121a Cu基材の主面
92、122 Mo基材
92a、122a Mo基材の第1の主面
92b、122b Mo基材の第2の主面
92c、92d Mo基材の側面
93、123 Sn−Cu系合金層
100、200 Cu−Mo−Ni基板
101 放熱部材
108 回路基板(セラミックス基板)
108a セラミックス板
108b、108c 銅箔の回路板
109 半導体チップ
111、112 はんだ層
本発明者は、Niめっき層の形成し易さが全く異なるCu基材とMo基材とから構成されるCu−Mo基板に対し、密着性に優れたNiめっき層を同時に形成することが可能なCu−Mo基板を提供するため、特に、Cu基材とMo基材とを接合し得るろう材に着目して種々の検討を行った。その結果、所定量のSnを含むSn−Cu系合金ろう材を用い、Mo基材の表面露出領域を少なくとも覆うようにSn−Cu系合金層を設けると所期の目的が達成されることを見出し、本発明に到達した。
以下、本発明に到達した経緯を説明する。
本発明に用いられるSn−Cu系合金ろう材は、本発明による国際公開公報WO 2006/16479A1に記載されたろう材と同じであり、1質量%以上13質量%以下のSnを含んでいる。上記国際公開公報には、上記のSn−Cu系合金ろう材をCu基材とMo基材との間(接合面)に配置して加熱溶融することにより、接合面にSn−Cu系合金層が形成されたCu−Mo基板(以下、先願発明のCu−Mo基板と呼ぶ場合がある。)が開示されている。先願発明によれば、半導体素子との熱膨張係数差も小さく、高い熱伝導率を備えたCu−Mo基板が得られる。
その後、本発明者は、上記のSn−Cu系合金ろう材がCu基材とMo基材との濡れ性に極めて優れており、しかも、Niめっき層との密着性にも優れていることを突き止めた。従って、このようなろう材を用い、Mo基材の表面露出領域を少なくとも覆うようにSn−Cu系合金層を形成すれば、Cu基材に対するNiめっき処理をそのまま、Cu−Mo基板にも適用できることを見出し、本発明に到達した。
本発明のCu―Mo基板には、Mo基材の表面露出領域(Moの上面および側面)を少なくとも覆うようにSn−Cu系合金層が形成されている点で、Cu基材とMo基材との接合面にのみSn−Cu系合金層が形成されている先願発明のCu−Mo基板と構成が相違する。本発明によれば、Niめっき層を形成することが困難であったMo基材の表面露出領域は所定のSn−Cu系合金層によって被覆されているため、Niめっき層との密着性を高めることができる。しかも、このSn−Cu系合金層は、先願発明におけるSn−Cu系合金層と同様、1質量%以上13質量%以下の範囲内にあるSnを含有しているため、本発明のCu−Mo基板は、先願発明のCu−Mo基板による特性(優れた熱伝導性と、半導体素子の熱膨張係数に近い熱膨張係数)も具備している。従って、本発明のCu−Mo基板は、特に、パワーモジュール用の放熱用基板として有用である。
(Cu−Mo基板)
本発明による実施形態のCu−Mo基板および製造方法を説明する。
以下では、図面を参照しながら各実施形態を詳しく説明する前に、まず、本実施形態の概略を説明する。
前述したとおり、本実施形態のCu−Mo基板は、Mo基材の表面露出領域(Cu基材と接合していない部分)を少なくとも覆うように所定のSn−Cu系合金層が設けられたことに特徴がある。
Cu−Mo基板の代表例としては、例えば、後記する図1に示すように、Mo基材の上面および側面に第1のSn−Cu系合金層が設けられた基板や、後記する図3に示すように、Mo基材とCu基材の間(接合面)に第2のSn−Cu系合金層が更に設けられた基板が挙げられる。
本実施形態によるCu−Mo基板の好ましい製造方法は、Cu基材と、Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、Cu基材の主面(上面)の上にMo基材とSn−Cu系合金層とをこの順で配置した状態で、Sn−Cu系合金層を溶融する工程(b)とを含んでいる。
この方法は、Cu基材の上面にMo基材とSn−Cu系合金層とを順次、配置してから、Sn−Cu系合金層を溶融することによって、Mo基材の表面を覆うように第1のSn−Cu系合金層、更には第2のSn−Cu系合金層を形成する方法である。ここで、Mo基材の上に配置される「Sn−Cu系合金層」は、目的とする第1および第2のSn−Cu系合金層の形成に用いられるSn−Cu系合金ろう材を含む。Sn−Cu系合金ろう材の形状は特に限定されず、粉末状や箔状などのろう材のほか、所定の形状に加工された成形体(圧延材など)であってもよい。
具体的には、後に詳しく説明するとおり、例えば、以下に示す第1の方法から第3の方法が挙げられる。本実施形態の製造方法は、これらに限定する趣旨ではない。
第1の方法は、Cu基材とMo基材とが接合されたクラッド材を用意し(工程(a1))、このクラッド材の上(厳密には、Mo基材の上面)にSn−Cu系合金層を配置して溶融する方法である。第1の方法によれば、Mo基材の上面および側面を覆う第1のSn−Cu系合金層が形成される(後記する図2を参照)。
第2の方法は、Mo基材の両面のそれぞれに、Sn−Cu系合金層が接合されたクラッド材を用意し(工程(a2))、これらのSn−Cu系合金層を溶融する方法である。第2の方法によれば、Mo基材の上面および側面、並びにMo基材とCu基材との間に第1および第2のSn−Cu系合金層が形成される(後記する図4を参照)。
第3の方法は、Cu基材とMo基材との間、およびMo基材の上面に、それぞれ、Sn−Cu系合金層を載置し(工程(a3))、溶融する方法である。第3の方法によれば、第2の方法と同様、Mo基材の表面をすべて覆うように第1および第2のSn−Cu系合金層が形成される(後記する図5を参照)。
本実施形態によるCu−Mo基板の他の好ましい製造方法は、Cu基材と、Mo基材と、Sn−Cu系合金層とを用意する工程(a)と、Mo基材の上面にSn−Cu系合金層を配置した状態で、Sn−Cu系合金層を溶融することによってMo基材の上面および側面を覆うSn−Cu系合金層を形成する工程(b)と、Sn−Cu系合金層が形成されたMo基材の下面をCu基材と接合する工程(c)とを含んでいる。
この方法は、Mo基材の上面または両面に載置されたSn−Cu系合金層を溶融し、Mo基材の表面の少なくとも一部を覆うSn−Cu系合金層を形成してから、このようなMo基材をCu基材と接合する方法である。具体的には、例えば、Mo基材の上面にSn−Cu系合金層を載置し、溶融することによってMo基材の上面および側面を覆うSn−Cu系合金層を形成した後、このようなMo基材とCu基材との間に更なるSn−Cu系合金層を配置して溶融する方法が挙げられる。この方法によれば、Mo基材の表面をすべて覆うように第1および第2のSn−Cu系合金層が形成されたCu−Mo基板が得られる。あるいは、Mo基材の両面のそれぞれにSn−Cu系合金層を載置し、溶融することによってMo基材の表面をすべて覆うSn−Cu系合金層を形成してから、Cu基材と接合してもよい。
以下、図面を参照しながら、本実施形態によるCu−Mo基板の構成および製造方法を詳しく説明する。
(実施形態1)
図1を参照しながら、本発明による第1の実施形態のCu−Mo基板10を説明する。Cu−Mo基板10の表面は、Niめっき層4で被覆されている。以下では、説明の便宜のため、Niめっき層が形成される前の基板を「Cu−Mo基板」と呼び、Cu−Mo基板にNiめっき層が被覆された基板を「Cu−Mo−Ni基板」と呼ぶ。
本実施形態のCu−Mo基板10は、Cuを主成分として含有するCu基材(以下、単に、「Cu基材」と呼ぶ場合がある。)1と、Moを主成分として含有するMo基材(以下、単に、「Mo基材」と呼ぶ場合がある。)2と、第1のSn−Cu系合金層3とを備えている。
Mo基材2は、対向する第1の主面2aと第2の主面2bとを有し、Mo基材2の第2の主面2bは、Cu基材1の主面1aの上に配置されている。以下では、便宜上、Mo基材の第1の主面2aを「Mo基材2の上面」と呼び、第2の主面2bを「Mo基材2の下面」と呼ぶ場合がある。図1には、Cu基材1の上にMo基材2が部分的に配置されたCu−Mo基板の例を示しているが、これに限定されない。例えば、Cu基材1の上に、Cu基材の長さ1Lとほぼ同じ長さ2LのMo基材2が配置されていてもよい。これは、後記する実施形態においても同様である。
本実施形態のCu−Mo基板10は、図1に示すように、Mo基材2の表面露出領域(Mo基材2の第1の主面2a、および側面2c、2d)を覆うように第1のSn−Cu系合金層3が設けられている点に特徴がある。
第1のSn−Cu系合金層3は、1質量%以上13質量%以下のSnを含有している。第1のSn−Cu系合金層3に含まれるSnの量を1質量%以上に制御することにより、優れた熱伝導性と、半導体素子の熱膨張係数に近い熱膨張係数とを備えており、且つ、Niめっき層との密着性にも優れたCu−Mo基板を得ることができる。
Snの含有量が1質量%以上のSn−Cu系合金層はNiに対して良好な濡れ性を有しており、Snの含有量が2質量%以上であると特に濡れ性に優れるので好ましい。一方、Snの含有量が13質量%を超えると、Sn−Cu系合金層が脆くなり、割れやひびが発生しやすくなる。また、Snの含有量が13質量%を超えると、めっき時にSn−Cu系合金層中のSnがNiめっき被膜に溶出し、あるいは、Snが酸化され、その結果、Niめっき被膜にボイド(空孔)が生成することがある。Niめっき被膜にボイドが生成すると、Niめっき膜の膨れやはがれが発生することがある。ボイドの発生を効果的に防止するためには、Sn−Cu系合金層3に含まれるSnの含有量は、5質量%以下であることが好ましい。
上述したように、第1のSn−Cu系合金層3のSn含有量を2質量%以上5質量%以下に制御することによって、Sn−Cu系合金層のNiに対する濡れ性が特に良好となり、Niめっき膜の密着性が向上するとともに、均一な厚さのMiめっき膜を得ることができる。また、Snの溶出や酸化に起因するボイドの生成も防止される。
さらに、Snの含有量は、Sn−Cu系合金層の厚さ方向によっても相違する。例えば、Mo基材2の上面2aに形成されたSn−Cu系合金層3Aについて、厚さ方向の断面におけるSnの分布をEPMA(電子線マイクロアナライザ)分析法を用いて調べたところ、Snは、上記合金層3Aに均一に分布しているのではなく、後記する図7に示すように、Sn−Cu系合金層3Aの表面(Mo基材2の第1の主面2aと接する面と対向する面)に高い濃度で存在することが分かった。このようにSn−Cu系合金層の表面にSnの高濃度領域(濃縮層)が形成される理由は、Snは酸化されやすく、Sn−Cu系合金層の形成過程で、Sn−Cu系合金層の表面側に向かって移動するためと推察される。詳細な実験結果は、後記する実施例の欄で詳しく説明する。このような傾向は、Sn−Cu系合金層の上にNiめっき層4が形成された後においても、同様に見られた。
第1のSn−Cu系合金層3は、前述した範囲のSnを含み、残部がCuから形成されていてもよいが、第1のSn−Cu系合金層3の形成による密着性向上作用などを損なわない範囲で、他の元素を含有してもよい。他の元素には、例えば、Cu基材1に含まれる元素(後述する)であって、第1のSn−Cu系合金層3の形成過程でCu基材1から拡散する元素(例えば、Pb、Fe、Zn、Pなど)が含まれる。このような他の元素は、合計で、おおむね、0.05質量%以上0.035質量%以下の範囲で含有することができる。
第1のSn−Cu系合金層3の厚さは、おおむね、2μm以上であることが好ましく、5μm以上であることがより好ましい。これにより、Sn−Cu系合金層による上記作用が有効に発揮される。なお、第1のSn−Cu系合金層3の厚さの上限は、上記作用の観点からは特に限定されないが、コストの上昇などを考慮すると、例えば、100μmであることが好ましく、50μmであることがより好ましい。なお、第1のSn−Cu系合金層3の厚さは、必ずしも均一ではなく、Mo基材2の表面性状や第1のSn−Cu系合金層3の形成方法などによってバラツキが生じるが、ここでは、第1のSn−Cu系合金層3が最も薄く形成されている層の厚さが、上記の好ましい範囲を満足していれば良い。第1のSn−Cu系合金層3の厚さは、合金層の断面を光学顕微鏡で観察することによって測定した。
Cu基材1は、Cuを主成分として含有する。ここで、「Cuを主成分として含有する」とは、Cuを99質量%以上(好ましくは99.9質量%以上)含有することを意味する。Cu基材は、Cuのみから形成されていてもよいし、Cuによる優れた熱伝導性を阻害しない範囲で、他の元素を含有することもできる。
Mo基材2は、Moを主成分として含有する。ここで、「Moを主成分として含有する」とは、Moを99質量%以上(好ましくは99.9質量%以上)含有することを意味する。Mo基材は、Moのみから形成されていてもよいが、半導体素子との熱膨張係数差が小さいというMoの特性を阻害しない範囲で、他の元素を含有することもできる。
図1に示すように、Cu−Mo基板10の表面は、Niめっき層4で被覆されている。Niめっき層の形成により、耐食性や、セラミックス基板とのろう付け性などが高められる。
既に述べたように、本実施形態によれば、Niめっき層を直接、形成することが困難であったMo基材2の表面露出領域は、Niめっき層との密着性に優れた第1のSn−Cu系合金層3で被覆されているため、Cu−Mo基板10に1回のめっき操作を施すだけで、Cu−Mo−Ni基板100を得ることができる。
図1に示すCu−Mo−Ni基板100は、Cu−Mo基板10の表面をすべて覆うようにNiめっき層4が形成されているが、Niめっき層による上記作用が有効に発揮される限り、これに限定されない。例えば、第1のSn−Cu系合金層3と、Cu基材1の表面(Cu基材1の表面のうち、Mo基材2および第1のSn−Cu系合金層3で覆われていない表面の部分)の少なくとも一部とが、Niめっき層4で被覆されていれば良い。
Niめっき層4の厚さは、おおむね、2μm以上20μm以下であることが好ましく、3μm以上10μm以下であることがより好ましい。Niめっき層4の厚さが上記範囲を下回る場合、上記の作用が有効に発揮されない。一方、Niめっき層4の厚さが上記範囲を超えると、Niめっき層の平坦度が低下し、耐久性などの特性が劣化する。
次に、図2を参照しながら、本実施形態によるCu−Mo基板10の好ましい製造方法を説明する。この方法は、前述した第1の方法に対応する。
(第1の方法)
まず、図2(a)に示すように、Cu基材1とMo基材2とが接合されたCu−Moクラッド材5を用意する(工程(a1))。
Cu−Moクラッド材5は、公知の方法によって製造することができる。例えば、Cu基材1とMo基材2とを重ね合わせて熱間圧延または冷間圧延を行った後、製品寸法に合わせて所望のサイズに切断する。Cu−Moクラッド材5の製造方法は、例えば、特開平6−268115号公報に記載の方法を参照することができる。
次に、図2(b)に示すように、Mo基材2の第1の主面2aの上にSn−Cu系合金ろう材6を配置し、所定の温度に加熱して溶融する(工程(b))。これにより、Mo基材2の表面露出領域(第1の主面2aおよび側面2c、2d)を覆うように第1のSn−Cu系合金層3が形成される(図2(c)を参照)。
Sn−Cu系合金ろう材6は、1質量%以上13質量%以下のSnを含んでいる。このようなSn−Cu系合金ろう材6を用いることにより、所望とする第1のSn−Cu系合金層3を形成することができる。Sn−Cu系合金ろう材6に含まれるSnの含有量は、2質量%以上5質量%以下であることが好ましい。
本実施形態に用いられるSn−Cu系合金ろう材6は、前述した範囲のSnを含み、残部がCuから形成されていてもよいが、Sn−Cu系合金ろう材6の使用による密着性向上作用などを損なわない範囲で、他の元素を含有してもよい。例えば、Pb、Fe、Zn、Pなどの元素を、合計で、0.05質量%以上0.35質量%以下含有することができる。
加熱は、Sn−Cu系合金ろう材6が溶融し、Mo基材2の第1の主面2aだけでなくMo基材2の側面2c、2dを覆うように第1のSn−Cu系合金層3が形成されるまで行われる。この点で、本実施形態の加熱条件は、上記国際公開公報に記載された加熱条件と相違し、上記国際公開公報に記載の加熱温度の下限値(Sn−Cu系合金ろう材6の融点)よりも若干高く設定されている。上記国際公開公報に記載された下限値の温度でSn−Cu系合金ろう材6を加熱すると、Cu基材1とMo基材2との接合面にSn−Cu合金層を形成することはできても、Mo基材2の表面露出領域をすべて覆うような第1のCu−Sn系合金層3を形成することは困難だからである。
具体的な加熱条件は、使用するSn−Cu系合金ろう材6の種類や形状などによっても相違するが、Sn−Cu系合金ろう材6の融点(約810℃から約1000℃)よりも約20℃以上約50℃以下の範囲内で加熱することが好ましく、約40℃以上約50℃以下の範囲とすることが更に好ましい。ただし、加熱温度の上限は、Cu基材1の融点(約1083℃)未満の温度とする。Cu基材1の融点を超える温度で加熱すると、Cu基材1が溶融してしまうからである。
本実施形態に用いられるSn−Cu系合金ろう材6の形状は、特に限定されず、所定の形状に加工された成形体や、粉末状や箔状のろう材などが挙げられる。
図2(b)には、Sn−Cu系合金ろう材6として、所定の形状に加工された成形体の例を示している。このような成形体は、例えば、上記組成のSn−Cu系合金を約650℃から約750℃の温度で熱間圧延し、成形することによって得られる。
Sn−Cu系合金ろう材の成形体を用いる場合、このろう材とMo基材2とを重ね合わせた後、例えば、約103Paから約105Paの圧力下で押圧し、押圧したまま、水素雰囲気下、Sn−Cu系合金ろう材を前述した温度で溶融することが好ましい。これにより、所望とする第1のSn−Cu系合金層3が形成される。
ここで、Sn−Cu系合金ろう材6のサイズ(長さ6L)は、図2(b)に示すように、Mo基材2のサイズ(2L)と実質的に同じであっても良いが、これに限定されず、例えば、Mo基材2のサイズより小さくてもよい。前述したように、Sn−Cu系合金ろう材6は、Mo基材2との濡れ性に極めて優れているため、Mo基材2の上に、Mo基材2よりも小さいSn−Cu系合金ろう材6を配置しても、所定温度で加熱することにより、最終的には、Mo基材2の表面露出領域を覆う第1のSn−Cu系合金3が形成されるからである。従って、所望とする第1のSn−Cu系合金3が形成される限りにおいて、Sn−Cu系合金ろう材6のサイズを適宜、適切に設定することができる。
具体的には、粉末状または箔状のSn−Cu系合金ろう材をMo基材の上面に載置(置きろう)し、前述した温度で加熱することによってろう材を溶融する。加熱によって溶融したSn−Cu系合金ろう材は、Mo基材の上面および側面に沿って広がっていくため、所望とする第1のSn−Cu系合金層が形成される。
次に、このようにして得られたCu−Mo基板10にNiめっき層4を被覆し、Cu−Mo−Ni基板100を得る(図2(d)を参照)。
Niめっき層の形成方法は特に限定されず、公知の電解めっき法や無電解めっき法を採用することができる。
無電解めっき法は、電解めっき法に比べ、被めっき材(本実施形態では、Cu−Mo基板)の種類や形状に関係なく、均一なNiめっき層を形成できるという利点を備えている。無電解めっき法を用いた場合、例えば、以下のようにしてNiめっき層を形成することが好ましい。
まず、Cu−Mo基板の表面に付着している油脂や指紋などを除去するため、エタノールなどで脱脂する。脱脂により、エッチング時の濡れ性も改善される。
次に、硫酸−過酸化水素水などのエッチング液を用い、表面をエッチングする。
次いで、触媒金属(例えば、Sn、Pd−Sn錯体、Pdなど)を表面に吸着させる。無電解めっきは、この触媒金属を核として進行する。
次に、無電解Niめっき液を行い、Niめっき層を形成する。具体的には、公知の無電解Niめっき液(Niイオンのほか、還元剤として、例えば、次亜リン酸ナトリウムを含有)中で、所定のNiめっき層が得られるまでCu−Mo基板を浸漬する。無電解めっき法によれば、めっき液中の還元剤がCu−Mo基板の表面に吸着された触媒金属の表面で酸化されるとともに、めっき液中のNiイオンが還元される結果、Niめっき層が形成される。
(実施形態2)
図3を参照しながら、本発明による第2の実施形態のCu−Mo基板20を説明する。
本実施形態のCu−Mo基板20は、Cu基材11と、Mo基材12と、Sn−Cu系合金層13とを備えている。Mo基材12は、対向する第1の主面12aと第2の主面12bとを有し、Mo基材12の第2の主面12bは、Cu基材11の主面11aの上に配置されている。
Sn−Cu系合金層13は、Mo基材12の表面露出領域(Mo基材12の第1の主面12aおよび側面12c、12d)に形成された第1のSn−Cu系合金層(不図示)と、Mo基材12の第2の主面12bとCu基材11の主面11aとの間に形成された第2のSn−Cu系合金層(不図示)とを含む。Sn−Cu系合金層13は、1質量%以上13質量%以下のSnを含有している。
このように本実施形態のCu−Mo基板20は、Mo基材12の表面露出領域だけでなく、Mo基材12とCu基材11との接合面にもSn−Cu系合金層13が設けられている点で、実施形態1のCu−Mo基板10と相違する。本実施形態によれば、Niめっき層との密着性に優れるだけでなく、Cu基材とMo基材との密着性も高められたCu−Mo基板が得られる。上記の相違点を除き、本実施形態のCu−Mo基板20は、実施形態1のCu−Mo基板10と同じであり、詳しい説明を省略する。
さらに、Mo基材12の上面12aに形成されたSn−Cu系合金層13Aに含まれるSnの分布については、前述した実施形態1と同様の傾向が見られ、Snは、Sn−Cu系合金層13Aの表面(Mo基材12の第1の主面12aと接する面と対向する面)に高い濃度で存在することが確認された。このような傾向は、Sn−Cu系合金層13の上にNiめっき層14が形成された後においても、同様に見られた。
次に、図4および図5を参照しながら、本実施形態によるCu−Mo基板の好ましい製造方法を、それぞれ、説明する。図4および図5に示す製造工程は、それぞれ、前述した第2および第3の方法に対応する。
(第2の方法)
図4を参照しながら、第2の方法を説明する。
まず、図4(b)に示すように、Mo基材12の第1および第2の主面12a、12bのそれぞれに、1質量%以上13質量%以下のSnを含むSn−Cu系合金層13a、13bが接合されたクラッド材(積層板)15を用意する(工程(a2))。
クラッド材15は、例えば、以下のようにして製造することができる。
まず、Sn−Cu系合金ろう材16a、16bを用意する。これらの詳細は、前述した実施形態1の工程(b)で詳述したとおりであり、説明を省略する。
次に、図4(a)に示すように、Sn−Cu系合金ろう材16a、Mo基材12、およびSn−Cu系合金ろう材16bをこの順に重ね合わせ、約60%の圧下率で圧接した後、水素雰囲気中で、約700℃から800℃の温度で約1分間から約3分間拡散焼鈍を行う。これにより、Mo基材12の両面にSn−Cu系合金層13a、13bが強固に接合されたクラッド材15が得られる。
次に、Cu基材11の主面の上にクラッド材15を配置し、Sn−Cu系合金層13a、13bを加熱溶融する。加熱は、Mo基材12の両面に形成された第1および第2のSn−Cu系合金層13a、13bが溶融し、Mo基材12の表面(Mo基材12の主面12a、側面12c、12d、およびMo基材12とCu基材11との接合面12b)をすべて覆うように所望とするSn−Cu系合金層13が形成されるまで行う。詳細な加熱条件は、前述した実施形態1に記載したとおりである。
その結果、図4(c)に示すように、Mo基材12の表面がすべて所望のSn−Cu系合金層13で被覆されたCu−Mo基板20が得られる。
次に、前述した第1の方法と同様にして、Cu−Mo基板20の表面にNiめっき層14を形成し、Cu−Mo−Ni基板200を得る(図4(d)を参照)。
(第3の方法)
図5を参照しながら、第3の方法を説明する。以下では、第2の方法と異なる工程を詳しく説明し、重複する工程の説明は省略する。
まず、図5(a)に示すように、Cu基材11と、Sn−Cu系合金ろう材16bと、Mo基材12とをこの順に配置し、Sn−Cu系合金ろう材16bを加熱する。加熱は、Cu基材11とMo基材12との間(接合面)にSn−Cu系合金層13bが形成されるまで行われる(図5(b)を参照)。Sn−Cu系合金層13bは、図5(b)に示すように、接合面のすべてにわたって形成されている必要はなく、上記の接合面の少なくとも一部に形成されていれば良い。加熱は、前述した第2の方法と同様にして行うことが好ましい。
次に、図5(c)に示すように、Mo基材12の第1の主面12aにSn−Cu系合金ろう材16aを配置し、加熱する。加熱は、Sn−Cu系合金ろう材16aが溶融し、Mo基材12の表面(12a、12b、12c、12d)がすべてSn−Cu系合金層13で被覆されるまで行われる。加熱条件は、前述した第2の方法に記載の条件と実質的に同じである。
その結果、図5(d)に示すように、Mo基材12の表面がすべてSn−Cu系合金層13で被覆されたCu−Mo基板20が得られる。
次に、前述した第1の方法と同様にして、Cu−Mo基板20の表面をNiめっき層14で被覆し、Cu−Mo−Ni基板200を得る(図5(e)を参照)。
本実施形態の製造方法は、前述した第2および第3の方法に限定されない。例えば、第3の方法において、Sn−Cu系合金ろう材16aの代わりに、Cu基材が接合されたSn−Cu系合金ろう材(クラッド材)を使用しても良い。この方法によれば、Cu基材が接合されていないSn−Cu系合金ろう材16aを使用した場合に比べ、Cu−Mo基板の製造工程におけるSn−Cu系合金ろう材16aの変形を防止することができる。このような、Cu基材が接合されたSn−Cu系合金ろう材は、例えば、前述した第2の方法において、Mo基材の両面にSn−Cu系合金層が接合されたクラッド材15(図4(b)を参照)を作製したのと同様にして得ることができる。この方法によれば、Sn−Cu系合金層13の上面にCu基板がさらに配置されたCu−Mo−Cu基板が得られる。
(実施形態3)
図6を参照しながら、本実施形態のCu−Mo−Ni基板を備えたパワーモジュール80の実施形態を説明する。ただし、本実施形態のパワーモジュールは、これに限定されない。
図6に示すように、パワーモジュール80は、第1のCu−Mo基板30と、2個のセラミックス基板50a、50bと、4個の第2のCu−Mo基板40a、40b、40c、40dと、4個の半導体チップ(IGBT)60a、60b、60c、60dとが、この順序で積層されている。半導体チップ60aと60bとの間、および60cと60dとの間は、それぞれ、Alワイヤ70a、および70bを介して電気的に接続されている。
第1のCu−Mo基板30は、厚さが約3mmのCu基材21と、Cu基材21の上に部分的に配置された2個のMo基材22a、22b(厚さは、いずれも、約0.6mm)とを備えている。Mo基材22a、22bの表面は、それぞれ、厚さが約20μmのSn−Cu系合金層23a、23bで覆われており、これにより、放熱特性およびNiめっき層24との密着性が高められる。第1のCu−Mo基板30の表面は、厚さが約5μmのNiめっき層24で被覆されており、これにより、セラミックス基板50a、50bとのろう付け性が高められる。
第2のCu−Mo基板40aと40b、および40cと40dとは、それぞれ、セラミックス基板50aおよび50bを介して、Mo基材22a、および22bの上に配置されている。第2のCu−Mo基板40a、40b、40c、40dの構成は、すべて、同じであるため、以下では、第2のCu−Mo基板40aについて説明する。
第2のCu−Mo基板40aは、厚さが約2mmのCu基材31aと、Cu基材31aの上に部分的に配置された厚さが約0.5mmのMo基材32aとを備えている。Mo基材32aの表面は、厚さが約20μmのSn−Cu系合金層33bで覆われており、これにより、放熱特性およびNiめっき層34aとの密着性が高められる。第2のCu−Mo基板40aの表面は、厚さが約3μmのNiめっき層34aで被覆されており、これにより、セラミックス基板50aおよび半導体チップ60aとのろう付け性が高められる。
図6には、Mo基材32aの表面がすべてSn−Cu系合金層33aによって被覆されたCu−Mo基板40aの例を示しているが、これに限定されない。例えば、Mo基材32aの表面露出領域(上面および側面)にのみSn−Cu系合金層33aが被覆されたCu−Mo基板を用いることもできる。
第1のCu−Mo基板30とセラミックス基板50aとの間、およびセラミックス基板50aと第2のCu−Mo基板40a、40bとの間は、それぞれ、Sn−Pbなどのはんだ層51、および52で接合されている。一方、第2のCu−Mo基板40a、40bと半導体チップ60a、60bとの間は、Ag−Cuなどのはんだ層53a、53bで接合されている。
次に、本実施形態によるパワーモジュール80の製造方法を説明する。
図6に示すように、本実施形態のパワーモジュール80は、Cu基材21上に設けられた2つの等価な積層構造体を有している。以下では、説明の便宜のため、主に、図6の右半分(図中、A)の構成に着目して説明する。
まず、前述した実施形態1の第1の方法により、第1のCu−Mo基板30、第2のCu−Mo基板40aおよび40bを製造する。次いで、無電解めっき法により、それぞれの表面にNiめっき層を被覆する。無電解めっき法の詳細は、後記する実施例の欄に記載したとおりである。
次に、第1のCu−Mo基板30とセラミックス基板50aを接合する。具体的には、第1のCu−Mo基板30とセラミックス基板50aとの間に、例えば、Cu−Ag系ろう材を載置して加熱溶融する。ろう材の種類は、これに限定されず、Cu−Mo基板30とセラミックス基板50aとを接合し得る公知のろう材を用いることができる。加熱温度は、使用するろう材の種類に応じて適宜、決定される。
さらに、第2のCu−Mo基板40a、40bと、半導体チップ60a、60bとを、それぞれ、接合する。具体的には、第2のCu−Mo基板40a、40bと、半導体チップ60a、60bとの間に、例えば、Ag−Cu系ろう材を載置し、加熱溶融することによって接合する。ろう材の種類は、Cu−Mo基板40a、40bと半導体チップ60a、60bとを接合し得る公知のろう材を用いることができる。加熱温度は、使用するろう材の種類に応じて適宜、決定される。
次いで、第1のCu−Mo基板30が接合されたセラミックス基板50aと、半導体チップ60a、60bが接合された第2のCu−Mo基板40a、40bとを接合する。具体的には、上記のセラミックス基板50aと、上記の第2のCu−Mo基板40a、40bとの間に、例えば、Sn−Pb系ろう材を載置して加熱溶融する。ろう材の種類は、これに限定されず、セラミックス基板50aとCu−Mo基板40a、40bとを接合し得る公知のろう材を用いることができる。加熱温度は、使用するろう材の種類に応じて適宜、決定される。
(Cu−Mo積層板)
本発明による実施形態のCu−Mo積層板は、Cu基材と、Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とがこの順序で配置されている。Cu基材とMo基材との間(接合面)には、1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層が配置されていてもよい。
本実施形態のCu−Mo積層板は、Mo基材の側面のそれぞれにSn−Cu系合金層を有していない点で、前述した本実施形態のCu−Mo基板と相違する。このようなCu−Mo積層板は、例えば、Cu−Mo基板を製造するための材料として有用である。
以下では、下記に示す実験例1から7の方法によって、Cu−Mo基板の表面にNiめっき層が形成されたCu−Mo−Ni基板を作製し、その外観を比較した。
(実験例1)
ここでは、Cu−Moクラッド材を用い、Moの表面露出領域(上面および側面)にSn−Cu系合金層が設けられたCu−Mo基板を作製した(発明例1)。Cu−Moクラッド材は、Cu基材1とMo基材2とを重ね合わせて熱間圧延を行うことによって作製した(Cu基材の厚さ0.63mm、Mo基材の厚さ0.63mm)。
次に、約2質量%のSnを含むSn−Cu系合金ろう箔(厚さ:25μm)を用意する。Sn−Cu系合金ろう箔の融点は、約950℃である。
このようにして得られたSn−Cu系合金ろう箔をCu−Moクラッド材の上面(厳密には、Mo基材の上)に載置し、約990℃の温度で約3分間加熱した。加熱によってSn−Cu系合金ろう箔は溶融し、Mo基材の上面および側面が約20μmの厚さのSn−Cu系合金層によって被覆されたCu−Mo基板が得られた。Sn−Cu系合金層のSn含有量は、おおむね、1.1質量%から2.5質量%の範囲内であった。
次に、下記(1)から(4)の手順に従って、Cu−Mo基板の表面に厚さが約3μmから5μmのNiめっき層を形成した。
(1)エタノールによる脱脂(室温で1分間)
(2)硫酸過酸化水素水(硫酸と過酸化水素水と水とを10:5:85の体積比率で混合した液)によるエッチング(30℃で5分間)
(3)Cu−Mo基板への触媒金属の導入
Sn触媒付与(室温で約5分間)→Pd−Sn錯体触媒付与(室温で約5分間)→Pd触媒付与(室温で約3分間)
(4)Niめっき層の形成
下記組成の無電解Niめっき浴(硫酸Ni:30g/L、次亜リン酸ナトリウム:10g/L、酢酸ナトリウム:適量、pH:約4.6)を用い、80℃で30分間めっきを行った。
(実験例2)
比較のため、Cu−Mo基板に対し、特許文献1に記載の方法と同様にして無電解Niめっきを行った。
具体的には、実験例1と同じ種類のCu−Moクラッド材を用意し、実験例1に記載の無電解Niめっき浴を用いてNiめっき層を形成した。
(実験例3)
参考のため、Cu−Mo基板に対し、従来のNiめっき処理を行った。
具体的には、実験例1と同じ種類のCu−Moクラッド材を用意し、以下の手順に従ってNiめっき層を形成した。
まず、約200g/Lから250g/Lの赤血カリウムを含有するエッチング液中にCu−Moクラッド材を浸漬(室温で約10秒間)し、その表面をエッチングした。
次に、このようにしてエッチングされたCu−Moクラッド材に、スパッタリング法によって厚さが約0.1μmのAu皮膜を堆積した。スパッタリングは、真空容器内の圧力を約10-1Paに制御し、約1kVから5kVのバイアス電圧下にて約30分間行った。
次いで、Au皮膜が堆積されたCu−Mo基板に、H2雰囲気下、約700℃で10分間の拡散熱処理を行った。
その後、実験例1に記載の(1)から(4)の手順に従って、Niめっき層を形成した。
(実験例4)
5質量%のSnを含むSnーCu系合金ろう箔(融点:約940℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。なお、Sn−Cu系合金層を形成するための加熱処理の温度は、用いたろう箔の融点よりも約40℃〜約50℃高い温度とした。これは下記の実験例5〜7についても同様である。
(実験例5)
13質量%のSnを含むSnーCu系合金ろう箔(融点:約810℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
(実験例6)
比較のため、14質量%のSnを含むSnーCu系合金ろう箔(融点:約800℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
(実験例7)
比較のため、0.5質量%のSnを含むSnーCu系合金ろう箔(融点:約1000℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
(評価)
実験例1から7によって得られたCu−Mo基板の外観を目視観察した。以下では、実験例1から7によって得られたCu−Mo基板を、それぞれ、発明例1、比較例1、および従来例、発明例2、発明例3、比較例2および比較例3と呼ぶ。
発明例1から3では、Mo基材の上面および側面が所定のSn−Cu系合金層で被覆されているため、基板の膨れやNiめっき層の剥離は全く見られなかった。また、発明例1および2の断面(約4cm2)を光学顕微鏡(倍率10倍)で観察したところ、Sn−Cu合金層およびNiめっき層にボイドは確認されなかった。発明例3では、Sn−Cu合金層およびNiめっき層に、Snの部分酸化あるいはめっき時のSnの微量溶出に起因する直径が30μm〜80μmの微細なボイドが5個確認されたが、膨れや剥離は確認されなかった。
これに対し、比較例1では、Niめっき層を密着性良く形成することはできず、また、表面の一部に膨れが見られた。比較例2では、Niめっき層を密着性良く形成することができたものの、表面の一部に直径が100μm以上の膨れが7個見られた。比較例3では、ろう付け時に基材のCuの一部が溶解してしまい、Niめっき層を密着性良く形成することがでず、Mo基材に接する面に直径が100μm程度の膨れが5個観察された。
一方、従来例では、Mo基材の表面にNiめっき層を密着性良く形成することはできたが、Mo基材と接していないCu基材の部分には膨れが生じ、Niめっき層の剥離が見られた。
(Sn−Cu系合金層におけるSnの分布)
発明例1について、Mo基材の上面に形成されたSn−Cu系合金層の厚さ方向の断面のSnの濃度を、EPMA分析法を用いて測定した。詳細には、図7に示すCu−Mo−Ni基板の断面写真において、合計5箇所(図中、1から5の矢印部分)のSn濃度を測定した。その結果を表1に示す。
表1に示すように、Mo基材の上面に形成されたSn−Cu系合金層におけるSnは、合金層中に均一に分布しているのではなく、Niめっき層とSn−Cu系合金層との界面に最も高い濃度で存在することが分かった。この理由は、前述したとおり、Snは酸化されやすく、Sn−Cu系合金層の形成過程で、Sn−Cu系合金層の表面側に向かって移動するためと推察される。ただし、Snの濃度は、Mo基材側からNiめっき層側に向かうにつれ、連続的に増加するのではなく、表1に示すように断続的に増加している。
ここでは、Niめっき層が形成されたCu−Mo−Ni基板におけるSn濃度を測定したが、これと同様の傾向は、Niめっき層が形成される前のCu−Mo基板についても見られることを、実験によって確認している。
本発明のCu−Mo基板は、例えば、自動車などに搭載されるパワーモジュール用の放熱用基板として好適に用いられる。

Claims (11)

  1. Cuを主成分として含有するCu基材と、
    対向する第1および第2の主面を有し、Moを主成分として含有するMo基材であって、前記Mo基材の前記第2の主面は、前記Cu基材の主面の上に配置されたMo基材と、
    前記Mo基材の前記第1の主面および側面を覆う1質量%以上13質量%以下のSnを含む第1のSn−Cu系合金層と、
    を備えるCu−Mo基板。
  2. 前記Cu基材の主面と前記Mo基材の前記第2の主面との間に設けられた1質量%以上13質量%以下のSnを含む第2のSn−Cu系合金層を更に備える、請求項1に記載のCu−Mo基板。
  3. 前記Cu基材の表面の少なくとも一部と、前記Mo基材を覆う前記第1のSn−Cu合金層とを覆うNiめっき層を更に備える、請求項1または2に記載のCu−Mo基板。
  4. 前記第1のSn−Cu系合金層は、前記Mo基材の前記第1の主面と接する第1面と、前記第1面と対向する第2面とを有し、前記第2面におけるSnの濃度は、前記第1面におけるSnの濃度よりも高い、請求項1から3のいずれかに記載のCu−Mo基板。
  5. 半導体素子と、前記半導体素子の熱を外部に伝達する機能を果たす放熱用基板とを備えたパワーモジュールであって、
    前記放熱用基板は、請求項3または4に記載のCu−Mo基板から構成されているパワーモジュール。
  6. 前記半導体素子はIGBTである請求項5に記載のパワーモジュール。
  7. 請求項1または2に記載のCu−Mo基板を製造する方法であって、
    前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、
    前記Cu基材の主面の上に前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層を溶融する工程(b)と、
    を含むCu−Mo基板の製造方法。
  8. 前記工程(a)は、前記Cu基材と前記Mo基材とが接合されたクラッド材を用意する工程(a1)を含む、請求項7に記載のCu−Mo基板の製造方法。
  9. 前記工程(a)は、前記Mo基材の前記第1の主面の上に1質量%以上13質量%以下のSnを含むSn−Cu系合金層が接合され、且つ、前記第2の主面の下に1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層が接合されたクラッド材を用意する工程(a2)を含み、
    前記工程(b)は、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b1)を含む、請求項7に記載のCu−Mo基板の製造方法。
  10. 前記工程(a)は、1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層を更に用意する工程(a3)を含み、
    前記工程(b)は、前記Cu基材の主面の上に前記更なるSn−Cu系合金層と前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b2)を含む、請求項7に記載のCu−Mo基板の製造方法。
  11. 請求項1または2に記載のCu−Mo基板を製造する方法であって、
    前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、
    前記Mo基材の前記第1の主面の上に前記Sn−Cu系合金層を配置した状態で、前記Sn−Cu系合金層を溶融することによって、前記Mo基材の前記第1の主面および側面を覆うSn−Cu系合金層を形成する工程(b)と、
    前記Sn−Cu系合金層が形成された前記Mo基材の前記第2の主面を前記Cu基材の主面と接合する工程(c)と、
    を含むCu−Mo基板の製造方法。
JP2007517832A 2005-05-23 2006-05-23 Cu−Mo基板およびその製造方法 Expired - Fee Related JP5004792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007517832A JP5004792B2 (ja) 2005-05-23 2006-05-23 Cu−Mo基板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005149232 2005-05-23
JP2005149232 2005-05-23
JP2007517832A JP5004792B2 (ja) 2005-05-23 2006-05-23 Cu−Mo基板およびその製造方法
PCT/JP2006/310223 WO2006126525A1 (ja) 2005-05-23 2006-05-23 Cu-Mo基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006126525A1 true JPWO2006126525A1 (ja) 2008-12-25
JP5004792B2 JP5004792B2 (ja) 2012-08-22

Family

ID=37451950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007517832A Expired - Fee Related JP5004792B2 (ja) 2005-05-23 2006-05-23 Cu−Mo基板およびその製造方法

Country Status (7)

Country Link
US (1) US7830001B2 (ja)
EP (1) EP1898463A4 (ja)
JP (1) JP5004792B2 (ja)
KR (1) KR100897134B1 (ja)
CN (1) CN100459109C (ja)
CA (1) CA2609252C (ja)
WO (1) WO2006126525A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004792B2 (ja) * 2005-05-23 2012-08-22 株式会社Neomaxマテリアル Cu−Mo基板およびその製造方法
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
EP2560203A1 (en) * 2011-08-17 2013-02-20 ABB Technology AG Power semiconductor arrangement
CN102284701B (zh) * 2011-08-26 2012-10-03 西北有色金属研究院 一种Cu-MoCu-Cu复合板材的制备方法
US20180328677A1 (en) * 2016-09-06 2018-11-15 The Goodsystem Corp. Heat-dissipating plate for high-power element
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59193036A (ja) 1983-04-16 1984-11-01 Toshiba Corp 半導体装置の製造方法
JPS6142475A (ja) 1984-08-06 1986-02-28 Mazda Motor Corp 金属部材の結合方法
EP0183016B1 (en) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Material for a semiconductor device and process for its manufacture
JPH0620083B2 (ja) 1986-02-06 1994-03-16 富士電機株式会社 半導体素子の製造方法
JP2675397B2 (ja) 1989-04-22 1997-11-12 新光電気工業株式会社 セラミックパッケージ
ATE142371T1 (de) * 1989-12-12 1996-09-15 Sumitomo Spec Metals Verfahren zur herstellung eines wärmeleitenden mischmaterial
JP2860037B2 (ja) * 1993-03-15 1999-02-24 東京タングステン株式会社 半導体装置用放熱基板の製造方法
JPH06344131A (ja) 1993-06-03 1994-12-20 Sumitomo Electric Ind Ltd 半導体放熱基板への部品接合方法
JP4080030B2 (ja) * 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
DE19651528B4 (de) * 1996-12-11 2005-10-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Chipanordnung und Verfahren zum Herstellen derselben
KR100371974B1 (ko) * 1997-05-26 2003-02-17 스미토모덴키고교가부시키가이샤 구리회로접합기판 및 그 제조방법
JPH11284111A (ja) 1998-03-30 1999-10-15 Sumitomo Special Metals Co Ltd ヒートシンク部材及びその製造方法、並びにヒートシンク部材を用いた半導体パッケージ
JP2000269392A (ja) * 1998-09-04 2000-09-29 Sumitomo Metal Electronics Devices Inc 半導体モジュール及び放熱用絶縁板
JP3479738B2 (ja) * 1998-11-16 2003-12-15 株式会社アライドマテリアル 半導体パッケージと、それに用いる放熱基板の製造方法
JP2001010874A (ja) * 1999-03-27 2001-01-16 Nippon Hybrid Technologies Kk 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品
JP3856640B2 (ja) * 2000-01-26 2006-12-13 株式会社アライドマテリアル 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ
US7083759B2 (en) * 2000-01-26 2006-08-01 A.L.M.T. Corp. Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions
JP2001230350A (ja) 2000-02-14 2001-08-24 Sumitomo Metal Electronics Devices Inc 放熱用金属板の製造方法
US8514340B2 (en) * 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
ATE461037T1 (de) * 2003-11-28 2010-04-15 Wieland Werke Ag Schichtenfolge zur herstellung eines verbundmaterials für elektromechanische bauelemente
US7776452B2 (en) * 2004-08-10 2010-08-17 Neomax Materials Co. Ltd. Heat sink member and method of manufacturing the same
JP5004792B2 (ja) * 2005-05-23 2012-08-22 株式会社Neomaxマテリアル Cu−Mo基板およびその製造方法
US7718832B1 (en) * 2006-12-29 2010-05-18 Pacific Renewable Fuels, Inc. Combination catalytic process for producing ethanol from synthesis gas
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子

Also Published As

Publication number Publication date
US7830001B2 (en) 2010-11-09
CA2609252C (en) 2012-01-10
US20090045506A1 (en) 2009-02-19
KR100897134B1 (ko) 2009-05-14
CA2609252A1 (en) 2006-11-30
EP1898463A4 (en) 2010-09-15
CN101032022A (zh) 2007-09-05
KR20070056088A (ko) 2007-05-31
EP1898463A1 (en) 2008-03-12
WO2006126525A1 (ja) 2006-11-30
JP5004792B2 (ja) 2012-08-22
CN100459109C (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
JP5160201B2 (ja) はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
JP6432466B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP5004792B2 (ja) Cu−Mo基板およびその製造方法
EP2312627A2 (en) Semiconductor device and on-vehicle AC generator
JP2016208010A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
WO2021033421A1 (ja) 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
WO2021117327A1 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
JP6928297B2 (ja) 銅/セラミックス接合体、及び、絶縁回路基板
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP2000124585A (ja) アルミニウム−窒化アルミニウム絶縁基板の製造方法
WO2005086218A1 (ja) 半導体モジュールの製造方法
JP6887184B1 (ja) 積層体および積層体の製造方法
JP7400109B2 (ja) 金属-セラミック基板を生産する方法及びそのような方法によって生産された金属-セラミック基板
JP7274749B2 (ja) 熱電変換モジュール、及び、熱電変換モジュール製造方法
JP2017147285A (ja) PbフリーZn−Al系合金はんだと金属母材とのクラッド材によって接合された接合体
JP2010205974A (ja) 半導体装置
JPS6334963A (ja) 半導体装置用セラミツク基板の製造方法およびその方法に使用するクラツド材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees