DE19651528B4 - Chipanordnung und Verfahren zum Herstellen derselben - Google Patents
Chipanordnung und Verfahren zum Herstellen derselben Download PDFInfo
- Publication number
- DE19651528B4 DE19651528B4 DE19651528A DE19651528A DE19651528B4 DE 19651528 B4 DE19651528 B4 DE 19651528B4 DE 19651528 A DE19651528 A DE 19651528A DE 19651528 A DE19651528 A DE 19651528A DE 19651528 B4 DE19651528 B4 DE 19651528B4
- Authority
- DE
- Germany
- Prior art keywords
- chip
- substrate
- individual
- diamond
- diamond parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/024—Arrangements for thermal management
- H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
- H01S5/02484—Sapphire or diamond heat spreaders
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
Chipanordnung
bestehend aus einem ersten Chip (10), einer Verbindungsvorrichtung
(12) und zumindest einem zweiten Chip oder einem Substrat (14), wobei
die Verbindungsvorrichtung aus einer Mehrzahl einzelner voneinander
beabstandet angeordneter Diamantteile (12) besteht, die zwischen
den Chips (10) oder zwischen dem ersten Chip (10) und dem Substrat
(14) angeordnet und mit denselben derart verbunden sind, daß die Chips oder
der Chip und das Substrat ausschließlich über die Diamantteile miteinander
verbunden sind.
Description
- Die vorliegende Erfindung bezieht sich auf eine Chipanordnung, bei der ein Chip mittels einer Verbindungseinrichtung mit zumindest einem weiteren Chip oder einem Substrat verbunden ist. Die vorliegende Erfindung bezieht sich ferner auf ein Verfahren zum Verbinden eines Chips mit einem weiteren Chip oder einem Substrat.
- Die vorliegende Erfindung bezieht sich auf den Anwendungsbereich, bei dem zwei oder mehrere Materialbausteine, beispielsweise Chips, verschiedene Substratmaterialien, IC-Bausteine, unter Verwendung der Die-Bond- oder Flip-Chip-Technik zumindest mechanisch und/oder elektrisch und/oder thermisch verbunden werden. Diese Verfahren finden beispielsweise Anwendung bei der Verbindung zweier oder mehrerer Chips oder bei der Befestigung und/oder Kontaktierung von Chips auf Substraten, insbesondere zur Bildung von Multi-Chip-Modulen (MCM) und in der Optoelektronik. Die vorliegende Erfindung ist generell vorteilhaft auf allen Gebieten einsetzbar, wo größere Bauteile montiert und/oder höhere Verlustleistungen abgeführt werden müssen, beispielsweise auf den Anwendungsfeldern der Optoelektronik und/oder der Leistungselektronik.
- Es ist bekannt, daß Chips aus Si, GaAs oder InP mit hoher Verlustleistung auf sogenannten Wärmespreizern und/oder Kühlern, sogenannten Wärmesenken, montiert werden müssen. Bei einer derartigen Montage sollte der Kontakt zwischen den Chips und der Wärmesenke möglichst großflächig sein, um die Wärme sehr gut zu der Wärmesenke weiterzuleiten. Ein Wärmestau und zu hohe Temperaturen in einem Chip führen zu einer hohen Degradation und können einen plötzlichen Ausfall bewirken.
- Die Materialbausteine werden daher gelötet, da Lote sehr niedrige thermische und sehr niedrige elektrische Widerstände aufweisen. Das Lot kann galvanisch oder stromlos abgeschieden, aufgedampft oder aufgesputtert sein, oder alternativ in der Form eines Lötplättchens (Preform) vorliegen. Als Wärmespreizer oder Kühler werden Materialien mit einer hohen Wärmeleitfähigkeit, beispielsweise Cu, kubisches BorNitrid oder Diamant, verwendet.
- Dabei existieren jedoch teilweise sehr große Unterschiede der Ausdehnungskoeffizienten der Materialbausteine. Um die durch den Lötprozess induzierten und im Betrieb aufgrund der unterschiedlichen Ausdehnungskoeffizienten auftretenden thermomechanischen Spannungen abzufangen, muß ein weiches Lotmaterial mit einer niedrigen Fließgrenze verwendet werden. Beispielsweise werden bei der Montage von Hochleistungslaserbarren aus AlGaAs/GaAs oder InGaAs/GaAs dieselben standardisiert mit In-Lot auf Kupfer (Cu) oder Diamant aufgelötet.
- Durch das sehr weiche In-Lot können die auftretenden Spannungen abgebaut werden. Jedoch weisen die mittels des obigen Verfahrens gelöteten Laserbarren eine erwartete Lebensdauer von nur 5.000 Stunden auf. Der Grund für diese niedrige Lebensdauer ist die Verwendung des In-Lotes mit einer geringen Zuverlässigkeit.
- Höhere Lebensdauern und Zuverlässigkeiten kann man nur durch den Einsatz von höher schmelzenden Loten, beispielsweise Pb(37)Sn(63), Au(80)Sn(20), erzielen. Diese Lote weisen erheblich höhere Fließgrenzen auf und können daher die induzierten Spannungen nicht oder nur teilweise abbauen. Für Anwendungen in der Optikelektronik ist der Einsatz von Au(80)Sn(20)-Lot von höchstem Interesse, da mit demselben ein flußmittelfreier Lötprozess durchgeführt werden kann. Verwendet man dieses Lot um GaAs auf Diamant zu löten, liegen die Spannungen ab einer bestimmten Chipgröße, die von den Dicken der Materialbausteine abhängt, oberhalb der Bruchgrenze des GaAs. Es ist möglich, durch geschickte Wahl der Lötparameter, Temperatur und Zeit die Spannungen bis knapp unterhalb der Bruchgrenze zu reduzieren. Für optisch aktive Materialbausteine müssen die Spannungen jedoch um den Faktor 2 bis 4 reduziert werden, damit der Chip funktionsfähig ist.
- Die US-A-5324987 beschreibt elektronische Vorrichtungen, bei denen ein integrierter Schaltungschip mittels einer Basis auf einem dielektrischen Substrat angebracht ist. Die Basis weist eine Mehrzahl von Diamantbereichen in Kombination mit Bereichen aus einem anderen Material, das einen höheren thermischen Ausdehnungskoeffizienten als das Substrat aufweist, auf. Eine Haftwirkung zwischen dem Chip und der Basis wird im allgemeinen durch zumindest eine Metallschicht geliefert. Dabei wird zunächst vorzugsweise eine Nickel/Gold-Kombination auf den Metallbereichen der Basis, d.h. den Bereichen aus dem anderen Material, abgeschieden, jedoch nicht auf den Diamantbereichen. Nachfolgend wird ein geeignetes Lotmittel auf die Metallschicht aufgebracht, wobei dieses Lotmittel zum Verbinden der Basis mit geeigneten Verbindungsstellen des Chips dient.
- S. Weiß u.a., "Mounting of High Power Laser Diodes on Diamond Heatsinks", in IEEE Trans. on Components, Packaging, and Manufact. Techn. – Part A, vol. 19, Nr. 1 März 1996, S. 46 – 53, beschreiben Verfahren zum Befestigen von Hochleistungslaserdioden auf Diamantwärmesenken, wobei zur Befestigung Au(80)Sn(20)-Lötmittel verwendet wird.
- Bei Hoover, D.S. u.a., "Diamond Thin Film: Applications in Electronics Packaging", in: Solid State Techn., Februar 1991, S. 89 – 92, ist die Anwendung von mittels CVD-Verfahren aufgewachsenen Diamantdünnfilmen zur Wärmeableitung beschrieben.
- Ausgehend von dem oben dargestellten Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Chip anordnung bestehend aus einem Chip, einer Verbindungsvorrichtung und zumindest einem weiteren Chip oder einem Substrat, und Verfahren zum Verbinden eines Chips mit einem weiteren Chip oder einem Substrat zu schaffen, bei denen jeweilige Verbindungen eine sehr gute Wärmeleitfähigkeit aufweisen und ferner eine lange Lebensdauer der durch die Verbindungen gebildeten Struktur gewährleistet ist.
- Diese Aufgabe wird durch eine Chipanordnung gemäß Anspruch 1 und Verfahren nach den Ansprüchen 10 und 15 gelöst.
- Die vorliegende Erfindung schafft eine Chipanordnung, die aus einem ersten Chip, einer Verbindungsvorrichtung und zumindest einem zweiten Chip oder einem Substrat besteht, wobei die Verbindungsvorrichtung aus einer Mehrzahl einzelner voneinander beabstandet angeordneter Diamantteile besteht, die zwischen den Chips oder zwischen dem ersten Chip und dem Substrat angeordnet und mit denselben derart verbunden sind, daß die Chips oder der Chip und das Substrat ausschließlich über die Diamantteile miteinander verbunden sind.
- Gemäß einem bevorzugten Ausführungsbeispiel schafft die vorliegenden Erfindung eine Chipanordnung, die aus einem Hochleistungs-Chip und einem Kühlsubstrat besteht, die mittels einer Mehrzahl einzelner voneinander beabstandet angeordneter Diamantteile verbunden sind. Die Diamantteile können mittels eines Lots, z.B. Au(80)Sn(20) oder Pb(37)Sn(63), mit dem Chip und/oder dem Kühlsubstrat verbunden sein, oder können alternativ mittels eines Thermokompressionsbond-Verfahrens mit dem Chip und/oder mit dem Kühlsubstrat verbunden sein.
- Die vorliegende Erfindung ermöglicht die Verwendung eines harten Goldzinn-Lots hoher Lebensdauer, vorzugsweise mit dem eutektischen Verhältnis Au(80)Sn(20) um unter Verwendung eines Diamantmaterials einen ersten Chip mit einem zweiten Chip oder einem Substrat, beispielsweise einer Wärmesenke, zu verbinden. Der zweite Chip oder das Substrat weisen vor zugsweise einen thermischen Ausdehnungskoeffizienten auf, der im wesentlichen gleich dem des ersten Chips ist, um das Einführen jeglicher Spannungen in den Chip, die zu einem Bruch des Chips führen könnten, zu vermeiden.
- Die vorliegende Erfindung ermöglicht somit beispielsweise die vorteilhafte Montage von Hochleistungslaserbarren, die bei typischen Abmessungen von 10mm·0,6mm·100μm eine Verlustleistung von 50 Watt aufweisen können, auf einer Wärmesenke, die beispielsweise aus Silizium oder AlN besteht. Bei der Montage eines Hochleistungslaserbarrens aus GaAs auf einer Wärmesenke, die aus Si oder AlN besteht, weisen die einzelnen voneinander beabstandeten Diamantteile vorzugsweise einen Durchmesser ≤ 2mm auf.
- Gemäß einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird zunächst eine Diamantschicht ganzflächig auf ein Substrat aufgebracht, woraufhin die Diamantschicht zum Festlegen einzelner voneinander beabstandeter Diamantteile strukturiert wird. Im Anschluß werden die einzelnen voneinander beabstandeten Diamantteile beispielsweise mittels eines Lötverfahrens oder eines Thermokompressionsbond-Verfahrens mit dem ersten Chip verbunden, derart, daß der Chip und das Substrat ausschließlich über die Diamantteile miteinander verbunden sind.
- Gemäß einem alternativen Verfahren zum Verbinden eines er sten Chips mit einem zweiten Chip oder einem Substrat werden zunächst einzelne Diamantteile voneinander beabstandet auf den ersten Chip oder den zweiten Chip oder das Substrat aufgebracht. Nachfolgend werden die einzelnen, voneinander beabstandeten Diamantteile mit dem anderen der beiden Chips oder dem Substrat verbunden.
- Die vorliegende Erfindung schafft somit Verfahren, die besonders vorteilhaft zur Verbindung von Bauteilen mit hoher Verlustleistung mit Kühlsubstraten geeignet sind. Die vorliegende Erfindung ermöglicht den Abbau von thermomechanischen Spannungen auf der Diamantschicht durch das Vereinzeln der Diamantschicht in einzelne voneinander beabstandete Diamantteile. Dadurch ermöglicht die vorliegende Erfindung die Verwendung eines höher schmelzenden Lots und somit eine hohe Zuverlässigkeit bei der Kontaktierung. Folglich ergeben sich sehr niedrige elektrische und thermische Widerstände.
- Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
-
1 eine schematische Querschnittansicht eines Hochleistungslaserbarrens, der mittels des erfindungsgemäßen Verfahrens auf einer Wärmesenke angebracht ist; -
2 eine schematische Draufsicht der Wärmesenke mit auf derselben angebrachten, einzelnen, voneinander beabstandeten Diamantteilen; und -
3 eine schematische Querschnitt-Teilansicht von unter Verwendung eines Lots mittels des erfindungsgemäßen Verfahrens verbundenen Bauteilen. - Nachfolgend wird die vorliegende Erfindung anhand eines bevorzugten Ausführungsbeispiels derselben, das sich auf die Montage eines Hochleistungslaserbarrens auf einer Wärmesenke bezieht, näher erläutert.
-
1 zeigt einen Hochleistungslaserbarren10 der mittels einzelner, voneinander beabstandeter Diamantteile12 auf einer Wärmesenke14 , die auch als Kühlsubstrat bezeichnet werden kann, angebracht ist. Der Hochleistungslaserbarren10 besteht beispielsweise aus AlGaAs/GaAs oder InGaAs/GaAs. Die Wärmesenke14 besteht vorzugsweise aus Silizium oder AlN. Bevorzugte Verfahren zum Herstellen der Chipanordnung, die in1 dargestellt ist, werden nachfolgend erläutert. -
2 zeigt eine Draufsicht auf die Wärmesenke14 mit den auf derselben angebrachten einzelnen, voneinander beabstandeten Diamantteilen12 , wobei der Hochleistungslaserbarren10 entfernt ist. Die Diamantteile12 können beispielsweise durch die Strukturierung einer ganzflächig aufgebrachten Diamantschicht, die auf das Kühlsubstrat14 abgeschieden wurde, hergestellt sein. - Bei einem bevorzugten Verfahren zur Herstellung der in
1 dargestellten Chipanordnung wird zunächst eine ganzflächige CVD-Diamantschicht auf eine Wärmesenke, die beispielsweise aus Si oder AlN besteht, abgeschieden. Nachfolgend wird eine Strukturierung der Diamantschicht mittels mechanischer Bearbeitung, beispielsweise mit einem Laserstrahl durchgeführt, um einzelne, voneinander beabstandete Diamantteile gleicher Höhe zu bilden. Alternativ können vor der Abscheidung Maskierungsprozesse verwendet werden, um dadurch bereits strukturiert einzelne, voneinander beabstandete Diamantteile auf der Wärmesenke abzuscheiden. Aus dem diamantbeschichteten Substrat, das später als Wärmesenke dient, können anschließend mittels mechanischer Verfahren oder mittels Ätzverfahren Kühlelemente hergestellt werden. - Nachfolgend wird auf diese strukturierten Diamanten bei dem bevorzugten Ausführungsbeispiel ein höher schmelzendes Lot, beispielsweise Au(80)Sn(20) mit bekannten Auftragstechniken aufgebracht. Der Chip, d.h. bei der in
1 dargestellten Chipanordnung der Hochleistungslaserbarren10 , wird über dem Kühlsubstrat14 ausgerichtet und nachfolgend auf die einzelnen Diamantteile gelötet. Dabei weist der Chip in den entsprechenden Bereichen vorzugsweise entsprechende Lötstellen auf. - In
3 ist ein teilweiser Querschnitt einer Chipanordnung dargestellt, bei der die vereinzelten Diamantteile12 mittels eines Lötverfahrens mit einem Chip20 und einem Chip22 verbunden sind. Auf den Chips20 und22 ist jeweils eine Lötmittelschicht16 angebracht, die vorzugsweise aus Au(80)Sn(20) besteht. - Alternativ zu dem oben beschriebenen Lötverfahren kann der Chip auch mittels eines Thermokompressionsbond-Verfahrens auf entsprechend metallisierten Diamanten montiert werden. Dazu werden die einzelnen Diamantteile mit Oberflächenmetallisierungen versehen. Diese Oberflächenmetallisierung besteht vorzugsweise aus Gold. Ferner weist der Chip, der mit den einzelnen Diamantteilen verbunden werden soll, ebenfalls Goldkontakte auf. Diese Goldkontakte des Chips werden mit den Oberflächenmetallisierungen der Diamantteile ausgerichtet, woraufhin der Chip mittels eines Thermokompressionsverfahrens an die mit der Oberflächenmetallisierung versehenen Diamantteile gebondet wird.
- Im Gegensatz zu den oben beschriebenen Verfahren können ferner zunächst einzelne Diamantteile in den für den Aufbau der späteren Chipanordnung entsprechend optimierten Größen und Strukturen auf ein Substrat, beispielsweise ein Kupfersubstrat, aufgebaut werden. Als Substrat ist neben Kupfer aufgrund des thermischen Ausdehnungskoeffizienten noch vorteilhafter Wolfram-Kupfer oder Molybdän-Kupfer zu verwenden, wenn das Substrat beispielsweise als Wärmesenke für den oben beschriebenen Hochleistungslaserbarren dienen soll. Nach dem Aufbringen eines Lots auf die Diamantteile können diese dann an einen Chip gelötet werden. Das Auftragen des Lotes kann alternativ auch vor dem Aufbau der Diamantteile auf dem Kup fersubtrat erfolgen.
- Bei noch einem alternativen Verfahren gemäß der vorliegenden Erfindung werden zunächst einzelne Diamantteile beabstandet voneinander mit einem Chip, beispielsweise dem Hochleistungslaserbarren
10 verbunden. Diese Verbindung kann beispielsweise wieder mittels Löttechniken oder Thermokompressionsverfahren durchgeführt werden. Nachfolgend werden die Diamantteile, die wiederum je nach weiterer Vorgehensweise mit einer Oberflächenmetallisierung für ein nachfolgendes Thermokompressionsverfahren oder mit einem Lötmittel für ein nachfolgendes Lötverfahren versehen sind, mit dem Kühlsubstrat verbunden. Bei dem erfindungsgemäßen Verfahren ist es ferner möglich, zwischen dem Kühlsubstrat und den einzelnen, voneinander beabstandeten Diamantteilen ein weiches Lot, z.B. ein In-Lot, zu verwenden, um thermische Belastungen noch weiter zu verringern, da dieses weiche Lot zwischen den einzelnen Diamantteilen und dem Substrat die Lebensdauer der Anordnung nicht beeinträchtigt. - Die oben genannten Verfahren zur Herstellung der erfindungsgemäßen Chipanordnung sind nur beispielhaft, wobei andere Materialien und eine andere Reihenfolge der genannten Schritte verwendet werden können, um eine erfindungsgemäße Chipanordnung zu realisieren.
Claims (22)
- Chipanordnung bestehend aus einem ersten Chip (
10 ), einer Verbindungsvorrichtung (12 ) und zumindest einem zweiten Chip oder einem Substrat (14 ), wobei die Verbindungsvorrichtung aus einer Mehrzahl einzelner voneinander beabstandet angeordneter Diamantteile (12 ) besteht, die zwischen den Chips (10 ) oder zwischen dem ersten Chip (10 ) und dem Substrat (14 ) angeordnet und mit denselben derart verbunden sind, daß die Chips oder der Chip und das Substrat ausschließlich über die Diamantteile miteinander verbunden sind. - Chipanordnung gemäß Anspruch 1, bei der der erste Chip (
10 ) ein Hochleistungs-Chip und das Substrat (14 ) ein Kühlsubstrat ist. - Chipanordnung gemäß Anspruch 2, bei der das Kühlsubstrat (
14 ) einen thermischen Ausdehnungskoeffizienten aufweist, der im wesentlichen gleich dem des Hochleistungs-Chips (10 ) ist. - Chipanordnung gemäß einem der Ansprüche 1 bis 3, bei der die einzelnen, voneinander beabstandeten Diamantteile (
12 ) mittels eines Lots (16 ) mit dem ersten Chip und/oder dem zweiten Chip oder dem Substrat verbunden sind. - Chipanordnung gemäß Anspruch 4, bei der als Lot Au(80)Sn(20) oder Pb(37)Sn(63) verwendet ist.
- Chipanordnung gemäß einem der Ansprüche 1 bis 5, bei der die einzelnen, voneinander beabstandeten Diamantteile (
12 ) mittels eines Thermokompressionsbond-Verfahrens mit dem ersten Chip (10 ) oder dem zweiten Chip oder dem Substrat verbunden sind. - Chipanordnung gemäß einem der Ansprüche 2 bis 6, bei der das Kühlsubstrat (
14 ) aus Si oder AlN besteht. - Chipanordnung gemäß einem der Ansprüche 2 bis 7, bei der der Hochleistungs-Chip (
10 ) ein Hochleistungslaserbarren aus AlGaAs/GaAs oder InGaAs/GaAs ist. - Chipanordnung gemäß einem der Ansprüche 2 bis 6, bei der das Kühlsubstrat aus Kupfer, Wolfram-Kupfer oder Molybdän-Kupfer besteht.
- Verfahren zum Verbinden eines ersten Chips (
10 ) mit einem Substrat (14 ) mit folgenden Schritten: ganzflächiges Aufbringen einer Diamantschicht auf das Substrat (14 ) und Strukturieren der Diamantschicht zum Festlegen einzelner voneinander beabstandeter Diamantteile (12 ); und Verbinden der einzelnen voneinander beabstandeten Diamantteile (12 ) mit dem ersten Chip (10 ), derart, daß der Chip und das Substrat ausschließlich über die Diamantteile miteinander verbunden sind. - Verfahren gemäß Anspruch 10, bei dem die Diamantschicht mittels eines CVD-Verfahrens abgeschieden wird.
- Verfahren gemäß Anspruch 10 oder 11, bei dem die Diamantschicht mittels einer Laserbehandlung strukturiert wird.
- Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem die einzelnen, voneinander beabstandeten Diamantteile (
12 ) mittels Lötverfahren mit dem Chip (10 ) verbunden werden. - Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem die einzelnen, voneinander beabstandeten Diamantteile (
12 ) mittels Thermokompressionsbond-Verfahren mit dem Chip (10 ) verbunden werden. - Verfahren zum Verbinden eines ersten Chips (
10 ) mit einem zweiten Chip oder einem Substrat (14 ) mit folgenden Schritten: Aufbringen einzelner Diamantteile (12 ) voneinander beabstandet auf den ersten Chip (10 ) oder den zweiten Chip oder das Substrat (14 ); und Verbinden der einzelnen, voneinander beabstandeten Diamantteile (12 ) mit dem anderen der beiden Chips oder dem Substrat (14 ), derart, daß die Chips oder der Chip und das Substrat ausschließlich über die Diamantteile miteinander verbunden sind. - Verfahren gemäß Anspruch 15, bei dem die einzelnen, voneinander beabstandeten Diamantteile mittels eines Lötverfahrens oder mittels eines Thermokompressionsverfahrens mit dem anderen der beiden Chips oder dem Substrat (
14 ) verbunden werden. - Verfahren gemäß Anspruch 15 oder 16, bei dem die einzelnen Diamantteile (
12 ) mittels einer CVD-Abscheidung unter Verwendung einer Maskierung aufgebracht werden. - Verfahren gemäß Anspruch 15 oder 16, bei dem die einzelnen Diamantteile (
12 ) mittels eines Lötverfahrens aufgebracht werden. - Verfahren gemäß Anspruch 15 oder 16, bei dem die einzelnen Diamantteile (
12 ) mittels eines Thermokompressionsbond-Verfahrens aufgebracht werden. - Verfahren gemäß einem der Ansprüche 10 bis 19, bei dem der erste Chip (
10 ) ein Hochleistungs-Chip ist und bei dem das Substrat (14 ) ein Kühlsubstrat ist. - Verfahren gemäß Anspruch 20, bei dem das Kühlsubstrat (
14 ) aus Kupfer besteht. - Verfahren gemäß einem der Ansprüche 13, 16 oder 18, bei dem als Lot Au(80)Sn(20) oder Pb(37)Sn(63) verwendet wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651528A DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
US08/986,204 US5959352A (en) | 1996-12-11 | 1997-12-05 | Chip arrangement and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19651528A DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19651528A1 DE19651528A1 (de) | 1998-06-18 |
DE19651528B4 true DE19651528B4 (de) | 2005-10-06 |
Family
ID=7814387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19651528A Expired - Fee Related DE19651528B4 (de) | 1996-12-11 | 1996-12-11 | Chipanordnung und Verfahren zum Herstellen derselben |
Country Status (2)
Country | Link |
---|---|
US (1) | US5959352A (de) |
DE (1) | DE19651528B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU7547600A (en) * | 1999-10-05 | 2001-05-10 | Drukker International B.V. | Method of bonding a plurality of thermally conductive elements to a substrate |
US6337513B1 (en) * | 1999-11-30 | 2002-01-08 | International Business Machines Corporation | Chip packaging system and method using deposited diamond film |
JP2001244391A (ja) * | 1999-12-21 | 2001-09-07 | Toyota Central Res & Dev Lab Inc | マルチチップモジュールの冷却構造 |
DE10011892A1 (de) | 2000-03-03 | 2001-09-20 | Jenoptik Jena Gmbh | Montagesubstrat und Wärmesenke für Hochleistungsdiodenlaserbarren |
JP2002076589A (ja) * | 2000-08-31 | 2002-03-15 | Hitachi Ltd | 電子装置及びその製造方法 |
US6992382B2 (en) * | 2003-12-29 | 2006-01-31 | Intel Corporation | Integrated micro channels and manifold/plenum using separate silicon or low-cost polycrystalline silicon |
CA2609252C (en) * | 2005-05-23 | 2012-01-10 | Neomax Materials Co., Ltd. | Cu-mo substrate and method for producing same |
CN101677057B (zh) * | 2008-09-17 | 2011-02-02 | 中国科学院半导体研究所 | 低温晶片键合的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0590232A1 (de) * | 1992-09-28 | 1994-04-06 | Mitsubishi Denki Kabushiki Kaisha | Vielfachhalbleiterlaser und Methode zur Montierung |
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4979015A (en) * | 1987-01-28 | 1990-12-18 | Texas Instruments Incorporated | Insulated substrate for flip-chip integrated circuit device |
US4960643A (en) * | 1987-03-31 | 1990-10-02 | Lemelson Jerome H | Composite synthetic materials |
US5216807A (en) * | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
US5656862A (en) * | 1990-03-14 | 1997-08-12 | International Business Machines Corporation | Solder interconnection structure |
US5240749A (en) * | 1991-08-27 | 1993-08-31 | University Of Central Florida | Method for growing a diamond thin film on a substrate by plasma enhanced chemical vapor deposition |
US5532512A (en) * | 1994-10-03 | 1996-07-02 | General Electric Company | Direct stacked and flip chip power semiconductor device structures |
US5841197A (en) * | 1994-11-18 | 1998-11-24 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
KR100443484B1 (ko) * | 1996-02-19 | 2004-09-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치및그제조방법 |
-
1996
- 1996-12-11 DE DE19651528A patent/DE19651528B4/de not_active Expired - Fee Related
-
1997
- 1997-12-05 US US08/986,204 patent/US5959352A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0590232A1 (de) * | 1992-09-28 | 1994-04-06 | Mitsubishi Denki Kabushiki Kaisha | Vielfachhalbleiterlaser und Methode zur Montierung |
US5324987A (en) * | 1993-04-14 | 1994-06-28 | General Electric Company | Electronic apparatus with improved thermal expansion match |
Non-Patent Citations (3)
Title |
---|
BASAVANHALLY, N.R. et al., in: IEEE Trans. on Components, Hybrids, and Manufact. Techn., Vol. 15, No. 6, Dec. 1992, S. 972-976 * |
HOOVER, D.S. et al., in: Solid State Techn., February 1991, S. 89-92 * |
WEISS, S. et al., in: IEEE Trans. on Components, Packaging, and Manufact. Techn. - Part A, Vol. 19, No. 1, March 1996, S. 46-53 * |
Also Published As
Publication number | Publication date |
---|---|
DE19651528A1 (de) | 1998-06-18 |
US5959352A (en) | 1999-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0610709B1 (de) | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung | |
DE102009000587B4 (de) | Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche | |
DE4110373C2 (de) | Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben | |
US5338967A (en) | Semiconductor device structure with plated heat sink and supporting substrate | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE102015108545A1 (de) | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements | |
DE102005052563B4 (de) | Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung | |
EP3424072B1 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
DE69915903T2 (de) | Gehäuse für Halbleiterbauelemente und Halbleitermodul, das das Gehäuse verwendet | |
DE10221857A1 (de) | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE10356885B4 (de) | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement | |
DE19651528B4 (de) | Chipanordnung und Verfahren zum Herstellen derselben | |
DE102008037835B4 (de) | Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln | |
DE4126766C2 (de) | Hochfrequenz-und Hochleistungshalbleitereinrichtung und Verfahren zur Herstellung derselben | |
DE10301432A1 (de) | Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren | |
DE19956565B4 (de) | Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente | |
DE19646476C2 (de) | Verbindungsstruktur | |
EP0888642B1 (de) | Halbleitervorrichtung | |
EP1143583B1 (de) | Verfahren zur Kontaktierung eines Hochleistungsdiodenlaserbarrens und eine Hochleistungsdiodenlaserbarren-Kontakt-Anordnung | |
DE10124141B4 (de) | Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung | |
DE102007031490B4 (de) | Verfahren zur Herstellung eines Halbleitermoduls | |
DE10040450B4 (de) | Halbleiterlaserbauelement mit einem Kühlelement | |
DE10103294C1 (de) | Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter | |
WO2019063533A1 (de) | Bauelement und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |