JP5004792B2 - Cu−Mo基板およびその製造方法 - Google Patents
Cu−Mo基板およびその製造方法 Download PDFInfo
- Publication number
- JP5004792B2 JP5004792B2 JP2007517832A JP2007517832A JP5004792B2 JP 5004792 B2 JP5004792 B2 JP 5004792B2 JP 2007517832 A JP2007517832 A JP 2007517832A JP 2007517832 A JP2007517832 A JP 2007517832A JP 5004792 B2 JP5004792 B2 JP 5004792B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- alloy layer
- base
- based alloy
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12778—Alternative base metals from diverse categories
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
1a、11a Cu基材の主面
2、12 Mo基材
2a、12a Mo基材の第1の主面
2b、12b Mo基材の第2の主面
2c、2d、12c、12d Mo基材の側面
3 第1のSn−Cu系合金層
4、14 Niめっき層
5 Cu基材とMo基材とが接合されたクラッド材
6 Sn−Cu系合金ろう材
13 Sn−Cu系合金層
13a 第1のSn−Cu系合金層
13b 第2のSn−Cu系合金層
15 Mo基材の両面にSn−Cu系合金層が接合されたクラッド材
10、20 Cu−Mo基板
21 Cu基材
22a、22b Mo基材
23a、23b Sn−Cu系合金層
24 Niめっき層
30 第1のCu−Mo基板30
31a Cu基材
32a Mo基材
33a、33b Sn−Cu系合金層
34a Niめっき層
40a、40b、40c、40d 第2のCu−Mo基板
50a、50b セラミックス基板
51、52 Sn−Pbなどのはんだ層
53a、53b Ag−Cuなどのはんだ層
60a、60b、60c、60d 半導体チップ
70a、70b Alワイヤ
80、300 パワーモジュール
90、120 Cu−Mo積層板
91,121 Cu基材
91a,121a Cu基材の主面
92、122 Mo基材
92a、122a Mo基材の第1の主面
92b、122b Mo基材の第2の主面
92c、92d Mo基材の側面
93、123 Sn−Cu系合金層
100、200 Cu−Mo−Ni基板
101 放熱部材
108 回路基板(セラミックス基板)
108a セラミックス板
108b、108c 銅箔の回路板
109 半導体チップ
111、112 はんだ層
本発明による実施形態のCu−Mo基板および製造方法を説明する。
図1を参照しながら、本発明による第1の実施形態のCu−Mo基板10を説明する。Cu−Mo基板10の表面は、Niめっき層4で被覆されている。以下では、説明の便宜のため、Niめっき層が形成される前の基板を「Cu−Mo基板」と呼び、Cu−Mo基板にNiめっき層が被覆された基板を「Cu−Mo−Ni基板」と呼ぶ。
まず、図2(a)に示すように、Cu基材1とMo基材2とが接合されたCu−Moクラッド材5を用意する(工程(a1))。
図3を参照しながら、本発明による第2の実施形態のCu−Mo基板20を説明する。
図4を参照しながら、第2の方法を説明する。
図5を参照しながら、第3の方法を説明する。以下では、第2の方法と異なる工程を詳しく説明し、重複する工程の説明は省略する。
図6を参照しながら、本実施形態のCu−Mo−Ni基板を備えたパワーモジュール80の実施形態を説明する。ただし、本実施形態のパワーモジュールは、これに限定されない。
本発明による実施形態のCu−Mo積層板は、Cu基材と、Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とがこの順序で配置されている。Cu基材とMo基材との間(接合面)には、1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層が配置されていてもよい。
ここでは、Cu−Moクラッド材を用い、Moの表面露出領域(上面および側面)にSn−Cu系合金層が設けられたCu−Mo基板を作製した(発明例1)。Cu−Moクラッド材は、Cu基材1とMo基材2とを重ね合わせて熱間圧延を行うことによって作製した(Cu基材の厚さ0.63mm、Mo基材の厚さ0.63mm)。
(2)硫酸過酸化水素水(硫酸と過酸化水素水と水とを10:5:85の体積比率で混合した液)によるエッチング(30℃で5分間)
(3)Cu−Mo基板への触媒金属の導入
Sn触媒付与(室温で約5分間)→Pd−Sn錯体触媒付与(室温で約5分間)→Pd触媒付与(室温で約3分間)
(4)Niめっき層の形成
下記組成の無電解Niめっき浴(硫酸Ni:30g/L、次亜リン酸ナトリウム:10g/L、酢酸ナトリウム:適量、pH:約4.6)を用い、80℃で30分間めっきを行った。
比較のため、Cu−Mo基板に対し、特許文献1に記載の方法と同様にして無電解Niめっきを行った。
参考のため、Cu−Mo基板に対し、従来のNiめっき処理を行った。
5質量%のSnを含むSnーCu系合金ろう箔(融点:約940℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。なお、Sn−Cu系合金層を形成するための加熱処理の温度は、用いたろう箔の融点よりも約40℃〜約50℃高い温度とした。これは下記の実験例5〜7についても同様である。
13質量%のSnを含むSnーCu系合金ろう箔(融点:約810℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
比較のため、14質量%のSnを含むSnーCu系合金ろう箔(融点:約800℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
比較のため、0.5質量%のSnを含むSnーCu系合金ろう箔(融点:約1000℃)を用いたことを除き、実験例1と同じ手順でNiめっき層を形成した。
実験例1から7によって得られたCu−Mo基板の外観を目視観察した。以下では、実験例1から7によって得られたCu−Mo基板を、それぞれ、発明例1、比較例1、および従来例、発明例2、発明例3、比較例2および比較例3と呼ぶ。
発明例1について、Mo基材の上面に形成されたSn−Cu系合金層の厚さ方向の断面のSnの濃度を、EPMA分析法を用いて測定した。詳細には、図7に示すCu−Mo−Ni基板の断面写真において、合計5箇所(図中、1から5の矢印部分)のSn濃度を測定した。その結果を表1に示す。
Claims (10)
- Cuを主成分として含有するCu基材と、
対向する第1および第2の主面を有し、Moを主成分として含有するMo基材であって、前記Mo基材の前記第2の主面は、前記Cu基材の主面の上に配置されたMo基材と、
前記Mo基材の前記第1の主面および側面を覆う1質量%以上13質量%以下のSnを含む第1のSn−Cu系合金層とを備え、
前記Cu基材の表面の少なくとも一部と、前記Mo基材を覆う前記第1のSn−Cu合金層とを覆うNiめっき層を更に備える、Cu−Mo基板。 - 前記Cu基材の主面と前記Mo基材の前記第2の主面との間に設けられた1質量%以上13質量%以下のSnを含む第2のSn−Cu系合金層を更に備える、請求項1に記載のCu−Mo基板。
- 前記第1のSn−Cu系合金層は、前記Mo基材の前記第1の主面と接する第1面と、前記第1面と対向する第2面とを有し、前記第2面におけるSnの濃度は、前記第1面におけるSnの濃度よりも高い、請求項1または2に記載のCu−Mo基板。
- 半導体素子と、前記半導体素子の熱を外部に伝達する機能を果たす放熱用基板とを備えたパワーモジュールであって、
前記放熱用基板は、請求項1から3のいずれかに記載のCu−Mo基板から構成されているパワーモジュール。 - 前記半導体素子はIGBTである請求項4に記載のパワーモジュール。
- 請求項1または2に記載のCu−Mo基板を製造する方法であって、
前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、
前記Cu基材の主面の上に前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層を溶融する工程(b)と、
を含むCu−Mo基板の製造方法。 - 前記工程(a)は、前記Cu基材と前記Mo基材とが接合されたクラッド材を用意する工程(a1)を含む、請求項6に記載のCu−Mo基板の製造方法。
- 前記工程(a)は、前記Mo基材の前記第1の主面の上に1質量%以上13質量%以下のSnを含むSn−Cu系合金層が接合され、且つ、前記第2の主面の下に1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層が接合されたクラッド材を用意する工程(a2)を含み、
前記工程(b)は、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b1)を含む、請求項6に記載のCu−Mo基板の製造方法。 - 前記工程(a)は、1質量%以上13質量%以下のSnを含む更なるSn−Cu系合金層を更に用意する工程(a3)を含み、
前記工程(b)は、前記Cu基材の主面の上に前記更なるSn−Cu系合金層と前記Mo基材と前記Sn−Cu系合金層とをこの順で配置した状態で、前記Sn−Cu系合金層および前記更なるSn−Cu系合金層を溶融する工程(b2)を含む、請求項6に記載のCu−Mo基板の製造方法。 - 請求項1または2に記載のCu−Mo基板を製造する方法であって、
前記Cu基材と、前記Mo基材と、1質量%以上13質量%以下のSnを含むSn−Cu系合金層とを用意する工程(a)と、
前記Mo基材の前記第1の主面の上に前記Sn−Cu系合金層を配置した状態で、前記Sn−Cu系合金層を溶融することによって、前記Mo基材の前記第1の主面および側面を覆うSn−Cu系合金層を形成する工程(b)と、
前記Sn−Cu系合金層が形成された前記Mo基材の前記第2の主面を前記Cu基材の主面と接合する工程(c)と、
を含むCu−Mo基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007517832A JP5004792B2 (ja) | 2005-05-23 | 2006-05-23 | Cu−Mo基板およびその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005149232 | 2005-05-23 | ||
| JP2005149232 | 2005-05-23 | ||
| PCT/JP2006/310223 WO2006126525A1 (ja) | 2005-05-23 | 2006-05-23 | Cu-Mo基板およびその製造方法 |
| JP2007517832A JP5004792B2 (ja) | 2005-05-23 | 2006-05-23 | Cu−Mo基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006126525A1 JPWO2006126525A1 (ja) | 2008-12-25 |
| JP5004792B2 true JP5004792B2 (ja) | 2012-08-22 |
Family
ID=37451950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007517832A Expired - Fee Related JP5004792B2 (ja) | 2005-05-23 | 2006-05-23 | Cu−Mo基板およびその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7830001B2 (ja) |
| EP (1) | EP1898463A4 (ja) |
| JP (1) | JP5004792B2 (ja) |
| KR (1) | KR100897134B1 (ja) |
| CN (1) | CN100459109C (ja) |
| CA (1) | CA2609252C (ja) |
| WO (1) | WO2006126525A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2609252C (en) * | 2005-05-23 | 2012-01-10 | Neomax Materials Co., Ltd. | Cu-mo substrate and method for producing same |
| US20080298024A1 (en) * | 2007-05-31 | 2008-12-04 | A.L.M.T. Corp. | Heat spreader and method for manufacturing the same, and semiconductor device |
| EP2560203A1 (en) * | 2011-08-17 | 2013-02-20 | ABB Technology AG | Power semiconductor arrangement |
| CN102284701B (zh) * | 2011-08-26 | 2012-10-03 | 西北有色金属研究院 | 一种Cu-MoCu-Cu复合板材的制备方法 |
| US20180328677A1 (en) * | 2016-09-06 | 2018-11-15 | The Goodsystem Corp. | Heat-dissipating plate for high-power element |
| JP6871524B1 (ja) * | 2020-03-23 | 2021-05-12 | 千住金属工業株式会社 | 積層接合材料、半導体パッケージおよびパワーモジュール |
| KR102580589B1 (ko) * | 2020-12-28 | 2023-09-20 | 주식회사 아모센스 | 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268115A (ja) * | 1993-03-15 | 1994-09-22 | Tokyo Tungsten Co Ltd | 半導体装置用放熱基板の製造方法 |
| JP2000269392A (ja) * | 1998-09-04 | 2000-09-29 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール及び放熱用絶縁板 |
| JP2001358266A (ja) * | 2000-01-26 | 2001-12-26 | Allied Material Corp | 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193036A (ja) | 1983-04-16 | 1984-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6142475A (ja) | 1984-08-06 | 1986-02-28 | Mazda Motor Corp | 金属部材の結合方法 |
| DE3573137D1 (en) * | 1984-10-03 | 1989-10-26 | Sumitomo Electric Industries | Material for a semiconductor device and process for its manufacture |
| JPH0620083B2 (ja) | 1986-02-06 | 1994-03-16 | 富士電機株式会社 | 半導体素子の製造方法 |
| JP2675397B2 (ja) | 1989-04-22 | 1997-11-12 | 新光電気工業株式会社 | セラミックパッケージ |
| EP0634794B1 (en) * | 1989-12-12 | 1999-07-28 | Sumitomo Special Metals Co., Ltd. | Heat-conductive composite material |
| JPH06344131A (ja) | 1993-06-03 | 1994-12-20 | Sumitomo Electric Ind Ltd | 半導体放熱基板への部品接合方法 |
| JP4080030B2 (ja) * | 1996-06-14 | 2008-04-23 | 住友電気工業株式会社 | 半導体基板材料、半導体基板、半導体装置、及びその製造方法 |
| DE19651528B4 (de) * | 1996-12-11 | 2005-10-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Chipanordnung und Verfahren zum Herstellen derselben |
| WO1998054761A1 (en) * | 1997-05-26 | 1998-12-03 | Sumitomo Electric Industries, Ltd. | Copper circuit junction substrate and method of producing the same |
| JPH11284111A (ja) | 1998-03-30 | 1999-10-15 | Sumitomo Special Metals Co Ltd | ヒートシンク部材及びその製造方法、並びにヒートシンク部材を用いた半導体パッケージ |
| JP3479738B2 (ja) * | 1998-11-16 | 2003-12-15 | 株式会社アライドマテリアル | 半導体パッケージと、それに用いる放熱基板の製造方法 |
| JP2001010874A (ja) * | 1999-03-27 | 2001-01-16 | Nippon Hybrid Technologies Kk | 無機材料とアルミニウムを含む金属との複合材料の製造方法とその関連する製品 |
| US7083759B2 (en) * | 2000-01-26 | 2006-08-01 | A.L.M.T. Corp. | Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions |
| JP2001230350A (ja) | 2000-02-14 | 2001-08-24 | Sumitomo Metal Electronics Devices Inc | 放熱用金属板の製造方法 |
| US8514340B2 (en) * | 2002-11-08 | 2013-08-20 | Lg Display Co., Ltd. | Method of fabricating array substrate having double-layered patterns |
| DE502004010902D1 (de) * | 2003-11-28 | 2010-04-29 | Wieland Werke Ag | Schichtenfolge zur Herstellung eines Verbundmaterials für elektromechanische Bauelemente |
| WO2006016479A1 (ja) * | 2004-08-10 | 2006-02-16 | Neomax Materials Co., Ltd. | ヒートシンク部材およびその製造方法 |
| CA2609252C (en) * | 2005-05-23 | 2012-01-10 | Neomax Materials Co., Ltd. | Cu-mo substrate and method for producing same |
| US7718832B1 (en) * | 2006-12-29 | 2010-05-18 | Pacific Renewable Fuels, Inc. | Combination catalytic process for producing ethanol from synthesis gas |
| US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| JP5196160B2 (ja) * | 2008-10-17 | 2013-05-15 | 日亜化学工業株式会社 | 半導体発光素子 |
-
2006
- 2006-05-23 CA CA2609252A patent/CA2609252C/en not_active Expired - Fee Related
- 2006-05-23 WO PCT/JP2006/310223 patent/WO2006126525A1/ja not_active Ceased
- 2006-05-23 EP EP06756479A patent/EP1898463A4/en not_active Withdrawn
- 2006-05-23 US US11/915,201 patent/US7830001B2/en not_active Expired - Fee Related
- 2006-05-23 CN CNB2006800009118A patent/CN100459109C/zh not_active Expired - Fee Related
- 2006-05-23 JP JP2007517832A patent/JP5004792B2/ja not_active Expired - Fee Related
- 2006-05-23 KR KR1020077005344A patent/KR100897134B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268115A (ja) * | 1993-03-15 | 1994-09-22 | Tokyo Tungsten Co Ltd | 半導体装置用放熱基板の製造方法 |
| JP2000269392A (ja) * | 1998-09-04 | 2000-09-29 | Sumitomo Metal Electronics Devices Inc | 半導体モジュール及び放熱用絶縁板 |
| JP2001358266A (ja) * | 2000-01-26 | 2001-12-26 | Allied Material Corp | 半導体搭載用放熱基板材料、その製造方法、及びそれを用いたセラミックパッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090045506A1 (en) | 2009-02-19 |
| US7830001B2 (en) | 2010-11-09 |
| CA2609252C (en) | 2012-01-10 |
| KR20070056088A (ko) | 2007-05-31 |
| CN100459109C (zh) | 2009-02-04 |
| KR100897134B1 (ko) | 2009-05-14 |
| EP1898463A1 (en) | 2008-03-12 |
| CN101032022A (zh) | 2007-09-05 |
| CA2609252A1 (en) | 2006-11-30 |
| JPWO2006126525A1 (ja) | 2008-12-25 |
| EP1898463A4 (en) | 2010-09-15 |
| WO2006126525A1 (ja) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101687284B (zh) | 接合体及其制造方法、以及功率半导体模块及其制造方法 | |
| US9393645B2 (en) | Junction material, manufacturing method thereof, and manufacturing method of junction structure | |
| JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
| EP2312627A2 (en) | Semiconductor device and on-vehicle AC generator | |
| CN114144879B (zh) | 铜-陶瓷接合体、绝缘电路基板、铜-陶瓷接合体的制造方法及绝缘电路基板的制造方法 | |
| JP2016208010A (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
| JP6432465B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
| JP5004792B2 (ja) | Cu−Mo基板およびその製造方法 | |
| JP6928297B2 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
| WO2021085451A1 (ja) | 銅/セラミックス接合体、絶縁回路基板、及び、銅/セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
| JP6031784B2 (ja) | パワーモジュール用基板及びその製造方法 | |
| JP2018111111A (ja) | 金属接合体及び半導体装置の製造方法 | |
| JP6432208B2 (ja) | パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法 | |
| JPH05109947A (ja) | 熱伝導材料とその製造方法 | |
| WO2021117327A1 (ja) | 銅/セラミックス接合体、及び、絶縁回路基板 | |
| JP2010205974A (ja) | 半導体装置 | |
| JP2022156629A (ja) | 熱電モジュール、及び、熱電モジュール製造方法 | |
| WO2016167217A1 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
| CN114557144A (zh) | 制造金属-陶瓷衬底的方法,焊接体系和利用该方法制造的金属-陶瓷衬底 | |
| JP6887184B1 (ja) | 積層体および積層体の製造方法 | |
| JP7540345B2 (ja) | 銅/セラミックス接合体、および、絶縁回路基板 | |
| JP2017147285A (ja) | PbフリーZn−Al系合金はんだと金属母材とのクラッド材によって接合された接合体 | |
| CN120432390A (zh) | 3d堆叠芯片、金属互连结构制作方法及3d堆叠芯片 | |
| JPH06344131A (ja) | 半導体放熱基板への部品接合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |