CN101687284B - 接合体及其制造方法、以及功率半导体模块及其制造方法 - Google Patents

接合体及其制造方法、以及功率半导体模块及其制造方法 Download PDF

Info

Publication number
CN101687284B
CN101687284B CN2008800226496A CN200880022649A CN101687284B CN 101687284 B CN101687284 B CN 101687284B CN 2008800226496 A CN2008800226496 A CN 2008800226496A CN 200880022649 A CN200880022649 A CN 200880022649A CN 101687284 B CN101687284 B CN 101687284B
Authority
CN
China
Prior art keywords
layer
zinc
power semiconductor
welding material
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800226496A
Other languages
English (en)
Other versions
CN101687284A (zh
Inventor
山田靖
八木雄二
高久佳和
大沼郁雄
石田清仁
渥美贵司
中川郁朗
白井干夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Toyota Motor Corp
Original Assignee
Tohoku University NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Toyota Motor Corp filed Critical Tohoku University NUC
Publication of CN101687284A publication Critical patent/CN101687284A/zh
Application granted granted Critical
Publication of CN101687284B publication Critical patent/CN101687284B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C18/00—Alloys based on zinc
    • C22C18/04—Alloys based on zinc with aluminium as the next major constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/28—Selection of soldering or welding materials proper with the principal constituent melting at less than 950 degrees C
    • B23K35/282—Zn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/40—Making wire or rods for soldering or welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0135—Quinary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12222—Shaped configuration for melting [e.g., package, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明的以锌作为主成分的焊接材料(55)，在除去了锌系材料(50)表面的氧化膜(501)后、或者在表面不存在氧化膜(501)的状态下，在所述表面设置以其氧化物比所述氧化膜(501)容易被还原的金属作为主成分的覆盖层(51)。另外，本发明的接合体及功率半导体模块在接合部中使用所述锌系焊接材料(55)，在接合后所述覆盖层(51)消失。

Description

接合体及其制造方法、以及功率半导体模块及其制造方法
技术领域
本发明涉及焊接材料及其制造方法、接合体及其制造方法、以及功率半导体模块及其制造方法。具体来说，涉及无铅的焊接材料、使用了它的接合体、功率半导体模块及它们的制造方法。 
背景技术
迄今为止，作为焊接材料来说铅(Pb)系焊接材料得到广泛的使用。特别是通过使用Pb-Sn焊接材料，改变铅(Pb)与锡(Sn)的比率，而使熔点在183～300℃前后的范围变化，得到适于该焊接温度的焊接材料(例如参照非专利文献1)。 
但是，由于铅具有毒性，因此处于废止使用的趋势之中，希望开发出无铅的焊接材料。 
在对此种焊接材料的要求当中，例如提出过Sn-Ag合金、Sn-Cu合金等各种组成的锡(Sn)系焊接材料。 
但是，由于锡系焊接材料的熔点为220℃左右，因此在220℃左右就会熔融，另外，在200℃前后拉伸强度会明显地降低。 
作为用焊接材料接合的接合体的例子，有功率半导体模块。 
功率半导体模块通常来说为了将功率半导体与电流通电部电绝缘，而形成在功率半导体中设置了绝缘体的构成。该功率半导体与绝缘体由焊料等接合。 
另外，功率半导体模块中，为了将从半导体元件中产生的热有效地散逸、或者为了暂时地将热分散，而设有散热板，该散热板与上述绝缘体由焊料等接合。 
所以，功率半导体模块中，一般的情况是，将半导体元件与绝缘体之间、以及绝缘体与散热板之间这2个部位进行接合。 
迄今为止，在功率半导体模块的2个部位的接合部中，应用的是改变了铅与锡的比率的上述Pb-Sn焊接材料。 
作为新一代功率半导体元件的GaN、SiC具有200℃以上的耐热性，并且绝缘击穿电场及饱和电子密度等大，因此可以使用高的工作电压来处置大电流。来自半导体元件的发热因该电流之大而上升到200℃左右，因此对于通过焊料而接合的部分也要求200℃以上的耐热性。 
熔点超过250℃的无害焊接材料仍然停留在散见于研究阶段的水平，得到实用化的例子极少。虽然有面向特殊用途而使用Au-Sn合金(熔点为280℃)的例子，然而该合金由于整体的80％为Au，因此是非常昂贵的材料，很难应用于民用机器中。 
另外，作为熔点超过250℃的无害接合材料的一种，一般来说已知有Ag系的硬钎焊料，然而它们的熔点高达600℃以上，如果在此种温度下熔融接合，则会使半导体元件损坏、变质，因此无法用于本用途中。考虑半导体模块的制造工序，则能够适用于接合时的加热的上限温度为450℃。 
根据此种状况，作为熔点高的焊接材料，正在研究锌系材料。例如公开过向Zn-Al合金中添加了Ge、Mg的焊接材料(例如参照专利文献1。)、向Zn-Al合金中添加了Mg和Sn的焊接材料(例如参照专利文献2。)、向Zn-Al合金中添加了Mg和In的焊接材料(例如参照专利文献3。)、向Zn-Al合金中添加了Ge、Sn和In的焊接材料(例如参照专利文献4。)、向Zn-Al合金中添加了Ge和Mg的焊接材料(例如参照专利文献5～7。)、向Zn-Al合金中添加了Ge和P的焊接材料(例如参照专利文献8。)、向Zn-Al合金中添加了Ge、Mg和P的焊接材料(例如参照专利文献9。)等。 
专利文献1：日本特开平11-288955号公报 
专利文献2：日本特开平11-208487号公报 
专利文献3：日本特开平11-172354号公报 
专利文献4：日本特开平11-172353号公报 
专利文献5：日本特开平11-172352号公报 
专利文献6：日本特开2000-208533号公报 
专利文献7：日本特开2000-61686号公报 
专利文献8：日本特开2004-358540号公报 
专利文献9：日本特开2004-358539号公报 
非专利文献1：马场阳一郎“确保HV变换器质量的配合”焊接学会全国大会演讲概要、第77章(2005-9) 
发明内容
本发明的第一目的在于，提供一种可以致密地接合的、以锌作为主成分的焊接材料。 
本发明的第二目的在于，提供耐热性高而致密地接合了的接合体及功率半导体模块。 
本发明的第三目的在于，提供可以实现致密接合的焊接材料、接合体以及功率半导体模块各自的制造方法。 
以锌作为主成分的焊接材料虽然熔点高而耐热性优异，然而具有表面容易被自然氧化、并且该氧化膜难以被还原的性质。由此，即使在还原性气氛中将以锌作为主成分的焊接材料加热到熔融温度附近，也很难除去表面的全部氧化膜。 
所以，以往的方法中，为了除去表面的氧化膜，在焊接接合的焊料熔化时赋予划擦等物理性外力。表面的氧化膜因物理性外力而受到破坏，熔融了的焊接材料流出，被接合面与焊接材料接触而接合。 
但是，该方法中显而易见的是，受到了破坏的氧化膜残存于焊接材料的表面附近，阻碍了致密的接合。未致密地接合的接合体在接合部使 热阻、电阻增大。特别是在作为接合体制作功率半导体模块时，在该功率半导体模块的接合部发热密度和电流量变大，对热阻、电阻的影响变得很大。 
另一方面，即使想要通过使用药液而将表面的氧化膜化学性地除去，在氧化膜溶解之前，药液也会从焊接材料的端部等的微细间隙浸入焊接材料内，使焊接材料先发生溶解。其结果是，难以达成除去氧化膜这样的本来目的。 
作为除去表面的氧化膜的其他方法，还可以考虑机械研磨，然而由于以锌作为主成分的焊接材料的表面容易被氧化，因此如果在大气中机械研磨，则会再次迅速地生成氧化膜。另外，在将机械研磨的作业在还原气氛中进行的方法中，由于需要将研磨装置整体放置于还原气氛中，因此在安全上或在设备方面是很困难的。 
在功率半导体模块中，从进行均匀接合的观点出发，特别优选焊接材料的形状与被接合体的接合面匹配而也是箔状的。由此，焊接材料相对于体积而言的表面积增加，从而导致自然氧化膜所占的比例也容易增加的问题。 
鉴于以上情况进行了深入研究，结果发现，对于解决本发明的问题而言，以下的发明是有效的。 
技术方案1所述的发明提供一种以锌作为主成分的焊接材料，其在除去了以锌作为主成分的材料表面的氧化膜后、或者在不存在上述氧化膜的状态下，在上述表面设置了以其氧化物比上述氧化膜容易被还原的金属作为主成分的覆盖层。 
技术方案1中所述的发明中，在除去了存在于以锌作为主成分的焊接材料(以下有时称作“Zn系焊接材料”。)的表面的氧化膜、或者在不存在该氧化膜的状态下，其后，为了防止再次生成氧化膜，而形成以其氧化物比上述氧化膜容易被还原的金属(以下有时称作“易还原金属”。)作为主成分的覆盖层。本发明中，通过利用除去氧化膜并具有覆盖层的Zn系焊接材料，就可以避免由接合面中的氧化膜残存造成的不够理想的接合状态，从而实现致密的接合。 
这里，为了抑制氧化膜的再次生成，而在覆盖层中使用“以其氧化物比在表面生成的氧化膜容易被还原的金属作为主成分的材料”，是因为即使在覆盖层的表面生成了自然氧化膜，也可以利用还原将该自然氧化膜很容易地除去。也就是说，此种易还原金属的自然氧化膜可以通过用于焊接接合的熔融的加热来还原。所以，就可以在接合不会受到自然氧化膜阻碍的情况下，将焊接材料与被接合面致密地接合。 
应说明的是，所谓“在表面不存在氧化膜的状态”，是指本来就未生成氧化膜的状态，是不需要除去存在于以锌作为主成分的焊接材料表面的氧化膜的情况。具体来说，例如在还原气氛下等条件下进行了以锌作为主成分的材料的切出加工时，就不会在该焊接材料的表面生成氧化膜。 
技术方案2所述的发明提供如下的技术方案1所述的以锌作为主成分的焊接材料，即，上述覆盖层是以铜作为主成分的层。 
为了抑制氧化膜的再次生成，优选以铜作为主成分的材料，大致上是基于以下的观点。 
(1)在铜的表面生成的自然氧化膜可以利用还原等很容易地除去。 
(2)在接合时产生的锌系焊接材料的熔融状态下，表面的铜会熔入  锌系焊料中，在接合后铜的层消失。这样，即使在焊接材料的表面具有铜，也不会对接合后的接合体的耐久性造成大的影响。 
技术方案3所述的发明提供如下的技术方案1或2所述的以锌作为主成分的焊接材料，即，上述以锌作为主成分的材料是锌单质、或以Zn(1-x-y)AlxMy(x为0.02～0.10，y为0～0.02，M表示除锌及铝以外的金属。)表示的合金。 
Zn系焊接材料具有高热导率、高导电并且柔软的性质，因此具有容易制作箔状焊料的优点。另外，Zn系焊接材料的熔点为约330～420℃，耐热性优异，并且操作性优异。 
如果进一步考虑焊接接合的操作性，则有时希望与锌单质(熔点：420℃)相比熔点降低。在锌中添加了铝的以Zn(1-x-y)AlxMy表示的合金 由于熔点(固相线温度)降低到380℃左右，因此十分实用。 
技术方案4所述的发明提供如下的技术方案1～3中任意一项所述的以锌作为主成分的焊接材料，即，上述覆盖层的厚度为5nm以上500nm以下。 
本发明中，从避免由接合后的覆盖层造成的无法预期的影响的观点出发，优选在接合后的接合面中，焊接材料表面的覆盖层消失。为了实现这一点，覆盖层的接合前的厚度优选为500nm以下。另一方面，为了抑制在Zn焊接材料的表面生成氧化膜，覆盖层的膜厚优选设为5nm以上。 
技术方案5所述的发明提供一种接合体，其具有第一构件和第二构件， 
上述第一构件与第二构件之间用技术方案1～4中任意一项所述的在表面具有覆盖层的以锌作为主成分的焊接材料接合， 
在用上述以锌作为主成分的焊接材料接合后的接合面中，上述覆盖层消失。 
技术方案5所述的发明是利用技术方案1～4中任意一项所述的Zn系焊接材料接合了的接合体。 
使用了本发明的Zn系焊接材料的接合体由于接合不会受到氧化膜的阻碍，因此致密地接合。由此，可以抑制接合体的接合部的热阻、电阻的增大。 
技术方案6所述的发明是如下的技术方案5所述的接合体，即，在第一构件及第二构件的被接合面上设有镍层。 
技术方案6所述的发明中，Zn系焊接材料与镍层接触。锌(Zn)与镍(Ni)在接触了的状态下即使达到高温也很难生成不需要的反应产物，由此，即使暴露于冷热循环中，也很难在接合界面中生成不需要的反应产物。 
所以，根据技术方案6所述的发明，除了可以形成致密的接合以外，还可以抑制不需要的反应产物的生成。其结果是，可以防止由反应产物 引起的裂纹的产生，界面中的剥离等不佳状况的产生得到抑制。 
技术方案7所述的发明是如下的技术方案6所述的接合体，即，在接合前的上述镍层的表面，具备与锌的反应性高而与锌生成合金的金属表面层，在接合后的接合面中，上述金属表面层消失。 
锌是润湿性低的物质。如果焊接材料在接合的加热时不润湿展开，则无法均匀地接合，从而有时会有产生被接合构件在倾斜的状态下接合等不佳状况的情况。 
所以，技术方案7的发明中，在被接合面具备与锌的反应性高而与锌生成合金的金属表面层，使Zn系焊接材料的润湿性提高。可以推测，熔融Zn系焊接材料通过与金属表面层接触而形成合金，进而通过追随反应性金属而润湿展开，从而提高润湿性。 
另一方面，为了使润湿性提高而形成的上述金属表面层如果在焊接接合后还残存，则在将功率半导体模块作为产品使用时，有时会有因冷热循环而由金属表面层的金属和锌生成不需要的反应产物的情况。所以，技术方案7的发明中设为，上述金属表面层在焊接材料润湿展开后，被混入锌的焊料浴中而消失。 
这样，根据技术方案7所述的发明，很难产生被接合构件被倾斜地接合等不佳状况，可以得到接合部的接合均匀的功率半导体模块。 
技术方案8所述的发明提供一种功率半导体模块，其具有功率半导体元件、绝缘基板和散热板， 
上述功率半导体元件与上述绝缘基板之间的第一接合部、以及上述绝缘基板与上述散热板之间的第二接合部中的至少一者用技术方案1～4中任意一项所述的、在表面具有覆盖层的以锌作为主成分的焊接材料接合， 
在用上述以锌作为主成分的焊接材料接合后的接合面中，上述覆盖层消失。 
技术方案8所述的发明是利用技术方案1～4中任意一项所述的Zn系焊接材料接合了的功率半导体模块。 
使用了本发明的Zn系焊接材料的功率半导体模块由于接合不受氧化膜的阻碍，因此会致密地接合。由此，可以在功率半导体模块的接合部中抑制热阻、电阻的增大。 
技术方案9所述的发明是如下的技术方案8所述的功率半导体模块，即，上述功率半导体元件是使用GaN或SiC形成的。 
本发明中用于接合部中的Zn系焊接材料的熔点为约330℃～420℃。由此，成为如下的功率半导体模块，即，即使是对于使用作为新一代的功率半导体元件的GaN、SiC在超过200℃的高温下的重复使用，也不会在接合部中产生龟裂、剥离等不佳状况的可靠性高的功率半导体模块。 
技术方案10所述的发明是如下的技术方案8或9所述的功率半导体模块，即，上述绝缘基板为Si3N4层，在Si3N4层的两个表面具备由铜形成的导电层。 
设于绝缘基板的功率半导体元件侧的导电层优选使电从该导电层向功率半导体元件有效地传导。另外，绝缘基板由于设于功率半导体元件与散热板之间，因此较理想的是有效地传热。 
所以，作为绝缘基板，当然要具有绝缘性，而且优选热传导良好，进而优选具备具有高导电性和高热导率的导电层。根据技术方案10所述的发明，可以满足这些物性的要求。 
另外，技术方案10所述的Cu/Si3N4/Cu叠层体即使是对于冷热循环等试验，也很难产生裂纹等不佳状况。 
技术方案11所述的发明是如下的技术方案8～10中任意一项所述的功率半导体模块，即，上述散热板是在钼(Mo)层的两面具有铜(Cu)层的Cu层/Mo层/Cu层的叠层体。 
Cu/Mo/Cu的叠层体热导率高，有效地发挥作为散热板的功能。另外，Cu/Mo/Cu的叠层体的热膨胀系数达到4ppm/K左右，接近功率半导体元件的热膨胀系数的值。其结果是，在冷热循环时不会产生明显的热应力，从而不会产生龟裂、剥离等不佳状况。 
技术方案12所述的发明是如下的技术方案11所述的功率半导体模块，即，上述散热板的Cu层/Mo层/Cu层的厚度的比率为1/5/1～1/12/1。 
在Cu层/Mo层/Cu层的叠层体中，各层的厚度的比率为1/5/1～1/12/1的情况下，热导率与热膨胀系数的平衡就会变得良好，从而有效地发挥作为散热板的功能。 
技术方案13所述的发明是如下的技术方案8～12中任意一项所述的功率半导体模块，即， 
上述功率半导体元件、上述绝缘基板及上述散热板中，用以锌作为主成分的焊接材料接合的被接合构件在其被接合面上具有镍层。 
根据技术方案13所述的发明，即使暴露于冷热循环中，也可以抑制不需要的反应产物的生成，其结果是，可以防止由反应产物引起的裂纹的产生，界面中的剥离等不佳状况的产生受到抑制。 
技术方案14所述的发明是如下的技术方案13所述的功率半导体模块，即，在接合前的上述镍层的表面，具备与锌的反应性高而与锌生成合金的金属表面层，在接合后的接合面中，上述金属表面层消失。 
技术方案14所述的发明中，由于Zn系焊接材料的润湿性提高，因此很难产生倾斜地接合等不佳状况，可以得到接合均匀的功率半导体模块。 
技术方案15所述的发明提供一种以锌作为主成分的焊接材料的制造方法， 
在将以锌作为主成分的材料的表面的氧化膜除去、或者不存在上述氧化膜的状态下， 
在上述表面，设置以其氧化物比上述氧化膜容易被还原的金属作为主成分的覆盖层。 
技术方案16所述的发明是如下的技术方案15所述的以锌作为主成分的焊接材料的制造方法，即，利用等离子体来进行上述氧化膜的除去。 
技术方案17所述的发明是如下的技术方案15所述的以锌作为主成分的焊接材料的制造方法，即，利用镀覆前处理液来进行上述氧化膜的 除去。 
作为除去Zn系焊接材料的表面的自然氧化膜的方法，优选应用等离子体或镀覆前处理液。如果应用这些方法，则可以实现利用划擦等物理性外力而无法达成的精巧的氧化膜除去。 
技术方案18所述的发明是如下的技术方案15或16所述的以锌作为主成分的焊接材料的制造方法，即，在真空中，将上述覆盖层设于上述表面。 
如果在真空中在Zn系焊接材料的表面设置上述覆盖层(优选以铜作为主成分的层)，则可以在不再次生成氧化膜的情况下在上述除去了氧化膜的Zn系焊接材料的表面形成覆盖层。
技术方案19所述的发明提供一种接合体的制造方法， 
利用技术方案15～18中任意一项所述的制造方法准备如下的以锌作为主成分的焊接材料，该焊接材料是在除去以锌作为主成分的材料表面的氧化膜、或者不存在上述氧化膜的状态下，在上述表面设置以其氧化物比上述氧化膜容易被还原的金属作为主成分的覆盖层而成的， 
在第一构件与第二构件之间夹持上述以锌作为主成分的焊接材料， 
加热而将上述第一构件与第二构件接合，并且使上述覆盖层消失。 
焊接材料的上述覆盖层因接合时的加热被混入镀覆浴中而消失。即使在覆盖层的表面生成了氧化膜，由于该氧化膜容易被还原，因此也可以利用接合时的加热还原。 
也就是说，根据技术方案19所述的发明，可以在不另外增加工序的情况下，利用接合时的加热，进行上述覆盖层的消失及覆盖层表面的氧化膜的还原。 
另外，技术方案19所述的发明中，由于应用上述的以锌作为主成分的焊接材料，因此可以将第一构件与第二构件致密地接合。 
技术方案20所述的发明是如下的技术方案19所述的接合体的制造方法，即，使用在被接合面上设置了镍层的第一构件及第二构件。 
技术方案21所述的发明是如下的技术方案20所述的接合体的制造 方法，即， 
在接合前，在上述镍层的表面，设置与锌的反应性高而与锌生成合金的金属表面层， 
利用接合时的上述加热，使上述金属表面层消失。 
根据技术方案21所述的发明，除了可以将第一构件与第二构件致密地接合以外，还会提高焊料的润湿性，从而难以产生倾斜地接合等不佳状况。 
另外，技术方案21所述的发明中，可以在不另外增加工序的情况下，利用接合时的加热，使所附设的上述金属表面层消失。 
技术方案22所述的发明是如下的技术方案21所述的接合体的制造方法，即，接合前的上述金属表面层的厚度为3nm以上1000nm以下。 
技术方案23所述的发明是如下的技术方案21所述的接合体的制造方法，即，接合前的上述金属表面层的厚度为10nm以上200nm以下。 
在接合后的接合界面中使金属表面层消失。使金属表面层消失的条件可以利用接合时的加热温度、加热时间等来调节，然而作为金属表面层的厚度，优选为3nm以上1000nm以下，更优选为10nm以上200nm以下。 
技术方案24所述的发明提供一种功率半导体模块的制造方法， 
其利用技术方案15～18中任意一项所述的制造方法准备如下的以锌作为主成分的焊接材料，该焊接材料是在除去以锌作为主成分的材料表面的氧化膜、或者不存在上述氧化膜的状态下，在上述表面设置以其氧化物比上述氧化膜容易被还原的金属作为主成分的覆盖层而成的，  在功率半导体元件与绝缘基板之间的第一接合部、以及绝缘基板与上述散热板之间的第二接合部中的至少一者中，夹持上述以锌作为主成分的焊接材料， 
进行加热而接合并且使上述覆盖层消失。 
根据技术方案24所述的发明，可以将功率半导体模块的构件致密地接合。 
另外，根据技术方案24所述的发明，可以在不另外增加工序的情况下，利用接合时的加热，进行上述覆盖层的消失及覆盖层表面的氧化膜的还原。 
技术方案25所述的发明是如下的技术方案24所述的功率半导体模块的制造方法，即，上述功率半导体元件、上述绝缘基板及上述散热板中，用上述以锌作为主成分的焊接材料接合的被接合构件在其被接合面上具备镍层。 
技术方案26所述的发明是如下的技术方案25所述的功率半导体模块的制造方法，即， 
在接合前，在上述镍层的表面，设置与锌的反应性高而与锌生成合金的金属表面层， 
利用接合时的上述加热，使上述金属表面层消失。 
根据技术方案26所述的发明，除了可以致密地接合以外，还会提高焊料的润湿性，难以产生倾斜地接合等不佳状况。 
另外，技术方案26所述的发明中，可以在不另外增加工序的情况下，利用接合时的加热，使所附设的上述金属表面层消失。 
技术方案27所述的发明是如下的技术方案26所述的功率半导体模块的制造方法，即，接合前的上述金属表面层的厚度为3nm以上1000nm以下。 
技术方案28所述的发明是如下的技术方案26所述的功率半导体模块的制造方法，即，接合前的上述金属表面层的厚度为10nm以上200nm以下。 
根据本发明，可以提供一种能够致密地接合的、以锌作为主成分的焊接材料。 
另外，根据本发明，可以提供耐热性高而致密地接合了的接合体及功率半导体模块。 
此外，根据本发明，可以提供能够实现致密的接合的以锌作为主成分的焊接材料、接合体、以及功率半导体模块的各自的制造方法。 
附图说明
图1是说明以锌作为主成分的材料(Zn系材料)的表面处理法的图。  (A)表示在表面形成了自然氧化膜501的Zn系材料，(B)表示除去了表面的氧化膜501后的Zn系材料，(C)表示在氧化膜除去后的表面设置了以易还原金属作为主成分的覆盖层51的Zn系焊接材料。 
图2是说明本实施方式的接合体的制造方法的一例的图。(A)表示接合前的状态，(B)表示接合后的接合体的状态。 
图3是说明对于在被接合面上设置了金属表面层时的以锌作为主成分的焊接材料的润湿展开的情形的图。(A)表示接合前的状态，(B)表示接合后的接合体的状态。 
图4是表示对于在被接合面上设置了金属表面层时的以锌作为主成分的焊接材料的润湿展开的控制方法的一例的图，(A)是说明接合前的状态的图，(B)是说明接合后的状态的图。 
图5是表示对于在被接合面上设置了金属表面层时的以锌作为主成分的焊接材料的润湿展开的控制方法的另外一例的图，(A)是说明接合前的状态的图，(B)是说明接合后的状态的图。 
图6是说明第一实施方式的功率半导体模块的构成的图。 
图7是说明第一实施方式的功率半导体模块的制造方法的一例的图。(A)是说明第一接合部的接合前的状态的图，(B)是说明第一接合部的接合后的状态的图，(C)是说明第二接合部的接合前的状态的图。 
图8是说明第二实施方式的功率半导体模块的制造方法的一例的图。(A)是说明第一接合部的接合前的状态的图，(B)是说明第一接合部的接合后的状态的图，(C)是说明第二接合部的接合前的状态的图。 
具体实施方式
<Zn系焊接材料> 
本发明的以锌作为主成分的焊接材料，在除去了表面的氧化膜后、或者在不存在氧化膜的状态下，在上述表面设置了覆盖层，其以氧化物 比在该表面生成的上述氧化膜容易被还原的金属作为主成分。 
以下，本发明中，有时将实施设置覆盖层等表面处理前的以锌作为主成分的材料称作“Zn系材料”，将实施了表面处理后的本发明的以锌作为主成分的焊接材料称作“Zn系焊接材料”。另外，有时将其氧化物比上述氧化膜容易被还原的金属称作“易还原金属”。 
本发明中，所谓“以锌作为主成分”，是指含有80质量％以上的锌。 
具体来说，作为Zn系材料及Zn系焊接材料，可以举出锌单质、Zn-Al合金、以Zn(1-x-y)AlxMy表示的合金、或者组合了它们中的2种以上的材料。 
此外，也可以应用向这些锌单质、Zn-Al合金、以Zn(1-x-y)AlxMy表示的合金、或者并用了它们中的2种以上的材料中作为添加物添加了Ge、Mg、Sn、In、P等的材料。作为此种Zn系材料，可以举出日本特开平11-288955号公报、日本特开平11-208487号公报、日本特开平11-172354号公报、日本特开平11-172353号公报、日本特开平11-172352号公报、日本特开2000-208533号公报、日本特开2000-61686号公报、日本特开2004-358540号公报、日本特开2004-358539号公报等的Zn系材料。 
本发明中，由于由锌的自然氧化膜引起的问题得到解决，因此无论锌是单质还是合金，或者含有添加物，都可以起到相同的效果。 
这里，Zn单质的熔点约为420℃。虽然也可以在约420℃时进行接合，然而考虑到由热造成的对接合构件的损伤，优选的方式是，使熔点比这低。 
作为具体的事例，可以举出功率半导体模块的情况。虽然作为用于功率半导体模块的第一次接合的焊接材料可以应用锌单质，然而为了防止由热造成的半导体元件的破坏，较理想的是使熔点比450℃低。 
此种情况下，优选按照向锌中添加铝而使熔点(固相线温度)降低的方式，制成锌与铝的合金。另外，除了锌和铝以外，还可以含有2质量％以下的金属M。即，优选应用以Zn(1-x-y)AlxMy表示的合金。 
在以Zn(1-x-y)AlxMy表示的合金中，Al的含有率(x的范围)优选为2质量％以上10质量％以下，更优选为3质量％以上8质量％以下。 
在不含有Al的情况下(x为0的情况下)，如上所述熔点约为420℃，随着Al的含有率增加，熔化结束温度(液相线温度)慢慢地下降，Al的含有率为约2质量％时熔化结束温度(液相线温度)变为约410℃，Al的含有率为约4～6质量％时液相线温度变为约382℃。当Al的含有率多于约6质量％时，开始熔化的温度(固相线温度)与熔化完成的温度(液相线温度)的差变大，在Al的含有率为10质量％的情况下，固相线温度变为约382℃，液相线温度变为约410℃。当Al的含有率多于10质量％时，固相线温度与液相线温度的温差会大于30℃，因此作业性有可能降低。 
另外，以Zn(1-x-y)AlxMy表示的合金的金属M表示除锌及铝以外的金属，可以举出铜等。如果含有2质量％以下的铜，则润湿性变得良好，密合性提高。而且即使含有2质量％的铜，液相线温度也基本上不会变化。 
在以Zn(1-x-y)AlxMy表示的合金中，作为金属M的含量(y的范围)，为0～2质量％，优选为0～1.5质量％。如果金属M的含量多于2质量％，则直到熔化完成的温度差变得大于30℃，因此作业性降低，在接合时容易产生位置错移、接合构件的倾斜等不佳状况。 
以Zn(1-x-y)AlxMy表示的合金的制备方法没有特别限制，可以适当地应用公知的合金制备方法。 
在利用以Zn(1-x-y)AlxMy表示的合金进行接合时，从使接合部同样地熔融、获得充分的流动性的观点出发，优选在比合金的液相线温度高数十℃的温度下进行接合。例如，在具有382℃的液相线温度的Zn95.8Al4Cu0.2合金的情况下，优选在410℃～440℃左右进行接合。 
本发明的Zn系材料在用于焊接接合前被实施表面处理。 
如图1(A)所示，如果Zn系材料50被放置于大气中，则会在其表面形成自然氧化膜501。在上述表面处理中，在如图1(B)所示将Zn系材料50表面的氧化膜501除去后，如图1(C)所示，在该表面 设置以易还原金属作为主成分的覆盖层51，得到进行了表面处理的Zn系焊接材料55。 
只要可以除去Zn系材料表面的氧化膜，除去方法就没有特别限定，然而优选利用等离子体或镀覆前处理液来除去，特别优选利用等离子体来除去。 
在利用等离子体除去时，优选在真空中进行。从在除去氧化膜后不产生氧化膜的观点出发，更优选向真空中导入微量氩气并施加高频电力的方法(反溅射)。具体来说，所谓高频是指14MHz左右。进行等离子体放电的时间根据所要除去的氧化膜的量而异，因此优选进行适当调整。 
此外，如果在Zn系材料50的表面不存在氧化膜，则可以省略上述除去氧化膜的工序。 
在除去了Zn系材料表面的氧化膜后、或在表面不存在氧化膜的状态下，为了在表面不生成氧化膜而设置以易还原金属作为主成分的覆盖层51。 
在利用等离子体除去了氧化膜的情况下，为了在其后不生成该氧化膜，优选在真空中形成覆盖层51特别是在真空中进行利用等离子体除去氧化膜的工序的情况下，优选紧接着在该真空环境下形成金属层。 
作为易还原金属，可以举出铜(Cu)、金(Au)、锡(Sn)、银(Ag)、钯(Pd)、铂(Pt)等，更优选铜(Cu)、金(Au)、银(Ag)等。 
以铜作为主成分，从(1)在铜表面生成的自然氧化膜的还原容易性、(2)易熔入锌系焊料浴中而可以在接合后使该铜层消失的观点出发，是特别优选的。 
上述所谓以铜作为主成分的覆盖层，是指含有50质量％以上铜的层，既可以是铜单质，也可以是向其中添加了添加物的材料。 
作为向以铜作为主成分的覆盖层中添加的添加物，可以举出Au、Ag、Ni、Sn、Zn、Ni、Mn等。 
在利用等离子体除去了氧化膜的情况下，优选利用溅射、蒸镀等来形成覆盖层51，利用溅射来形成是更为简易的方法，因而优选。 
形成覆盖层51时的溅射条件没有特别限定，既可以是直流电流，也可以是交流电流。工作功率也优选适当地加以设定。 
另一方面，也可以通过利用镀覆前处理液将锌表层除去，从而将在表面生成的氧化膜除去。 
在利用镀覆前处理液除去了上述氧化膜的情况下，优选利用镀覆来形成覆盖层51。特别是从不生成氧化膜的观点出发，优选不是在空气中将试样从用于除去氧化膜的镀覆浴中提起，而是紧接着在相同的镀覆浴中进行用于形成金属层的镀覆。 
接合前的覆盖层51的厚度优选为5nm以上500nm以下，更优选为10nm以上250nm以下，进一步优选为20nm以上100nm以下。 
如果覆盖层51的厚度过薄，则覆盖层51就会以岛状形成，局部地露出Zn系材料50，在空气中取出时有时生成氧化膜。另一方面，如果覆盖层51过厚，则根据接合的条件，有时在熔融之时在接合面中不显现出内部的Zn系材料50、或者在接合工序后覆盖层51仍残存于接合界面中。 
<接合体> 
本发明的接合体具有第一构件和第二构件，上述第一构件与第二构件之间用上述Zn系焊接材料55接合，在用Zn系焊接材料55接合后的接合面中，上述覆盖层51消失。 
[第一实施方式的接合体及其制造方法] 
将第一实施方式的接合体的制造步骤的一例表示于图2中。图2(A)中表示接合前的各构件，将所得的接合体300表示于图2(B)中。 
优选在第一构件101和第二构件102的被接合面上分别具备镍(Ni)层111、112。通过具备Ni层111、112，可以抑制在与Zn系焊接材料55的界面上生成不需要的反应产物，对于温度变化的耐受性也会提高。 
Ni层111、112的厚度优选为0.1μm～10μm，更优选为0.5μm～8μm。如果在该膜厚的范围内，则在接合时熔入焊接材料中而消失的可能性就很小，并且对于接合体整体的热膨胀系数的影响小。 
Ni层111、112可以利用溅射、镀覆、蒸镀等来形成。 
进而，为了防止氧化、确保接触性，可以进一步在Ni层111、112的表面设置薄的Au层(未图示)。应说明的是，该薄的Au层在接合时会熔入焊料浴中，基本上不会残存于最终的功率半导体模块中。 
此种Au层的厚度优选为0.01μm～0.5μm左右，更优选为0.03μm～0.1μm。 
首先，如图1所示地准备利用上述方法实施了表面处理的Zn系焊接材料55。该Zn系焊接材料55是在除去了氧化膜501的Zn系材料50的表面设置了覆盖层51的材料。 
然后，如图2(A)所示，将设于第一构件101及第二构件102表面的Ni层111、112相对地配置，在其间夹持上述实施了表面处理的Zn系焊接材料55。所以，在以第一构件101/Ni层111/覆盖层51/Zn系材料50/覆盖层51/Ni层112/第二构件102的顺序层叠的状态下，利用软熔(reflow)法等接合，形成接合体。 
Zn系焊接材料55表面的覆盖层51是以易还原金属作为主成分而形成的。如果在氧存在下放置Zn系焊接材料55，虽然会在覆盖层51的表面生成易还原金属(优选为铜)的氧化膜，然而易还原金属的氧化膜与锌的氧化膜相比容易还原。所以，如果在还原气体气氛下进行接合，则在比Zn系材料50熔融的温度(约400℃)低的温度下，易还原金属的氧化膜被还原，露出易还原金属。例如在易还原金属为铜的情况下，在约200℃下氧化铜的氧化膜被还原，露出铜。 
如果进一步加热，则Zn系材料50开始熔融。由于此时的体积膨胀，Zn系焊接材料50表面的薄覆盖层51破损，存在于内部的熔融了的Zn系材料50在被接合面上润湿展开。 
此时，设于Zn系焊接材料55表面的覆盖层51非常薄，与Zn系 材料50的体积相比非常悬殊。由此，覆盖层51被混入熔融了的Zn系材料50的焊料浴中，如图2(B)所示不残存于接合界面中。接合后的接合部混入了覆盖层51，成为接合部57。 
对于接合温度，优选在比Zn系焊接材料55的熔点高30℃～60℃左右的温度下进行。 
在接合时，在惰性气体或还原气体气氛下进行，然而如上所述，为了将在覆盖层51表面生成的氧化膜还原，优选在还原气体气氛下进行。 
[第二实施方式的接合体及其制造方法] 
将第二实施方式的接合体的制造步骤的一例表示于图3中。图3(A)中表示接合前的各构件，将所得的接合体表示于图3(B)中。对于第一构件101和第二构件102的形状、大小没有特别限制，图3中，以第一构件101的被接合面大于第二构件102的被接合面的情况进行说明。 
如图3(A)所示，在第一构件101和第二构件102各自的接合面的表面形成Ni层111、112。进一步在Ni层111、112上形成与锌的反应性高而与锌生成合金的金属表面层121、122。 
这里，所谓“与锌的反应性高的金属”是指如下的金属，即，是与锌在数秒钟左右形成合金的金属，而其反应量也很大。具体来说，作为与锌的反应性高而与锌生成合金的金属(反应性金属)，可以举出铜(Cu)、银(Ag)、金(Au)等。 
金属表面层为以铜作为主成分的层(Cu系层)，从(1)与锌的反应性高、(2)容易熔入Zn系焊料浴中而在接合后可以使铜层消失的观点出发，是特别优选的。 
所谓以铜作为主成分的层(Cu系层)，是指含有50质量％以上的Cu的金属层。既可以是铜单质，也可以是铜合金，还可以是进一步向它们中添加了添加物的材料。作为铜合金，可以举出Cu-Au、Cu-Ag、Cu-Ni、Cu-Sn等。作为向以铜作为主成分的层中添加的添加物，可以举出锌(Zn)、镍(Ni)、锰(Mn)等。 
Cu系层更优选为含有65质量％以上的Cu的金属层，进一步优 选为含有80质量％以上的Cu的金属层。 
虽然Zn是润湿性低的物质，然而通过在Zn系焊接材料55的接合面设置容易与熔融的Zn反应而形成合金的金属(反应性金属)，就会使Zn系焊接材料55的润湿性提高。具体来说，利用如下的现象，即，在接合时的加热时，在Zn系焊接材料55超过熔点而熔融时，Zn系焊接材料55边发生与反应性金属生成合金的反应，边追随反应性金属而自身展开。 
应说明的是，在像第一实施方式的接合体那样，不在第一构件101和第二构件102各自的接合面表面设置金属表面层121、122的情况下，如果在接合的加热时边对被接合构件施加外压边使之擦动，则可以在不会使被接合构件倾斜的情况下接合。 
但是，第二实施方式的接合体中，即使不像第一实施方式的接合体那样进行边加热边施加外压的繁杂操作，也可以在不会使被接合构件倾斜的情况下接合。 
此外，如果为了使润湿性提高而形成的上述金属表面层121、122在焊接接合后仍然残存，则在将功率半导体模块作为产品使用时，有时会有因冷热循环而由Zn和反应性金属生成不需要的反应产物的情况。 
此种不需要的反应产物通常来说是脆的物质或硬的物质，因此就会以该不需要的反应产物所存在的位置为起点产生裂纹，其结果是，容易发生产生接合构件的裂纹、产生与接合界面的剥离等不佳状况。 
所以，较理想的是使金属表面层121、122在焊接材料润湿展开后，混入Zn的焊料浴中而消失。 
在焊接材料润湿展开后的接合界面中，金属表面层121、122能够消失的金属表面层121、122的厚度根据焊接接合时的加热温度、加热时间、以及焊接材料的种类等而异，因此无法一概而定，较理想的是恰当地采用合适的膜厚。 
但是，大致上优选为3nm以上1000nm以下，更优选为10nm以上200nm以下。如果膜厚过薄，则接合部分就会变为岛状，有时有无法均 匀地接合的情况。另一方面，在大于1000nm的情况下，无法全部混入Zn系焊料浴中，有时有金属表面层121、122残存的情况。 
金属表面层121、122可以利用溅射、镀覆、蒸镀等来形成。 
第一构件101与第二构件102的接合如图3(A)所示，将第一构件101和第二构件102各自的金属表面层121、122相对地配置，在其间夹入上述实施了表面处理的Zn系焊接材料55。所以，在以第一构件101/Ni层111/金属表面层121/覆盖层51/Zn系材料50/覆盖层51/金属表面层122/Ni层112/第二构件102的顺序层叠的状态下，利用软熔法等接合，形成接合体57。 
这里，在第二实施方式的接合体中，参照图3(B)，对润湿展开了的Zn系焊接材料55的状态进行说明。 
本实施方式中，由于通过具备金属表面层121、122而使锌的润湿性提高，因此如图3(B)所示，利用接合的加热，焊接材料均匀地润湿展开。润湿展开的结果是，所形成的接合部57有时会形成被称作角焊缝(fillet)的下摆展宽的形状。即使是此种接合形状，只要是均匀地接合就没有问题，然而作为抑制角焊缝的展宽的方法，可以例示出以下的方法。 
例如，可以举出如图4(A)(B)所示，使设于第一构件101上的金属表面层121的面积小于第一构件101的面积的方法。 
为了形成所需面积的金属表面层121，只要在第一构件101板上贴附掩片等而进行镀覆、或者安装具有开口部的掩模构件而进行溅射即可。所以，此种方法是简易的方法，可以控制焊接材料的润湿展开面积。 
应说明的是，本发明的技术由于直接地改变对润湿性最有影响的界面状态，因此如图4(A)(B)所示，很容易控制焊接材料的润湿展开范围。 
与此相对，对于像以往那样，向焊接材料中添加其他的物质而使润湿性提高的方法，由于不仅对润湿性直接造成影响的界面被改性，而且焊接材料整体也被改性，因此与本发明相比，很难控制焊接材料润湿展 开的范围。 
另外，可以如图5(A)(B)所示，通过预先在阻止焊接材料展开的部分将抗蚀剂70等形成图案，从而控制焊接材料的润湿展开。 
也可以在接合后除去不需要的抗蚀剂，对于耐热性高的抗蚀剂的情况，也可以原样不动地使之残留。 
此外，优选在用Zn系焊接材料55接合后的接合面中，金属表面层121、122消失。在根据接合后的接合体确认是否应用了金属表面层121、122时，也可以如图3(B)所示，根据金属表面层121残存的区域A来进行。 
除了为了提高润湿性而在第一构件101和第二构件102的接合面的表面设置了金属表面层121、122以外，与第一实施方式相同，因此省略其他的说明。 
<功率半导体模块> 
本发明的功率半导体模块具有功率半导体元件、绝缘基板和散热板。只要功率半导体元件与绝缘基板之间的第一接合部、以及绝缘基板与散热板之间的第二接合部中的至少一者用上述Zn系焊接材料55接合即可，也可以第一接合部和第二接合部两者用Zn系焊接材料55接合。 
[第一实施方式的功率半导体模块及其制造方法] 
图6中，示意性地表示本发明的功率半导体模块10的要部剖面图。 
功率半导体模块10具有功率半导体元件20、绝缘部30和散热板40。功率半导体元件20与绝缘部30之间通过第一接合部500接合。绝缘部30与散热板40之间通过第二接合部600接合。 
功率半导体模块10是用于车载用变换器等中的构件。由于在功率半导体模块10的周边设有未图示的内燃机，因此功率半导体模块10所处环境会达到相当高的温度。此外，在作为功率半导体元件使用了新一代的GaN、SiC的情况下，来自功率半导体元件20的发热大，功率半导体模块10的温度上升。 
为了防止功率半导体元件因自身所发出的热、高温的周围环境而破坏，设有流动冷却水的冷却管(未图示)，在冷却管与功率半导体元件之间设有散热板40。 
所以，一般来说作为对功率半导体模块要求的性能，第一是对于冷热循环不会产生龟裂、剥离等不佳状况，第二是利用绝缘基板使之可靠地绝缘，第三是将从功率半导体元件中发出的热尽可能不蓄积地传递到散热板。 
为了对于冷热循环不产生龟裂、剥离等，半导体元件、绝缘基板、散热板及接合构件等构件本身必须对温度变化具有耐久性，此外，在冷热循环中不产生不需要的反应产物十分重要。该反应产物是脆的物质或过硬的物质，容易以反应产物所产生的部位为起点而引起龟裂、剥离等。 
另外，对于抑制由冷热循环造成的龟裂或剥离等的发生来说，各构件的热膨胀系数是接近的值也很重要。如果将热膨胀系数完全不同的构件接合，则很容易因由冷热循环反复引起的构件的体积变化，产生龟裂或剥离等。 
在作为本发明的接合体的功率半导体模块中，由于在第一接合部500及第二接合部600中的至少一者中，使用Zn系焊接材料55接合，因此接合部分的耐热性足以耐受功率半导体模块的工作。另外，由于利用在除去了表面的自然氧化膜后设置了上述覆盖层的Zn系焊接材料55来接合，因此在接合界面中不存在不需要的锌的氧化膜，致密地接合。其结果是，可以抑制接合部分中的热阻、电阻的增大。 
应说明的是，本发明的功率半导体模块中，Zn系焊接材料55可以应用于第一接合部500和第二接合部600中的任一者，而且，既可以先接合第一接合部500、然后再接合第二接合部600，也可以先接合第二接合部600、然后再接合第一接合部500。 
但是，无论是哪种情况，如果第二次的焊接温度高于第一次中所用的焊接材料的熔点，则在第二次焊接时第一次焊接的部分就会熔融，从而产生引起位置错移或倾斜之类的不佳状况。 
为了避免该问题，一般来说，按照使第一次所用的焊接材料的熔 点高于第二次所用的焊接材料的熔点的方式来选择焊接材料。优选第二次接合中所用的焊接材料的熔点比第一次接合中所用的焊接材料的熔点低30℃以上，这是较理想的。 
也就是说，在第一次接合中应用了熔点约为330℃～420℃的Zn系焊接材料55的情况下，第二次接合中所用的焊接材料优选采用具有比Zn系焊接材料55的熔点低30℃以上的熔点的材料。另一方面，如果考虑来自功率半导体的发热，则第二次接合中所用的焊接材料的熔点较理想的是为200℃以上。由此，在第一次接合中应用了Zn系焊接材料55的情况下，第二次接合中所用的焊接材料优选应用熔点为230℃～300℃左右的材料。 
另一方面，在第二次接合中应用了Zn系焊接材料55的情况下，第一次接合中所用的焊接材料优选为具有比Zn系焊接材料55的熔点高30℃以上的固相线温度的材料。然而，为了防止半导体元件因焊接时的加热而受到破坏，最好熔点为650℃以下，优选为450℃以下。由此，在第二次接合中应用了Zn系焊接材料55的情况下，第一次接合中所用的焊接材料优选应用熔点为450～650℃的材料。 
根据上述说明，对于Zn系焊接材料55，从其熔点约为330℃～420℃的观点出发，优选用于第一次接合中，第二次接合中所用的焊接材料优选应用具有230℃～300℃左右的熔点的材料。 
所以，作为第二次接合中所用的焊接材料，可以举出Bi系焊接材料(熔点：约270℃)、Au系焊接材料(熔点：约280℃)、Sn-Sb系焊接材料(熔点：约250℃)等。它们当中，作为第二次接合中所用的焊接材料，从不使用贵金属之类的成本方面、安全性的观点出发，优选应用Bi系焊接材料。 
而且，优选在靠近发出大量热的半导体元件侧的第一接合部500中，应用熔点高的Zn系焊接材料55，在远离半导体元件侧的第二接合部600中，应用Bi系焊接材料等。 
所以，以下在图6所示的第一实施方式中，对在第一接合部500中应用Zn系焊接材料55、在第二接合部600中应用其他焊接材料的情 况进行说明。 
(第一接合部) 
本发明的第一接合部500是为了将功率半导体元件20与绝缘部30之间接合而设置的。第一接合部500中，应用以锌作为主成分的焊接材料。 
应说明的是，在图6的功率半导体模块中，用虚线来表示Zn系材料50及覆盖层51，然而在接合后的第一接合部500中，覆盖层51被混入而消失。 
(采用Zn系焊接材料接合的被接合面) 
在将Zn系焊接材料作为接合构件使用的情况下，在所接合的构件的被接合面上优选具备Ni层。也就是说，第一实施方式中，由于在第一接合部500中应用Zn系焊接材料55，因此优选在功率半导体元件20和绝缘部30各自的被接合面上具备Ni层22、38。通过具备Ni层22、38，可以抑制在与Zn系焊接材料55的界面中生成不需要的反应产物，对于温度变化的耐受性也变高。 
设于与Zn系焊接材料55的被接合面上的Ni层22、38的厚度优选为0.1μm～10μm，更优选为0.5μm～8μm。如果小于0.1μm，则在接合时有可能熔入焊接材料而消失，如果大于10μm，则会对功率半导体模块整体的热膨胀系数造成影响，从而有时产生热应力。 
Ni层22、38可以利用溅射、镀覆、蒸镀等来形成。 
(第二接合部) 
本发明的第二接合部600是为了将绝缘部30与散热板40之间接合而设置的。作为第二接合部600的材质没有特别限制，然而由于在第一实施方式中在上述第一接合部500中应用具有约330～420℃熔点的Zn系焊接材料55，因此在制造工序上，优选应用具有230℃～300℃左右熔点的材料。 
作为具有上述熔点的焊接材料，可以应用Bi系焊接材料(熔点： 约270℃)、Au系焊接材料(熔点：约280℃)、Sn-Sb系焊接材料(熔点：约250℃)等。 
作为Bi系焊接材料，除了Bi单质以外，还可以举出在Bi中添加了铜、Ni、Ag的材料等，从不使固相线温度降低的观点出发，优选为下述(1)～(4)中所述的Bi系焊接材料。 
进而，下述(1)～(4)中所述的Bi系焊接材料当中，从消除Bi的高脆性而提高机械强度的观点出发，优选为下述(2)～(4)的Bi系焊接材料。 
(1)Bi单质 
(2)在Bi中分散了CuAlMn合金粒子的Bi-CuAlMn 
(3)向Bi中添加了Cu的材料 
(4)向Bi中添加了Ni的材料 
另外，作为Au系焊接材料，可以举出Au-20Sn(熔点280℃)、Au-12.5Ge(熔点361℃)等。 
作为Sn-Sb系焊接材料，可以举出Sn-5Sb(熔点236℃)、Sn-9Sb(熔点246℃)等。 
在采用第二接合部600接合的被接合构件的表面，根据第二接合部600的焊接材料，也可以适当地设置金属膜(未图示)。 
(功率半导体元件) 
作为功率半导体元件20没有特别限制，可以根据用途适当地使用，也可以使用普通的Si基板等。 
本发明中，即使在作为新一代元件使用了GaN基板、SiC基板等的情况下，由于第一接合部500中所用的Zn系焊接材料55的熔点(固相线温度)约为330～420℃，因此对于因半导体元件的重复使用而散热的超过200℃的高温，也会成为不产生龟裂、剥离等不佳状况的可靠性高的功率半导体模块。 
第一实施方式中，由于在第一接合部500中使用Zn系焊接材料55，因此功率半导体元件20在第一接合部500侧的表面设置Ni层22。在Zn系焊接材料55与Ni层22的界面中，由于由冷热循环造成的存在于界面中的产物的生长速度非常慢，因此对于温度变化的耐受性变高。 
在Ni层22的表面，为了防止氧化、确保润湿性(密合性)，可以进一步设置薄的Au层(未图示)。而且，该薄的Au层在接合时熔入焊料浴中，基本上不存在于最终的功率半导体模块中。 
此种Au层的厚度优选为0.01μm～0.5μm左右，更优选为0.03μm～0.1μm。Au层可以利用溅射、镀覆、蒸镀等来形成。 
(绝缘部) 
作为绝缘部30的绝缘基板32，只要可以确保绝缘性就可以没有特别限制地使用，然而为了在冷热循环时不产生明显的热应力，优选具有与半导体元件的热膨胀系数相同程度的热膨胀系数。 
具体来说，作为合适的绝缘基板32，可以举出由AlN、Si3N4、Al2O3等形成的基板，其中，从热导率及热膨胀系数的观点出发，优选Si3N4或AlN。此外，由于Si3N4的破坏强度大于AlN的破坏强度，绝缘构件本身的寿命变长，因此作为绝缘基板32更优选为Si3N4。 
另外，为了从绝缘基板32的功率半导体元件侧的表面向半导体元件通电，在绝缘基板32的表面设置导电层34。另外，为了抑制对于温度变化的翘曲，优选在散热板40侧也设置导电层36。 
在作为绝缘基板32使用AlN的陶瓷的情况下，作为导电层34、36，优选Al、Cu、Mo、Ni等，尤其优选Al及Cu。如果在AlN的表面设置Al层，则会对温度变化产生塑性变形，可以缓和热应力，如果设置Cu层，则由于导电率高，因此可以很薄地形成，可以缓和热应力，所以优选。 
也就是说，在将AlN的陶瓷作为绝缘基板32使用的情况下，作为绝缘部30，优选为Cu/Si3N4/Cu叠层体或Al/Si3N4/Al叠层体。 
另一方面，在作为绝缘基板32使用Si3N4的陶瓷的情况下，作为 导电层34、36，优选Al、Cu、Mo、Ni等，尤其优选Al及Cu，更优选为Cu。Cu由于导电率高，因此如果设置Cu层，则导电率高，所以可以很薄地形成，可以缓和热应力，所以优选。另外，Cu/Si3N4/Cu叠层体在冷热循环试验中也难以被破坏，作为绝缘部30的可靠性高。 
设于绝缘基板32上的导电层34、36的厚度优选为0.01mm～1mm，更优选为0.1mm～0.8mm。在导电层34、36的厚度小于0.01mm的情况下，就无法忽视由沿横向的电流造成的损耗及发热，在超过1mm的情况下，则会对功率半导体模块整体的热膨胀系数造成影响，产生热应力，因此不够理想。 
在绝缘基板32的两个表面贴附导电层34、36的方法没有特别限制，可以适当地采用硬钎焊等公知方法。 
优选在使用Zn系焊接材料55的第一接合部500侧的绝缘部30的表面，设置Ni层38。如上所述，由于Zn系焊接材料55在与Ni层的界面中，由冷热循环造成的存在于界面中的产物的生长速度非常慢，因此通过设置Ni层38，即使对于温度变化也不会产生龟裂、剥离等不佳状况。 
Ni层38的厚度优选为0.1μm～10μm，更优选为3μm～8μm。如果小于0.1μm，则有可能接合时熔入焊接材料中而消失，如果大于10μm，则会对功率半导体模块整体的热膨胀系数造成影响，从而产生热应力，因此不够理想。 
在Ni层38的表面，为了防止氧化、确保接触性，可以进一步设置薄的Au层(未图示)。而且，该薄的Au层在接合时会熔入焊料浴中，基本上不会残存于最终的功率半导体模块中。 
此种Au层的厚度优选为0.01μm～0.5μm左右，更优选为0.03μm～0.1μm。 
在第二接合部600侧的绝缘部30的表面，根据第二接合部600的焊接材料，可以适当地设置金属膜(未图示)。 
(散热板) 
作为散热板40，只要具有散热性就可以没有特别限制地使用，然而优选使用热导率足够高、作为散热板的功能优异、而且与半导体元件的热膨胀系数接近的材料。 
具体来说，作为合适的散热板40，可以举出由Mo、Cu-Mo合金、Al-SiC、Cu、Al等形成的散热板，其中，由于具有高热导率和与功率半导体元件接近的热膨胀系数，因此优选Mo。 
在将Mo用于散热板中的情况下，从可以实现利用焊料的接合的观点出发，优选在Mo的两面设置其他金属层，作为此种金属层，可以举出Cu、Ni等，其中优选Cu。特别是从实现热导率和热膨胀系数的调整的观点出发，散热板40优选为在Mo的表面设置了Cu层的Cu层44/Mo层42/Cu层46的叠层体。 
像这样，散热板40是由Cu层44/Mo层42/Cu层46构成的叠层体的情况下，各层的厚度的比率优选为1/5/1～1/12/1，更优选为1/7/1～1/9/1。如果Mo层比1/5/1薄，则由于具有远离功率半导体元件的热膨胀系数的热膨胀系数，因此不够理想。如果Mo层比1/12/1厚，则难以充分地发挥作为散热板的散热功能，因而不够理想。 
作为具体的层的厚度，Cu层44、46优选为0.05mm～1mm，更优选为0.2mm～0.5mm。Mo层42的厚度优选为1mm～7mm，更优选为2mm～4mm。 
为了使由Cu层44/Mo层42/Cu层46构成的叠层体充分地发挥散热功能，整体的厚度优选为1mm～8mm，更优选为2mm～5mm。 
在第二接合部600侧的散热板40的表面，根据第二接合部600的焊接材料，可以适当地设置金属膜(未图示)。 
将第一实施方式的功率半导体模块的制造步骤的一例表示于图7中。 
(Zn系焊接材料的准备) 
首先，准备利用上述方法实施了表面处理的Zn系焊接材料55。该Zn系焊接材料55被除去了氧化膜501，并且在表面设有覆盖层51。 
(第一接合部的接合) 
然后，如图7(A)所示，将功率半导体元件20与绝缘部30相对地配置，在其间夹持上述实施了表面处理的Zn系焊接材料55。Zn系焊接材料55是在Zn系材料50的表面具备覆盖层51的材料。所以，在以功率半导体元件20/Ni层22/覆盖层51/Zn系材料50/覆盖层51/Ni层38/绝缘部30的顺序层叠的状态下，利用软熔法等接合，形成第一接合部500。 
在设于Zn系焊接材料55表面的覆盖层51的表面，生成易还原金属的氧化膜。但是，易还原金属的氧化膜与锌的氧化膜相比容易被还原，在还原气体气氛下进行接合时，在比Zn系焊接材料55熔融的温度(约400℃)低的温度(在易还原金属为铜时约200)下，易还原金属的氧化膜被还原，露出易还原金属(优选为铜)。 
进一步加热，Zn系材料50开始熔融。由于此时的体积膨胀，设于Zn系材料50表面的覆盖层破损，存在于内部的熔融了的Zn系材料50向被接合面上润湿展开。 
此时，设于Zn系焊接材料55表面的覆盖层51非常薄，与Zn系材料50的体积相比悬殊，因此被混入熔融了的Zn系材料50的焊料浴中，如图7(B)所示，不残存于接合界面中。 
对于接合温度，优选在比Zn系焊接材料55的熔点高30℃～60℃左右的温度下进行。 
在接合时，在惰性气体或还原气体气氛下进行，然而如上所述，为了将在上述覆盖层表面生成的氧化膜还原，优选在还原气体气氛下进行。 
对于所形成的第一接合部500的层的厚度，从热传导及热应力的观点出发，优选为5μm以上500μm以下，更优选为10μm以上200μm以下。 
(第二接合部的接合) 
在利用第二接合部600的接合中，如图7(C)所示，使用利用第一 接合部500与功率半导体元件20接合了的绝缘部30、以及散热板40，将绝缘部30与散热板40相对地配置，在其间夹入第二接合部600中所用的焊接材料，在以绝缘部30/焊接材料60/散热板40的顺序层叠的状态下，利用软熔法等接合，得到图6所示的功率半导体模块。 
与利用第一接合部500的接合相同，在利用第二接合部600的接合中，也是在惰性气体或还原气体气氛下接合。对于第二接合部600的接合温度，优选在比第二接合部600的焊接材料的熔点高30℃～60℃左右的温度下、并且在比第一接合部500中所用的Zn系焊接材料55的熔点低30℃以上的温度下接合。 
由于第一次接合中所用的Zn系焊接材料55的熔点高于第二次所用的焊接材料的熔点，因此不会发生在第二次焊接时，第一次焊接的部分熔融而引起位置错移或倾斜之类的不佳状况。 
另外，第一实施方式中，由于在接近产生大量热的半导体元件侧的第一接合部500中，应用熔点更高的Zn系焊接材料55，在远离半导体元件侧的第二接合部600中，应用比第一接合部500中所用的Zn系焊接材料55熔点低的焊接材料，因此形成耐热性更为优异的功率半导体模块。 
对于第二接合部600的厚度，从热传导及热应力的观点出发，优选为5μm以上500μm以下，更优选为10μm以上300μm以下。 
[第二实施方式的功率半导体模块] 
第一实施方式的功率半导体模块中，在第一接合部500中应用了Zn系焊接材料55，在第二接合部600中应用了熔点低于Zn系焊接材料55的焊接材料，然而在第二实施方式的功率半导体模块中，在第一接合部500中应用熔点低于Zn系焊接材料55的焊接材料，在第二接合部600中应用Zn系焊接材料55。 
第二实施方式的功率半导体模块中，先接合第二接合部600，然后在第二次中接合第一接合部500。优选在使用Zn系焊接材料55的第二接合部600的被接合面上设置Ni层。对于其他方面，由于与第一实施方式的功率半导体模块相同，因此省略说明。 
[第三实施方式的功率半导体模块] 
在通过改变Zn系焊接材料55中所含的合金组成的种类、添加剂的种类、添加剂的添加量，而使熔点很大地变化的情况下，可以在第一接合部和第二接合部两者中应用Zn系焊接材料55。 
该情况下，第二次接合中所用的焊接材料的熔点比第一次接合中所用的焊接材料的熔点低30℃以上也是较理想的，并且考虑到来自功率半导体的发热，较理想的是为200℃以上。 
此外，在考虑了来自功率半导体元件20的发热的情况下，优选将熔点高的焊接材料应用于第一接合部中，将熔点比它低的焊接材料应用于第二接合部中。 
第三实施方式的功率半导体模块中，优选在第一接合部500和第二接合部600的被接合面上设置Ni层。对于其他方面，由于与第一实施方式的功率半导体模块相同，因此省略说明。 
[第四实施方式的功率半导体模块] 
与第二实施方式的接合体相同，为了使Zn系焊接材料55的润湿性提高，在被接合面上设置金属表面层。图8中，采用在第一接合部中应用Zn系焊接材料55的情况进行说明。 
如图8(A)(B)所示，在Ni层22、28的表面，设置金属表面层24、39。较理想的是，金属表面层24、39在焊接材料润湿展开后，被混入锌的焊料浴中而消失。 
金属表面层24、39与第二实施方式的接合体中说明的金属表面层121、122同义。 
另外，为了提高润湿性，在作为Zn系焊接材料55的接合面的功率半导体元件20及绝缘部30的表面，设置了金属表面层24、39，除此之外与第一实施方式的功率半导体模块相同，因此省略其他的说明。 
而且，第四实施方式中，由于在第一接合部500中应用了Zn系焊接材料55，因此在功率半导体元件20及绝缘部30的表面，设置了金 属表面层24、39，然而在将Zn系焊接材料55应用于第二接合部600中的情况下，则在绝缘部30及散热板40的接合面上设置金属表面层24、39。 
<效果> 
利用本发明的制造方法得到的功率半导体模块，由于在Zn系焊接材料55与被接合面之间不存在氧化膜，因此可以得到致密的接合界面。其结果是，可以抑制接合部的热阻的增大，可以将在功率半导体元件中产生的热有效地向冷却水等冷却介质传递。 
另外，即使在伴随着热膨胀系数差而对接合部施加热应力的情况下，由于接合部中空隙等缺陷少，因此也难以形成裂纹等，从而形成对于冷热循环而言可靠性高的功率半导体模块。 
实施例 
下面利用实施例对本发明进行说明，然而是对本发明的功率半导体模块的制造方法的一例进行叙述，本发明并不受这些实施例限定。 
[实施例1] 
依照图7(A)(B)，将功率半导体元件与绝缘基板用Zn系焊接材料55接合，制作了图7(B)所示的构成的评价试验体-1。 
<功率半导体元件的准备> 
准备使用了GaN的功率半导体元件20，在其最表面利用溅射形成Ni层22。在Ni层22的表面利用溅射形成Au层(未图示)。 
<绝缘部的准备> 
另一方面，在作为绝缘基板32的Si3N4陶瓷板的两面利用硬钎焊贴附Cu层34、36，制作了Cu层34/Si3N4层32/Cu层36的叠层体。进而在该叠层体的Cu层的表面利用镀覆形成Ni层38，制作成绝缘部30。而且，在镀覆时，将不进行镀覆的面贴附掩片等进行保护。 
<第一接合部的准备> 
准备向锌中添加了4质量％的Al的焊接材料(Zn0.96Al0.04合金：熔点380℃)，利用压延，加工为厚0.1mm的箔状。然后，将该焊料箔放入溅射装置中，利用反溅射，蚀刻了焊料箔表面。蚀刻是在真空中注入了氩气的状态下、以13.56MHz的高频、在100W的电压下产生等离子体而进行的。蚀刻的时间为15分钟。 
然后，在维持高真空的状态下，在真空装置内使试样移动，在试样的表面利用溅射形成铜的膜。溅射是用直流进行的，电压为40W，根据另外预先测得的成膜速度来调整溅射的时间，以使膜厚达到50nm。 
将形成了铜膜的焊料箔从真空装置中取出，将焊料箔翻面后，同样地进行利用反溅射的蚀刻以及铜的成膜，从真空装置中取出。 
<第一接合部的接合> 
将上述准备好的功率半导体元件20的Ni层22与绝缘部30的Ni层38相对地配置，在其间夹入Zn0.96Al0.04层50，在该状态下安放于用于定位的碳夹具中，放入电炉中。 
在电炉的炉心管中，一直流入含有5vol％的氢气的氮气，内部变为还原性气氛。在该状态下，从室温起用30分钟升温到430℃后，将430℃的状态保持5分钟，其后冷却到常温附近后取出，得到评价试验体-1
<接合面的观察> 
对评价试验体-1，首先利用超声波探伤，非破坏地观察了接合面整体后，切割评价试验体-1而研磨了剖面后，利用电子显微镜观察了该剖面。 
结果发现，虽然在评价试验体-1的接合面中确认有若干的空隙(void)，然而整体上是致密的接合。 
另外，未看到在评价试验体-1的接合界面附近残存铜的情形，可以认为是在焊料熔融时被混入了焊料浴中。 
[比较例1] 
将与实施例1的评价试验体-1是相同的构成，然而未进行反溅射、 铜成膜的Zn0.96Al0.04合金应用于第一接合部中，制作成比较的评价试验体-2
这里，在第一接合部接合时，为了将在Zn0.96Al0.04合金表面生成的自然氧化膜破坏而使内部的Zn0.96Al0.04合金向接合面流出，在功率半导体元件20与绝缘部30之间夹入了Zn0.96Al0.04层的状态下，对功率半导体元件20及绝缘部30施加了外压。 
对于所得的比较的评价试验体-2，也与实施例1相同地观察了接合面。其结果是，在比较的评价试验体-2中，观察到很多未被接合的部分。这可以认为是因为，虽然在焊料箔上生成的自然氧化膜破损而使焊接材料流出，然而氧化膜残存于接合部中，该部分未接合。 
[实施例2] 
实施例1中，利用反溅射和溅射进行了自然氧化膜的除去和其后的铜膜的形成，而实施例2中，是利用镀覆进行的。 
准备向锌中添加了4质量％的Al的焊接材料(Zn0.96Al0.04合金：熔点380℃)，利用压延，加工为厚0.1mm的箔状。然后，将该焊料箔放入除去氧化膜的前处理液中，其后浸渍于镀铜液中。镀覆的条件根据预先求出的镀覆厚度与镀覆时间的关系进行调整，以使镀覆厚度达到50nm。 
镀覆后将试样利用与实施例1相同的方法制作成接合体，得到评价试验体-3。 
对所得的评价试验体-3，与实施例1相同地观察了接合面。结果发现，评价试验体-3中，虽然可以看到产生若干的空隙等接合并不完全的部分，然而作为整体来说是致密的接合。 
[实施例3] 
依照图8(A)(B)，将功率半导体元件和绝缘基板用Zn系焊接材料55接合，制作成图8(B)所示的构成的评价试验体-4。 
<功率半导体元件的准备> 
准备接合面为1cm2的GaN功率半导体元件20，在其最表面利用溅射形成Ni层22。在Ni层22的表面利用溅射形成Cu层24。利用电子显微镜观测了Ni层22和Cu层24的厚度，其结果是，Ni层22的厚度为0.7μm，Cu层24的厚度为50nm。 
<绝缘部的准备> 
另一方面，在作为绝缘基板32的Si3N4陶瓷板的两面利用硬钎焊贴附Cu层34、36，制作了Cu层34/Si3N4层32/Cu层36的叠层体。 
进而在该叠层体的Cu层的表面利用镀覆形成Ni层38，进而在Ni层38上利用溅射将Cu层39成膜，制作成绝缘部30。而且，在镀覆时，将不进行镀覆的面贴附掩片等进行保护。Cu层39的厚度为50nm。 
除了使用了如上所述地准备的功率半导体元件和绝缘部以外，与实施例1相同地得到评价试验体-4 
对所得的评价试验体-4，利用与实施例1相同的方法进行了接合面的观察。结果发现，评价试验体-4的接合面与实施例1的评价试验体-1的接合面相比，是更致密的接合。 
另外，未看到在评价试验体-4的接合界面附近残存铜的情形，可以认为是在焊料熔融时被混入了焊料浴中。 
而且，日本申请特愿2007-300792号全部的公开内容经参照而引入本说明书中。 
另外，对于本说明书中所述的所有文献、专利申请及技术标准而言，各个文献、专利文献以及技术标准经参照而引入的情况是以具体且与分别记载的情况相同的方式经参照而引入本说明书中的。 

Claims (24)

1.一种接合体，具有第一构件和第二构件，
所述第一构件与第二构件之间用在表面具有覆盖层的以锌作为主成分的焊接材料接合，该焊接材料是在除去了以锌作为主成分的材料表面的氧化膜后、或者在不存在所述氧化膜的状态下，在所述表面设置了以如下的金属作为主成分的覆盖层而成的，所述金属是其氧化物比所述氧化膜容易被还原的金属，
在用所述以锌作为主成分的焊接材料接合后的接合面中，所述覆盖层消失，
在第一构件和第二构件的被接合面上设有镍层，
在接合前的所述镍层的表面，具备与锌的反应性高而与锌生成合金的金属表面层，在接合后的接合面中，所述金属表面层消失。
2.根据权利要求1所述的接合体，其中，所述覆盖层是以铜作为主成分的层。
3.根据权利要求1或2所述的接合体，其中，所述以锌作为主成分的材料是锌单质、或者以Zn(1-x-y)AlxMy表示的合金，Zn(1-x-y)AlxMy中，x为0.02～0.10，y为0～0.02，M表示除锌及铝以外的金属。
4.根据权利要求1或2所述的接合体，其中，所述覆盖层的厚度为5nm以上500nm以下。
5.一种功率半导体模块，具有功率半导体元件、绝缘基板和散热板，
所述功率半导体元件与所述绝缘基板之间的第一接合部、以及所述绝缘基板与所述散热板之间的第二接合部中的至少一者，用在表面具有覆盖层的以锌作为主成分的焊接材料接合，该焊接材料是在除去了以锌作为主成分的材料表面的氧化膜后、或者在不存在所述氧化膜的状态下，在所述表面设置了以如下的金属作为主成分的覆盖层而成的，所述金属是其氧化物比所述氧化膜容易被还原的金属，
在用所述以锌作为主成分的焊接材料接合后的接合面中，所述覆盖层消失，
所述功率半导体元件、所述绝缘基板及所述散热板中，用所述以锌作为主成分的焊接材料接合的被接合构件在其被接合面上具有镍层，
在接合前的所述镍层的表面，具备与锌的反应性高而与锌生成合金的金属表面层，在接合后的接合面中，所述金属表面层消失。
6.根据权利要求5所述的功率半导体模块，其中，所述覆盖层是以铜作为主成分的层。
7.根据权利要求5或6所述的功率半导体模块，其中，所述以锌作为主成分的材料是锌单质、或者以Zn(1-x-y)AlxMy表示的合金，Zn(1-x-y)AIxMy中，x为0.02～0.10，y为0～0.02，M表示除锌及铝以外的金属。
8.根据权利要求5或6所述的功率半导体模块，其中，所述覆盖层的厚度为5nm以上500nm以下。
9.根据权利要求5或6所述的功率半导体模块，其中，所述功率半导体元件是使用GaN或SiC形成的。
10.根据权利要求5或6所述的功率半导体模块，其中，所述绝缘基板为Si3N4层，在Si3N4层的两个表面具备由铜形成的导电层。
11.根据权利要求5或6所述的功率半导体模块，其中，所述散热板是在钼Mo层的两面具有铜Cu层的Cu层/Mo层/Cu层的叠层体。
12.根据权利要求11所述的功率半导体模块，其中，所述散热板的Cu层/Mo层/Cu层的厚度的比率为1/5/1～1/12/1。
13.一种接合体的制造方法，准备如下的以锌作为主成分的焊接材料，该焊接材料是在将以锌作为主成分的材料表面的氧化膜除去、或者不存在所述氧化膜的状态下，在所述表面设置以如下的金属作为主成分的覆盖层而成的，所述金属是其氧化物比所述氧化膜容易被还原的金属，
在第一构件与第二构件之间夹持所述以锌作为主成分的焊接材料，
进行加热，将所述第一构件与第二构件接合并且使所述覆盖层消失，
使用在被接合面上设置了镍层的第一构件和第二构件，
在接合前，在所述镍层的表面，设置与锌的反应性高而与锌生成合金的金属表面层，
利用接合时的所述加热，使所述金属表面层消失。
14.根据权利要求13所述的接合体的制造方法，其中，利用等离子体来进行所述氧化膜的除去。
15.根据权利要求13所述的接合体的制造方法，其中，利用镀覆前处理液来进行所述氧化膜的除去。
16.根据权利要求13或14所述的接合体的制造方法，其中，在真空中，在所述以锌作为主成分的材料表面设置所述覆盖层。
17.根据权利要求13或14所述的接合体的制造方法，其中，接合前的所述金属表面层的厚度为3nm以上1000nm以下。
18.根据权利要求13或14所述的接合体的制造方法，其中，接合前的所述金属表面层的厚度为10nm以上200nm以下。
19.一种功率半导体模块的制造方法，准备如下的以锌作为主成分的焊接材料，该焊接材料是在将以锌作为主成分的材料表面的氧化膜除去、或者不存在所述氧化膜的状态下，在所述表面设置以如下的金属作为主成分的覆盖层而成的，所述金属是其氧化物比所述氧化膜容易被还原的金属，
在功率半导体元件与绝缘基板之间的第一接合部、以及绝缘基板与散热板之间的第二接合部中的至少一者中，夹持所述以锌作为主成分的焊接材料，
进行加热而接合并且使所述覆盖层消失，
所述功率半导体元件、所述绝缘基板及所述散热板中，用所述以锌作为主成分的焊接材料接合的被接合构件在其被接合面上具备镍层，
在接合前，在所述镍层的表面，设置与锌的反应性高而与锌生成合金的金属表面层，
利用接合时的所述加热，使所述金属表面层消失。
20.根据权利要求19所述的功率半导体模块的制造方法，其中，利用等离子体来进行所述氧化膜的除去。
21.根据权利要求19所述的功率半导体模块的制造方法，其中，利用镀覆前处理液来进行所述氧化膜的除去。
22.根据权利要求19或20所述的功率半导体模块的制造方法，其中，在真空中，在所述以锌作为主成分的材料表面设置所述覆盖层。
23.根据权利要求19或20所述的功率半导体模块的制造方法，其中，接合前的所述金属表面层的厚度为3nm以上1000nm以下。
24.根据权利要求19或20所述的功率半导体模块的制造方法，其中，接合前的所述金属表面层的厚度为10nm以上200nm以下。
CN2008800226496A 2007-11-20 2008-11-19 接合体及其制造方法、以及功率半导体模块及其制造方法 Expired - Fee Related CN101687284B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007300792A JP5160201B2 (ja) 2007-11-20 2007-11-20 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP300792/2007 2007-11-20
PCT/JP2008/071043 WO2009066704A1 (ja) 2007-11-20 2008-11-19 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN101687284A CN101687284A (zh) 2010-03-31
CN101687284B true CN101687284B (zh) 2013-06-05

Family

ID=40667526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800226496A Expired - Fee Related CN101687284B (zh) 2007-11-20 2008-11-19 接合体及其制造方法、以及功率半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US8283783B2 (zh)
EP (1) EP2213404A4 (zh)
JP (1) JP5160201B2 (zh)
CN (1) CN101687284B (zh)
WO (1) WO2009066704A1 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891647B2 (ja) * 1997-07-28 2007-03-14 株式会社バッファロー 発電式無電源マウス
JP2010179336A (ja) * 2009-02-05 2010-08-19 Toyota Central R&D Labs Inc 接合体、半導体モジュール、及び接合体の製造方法
US8193040B2 (en) * 2010-02-08 2012-06-05 Infineon Technologies Ag Manufacturing of a device including a semiconductor chip
KR101559617B1 (ko) * 2010-03-01 2015-10-12 오사카 유니버시티 반도체장치 및 반도체장치용 접합재
JP5828618B2 (ja) * 2010-05-13 2015-12-09 住友金属鉱山株式会社 コーティング膜付きＰｂフリーＺｎ系はんだ合金及びその製造方法
JP5601275B2 (ja) 2010-08-31 2014-10-08 日立金属株式会社 接合材料、その製造方法、および接合構造の製造方法
JP6163305B2 (ja) * 2010-09-24 2017-07-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5206779B2 (ja) * 2010-12-08 2013-06-12 住友金属鉱山株式会社 Ｚｎを主成分とするＰｂフリーはんだ合金
JP5325917B2 (ja) 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法
US9730309B2 (en) * 2011-04-04 2017-08-08 Ceramtec Gmbh Ceramic printed circuit board comprising an al cooling body
JP5672132B2 (ja) * 2011-04-27 2015-02-18 住友金属鉱山株式会社 Ｚｎを主成分とするＰｂフリーはんだ合金およびその製造方法
US9735126B2 (en) 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
JP5675525B2 (ja) * 2011-07-28 2015-02-25 日産自動車株式会社 半導体装置の製造方法及び半導体装置
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP6104518B2 (ja) 2012-04-27 2017-03-29 日産自動車株式会社 半導体装置の製造方法、断熱荷重治具及び断熱荷重治具の設置方法
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP2014024082A (ja) * 2012-07-26 2014-02-06 Sumitomo Metal Mining Co Ltd はんだ合金
TWI476883B (zh) * 2012-11-15 2015-03-11 Ind Tech Res Inst 焊料、接點結構及接點結構的製作方法
JP2014143342A (ja) * 2013-01-25 2014-08-07 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
EP2992553A4 (en) 2013-05-03 2017-03-08 Honeywell International Inc. Lead frame construct for lead-free solder connections
JP6116413B2 (ja) * 2013-07-09 2017-04-19 三菱電機株式会社 電力用半導体装置の製造方法
JP2015098048A (ja) * 2013-11-19 2015-05-28 住友金属鉱山株式会社 Ｐｂを含まないＺｎ−Ｇｅ系はんだ合金およびそれを用いた電子部品
JP2017509489A (ja) 2014-02-20 2017-04-06 ハネウェル・インターナショナル・インコーポレーテッド 鉛フリーはんだ組成物
JP2015165527A (ja) * 2014-02-28 2015-09-17 株式会社東芝 半導体装置及びその製造方法
JP2015208765A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 無鉛はんだ材、電力用半導体装置、および電力用半導体装置の製造方法
JP6387697B2 (ja) * 2014-06-13 2018-09-12 Tdk株式会社 磁性体コアおよびコイル装置
JP6468412B2 (ja) * 2014-06-13 2019-02-13 Tdk株式会社 磁性体コアおよびコイル装置
JP6078577B2 (ja) * 2015-04-22 2017-02-08 株式会社日立製作所 接続材料、接続方法、半導体装置及び半導体装置の製造方法
JP6493161B2 (ja) * 2015-11-05 2019-04-03 トヨタ自動車株式会社 半導体装置の製造方法
US9802274B2 (en) 2016-03-21 2017-10-31 Indium Corporation Hybrid lead-free solder wire
KR20200138302A (ko) * 2018-03-28 2020-12-09 미쓰비시 마테리알 가부시키가이샤 히트 싱크가 부착된 절연 회로 기판
CN109534842B (zh) * 2018-11-26 2021-08-10 北京卫星制造厂有限公司 功率半导体模块用焊接工艺
JP7080161B2 (ja) * 2018-12-05 2022-06-03 三菱電機株式会社 半導体装置
KR102564459B1 (ko) * 2019-05-09 2023-08-07 현대자동차주식회사 양면 냉각 파워모듈의 스페이서 구조 및 그 제조 방법
CN112935633A (zh) * 2021-02-03 2021-06-11 新疆应用职业技术学院 复合焊丝的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87106949A (zh) * 1987-10-20 1988-07-13 国家机械工业委员会上海材料研究所 空气热交换器用钎焊材料及钎剂
CN1286655A (zh) * 1998-10-01 2001-03-07 三井金属矿业株式会社 无铅焊粉及其制备方法
CN1394155A (zh) * 2000-10-24 2003-01-29 富士通株式会社 用于焊接的合金和焊接
CN1471161A (zh) * 2002-06-14 2004-01-28 ����ŷ�������ʽ���� 半导体器件及其制造方法
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293952A (ja) 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子接続端子形成方法
JPH08164496A (ja) * 1994-10-11 1996-06-25 Hitachi Ltd Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系はんだ及びその表面処理方法並びにそれを用いた実装品
JPH11208487A (ja) 1997-11-14 1999-08-03 Toyota Motor Corp ステアリングギヤボックス取付け構造
JPH11172353A (ja) 1997-12-04 1999-06-29 Sumitomo Metal Mining Co Ltd 高温はんだ付用Ｚｎ合金
JPH11172354A (ja) 1997-12-04 1999-06-29 Sumitomo Metal Mining Co Ltd 高温はんだ付用Ｚｎ合金
JP3878305B2 (ja) 1997-12-04 2007-02-07 住友金属鉱山株式会社 高温はんだ付用Ｚｎ合金
JP3335896B2 (ja) * 1997-12-26 2002-10-21 株式会社東芝 ハンダ材及びハンダ材の製造方法
JP3850135B2 (ja) 1998-04-02 2006-11-29 住友金属鉱山株式会社 高温はんだ付用Ｚｎ合金
JP3945915B2 (ja) 1998-08-25 2007-07-18 住友金属鉱山株式会社 はんだ用Ｚｎ合金
JP4022013B2 (ja) 1999-01-14 2007-12-12 住友金属鉱山株式会社 ダイボンディング用Ｚｎ合金
JP2002120086A (ja) * 2000-10-12 2002-04-23 Sanyo Electric Co Ltd 無鉛はんだ及びその製造方法
JP4081073B2 (ja) 2000-12-25 2008-04-23 Ｔｄｋ株式会社 はんだ付け方法
US6680128B2 (en) * 2001-09-27 2004-01-20 Agilent Technologies, Inc. Method of making lead-free solder and solder paste with improved wetting and shelf life
JP2004165637A (ja) * 2002-10-21 2004-06-10 Matsushita Electric Ind Co Ltd 半導体装置
US6841867B2 (en) * 2002-12-30 2005-01-11 Intel Corporation Gel thermal interface materials comprising fillers having low melting point and electronic packages comprising these gel thermal interface materials
JP2007300792A (ja) 2003-01-09 2007-11-15 Matsushita Electric Ind Co Ltd 電源システム
JP2004358539A (ja) 2003-06-06 2004-12-24 Sumitomo Metal Mining Co Ltd 高温ろう材
JP2004358540A (ja) 2003-06-06 2004-12-24 Sumitomo Metal Mining Co Ltd 高温ろう材
JP4772320B2 (ja) * 2004-12-15 2011-09-14 富士通株式会社 亜鉛−アルミニウムはんだ合金
TWI462236B (zh) 2005-03-18 2014-11-21 Dowa Electronics Materials Co 副載置片及其製造方法
JP2006320912A (ja) 2005-05-17 2006-11-30 Sumitomo Metal Mining Co Ltd 高温はんだ合金
JP4699822B2 (ja) * 2005-07-04 2011-06-15 株式会社豊田中央研究所 半導体モジュ−ルの製造方法
JP5224430B2 (ja) * 2006-03-17 2013-07-03 株式会社豊田中央研究所 パワー半導体モジュール
JP4964009B2 (ja) * 2007-04-17 2012-06-27 株式会社豊田中央研究所 パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87106949A (zh) * 1987-10-20 1988-07-13 国家机械工业委员会上海材料研究所 空气热交换器用钎焊材料及钎剂
CN1286655A (zh) * 1998-10-01 2001-03-07 三井金属矿业株式会社 无铅焊粉及其制备方法
CN1394155A (zh) * 2000-10-24 2003-01-29 富士通株式会社 用于焊接的合金和焊接
CN1471161A (zh) * 2002-06-14 2004-01-28 ����ŷ�������ʽ���� 半导体器件及其制造方法
CN1753177A (zh) * 2004-09-22 2006-03-29 富士电机电子设备技术株式会社 功率半导体模块及其制造方法

Also Published As

Publication number Publication date
EP2213404A4 (en) 2016-11-30
WO2009066704A1 (ja) 2009-05-28
CN101687284A (zh) 2010-03-31
US20100193801A1 (en) 2010-08-05
JP5160201B2 (ja) 2013-03-13
JP2009125753A (ja) 2009-06-11
EP2213404A1 (en) 2010-08-04
US8283783B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
CN101687284B (zh) 接合体及其制造方法、以及功率半导体模块及其制造方法
CN101657899B (zh) 功率半导体模块
JP5224430B2 (ja) パワー半導体モジュール
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
WO2010017327A1 (en) A microheat exchanger for laser diode cooling
US12002732B2 (en) Copper/ceramic assembly, insulated circuit board, method for producing copper/ceramic assembly, and method for producing insulated circuit board
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
KR100899919B1 (ko) 전자부품용 패키지, 그 덮개, 그 덮개용 덮개재 및 그덮개재의 제조방법
JP2009528684A (ja) ペルチェ素子精製プロセスとペルチェ素子
KR20210046670A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
WO2006082770A1 (ja) セラミックス配線基板とその製造方法、およびそれを用いた半導体装置
CN111916418A (zh) 用于双面冷却功率模块的隔离件结构及其制造方法
JP4702294B2 (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP5004792B2 (ja) Ｃｕ−Ｍｏ基板およびその製造方法
JP2007311526A (ja) パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール
US6268659B1 (en) Semiconductor body with layer of solder material comprising chromium
JP4917375B2 (ja) パワー半導体モジュールの製造方法
JP2018111111A (ja) 金属接合体及び半導体装置の製造方法
JP4822526B2 (ja) 接合体
JP4951932B2 (ja) パワーモジュール用基板の製造方法
JPH09234826A (ja) 金属−セラミックス複合基板及びその製造法
JP2005514759A (ja) 電気コンポーネントを導体構造を有する基板上に端子接続する方法
JP6819385B2 (ja) 半導体装置の製造方法
KR20210043586A (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및 구리/세라믹스 접합체의 제조 방법, 및 절연 회로 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20191119