WO2006082770A1

WO2006082770A1 - セラミックス配線基板とその製造方法、およびそれを用いた半導体装置

Info

Publication number: WO2006082770A1
Application number: PCT/JP2006/301415
Authority: WO
Inventors: Miho Nakamura; Yoshiyuki Fukuda
Original assignee: Kabushiki Kaisha Toshiba; Toshiba Materials Co., Ltd.
Priority date: 2005-02-07
Filing date: 2006-01-30
Publication date: 2006-08-10
Also published as: US7795732B2; JP5417505B2; JP5166017B2; TW200637441A; US20090050920A1; TWI312647B; JP2013016838A; JPWO2006082770A1

Abstract

　セラミックス配線基板１０は、セラミックス基板１１とその上に形成された配線層１２とを具備する。配線層１２は、セラミックス基板１１の表面に順に積層された下地金属層１５、第１の拡散防止層１６および第１のＡｕ層１７を有する配線部１３と、配線部１３上の所望の位置に順に積層された第２の拡散防止層１９、空孔抑制層２０および半田層１８を有する接続部１４とを備える。空孔抑制層２０は例えばＡｕやＡｕを８５質量％以上含むＡｕ－Ｓｎ合金により構成される。

Description

明細書

セラミックス配線基板とその製造方法、およびそれを用いた半導体装置技術分野

[0001] 本発明は、半導体素子の搭載基板等として用いられるセラミックス配線基板とその製造方法、およびそれを用いた半導体装置に関する。

背景技術

[0002] レーザダイオードやフォトダイオード等の光半導体素子を始めとする各種半導体素子の搭載基板として、窒化アルミニウム基板ゃ窒化ケィ素基板等の絶縁性セラミックス基板が用いられている。セラミックス基板を光半導体素子のサブマウント基板等に適用するにあたっては、その表面に真空蒸着法ゃスパッタ法等の PVD法、あるいは CVD法等の薄膜形成技術を適用して配線層を形成している (例えば特許文献 1参照)。

[0003] 図 4は従来のセラミックス配線基板の構造を示す断面図である。同図において、 1は例えば窒化アルミニウム焼結体力なる絶縁性セラミックス基板であり、その表面には T もなる下地金属層 2と Ptからなる第 1の拡散防止層 3を介して、 Auからなる主導体層 4が形成されている。主導体層 4の半導体素子との接続部（電極接続部）には、 Pt等力もなる第 2の拡散防止層 5を介して、 Au—Sn合金力もなる半田層 6が形成されて、る。半田層 6の表面は酸ィ匕防止のために Au層 7で覆われて、る場合もある。

[0004] なお、図 4に示すセラミックス配線基板においては、絶縁性セラミックス基板 1の下面側にも下地金属層 2、第 1の拡散防止層 3、 Au層（主導体層) 4を順に積層形成した導体層が設けられている。下面側の導体層は、絶縁性セラミックス基板 1を外部回路基板上やパッケージ内に実装する際に接合用金属層として用いられる。下面側の導体層は接地導体層等として使用される場合もある。

[0005] 上述した主導体層 4と半田層 6との間に介在される第 2の拡散防止層 5は、半導体素子を半田層 6の Au—Sn合金等を介して接合固定する際に、主導体層 4の Auが A u—Sn合金等力もなる半田層 6中に拡散することを防止するものである。主導体層 4 の Auが半田層 6の Au—Sn半田合金中に拡散すると、合金組成が Au過多 (Auリツチ）となり、融点の上昇を招いて Au— Sn合金を半田付け温度 (加熱温度)で完全溶融させることができなくなる。その結果として、接合強度の低下等を招く。

[0006] し力しながら、従来のセラミックス配線基板においては、半導体素子を接合するために配線基板を加熱した際に、半田層 6中の Snと第 2の拡散防止層 5を構成する Ptとの濡れ性が悪ぐ接合強度を低下させることがある。さらに、加熱により半田層 6中の Snが第 2の拡散防止層 5中に拡散してしまい、半田層 6と第 2の拡散防止層 5との界面近傍に空孔を生じさせることが分力てきた。このような空孔が発生すると、配線基板と半導体素子とを強固に接合することが困難になる。さらに、空孔は接続部の電気抵抗を増大させるため、半導体素子の動作電流の上昇を招くおそれがある。

[0007] 特に、レーザダイオード等の光半導体素子を配線基板上に搭載する際には、上述したように Au— Sn合金が主として用いられて!/、る。 Au— Sn合金は硬くて脆!、ことから、接合時の熱的負荷等により半導体素子に特性劣化が生じるおそれがある。このような問題を回避するために、 Sn— Cu合金や Sn— Ag合金等の Au— Sn合金より軟ら力ヽ Sn合金を適用することも検討されている。しかし、これらの Sn合金は一般的に A u—Sn合金より Sn濃度が高いことから、拡散防止層との反応 (拡散防止層内への Sn の拡散）が起こりやすぐその結果として界面近傍に空孔が生じやすくなる。

特許文献 1 :特開 2002— 252316号公報

発明の開示

[0008] 本発明の目的は、セラミックス配線基板上に半田層を介して半導体素子を接合するにあたって、半田層と拡散防止層との反応に基づく空孔の発生を抑制することによつて、半導体素子の接合強度の低下を防ぐことを可能にしたセラミックス配線基板とその製造方法、さらにはそのようなセラミックス配線基板を用いた半導体装置を提供することにある。

[0009] 本発明の一態様に係るセラミックス配線基板は、セラミックス基板と、前記セラミックス基板の表面に順に積層された下地金属層、第 1の拡散防止層および第 1の Au層を有する配線部と、前記配線部上に形成され、順に積層された第 2の拡散防止層、空孔抑制層および少なくとも Snを含む半田層を有する接続部とを備える配線層とを具備することを特徴として、る。 [0010] 本発明の他の態様に係るセラミックス配線基板の製造方法は、セラミックス基板の表面に下地金属層、第 1の拡散防止層および第 1の Au層を順に積層して、配線層における配線部を形成する工程と、前記配線部上に第 2の拡散防止層、空孔抑制層および少なくとも Snを含む半田層を順に積層して、前記配線層における接続部を形成する工程とを具備することを特徴としている。

[0011] 本発明のさらに他の態様に係る半導体装置は、本発明の態様に係るセラミックス配線基板と、前記セラミックス配線基板の前記配線層上に、前記半田層を介して電気的および機械的に接続された半導体素子とを具備することを特徴としている。

図面の簡単な説明

[0012] [図 1]本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。

[図 2]図 1に示すセラミックス配線基板の変形例を示す断面図である。

[図 3]本発明の一実施形態による半導体装置の構成を示す図である。

[図 4]従来のセラミックス配線基板の要部構成を示す断面図である。

符号の説明

[0013] 10· ··セラミックス配線基板、 11· ··セラミックス基板、 12· ··配線層、 13· ··配線部、 14 …接続部、 15· ··下地金属層、 16· ··第 1の拡散防止層、 17…第 1の Au層、 18…半田層、 19· ··第 2の拡散防止層、 20…空孔抑制層、 30· ··レーザダイオード、 31, 32 …発光素子部、 34, 35· ··個別電極、 36· ··共通電極。

発明を実施するための形態

[0014] 以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない

[0015] 図 1は本発明の一実施形態によるセラミックス配線基板の構成を示す断面図である。図 1に示すセラミックス配線基板 10は、絶縁性基板としてセラミックス基板 11を有している。セラミックス基板 11には、例えば窒化アルミニウム (A1N)、窒化ケィ素（Si N

3

)等を主成分とする窒化物系セラミックス (焼結体)、また酸ィ匕アルミニウム (Al O )等

4 2 3 を主成分とする酸化物系セラミックス (焼結体)が使用される。これらのうち熱伝導性等に優れることから、窒化物系セラミックスを適用することが好ましい。また、熱伝導性の点カゝら炭化ケィ素（SiC)も基板に好適である。ただし、炭化ケィ素は導電性を有することから、表面に絶縁膜を形成して基板 11に適用する。

[0016] セラミックス基板 11の主表面 11a上には配線層 12が形成されている。配線層 12は、例えば真空蒸着法、スパッタ法、イオンプレーティング法、分子線エピタキシー（M BE)法、レーザデポジション法、イオンビームデポジション法のような PVD法、熱 CV D法、プラズマ CVD法、光 CVD法のような CVD法、めっき法等の薄膜形成法により形成する。配線層 12は配線部 13と接続部 14とを有している。配線部 13はセラミックス基板 11上に順に積層形成された下地金属層 15、第 1の拡散防止層 16、主導体層としての第 1の Au層 17を有して!/、る。

[0017] 下地金属層 15はセラミックス基板 11と配線層 12との密着性や密着強度の向上等に寄与するものである。下地金属層 15には、例えば Ti、 Zr、 Hf、 Nb、 Cr、 Taおよび N 選ばれる少なくとも 1種やこれらを基とする合金が用いられる。これらのうち、セラミックス基板 11に窒化物系セラミックスを適用する場合には、 Ti、 Zr、 Hf、 Nb等の活性金属を適用することが好ましい。下地金属層 15の厚さは特に限定されるものではないが、例えば 0. 1〜0. 4 mの範囲とすることが好ましい。

[0018] 第 1の拡散防止層 16は、セラミックス基板 11や下地金属層 15と第 1の Au層 17との間における元素の拡散を防止するものである。第 1の拡散防止層 16には、例えば Pt 、 Pdおよび N 選ばれる少なくとも 1種やこれらを基とする合金が用いられる。第 1 の拡散防止層 16は、下地金属層 15の構成元素等により適宜に選択される。下地金属層 15に Niを適用した場合には、それ以外の元素が用いられる。第 1の拡散防止層 16の厚さは、例えば 0. 1〜0. 4 mの範囲とすることが好ましい。

[0019] 第 1の Au層 17は、配線部 13の主導体層として機能するものである。第 1の Au層 1 7の厚さは、例えば 0. 1〜0. 3 mの範囲とすることが好ましい。第 1の Au層 17の厚さ力 O. 1 m未満であると、主導体層としての機能が低下するおそれがある。第 1の Au層 17の厚さが 0. 3 mを超えて厚くしても、それ以上の効果が得られないだけでなぐ製造コストを上昇させる要因になる。配線部 13は例えば所望の回路形状に応じた配線パターンを有して、る。 [0020] 配線部 13の半導体素子との接続位置には、半田層 18を有する接続部 14が設けられている。接続部 14はセラミックス配線基板 10上に接合搭載される半導体素子の電極と対応する位置に所望の形状で設けられており、配線部 13と半導体素子とを電気的および機械的に接続する機能を有するものである。接続部 14は半導体素子の電極に対応させた形状、例えば矩形や円形等の形状を有しており、その大きさも同様である。このような接続部 14は、配線部 13上の所望の位置に順に積層形成された第 2の拡散防止層 19、空孔抑制層 20、半田層 18を有している。

[0021] 半田層 18は少なくとも Snを含む半田材料力もなる。このような半田層 18には Sn単体、あるいは Au、 Ag、 Al、 Bi、 Cu、 Cr、 Ga、 Ge、 Ni、 Pt、 Si、 Tiおよび Znから選ばれる少なくとも 1種を含む Sn合金が用いられる。これらのうち、半田層 18は Sn合金で構成することが好ましい。 Sn合金中の Sn量は組合せて使用する元素の種類等に応じて適宜に選択されるものであり、例えば 15〜99. 9質量％の範囲とすることが一般的である。このような Sn合金（半田合金）の代表例としては、 Au— Sn合金、 Ag- Sn 合金、 Cu— Sn合金等が挙げられる。

[0022] 半田層 18の厚さは、例えば 1〜5 μ mの範囲とすることが好ましい。半田層 18の厚さが 1 μ m未満だと半導体素子と接合する際に半導体素子の電極に設けられた Au 膜と反応（半田層と Au膜が混合)し、組成ずれが起きやすくなる。この組成ずれの結果として、接合層が硬化して応力が生じ、半導体素子 (例えばレーザダイオード）にクラックが入る等の不良を引き起こす原因になる。一方、 5 mを超えて厚くしてもそれ以上の接合効果が得られないだけでなぐ製造コストを上昇させる要因になる。

[0023] 半田層 18は 1種類の Sn合金により形成したものに限らず、例えば組成が異なる 2種類以上の Sn合金の積層膜で構成してもよい。この場合、適用する Sn合金は構成元素が異なる 2種類以上の Sn合金に限らず、同一構成元素の組成比を異ならせた 2種類以上の Sn合金であってもよい。例えば、組成比が異なる 2種類以上の Au— Sn合金、すなわち溶融温度が異なる Au—Sn合金の積層膜で半田層 18を構成することによって、半田層 18の溶融状態を制御することができる。

[0024] 第 2の拡散防止層 19は、主導体層としての第 1の Au層 17と例えば Sn合金力もなる半田層 18との間における元素の拡散を防止するものである。特に、 Sn合金等からなる半田層 18中に主導体層の Auが拡散して合金組成が Auリッチとなることが防止される。第 2の拡散防止層 19は第 1の拡散防止層 16と同様に、 Pt、 Pdおよび Niから選ばれる少なくとも 1種やこれらを基とする合金により形成することが好ましい。

[0025] 第 2の拡散防止層 19の厚さは 0. 05〜1 μ mの範囲とすることが好ましい。第 2の拡散防止層 19の厚さが 0. 05 m未満では、上述した元素の拡散を防止する効果を十分に得ることができないおそれがある。一方、第 2の拡散防止層 19の厚さを l /z m を超えて設定しても、それ以上の効果を得ることはできず、逆に製造コストの上昇等を招くことになる。

[0026] 第 2の拡散防止層 19と半田層 18との間に介在された空孔抑制層 20は、半田層 18 を加熱溶融して半導体素子を接合する際に、第 2の拡散防止層 19の構成元素 (Pt、 Pd、 Ni等）と半田層 18中の Snとが反応して界面近傍に空孔が生じることを抑制するものである。このような効果を有効に得る上で、空孔抑制層 20は Auまたは Auを 85 質量％以上含む Au— Sn合金で形成することが好ましい。

[0027] Au力もなる空孔抑制層 20によれば、第 2の拡散防止層 19の構成元素と半田層 18 中の Snとの反応が抑えられるため、界面近傍の空孔生成を再現性よく抑制することが可能となる。 Auを 85質量％以上含む Auリッチの Au— Sn合金によっても、 Au層と同様な効果を得ることができる。空孔抑制層 20を構成する Au—Sn合金において、合金中の Au量が 85質量％未満であると、それ自体の Snが反応に関与して空孔が生じるおそれがある。言い換えると、 Au量が 85質量％以上であれば空孔を生じさせるような Snの反応を防ぐことができる。

[0028] 上記した Auや Auリッチの Au— Sn合金からなる空孔抑制層 20の厚さは 30〜500 nmの範囲とすることが好ましい。空孔抑制層 20の厚さが 30nm未満であると Snの拡散を完全に抑制しきれずに、空孔の生成抑制効果が低下するおそれがある。一方、 Auや Auリッチの Au—Sn合金からなる空孔抑制層 20の厚さが 500nmを超えると、半田層 18の厚さにもよる力空孔抑制層 20中の Auと半田層 18とが混合し、半田層 18の組成ずれを起こすおそれがある。空孔抑制層 20の厚さは 100〜300nmの範囲とすることがより好ましい。

[0029] このように、 Auや Auリッチの Au—Sn合金からなり、かつ厚さが 30〜500nmの範囲の空孔抑制層 20を、第 2の拡散防止層 19と半田層 18との間に介在させることによつて、半田層 18の組成変動による融点の上昇等を招くことなぐ第 2の拡散防止層 1 9の構成元素と半田層 18中の Snとの反応（Snの拡散)等に基づく空孔の生成を抑制することができる。従って、半導体素子等の接合強度を高めることができると共に、接続部 14の抵抗増大やそれに基づく半導体素子の動作電流の上昇を防ぐことが可能となる。これらは半導体素子の信頼性や動作特性の向上に寄与するものである。

[0030] ここで、図 1は第 2の拡散防止層 19および空孔抑制層 20が半田層 18と同形状を有する構造を示して、るが、第 2の拡散防止層 19は図 2に示すように半田層 18より幅広の形状を有していてもよい。すなわち、第 2の拡散防止層 19はその外周部が半田層 18の端部からはみ出した形状を有して、てもよ、。第 2の拡散防止層 19の外周部は、全周にわたって半田層 18の端部からはみ出していることが好ましいが、その一部が半田層 18の端部からはみ出して、てもよ、。

[0031] 上記したような形状を有する第 2の拡散防止層 19によれば、加熱接合時の半田層 18の濡れ広がりによる第 1の Au層 17との反応、およびそれに基づく不良発生を抑制することが可能となる。すなわち、半田層 18は半導体素子等の接合時に加熱溶融して濡れ広がる。この際、半田層 18より幅広の第 2の拡散防止層 19によれば、半田層 18の濡れ広がりを抑制することができる。言い換えると、半田層 18の濡れ広がり領域を Sn合金等に対して濡れ性が低い第 2の拡散防止層 19上のみとすることができる

[0032] このように、第 2の拡散防止層 19の外周部が半田層 18の端部からはみ出した形状を適用することによって、半田層 18の濡れ広がりによる第 1の Au層 17との反応、それによる Sn合金の組成変動および融点の上昇を抑制することができる。これによつて、 Sn合金の融点上昇に基づく溶融不良 (不完全溶融)等が抑制される。さらに、半田層 18の濡れ広がり領域を制限することで、半田層 18の高さ変動が抑制されるため、半導体素子等の高さ方向の位置不良等を防ぐことが可能となる。第 2の拡散防止層 19の形状は、半田層 18の濡れ広がり領域の拡大抑制効果を得る上で、その外周部が半田層 18の端部から 1 m以上 100 m以下の範囲ではみ出していることが好ましい。 [0033] 第 2の拡散防止層 19の半田層 18の端部からのはみ出し量が 1 μ mより小さいと、半田層 18が溶融した際に第 2の拡散防止層 19を超えて濡れ広がるおそれがある。なお、はみ出し量が 100 /z mを超えても濡れ広がりの抑制効果は変わらないが、第 2 の拡散防止層 19の幅を無駄に広くすることになるため、配線や電極の高密度化を妨げるおそれがある。第 2の拡散防止層 19のはみ出し量は、半田層 18の高さと同等もしくはそれ以上とすることがより好ましい。接続部 14の形成密度等を考慮すると、第 2 の拡散防止層 19のはみ出し量は 50 μ m以下とすることがより好ま、。

[0034] 半田層 18の表面は図 2に示すように Au層（第 3の Au層） 21で覆われて!/、てもよ!/ヽ

。 Au層 21は半田層 18の酸ィ匕防止層等として機能する。さらに、この実施形態ではセラミックス基板 11の主表面 11aのみに配線層（金属積層膜） 12を形成した構造について説明したが、図 2に示すようにセラミックス基板 11の裏面 1 lb側にも下地金属層 15、第 1の拡散防止層 16、主導体層としての Au層 17を順に積層形成してもよい

。セラミックス基板 11の裏面 l ib側の導体層は、セラミックス基板 11を外部回路基板上やパッケージ内に実装する際の接合用金属層や接地導体層等として使用される。

[0035] 次に、本発明の一実施形態による半導体装置について、図 3を参照して説明する。

図 3は本発明の半導体装置を適用したレーザ装置の構成を示している。図 3において、 30は 2波長型レーザダイオードである。 2波長型レーザダイオード 30は、例えば発光波長が 650nmの第 1の発光素子部 31と発光波長が 780nmの第 2の発光素子部 32とを有している。これら発光素子部 31、 32はそれぞれ半導体層を GaAs基板 3 3上に結晶成長させることで形成されている。各発光素子部 31、 32はそれぞれ個別に電極 34、 35を有している。 GaAs基板 33の裏面側には共通電極 36が形成されている。

[0036] このような 2波長型レーザダイオード 30は、前述した実施形態のセラミックス配線基板 10上に搭載されている。セラミックス配線基板 10は第 1の配線層 12Aと第 2の配線層 12Bとを備えており、それぞれ配線部 13と接続部 14とを有している。第 1の配線層 12Aの接続部 14には、第 1の発光素子部 31の電極 34が接合されている。第 2の配線層 12Bの接続部 14には、第 2の発光素子部 32の電極 35が接合されている。 2波長型レーザダイオード 30は、セラミックス配線基板 10の第 1および第 2の配線層 12A 、 12Bと接続部 14を介して電気的および機械的に接続されている。これらによって、本発明の半導体装置を適用したレーザ装置が構成されている。

[0037] 上述した実施形態のレーザ装置では、セラミックス配線基板 10上にレーザダイォード 30を接合搭載するにあたって、接続部 14を構成する半田層 18と第 2の拡散防止層 19との反応による空孔の発生が抑制される。従って、セラミックス配線基板 10に対してレーザダイオード 30を強固に接合することが可能になると共に、接続部 14の抵抗増大やそれに基づくレーザダイオード 30の動作電流の上昇を防ぐことができる。すなわち、高品質で高信頼性のレーザ装置を再現性よく提供することが可能となる。

[0038] なお、図 3はセラミックス配線基板上に接合搭載する半導体素子としてレーザダイオードを適用した実施形態を示したが、本発明の半導体装置はこれに限定されるものではない。本発明の半導体装置は、各種の半導体素子をセラミックス配線基板上に搭載した半導体装置に適用可能であるが、特にレーザダイオードやフォトダイォード等の光半導体素子を搭載した半導体装置に対して有効である。

[0039] 次に、本発明の具体的な実施例およびその評価結果について述べる。

[0040] 実施例 1〜7

まず、セラミックス基板 11として直径 75mm X高さ 0. 2mmの窒化アルミニウム質焼結体製基板を用意した。この窒化アルミニウム基板 11を洗浄した後、その表面にスノッタ法により厚さ 0.： mの Ti膜から下地金属層 15、厚さ 0. の Pt膜からなる第 1の拡散防止層 16、主導体層として厚さ 0. 5 mの第 1の Au層 17を順に積層した。

[0041] 次に、主導体層としての第 1の Au層 17上に、 1mm X O. 5mmの矩形の開口部を有するレジストを形成した後、スパッタ法により第 2の拡散防止層 19と空孔抑制層 20 を順に積層した。これら各層 19、 20の構成材料および厚さはそれぞれ表 1に示す通りである。引き続いて、空孔抑制層 20の上面に、真空蒸着法により 70質量％Au— 3 0質量％Sn組成の Sn合金からなる厚さ 2 mの半田層 18を形成した。各試料を 2m m X 2mmとなるようにダイシングした後、それぞれ後述する特性評価に供した。

[0042] 実施例 8〜11

第 2の拡散防止層 19の構成材料を変更する以外は、上記した実施例 1〜7と同様にして試料を作製し、後述する特性評価に供した。実施例 8〜11における第 2の拡散防止層 19の構成材料は表 1に示す通りである。

[0043] 実施例 12〜16

半田層 18の組成を変更する以外は、上記した実施例 1〜7と同様にして試料を作製し、後述する特性評価に供した。実施例 12〜16における半田層 18の組成は表 1 に示す通りである。

[0044] 実施例 17〜20

空孔抑制層 20の構成材料および厚さを変更する以外は、上記した実施例 1〜7と同様にして試料を作製し、後述する特性評価に供した。実施例 17〜20における空孔抑制層 20の構成材料および厚さは表 1に示す通りである。

[0045] 比較例 1〜3

空孔抑制層 20の形成を省略する以外は、上記した実施例 1〜7と同様にして試料を作製し、後述する特性評価に供した。なお、比較例 1は半田層 18に 70質量％Au

- 30質量％Sn組成の合金を適用した例である。比較例 2は半田層 18に 82質量％

Au- 18質量％Sn組成の合金を適用した例である。比較例 3は半田層 18に 95質量

%Sn- 5質量％Ag組成の合金を適用した例である。

[0046] [表 1]

第 2の拡散防 ihJg 空孔抑制層半田層

材質膜厚材質膜厚組成

(«m) (質量％) (nm) (質量％)

実施例 1 Pt 0.2 AU 30 70Au-30Sn

実施例 2 Pt 0.2 AU 100 70Au-30Sn

実施例 3 Pt 0.2 AU 500 70Au-30Sn

実施例 4 Pt Au 100 70Au-30Sn

1

実施例 5 Pt 0.5 Au 100 70Au-30Sn

実施例 δ Pt 1.0 Au 100 70Au-30Sn

実施例つ Pt o 0.2 AU 10 70Au-30Sn

0. o

実施例 β Ni 2 Au 100 70Au-30Sn

実施例 9 Pd 0.2 Au 100 70Au-30Sn

麵例 10 0.2 Au 100 70Au-30Sn

難例 11 Pt-Au 0.2 Au 100 70Au-30Sn

鎌例 12 Pt 0.2 Au 100 65Au-35Sn

難例 13 Pt 0.2 Au 100 lOOSn

雄例 14 Pt 0.2 Au 100 99.3Sn-0.7Cu 麵例 15 Pt 0.2 Au 100 6.5Sn-3.5Ag 錢例 16 Pt 0.2 Au 100 96.5Sn-3Ag-0.5Bi 例 17 Pt 0.2 85Au-15Sn 30 70Au-30Sn 難例 18 Pt 0.2 0Au-10Sn 30 70Au-30Sn

難例 19 Pt 0.2 95Au-5Sn 100 70Au-30Sn

難例 20 Pt 0.2 95Au-5Sn 100 96.5Sn-3.5Cu 比較例 1 Pt 0.2 なし ― 70Au-30Sn

比較例 2 Pt 0.2 なし ― 82Au-18Sn

比較例 3 Pt 0.2 なし ― 95Sn-5Ag

[0047] 上述した実施例 1〜20および比較例 1〜3の各セラミックス配線基板 (表 1に構成を示す各試料）について、接続部内部の空孔の有無、半導体素子との密着性を以下のようにして測定、評価した。各例の評価結果を表 2に示す。

[0048] [接続部内部の空孔の有無]

Au—Sn半田合金層を有する例については、 330〜350°C程度の温度に保持したヒータブロック上に各配線基板を置き、約 5秒後に配線基板上に Siチップを載置して接合した。 Ag— Sn半田合金層を有する例では 250〜260°C程度の温度に加熱し、 Cu— Sn半田合金層を有する例では 240〜260°C程度の温度に加熱して、それぞれ Siチップを接合した。 Siチップは配線基板との接合面に厚さ 0.05 111の1膜、厚さ 0.1 _β mの Pt膜、厚さ 1.0 mの Au膜が順に被着形成されたものであり、その形状は 0.9mm XO.3mmX高さ 0.4mmとした。 Siチップの搭載は各例に対してそれぞれ 4個の配線基板にっヽて実施した。

[0049] このようにして Siチップを搭載した配線基板を冷却した後、 Siチップおよび配線基板を接合面に対して垂直に切断、研磨し、断面方向からの電子顕微鏡観察により接合層内部の空孔の有無を評価した。接合層内部の空孔の有無の判定は、全ての観察試料で空孔が見られないものを〇、観察試料 4個のうち 1個以上の試料に 1Z3以下の長さの断面で空孔が観察されたものを△、 1個以上のサンプルで 1Z3以上の長さの断面に空孔が観察されたものを X、 4個全ての観察試料の断面に空孔があるものを X Xとした。

[0050] [半導体素子との密着性]

上記した空孔の有無の評価と同様にして、各例の配線基板上に Siチップを搭載した後、 Siチップの横方向力も荷重をカ卩えるシェアテストを行った。シェアテストは各例に対して 6個ずつ実施した。シェアテストにおいて、密着性が良好な場合は Siチップ内部での破壊モードを示す。この際、 Siの破壊強度は材料強度によるので、シェア強度の数値はばらつきが大きいものとなる。そこで、密着性の判断は一定の強度（当該サイズでは 1200kgf)以上の値で Si破壊モードを示す場合に密着性が良好と判断し、全ての試料が良好なものを〇、 3〜5個の試料が良好なものを△、良好な試料力^個以下の場合を Xとした。シェア強度の平均値と併せて評価結果を表 2に示す。

[0051] [表 2]

接合層内部の半導体素子との密着性

空孔の有無密着性評価シェア強度

( Kgf )

実施例 1 〇〇 1767

実施例 2 〇〇 1986

実施例 3 〇〇 2234

実施例 4 〇〇 1873

実施例 5 〇〇 2158

実施例 6 〇〇 1697

実施例 7 厶 Δ 659

実施例 8 〇 O 2286

実施例 9 o 〇 2041

実施例 10 〇〇 1971

実施例 11 〇〇 1865

実施例 12 〇〇 2207

実施例 13 〇〇 1677

実施例 14 〇〇 2103

実施例 15 〇〇 1584

実施例 16 〇〇 1428

実施例 17 〇〇 2123

実施例 18 〇〇 1733

実施例 19 〇〇 2324

実施例 20 〇 O 2104

比較例 1 X X X 242

比較例 2 X △ 821

比較例 X X 178

[0052] 表 2から明らかなように、各実施例の配線基板を用いた場合には接合層内部に空孔は認められず、その結果として半導体素子との密着性に優れることが分かる。なお、実施例 7は空孔抑制層の厚さを lOnmとしているため、接合層内部に若干の空孔が認められた。実施例 7を含む各実施例の結果から、空孔抑制層の厚さは 30〜500 nmの範囲とすることが好ましいことが分かる。一方、空孔抑制層を適用していない比較例 1〜3は、ずれも空孔が生成しており、その結果として半導体素子との密着性に劣っている。

[0053] 実施例 21〜22

上記した実施例と同様にして、窒化アルミニウム基板 11上に厚さ 0.：！！！！の！！膜からなる下地金属層 15、厚さ 0. 2 mの Pt膜からなる第 1の拡散防止層 16、主導体層として厚さ 0. 5 の第 1の Au層 17を順に積層した。次いで、主導体層としての第 1の Au層 17上に、真空蒸着法により厚さ 0.： mの Pt膜からなる第 2の拡散防止層 19、厚さ lOOnmの Au膜からなる空孔抑制層 20、厚さ 2 /z mの 65質量％Au—35 質量％Sn組成の Sn合金膜からなる半田層 18を順に形成した。

[0054] この際、第 2の拡散防止層 19の形状は半田層 18の端部力も所定の長さだけはみ出すようにした。第 2の拡散防止層 19の半田層 18に対するはみ出し量は、実施例 2 1は ΙΟ m、実施例 22は 50 μ mとした。このような各試料を 2mm X 2mmとなるようにダイシングした後、それぞれ前記した実施例と同様にして特性を測定、評価した。さらに、半田層の完全溶融時間および濡れ広がり状態を以下のようにして測定、評価した。各例の評価結果を表 3に示す。半田層の評価は上記した比較例 1に対しても実施した。

[0055] [半田層の完全溶融時間]

上記した空孔の有無評価と同様にして、各例の配線基板をヒータブロック上に置き、表面に酸ィ匕膜ができないように不活性ガスを吹き付けながら、半田層表面の光沢変化を約 60秒間観察することによって、半田層の溶融性 (濡れ性)を評価した。これは半田層の融点が保持温度より上昇した場合には高融点相が析出し、表面光沢が弱くなる現象を利用したものである。半田層の完全溶融時間の判定は表面光沢が維持された時間で評価した。

[0056] [半田層の濡れ広がり状態]

上記した半田層の完全溶融時間試験を実施した各試料について、金属顕微鏡（1 00倍)で半田層の濡れ広がり状態を観察、評価した。半田層の濡れ広がり領域が第 2の拡散防止層上のみである場合を〇、半田層の濡れ広がり領域が第 1の Au層上まではみ出した場合を Xとして評価した。

[0057] [表 3] 齢層内部の半田層の半導体素子との密着性空孔の有無広がり状態完全溶融時間密着性評価シェア強度

( sec ) ( Kgf )

«例 21 〇〇 ≥60 〇 1892 赚例 22 〇〇 ≥60 〇 2075 比較例 1 X X X 13 X 242 [0058] 表 3から明らかなように、第 2の拡散防止層 19の形状を半田層 18の端部からはみ出した形状とすることによって、半田層 18の第 1の Au層との反応に基づく融点上昇を抑制することができる。これによつて、半導体素子の密着性をより再現性よく高めることが可能となる。

産業上の利用可能性

[0059] 本発明のセラミックス配線基板は、第 2の拡散防止層と Sn含有の半田層との間に空孔抑制層を介在させているため、空孔の発生による半導体素子の接合強度の低下や動作電流の上昇を抑制することができる。このようなセラミックス配線基板は、半導体素子の搭載用基板として有用である。さら〖こ、本発明のセラミックス配線基板を用いることによって、信頼性や動作特性に優れる半導体装置を再現性よく提供することがでさる。

Claims

請求の範囲

[1] セラミックス基板と、

前記セラミックス基板の表面に順に積層された下地金属層、第 1の拡散防止層および第 1の Au層を有する配線部と、前記配線部上に形成され、順に積層された第 2の拡散防止層、空孔抑制層および少なくとも Snを含む半田層を有する接続部とを備える配線層と

を具備することを特徴とするセラミックス配線基板。

[2] 請求項 1記載のセラミックス配線基板にぉ、て、

前記空孔抑制層は Auまたは Auを 85質量％以上含む Au— Sn合金力もなることを特徴とするセラミックス配線基板。

[3] 請求項 2記載のセラミックス配線基板にぉ、て、

前記空孔抑制層は 30nm以上 500nm以下の範囲の厚さを有することを特徴とするセラミックス配線基板。

[4] 請求項 1記載のセラミックス配線基板にぉ、て、

前記半田層は Au、 Ag、 Al、 Bi、 Cu、 Cr、 Ga、 Ge、 Ni、 Pt、 Si、 Tiおよび Znから選ばれる少なくとも 1種を含む Sn合金カゝらなることを特徴とするセラミックス配線基板

[5] 請求項 1記載のセラミックス配線基板にぉ、て、

前記第 1および第 2の拡散防止層は Pt、 Pd、 Niおよびこれらを基とする合金力選ばれる少なくとも 1種力もなることを特徴とするセラミックス配線基板。

[6] 請求項 1記載のセラミックス配線基板にぉ、て、

前記第 2の拡散防止層は 0. m以上 1 μ m以下の範囲の厚さを有することを特徴とするセラミックス配線基板。

[7] 請求項 1記載のセラミックス配線基板にぉ、て、

前記第 2の拡散防止層は前記半田層より広い幅を有することを特徴とするセラミックス配線基板。

[8] 請求項 7記載のセラミックス配線基板にぉ、て、

前記第 2の拡散防止層はその外周部が前記半田層の端部から 1 μ m以上 100 m 以下の範囲ではみ出した形状を有することを特徴とするセラミックス配線基板。

[9] 請求項 1記載のセラミックス配線基板にぉ、て、

前記下地金属層は Ti、 Zr、 Hf、 Nb、 Cr、 Ta、 Niおよびこれらを基とする合金から選ばれる少なくとも 1種力なることを特徴とするセラミックス配線基板。

[10] 請求項 1記載のセラミックス配線基板にぉ、て、

前記接続部は、さらに前記半田層上に形成された第 3の Au層を有することを特徴とするセラミックス配線基板。

[11] 配線層を有するセラミックス配線基板を製造する方法であって、

セラミックス基板の表面に下地金属層、第 1の拡散防止層および第 1の Au層を順に積層して、前記配線層における配線部を形成する工程と、

前記配線部上に第 2の拡散防止層、空孔抑制層および少なくとも Snを含む半田層を順に積層して、前記配線層における接続部を形成する工程と

を具備することを特徴とするセラミックス配線基板の製造方法。

[12] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記配線部および前記接続部を PVD法、 CVD法またはめつき法により形成することを特徴とするセラミックス配線基板の製造方法。

[13] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記空孔抑制層は Auまたは Auを 85質量％以上含む Au— Sn合金力もなることを特徴とするセラミックス配線基板の製造方法。

[14] 請求項 13記載のセラミックス配線基板の製造方法にぉ、て、

前記空孔抑制層は 30nm以上 500nm以下の範囲の厚さを有することを特徴とするセラミックス配線基板の製造方法。

[15] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記半田層は Au、 Ag、 Al、 Bi、 Cu、 Cr、 Ga、 Ge、 Ni、 Pt、 Si、 Tiおよび Znから選ばれる少なくとも 1種を含む Sn合金カゝらなることを特徴とするセラミックス配線基板の製造方法。

[16] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記第 1および第 2の拡散防止層は Pt、 Pd、 Niおよびこれらを基とする合金力選ばれる少なくとも 1種力なることを特徴とするセラミックス配線基板の製造方法。

[17] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記第 2の拡散防止層は 0. m以上 1 μ m以下の範囲の厚さを有することを特徴とするセラミックス配線基板の製造方法。

[18] 請求項 11記載のセラミックス配線基板の製造方法にぉ、て、

前記第 2の拡散防止層を、その外周部が前記半田層の端部力はみ出すように形成することを特徴とするセラミックス配線基板の製造方法。

[19] 請求項 1記載のセラミックス配線基板と、

前記セラミックス配線基板の前記配線層上に、前記半田層を介して電気的および機械的に接続された半導体素子と

を具備することを特徴とする半導体装置。

[20] 請求項 19記載の半導体装置において、

前記半導体素子は光半導体素子であることを特徴とする半導体装置。