KR20080112106A - 기판 접합 방법 및 반도체 장치 - Google Patents

기판 접합 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20080112106A
KR20080112106A KR1020080049550A KR20080049550A KR20080112106A KR 20080112106 A KR20080112106 A KR 20080112106A KR 1020080049550 A KR1020080049550 A KR 1020080049550A KR 20080049550 A KR20080049550 A KR 20080049550A KR 20080112106 A KR20080112106 A KR 20080112106A
Authority
KR
South Korea
Prior art keywords
layer
substrate
composition ratio
absorbing layer
solder
Prior art date
Application number
KR1020080049550A
Other languages
English (en)
Other versions
KR101459517B1 (ko
Inventor
토시히로 세코
Original Assignee
스탠리 일렉트릭 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스탠리 일렉트릭 컴퍼니, 리미티드 filed Critical 스탠리 일렉트릭 컴퍼니, 리미티드
Publication of KR20080112106A publication Critical patent/KR20080112106A/ko
Application granted granted Critical
Publication of KR101459517B1 publication Critical patent/KR101459517B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Abstract

(a) 제 1 기판(1)의 주면 상에 AuSn 합금으로부터 Sn을 흡수하고, 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 1 Sn 흡수층(5)이 형성된다. (b) 제 2 기판(11)의 주면 상에 AuSn 합금으로부터 Sn을 흡수하고, 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 2 Sn 흡수층(17)이 형성된다. (c) 제 1 Sn 흡수층 및 제 2 Sn 흡수층 중 적어도 하나의 Sn 흡수층 상에 AuSn 합금으로 이루어진 땜납층(7)이 형성된다. (d) 상기 제 1 기판의 주면과 제 2 기판의 주면이 서로 대향하면서 상기 제 1 기판과 제 2 기판이 접촉된 상태로 상기 땜납층을 용융시킴으로써, 상기 제 1 기판과 제 2 기판이 접합된다.
기판 접합 방법, 반도체 장치

Description

기판 접합 방법 및 반도체 장치{SUBSTRATE BONDING METHOD AND SEMICONDUCTOR DEVICE}
본 발명은 AuSn 땜납을 이용하여 2개의 기판을 접합하는 기판 접합 방법, 및 AuSn 땜납에 의해서 형성된 접합 영역을 갖는 반도체 장치에 관한 것이다.
도 7a는 JP-A-2006-86208에 기재된 접합 전의 반도체 장치를 나타내는 개략 단면도이다. 지지 기판(61)의 주면 상에, Au층(62), Ti층(63), Ni층(64) 및 AuSn 땜납층(65)이 이러한 순서로 적층된다. 임시 기판(70)의 주면 상에, 발광층(71), AuZn층(72), TaN층(73), Al층(74), Ta층(75) 및 Au층(76)이 이러한 순서로 적층된다. 상기 Au층(76)은 상기 AuSn 땜납층(76)과 접촉하고, 가열이 행해져 용융되고, 이어서, 상기 AuSn 땜납층(65)은 고화되어 상기 발광층(71)을 포함하는 상기 임시 기판(70)을 상기 지지 기판(61)에 접합시킨다. 접합 후, 상기 임시 기판(70)은 에칭되고, 제거된다. 상기 AuZn층(72)은 상기 발광층(71)으로부터 조사된 광을 반사하고 발광 효율성을 향상시키는 기능을 갖는다.
상기 Ni층(64)은 용융 후의 상부 AuSn 땜납층(65)의 재고화 동안에 볼 업(ball-up)을 방지한다. 상기 "볼 업"은 공융 온도 이상에서 일단 액화된 AuSn은 상기 지지 기판(61) 상으로 분리하고, 부분적으로 상승되는 현상이다. 상기 TaN막(73)은 AuSn 땜납의 상기 AuZn층(72)으로의 침투를 방지한다.
도 7b는 JP-A-2006-332435에 기재된 레이저 칩의 접합 구조를 나타낸다. 실리콘으로 이루어진 지지 기판(61) 상에, Ni층(64), Au층(66) 및 AuSn 땜납층(65)이 이러한 순서대로 적층된다. Au층(82)은 레이저 칩(81)의 바닥면 상에 형성된다. 상기 Au층(82)은 상기 AuSn 땜납층(65)과 접촉하고, 가열이 행해져 상기 레이저 칩(81)을 상기 지지 기판(61)에 접합시킨다. 상기 Ni층(64)은 상기 AuSn층(65)의 용융 동안에 볼 업을 방지한다.
도 7c는 JP-A-HEI-5-235323에 기재된 반도체 장치의 접합 구조를 나타낸다. GaAs 기판(91)의 바닥면 상에, AuGe층(92), Ni층(93), AuSn 땜납층(94) 및 Au층(95)이 이러한 순서대로 적층된다. 상기 Au층(95)은 패키지 기판(61)과 접촉하고, 가열이 행해져 상기 패키지 기판(61) 상에 GaAs 기판(91)이 장착된다. 상기 Ni층(93)은 상기 AuSn 땜납층(94)의 접착을 강화시킨다.
접합 영역의 열저항을 저하시키고 재료 비용을 절감하기 위해서, AuSn 땜납층이 얇게 되는 것이 바람직하다. 그러나, 상기 AuSn층이 얇게 될수록 접합 경계면 상에 공동이 발생되기 쉽다. 상기 접합 경계면 상에 발생된 공동은 접합 강도의 저하 및 열저항의 증가를 야기한다. 반도체 장치의 접합 경계면이 공동을 함유하는 경우, 상기 반도체 장치의 열저항은 증가하고, 구동 전압은 상승하고, 장치 수명 특성은 열화된다.
본 발명의 목적은 접합 경계면 상에 공동이 발생하는 것을 방지할 수 있는 접합 방법을 제공하는 것이다. 본 발명의 다른 목적은 이러한 접합 방법에 의해서 접합된 반도체 장치를 제공하는 것이다.
본 발명의 한 실시형태에 따르면,
(a) 제 1 기판의 주면 상에, AuSn 합금으로부터 Sn을 흡수하고 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 1 Sn 흡수층을 형성하는 단계;
(b) 제 2 기판의 주면 상에, AuSn 합금으로부터 Sn을 흡수하고 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 2 Sn 흡수층을 형성하는 단계;
(c) 제 1 Sn 흡수층 및 제 2 Sn 흡수층 중 적어도 하나의 Sn 흡수층 상에 AuSn 합금으로 이루어진 땜납층을 형성하는 단계; 및
(d) 상기 제 1 기판의 주면과 제 2 기판의 주면이 서로 대향하면서 상기 제 1 기판과 제 2 기판이 서로 접촉한 상태로 상기 땜납층을 용융시켜 상기 제 1 기판과 제 2 기판을 함께 접합하는 단계를 포함하는 기판 접합 방법이 제공된다.
본 발명의 다른 실시형태에 따르면,
제 1 기판;
반도체로 이루어지고, 상기 제 1 기판에 접합된 동작층; 및
상기 동작층을 상기 제 1 기판에 접합시키고 Au, Sn 및 다른 제 3 원소를 함유하는 합금으로 이루어진 접합층을 포함하는 반도체 장치가 제공되고,
여기서, 상기 접합층 내에 중앙 영역, 상기 중앙 영역과 상기 제 1 기판 간에 배치된 제 1 영역, 및 상기 중앙 영역과 상기 동작층 간에 배치된 제 2 영역으로 정의하여, 상기 중앙 영역에서의 Sn의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 Sn의 조성비보다 작고, 상기 중앙 부분의 Au의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 Au의 조성비보다 크고, 상기 중앙 영역에서의 상기 제 3 원소의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 제 3 원소의 조성비보다 작도록 상기 접합층에서의 원소의 조성비를 갖는 반도체 장치를 제공한다.
상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층이 상기 땜납층의 Sn을 흡수하므로, 상기 땜납층이 함유하는 Sn의 조성비는 저하한다. 따라서, 고화 후의 상기 땜납층의 용융점은 상승하고, 재용융되기 어려워진다. 상기 Sn 흡수층이 상기 땜납층의 양측 상에 배치되므로, Sn은 상기 땜납층의 양측으로부터 흡수된다. Sn의 흡수는 상기 용융된 땜납층을 점차 고화시켜 상기 접합 경계면 상에 공동이 잔존하지 않게 하고, 양호한 접합 구조가 얻어질 수 있다.
제 1 실시형태의 기판 접합 방법은 도 1a~1f를 참조하여 기재될 것이다.
도 1a에 나타낸 바와 같이, Pt층(3)은 실리콘(Si)으로 이루어지고 n형 또는 p형 도판트로 도프된 제 1 기판(1)의 주면 상에 형성되고, 또한, Pt층(2)은 상기 주면에 반대인 바닥면 상에 형성된다. 제 1 실시형태에 있어서, 3×10-18cm-3 이상(비저항 0.02Ωcm 이하)의 B 농도를 갖고, (100) 결정면을 갖는 Si 기판이 사용되었다.
예를 들면, 상기 Pt층은 저항 가열 증착, 전자 빔 증착, 스퍼터링 등에 의해서 형성된다. 상기 Pt층을 오믹 전극으로서 사용하기 위해서, 상기 Pt층(2, 3) 각각의 두께는 25nm 이상인 것이 바람직하다. Pt의 일함수가 p형 Si의 일함수보다 크므로, 상기 Pt층(2, 3)과 상기 제 1 기판(1) 간에 오믹 접촉이 유지될 수 있다. 이후의 열압착 접합 공정, 실리사이드화 공정에서, 가열 공정이 행해지므로, 오믹 접촉 및 낮은 접촉 저항이 유지될 수 있다. 상기 제 1 기판(1)은 Si 대신에 Cu 등의 높은 열전도율을 갖는 도전성 재료로 이루어져도 좋다.
상기 Pt층(3) 상에, 150nm 두께의 Ti층(4)이 형성된다. 상기 Ti층(4) 상에, Ni로 이루어진 100nm 두께의 제 1 Sn 흡수층(5)이 형성된다. 상기 Ti층(4) 및 제 1 Sn 흡수층(5)은 예를 들면, 전자 빔 증착 또는 스퍼터링에 의해서 형성된다. 상기 Ti층(4)은 상부 제 1 Sn 흡수층(5)의 접착을 강화한다.
상기 제 1 Sn층(5) 상에, Au층(6)이 형성되고, 이러한 Au층(6) 상에, AuSn 합금으로 이루어진 땜납층(7)이 형성된다. 상기 Au층(6) 및 땜납층(7)은 예를 들면, 저항 가열 증착 또는 스퍼터링에 의해서 형성된다. 상기 Au층(6) 및 땜납층(7)의 두께는 각각 30nm 및 600nm이다. 상기 땜납층(7)에 함유된 Au 및 Sn의 조성비는 중량으로 약 8:2이고, 원자수로 약 7:3이다. Au 및 Sn 이외의 첨가제가 상기 땜납층(7)에 첨가되어도 좋다.
도 1b에 나타낸 바와 같이, 복수의 반도체층을 포함하는 동작층(12)은 반도체로 이루어진 제 2 기판(11)의 주면 상에 에피택셜 성장된다. 상기 동작층(12)은 예를 들면, 전자 및 홀을 주입함으로써 반도체 재료에 고유의 파장을 갖는 광을 방사하는 발광층이다. 상기 제 2 기판(11)의 재료로서, 상기 동작층(12)의 상기 반도체 재료가 고품질로 에피택셜 성장되게 하는 결정 구조 및 격자 상수를 갖는 반도체 재료가 선택된다.
예를 들면, 상기 동작층(12)이 AlGaInP계 화합물 반도체로 이루어진 우물층 및 배리어층을 갖는 다중 양자 우물 구조를 갖도록 이루어지는 경우, GaAs 기판이 상기 제 2 기판(11)으로서 사용된다. 상기 동작층(12)은 호모 pn 접합 구조, 2중 헤테로 구조 또는 단일 헤테로 구조를 가져도 좋다. 상기 반도체 발광층은 n형 클래드와 p형 클래드 간에 샌드위치되어도 좋다.
상기 동작층(12) 상에, 반사 전극층(13)이 형성된다. 상기 반사 전극층(13)은 전극의 기능 이외에 상기 동작층(12)에서 발생된 광을 반사시킴으로써 발광 효율성을 향상시키는 기능을 갖는다. 상기 반사 전극층(13)은 상기 동작층(12)과 오 믹 접촉을 할 수 있는 금속으로 이루어진다. 상기 반사 전극층(13)의 면 상의 상기 동작층(12)의 표면층이 p형 AlGaInP로 이루어지는 경우, AuZn은 상기 반사 전극층(13)의 재료로서 사용될 수 있다. 이 경우, 상기 반사 전극층(13)은 저항 가열 증착, 전자 빔 증착 또는 스퍼터링에 의해서 형성될 수 있다. 상기 반사 전극층(13)의 두께는 예를 들면, 300nm이다.
상기 반사 전극층(13) 상에, 100nm 두께의 TaN층(14)이 활성 스퍼터링에 의해서 형성된다. 상기 TaN층(14)이 형성된 후, 열처리가 질소 분위기에서 약 500℃로 행해진다. 이러한 열처리는 AuZn의 반사 전극층(13)과 상기 동작층(12)의 p형 AlGaInP의 표면층의 합금을 만든다. 그 결과, 양호한 오믹 접촉이 얻어질 수 있다. 상기 TaN층(14)은 이후의 공정에서 공융 용융된 AuSn의 상기 반사 전극층(13)으로의 침투를 방지한다.
상기 TaN층(14) 상에, 100nm 두께의 TiW층(15) 및 100nm 두께의 TaN층(16)이 활성 스퍼터링에 의해서 형성된다. 상기 TaN층(16) 상에, Ni의 제 2 Sn 흡수층(17)이 전자 빔 증착 또는 스퍼터링에 의해서 형성된다. 상기 제 2 Sn 흡수층(17)의 두께는 300nm로 설정된다. 상기 제 2 Sn 흡수층(17) 상에, 30nm 두께의 Au층(18)이 저항 가열 증착 또는 스퍼터링에 의해서 형성된다. 상기 Au층(18)은 상기 Ni층(17)의 산화를 방지한다.
도 1c에 나타낸 바와 같이, 상기 제 1 기판(1)의 주면과 제 2 기판(11)의 주면이 서로 대향하면서 배치된다. 도 1d에 나타낸 바와 같이, 상기 제 1 기판(1) 상의 상기 AuSn 땜납층(7) 및 상기 제 2 기판(11) 상의 상기 Au층(18)은 서로 접촉하 고, 열압착 접합이 질소 분위기에서 행해진다. 상기 열압착 접합 조건은 이하와 같다:
압력: 약 1MPa
온도: 320~370℃
열압착 접합 시간: 10분
도 1e에 나타낸 바와 같이, 상기 AuSn 땜납층(7)은 용융되고, 상기 Au층(6, 18)의 Au와 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)의 Ni가 상기 용융된 땜납층(7)에 용해되고, 상기 Au층(6, 18) 및 땜납층(7)의 Au 및 Sn은 확산되고 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)에 흡수된다. 상기 용융된 땜납층(7)이 고화됨에 따라서, AuSnNi로 이루어진 접합층(20)이 형성된다. 접합 후, 상기 제 2 기판(11)이 제거된다. 상기 제 2 기판(11)이 GaAs로 이루어지는 경우, 상기 제 2 기판(11)은 암모니아 및 과산화수소의 수용액의 혼합액을 사용하는 습식 에칭에 의해서 제거될 수 있다. 습식 에칭 대신에, 건식 에칭, 화학적 기계적 연마, 기계적 연마 등에 의해서 상기 제 2 기판이 제거되어도 좋다.
도 1f에 나타낸 바와 같이, 상기 동작층(12)의 표면은 노출된다. 표면측 전극(30)은 상기 노출된 표면의 일부 영역에 형성된다. n형 AlGaInP가 상기 표면측 전극(30)에 접촉하는 상기 동작층(12) 상에 노출되는 경우, AuSnNi, AuGeNi, AuSn 또는 AuGe가 상기 표면측 전극(30)의 재료로서 사용되어도 좋다. 상기 표면측 전극(30)은 저항 가열 증착, 전자 빔 증착, 스퍼터링 등에 의한 막 형성, 및 리프트 오프에 의해서 형성될 수 있다. 상기 표면측 전극(30)이 형성된 후, 열처리가 질소 분위기에서 약 400℃로 행해져 오믹 접촉이 확보된다.
캐리어는 상기 제 1 기판(1)의 바닥면 및 표면측 전극(30) 상의 상기 Pt층(2)으로부터 상기 동작층(12)에 공급된다. 상기 동작층(12)에서 발생된 광은 상기 표면측 전극(30)이 형성되는 표면을 통해서 발광된다.
샘플은 제 1 실시형태의 상기 기판 접합 방법에 의해서 제조되었고, 복수의 샘플이 상기 땜납층(7), Au층(6, 18), 및 제 2 Sn 흡수층(17)의 두께를 변화시킴으로써 제조되었다. 상기 제 1 Sn 흡수층(5)의 두께는 100nm로 설정되었다. 이들 샘플의 접합 구조가 평가되었다.
도 2는 상기 제조된 샘플의 구조 및 평가 결과를 나타낸다. 도 2에 나타내어진 T(Au)는 상기 제 1 Sn 흡수층과 제 2 Sn 흡수층(5, 17) 간에 배치된 상기 Au층의 전체 두께를 나타내고, T(AuSn)은 상기 땜납층(7)의 두께를 나타내고, T(Ni)는 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)의 전체 두께를 나타낸다. 상기 제 1 실시형태 방법에 의해서 제조된 샘플은 도 2의 샘플 No. 1에 상당한다.
도 3a는 샘플 No. 3의 접합층의 단면 사진이다. AuSnNi로 이루어진 상기 접합층이 두께 방향으로 외형이 다른 4개의 영역으로 나뉘어져 있다는 것을 확인할 수 있다.
도 3b는 Auger 전자 분광기에 의한 상기 접합층의 두께 방향으로 다른 위치에서 4개의 영역 A~D에서의 조성비의 측정 결과를 나타낸다. 횡 좌표는 원자수의 조성비를 "%" 단위로 나타낸다. 영역 A~D는 상기 제 1 기판(1) 측으로부터의 순서로 상기 접합층(20)에 순차적으로 배치된다.
대략 상기 접합층(20)의 중앙에 위치된 영역 B에서의 Sn의 조성비는 영역 A 또는 영역 C 중 어느 하나에서의 Sn의 조성비보다 작다. 상기 중앙 영역 B에서의 Au의 조성비는 상기 영역 A 또는 상기 영역 C 중 어느 하나에서의 Au의 조성비보다 크다. 상기 중앙 영역 B에서의 Ni의 조성비는 상기 영역 A 또는 상기 영역 C 중 어느 하나에서의 Ni의 조성비보다 작다. 상기 영역 A 및 영역 C에 있어서, Ni의 조성비는 Au의 조성비와 Sn의 조성비 중 어느 하나보다 크다. 상기 중앙 영역 B에 있어서, Au의 조성비는 Ni의 조성비보다 크고, Ni의 조성비는 Sn의 조성비보다 크다. 상기 제 2 Sn 흡수층(17)이 상기 샘플 3보다 얇게 될수록 영역 D가 얇게 된다는 것이 확인되었다.
상기 영역 B에서의 Sn의 조성비가 상기 영역 B의 양면 상의 영역 A 및 영역 C에서의 Sn의 조성비보다 작으므로, 상기 땜납층(7)의 Sn이 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)에서 흡수된다고 이해될 수 있다. 용융 전의 상기 땜납층(7)에서의 Au의 조성비는 원자수로 70%였다. 반대로, 재고화 후의 상기 땜납층(7)에서의 Au의 조성비는 원자수로 90% 이상이다. 이러한 결과로부터, 상기 제 1 흡수층 및 제 2 흡수층(5, 17)은 Au에 비하여 Sn을 우선적으로 흡수한다는 것이 이해될 수 있다. 상기 영역 D에서의 Sn의 조성비가 상기 영역 C에서의 Sn의 조성비보다 작은 이유는, 300nm 두께의 상기 제 2 Sn 흡수층(17)이 100nm 두께의 상기 제 1 Sn 흡수층(5)보다 두꺼우므로, Sn이 상기 제 2 Sn 흡수층(17)의 반대면에 충분하게 확산되지 않기 때문이다.
상기 영역 B에서의 Au의 조성비가 용융 전의 상기 땜납층(7)에서의 Au의 조 성비보다 높으므로, 상기 영역 B의 용융점은 본래 땜납층(7)의 용융점보다 높다. 보다 구체적으로는, 그 조성비가 70%인 Au를 함유하는 AuSn 합금의 용융점은 약 280℃이고, 한편, 그 조성비가 90%인 Au를 함유하는 AuSn 합금의 용융점은 약 900℃이다. 따라서, 접합 후의 반도체 장치가 패키지 기판 등에 장착되는 경우, 상기 접합층은 재용융되기 어렵다. 접합 후의 재용융이 어려운 특성은 "재용융 내성"으로 불리운다. 상기 실시형태에 있어서, 재용융 내성은 고화 후의 상기 땜납층에서의 Au의 조성비를 증가시킴으로써 향상될 수 있다.
도 4a 및 도 4b는 샘플 No. 6 및 No. 10의 단면 사진이다. 공동(50)이 어느 한쪽의 샘플의 접합 경계면에서 관찰되었다. 그러나, 상기 샘플 No. 6는 공동을 거의 갖지 않았고, 충분히 단단한 접착이 유지되었다. 상기 샘플 No. 10은 공동을 많이 가졌고, 충분히 단단한 접착이 유지되지 않았다.
도 2에 있어서, 공동이 접합 경계면에서 관찰되지 않은 샘플의 평가는 "○"로 나타내어지고, 공동이 관찰되었지만 충분히 단단한 접착이 유지될 수 있었던 샘플의 평가는 "△"로 나타내어지고, 많은 공동 때문에 충분히 단단한 접착이 유지될 수 없었던 샘플의 평가는 "×"로 나타내어진다. T(Au)/T(AuSn)을 0.22 이하로 설정함으로써 접합 경계면에서의 공동의 발생을 방지할 수 있다. 충분히 단단한 접착은 T(Au)/T(AuSn)을 0.39 이하로 설정함으로써 유지될 수 있다.
상기 땜납층(7)의 두께에 대한 상기 Au층의 전체 두께의 비와 공동의 발생 간의 인과 관계에 대해서 설명될 것이다.
상기 땜납층(7)의 AuSn 땜납의 용융점(원자수로 Au:Sn=7:3)은 약 280℃이고, Au 및 Sn의 조성비가 어느 한 방향으로 이동하는 경우라도 상승한다. 상기 조성비가 Au의 조성비가 증가하는 방향으로 이동하는 경우, 용융점의 상승 경향이 급격하다. 상기 Au층이 상대적으로 두꺼워짐에 따라서, 상기 AuSn 땜납층(7)이 용융되는 경우에 상기 Au층의 Au 원자는 용융된 AuSn 땜납층에 용해되고, 용해된 영역에서의 Au의 조성비는 높아지게 된다. 따라서, 고화 속도는 증가하고, 상기 땜납층은 상기 접합 경계면 상에 발생된 기포가 상기 접합 경계면으로부터 방출되기 전에 고화된다. 그 결과, 공동이 상기 접합 경계면 상에 발생되는 것으로 여겨진다.
상기 Au층이 얇은 경우, 상기 Au층의 Au가 상기 용융된 땜납층(7)에 용해되므로, Au의 조성비가 상승한다는 것이 우세하지 않지만, Sn은 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)에 흡수되므로, Au의 조성비가 상승한다는 것이 우세하다. Sn은 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)에 완만하게 흡수되므로, 상기 용융된 땜납층에서의 Au의 조성비의 상승도 완만하다. 따라서, 상기 땜납층(7)이 고화되기까지의 시간은 연장된다. 상기 접합 경계면의 말단으로 이동하고 외부로 방출되기 위하여 상기 접합 경계면 상에 발생된 기포에 요구되는 시간이 유지될 수 있으므로, 공동의 발생이 방지된다고 여겨질 수 있다.
이어서, 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)의 재료로서 사용되는 Ni 이외의 다른 재료에 대해서 설명될 것이다.
제 1 Sn 흡수층 및 제 2 Sn 흡수층(5)은 용융된 AuSn 땜납으로부터 Sn을 우선적으로 흡수하고 고화 후의 AuSn 땜납에서의 Sn의 조성비가 용융 전의 AuSn 땜납에서의 Sn의 조성비보다 작게 되는 특성을 갖는 것이 요구된다. 이러한 특성으로, AuSn 땜납의 용융점은 상승하고 재용융 내성은 향상될 수 있다. AuSn 땜납의 용융 동안에 볼 업을 회피하기 위해서, AuSn 땜납 젖음성이 높은 것이 요구된다. 이러한 재료는 Ni 이외에 Pt 및 Pd를 포함한다.
이어서, Ni로 이루어지는 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)의 바람직한 두께에 대해서 설명될 것이다.
상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)이 상기 땜납층(7)에 비하여 너무 얇은 경우, 상기 땜납층(7)의 Sn은 충분히 흡수될 수 없다. 이 경우, 고화 후의 상기 땜납층(7)에서의 Au 및 Sn의 조성비가 몇몇의 영역에서 용융 전의 Au 및 Sn의 조성비로부터 거의 변화되지 않는다. 조성비가 변화되지 않는 영역이 남겨짐에 따라서, 충분한 재용융 내성이 유지될 수 없다. "○"로서 평가된 샘플 1~5, 12 및 13 중에서, 샘플 No. 13은 0.41의 최소 T(Ni)/T(AuSn)값을 가진다. 이러한 샘플 No. 13은 고화 후의 상기 땜납층에서 Sn의 감소된 조성비를 가졌고, 충분한 재용융 내성을 유지했다. 따라서, T(Ni)/T(AuSn)을 0.41 이상으로 설정함으로써 충분한 재용융 내성이 유지될 수 있다고 여겨질 수 있다. 0.33의 T(Ni)/T(AuSn)을 갖는 샘플 No. 11에 있어서, 상기 접착 경계면 상의 접착은 약했고, 부분적 박리가 발생했다.
상기 땜납층(7)에 대한 젖음성을 향상키고 볼 업을 억제시키기 위해서, 상기 제 1 Sn 흡수층(5)은 100nm 이상의 두께를 갖는 것이 바람직하다. 5~100nm 두께의 제 1 Sn 흡수층(5)을 갖는 샘플 No. 1~No. 5가 볼 업을 방지할 수 있다는 것이 확인되었다.
상기 제 2 Sn 흡수층(17)의 두께는 그 표면이 접합 경계면이 되므로, 상기 접합 경계면 상에 공동을 발생시키지 않는 관점으로부터 결정되는 것이 요구된다. 예를 들면, 충분한 재용융 내성을 유지하기 위해서, T(Ni)/T(AuSn)은 0.41 이상으로 설정된다. T(Ni)는 제 1 Sn 흡수층 및 제 2 Sn 흡수층(5, 17)의 전체 두께이다. 따라서, 제 1 Sn 흡수층(5)이 두꺼워질수록 상기 제 2 Sn 흡수층(17)은 상대적으로 얇아질 수 있다.
접합의 초기 단계에서, 상기 제 2 Sn 흡수층(17)의 일부가 상기 땜납층(7)과 함께 용융되고, 기포가 함유된 상태가 된다. 상술한 바와 같이, 충분한 시간의 용융 상태가 주어지면, 기포는 상기 접합 경계면의 말단으로 이동하고 외부로 방출된다. 그러나, 상기 제 2 Sn 흡수층(17)이 너무 얇게 되는 경우, 상기 제 2 Sn 흡수층(17)의 전체 영역은 상기 땜납층(7)과 함께 용융되고, 상기 제 2 Sn 흡수층(17)과 접촉하는 상기 TaN층(16)은 기포와 접촉하게 된다. 상기 TaN층(16)이 땜납에 대하여 열악한 젖음성을 가지므로, 상기 TaN층이 상기 기포와 접촉하는 상태가 다소 안정하다. 따라서, 기포가 이동하기 어렵고, 상기 땜납층은 그 안에 기포를 보유한 채로 고화되고, 공동이 상기 접합 경계면 상에 발생된다.
상술한 바와 같이, 상기 제 2 Sn 흡수층(17)과 접촉하는 층이 땜납에 대하여 열악한 젖음성을 갖는 재료로 이루어지는 경우, 용융되지 않은 영역이 상기 땜납층(7)의 반대면 상의 상기 제 2 Sn 흡수층(17)의 일부 영역에 잔존하는 정도로 상기 제 2 Sn 흡수층(17)을 두껍게 하는 것이 바람직하다. 예를 들면, 상기 제 2 Sn 흡수층(17)의 두께가 150nm 이상인 경우, 기포가 잔존되는 것을 방지할 수 있다. 상기 제 2 Sn 흡수층(17)과 접촉하는 층이 용융된 땜납에 대하여 양호한 젖음성을 갖는 재료로 이루어지는 경우, 상기 제 2 Sn 흡수층(17)은 150nm 미만으로 이루어져도 좋다.
각종 상황을 고려하여, 상기 접합 경계면 상의 공동의 발생을 방지하기 위해서, 상기 제 2 Sn 흡수층(17)의 두께는 150nm 이상으로 설정되는 것이 바람직하다. 150nm 두께의 상기 제 2 Sn 흡수층(17)을 갖는 샘플 No.13은 공동이 없는 양호한 접합 경계면을 갖는다.
AuSn의 상기 땜납층(7)이 두껍게 이루어진 경우, 상기 땜납층(7)에서와 대략 동일한 Au 및 Sn의 조성비를 갖는 영역은 두께 방향으로 도 3b에 나타내어진 영역 B의 중앙 영역 근방에 나타난다. 이러한 경우에도, 상기 접합층은 그들의 주성분으로서 Ni를 갖는 영역 A 및 영역 C, 그리고 상기 영역 A와 영역 C 간에 그것의 주성분으로서 Au를 갖는 영역 B를 함유하여 공동이 없는 우수한 접합 경계면이 얻어질 수 있다.
도 5a~5c는 상기 제 2 실시형태~제 4 실시형태에 따른 기판 접합 방법에 의해서 사용되는 접합 전의 기판의 단면도이다. 즉, 도 5a~5c는 제 1 실시형태의 도 1c에 상당한다.
도 5a에 나타낸 바와 같이, 상기 제 2 실시형태에 있어서, AuSn 땜납층(7)의 표면은 Au층(8)으로 피복된다. 이 경우, 제 1 Sn 흡수층(5)과 제 2 Sn 흡수층(17) 간에 배치된 Au층의 전체 두께 T(Au)는 Au층(6, 8, 18)의 전체 두께와 동일하다.
도 5b에 나타낸 바와 같이, 상기 제 3 실시형태에 있어서, AuSn 땜납층은 상기 제 1 기판(1)이 아니라 상기 제 2 기판(11) 상에 형성된다. 상기 제 1 기판(1) 상에, 상기 제 1 Sn 흡수층(5) 상에 형성된 Au층(6)이 노출된다. AuSn 땜납층(7a)은 상기 제 2 기판(11) 상의 Au층(18)의 표면 상에 형성되고, 상기 AuSn 땜납층(7a)의 표면은 Au층(8a)으로 피복된다.
도 5c에 나타내어진 바와 같이, 상기 제 4 실시형태에 있어서, AuSn 땜납층은 제 1 기판(1) 또는 제 2 기판(11) 상 중 어느 하나에 형성된다. 상기 제 1 기판(1) 상에 있어서, 땜납층(7b)이 Au층(6) 상에 형성되고, 상기 땜납층(7b)의 표면은 Au층(8b)으로 피복된다. 상기 제 2 기판(11) 상에 있어서, 땜납층(7c)이 Au층(18)의 표면 상에 형성되고, 상기 땜납층(7c)의 표면은 Au층(8c)으로 피복된다. 이 경우, AuSn 땜납층의 전체 두께 T(AuSn)은 상기 제 1 기판(1) 상의 상기 땜납층(7b)의 두께 및 상기 제 2 기판(11) 상의 상기 땜납층(7c)의 두께의 총합과 동일하다.
도 6a~6c는 제 5 실시형태~제 7 실시형태에 따른 기판 접합 방법에 의해서 사용되는 기판의 단면도이다. 즉, 상기 단면도는 제 1 실시형태의 도 1c에 나타내어진 단면도에 상당한다.
도 6a에 나타내어진 바와 같이, 제 5 실시형태에 있어서, 제 1 실시형태의 도 1c에 나타내어진 상기 Au층(6, 18)은 배치되지 않는다. 도 2에 나타내어진 샘플 No. 12는 제 5 실시형태의 구조에 상당하고, 그것의 T(Au)/T(AuSn)은 0이다. 도 6b에 나타내어진 바와 같이, 제 6 실시형태에 있어서, 제 3 실시형태의 도 5b에 나타내어진 상기 Au층(6, 8a, 18)은 배치되지 않는다. 도 6c에 나타내어진 바와 같이, 제 7 실시형태에 있어서, 제 4 실시형태의 도 5c에 나타내어진 상기 Au층(6, 8b, 8c, 18)은 배치되지 않는다.
상술한 바와 같이, 제 2 실시형태~제 7실시형태의 구조도 제 1 실시형태의 구조와 동일한 이점을 나타내는 것으로 기대된다.
도 5b에 나타내어진 제 3 실시형태 및 도 6b에 나타내어진 제 6 실시형태에 있어서, 상기 제 1 기판(1) 상의 제 1 Sn 흡수층(5)의 표면 또는 상부 Au층(6)의 표면은 접합 경계면을 구성한다. 따라서, 상기 접합 경계면 상의 공동의 발생을 방지하기 위해서, 상기 제 1 Sn 흡수층(5)의 두께는 150nm 이상으로 설정되는 것이 바람직하다. 상기 제 2 Sn 흡수층(17)의 두께가 100nm 이상으로 설정되는 경우가 효율적이다.
도 5c에 나타내어진 제 4 실시형태 및 도 6c에 나타내어진 제 7 실시형태에 있어서, 상기 제 1 Sn 흡수층(5) 또는 상기 제 2 Sn 흡수층(17)의 어느 하나는 상기 접합 경계면으로부터 거리를 두어 각 층의 두께가 100nm 이상인 경우가 효율적이다. 그러나, 재용융 내성을 유지하기 위해서, 제 2 실시형태~제 7 실시형태에서도, 제 1 실시형태의 경우와 같이, T(Ni)/T(AuSn)이 0.41 이상으로 설정되는 것이 바람직하다.
도 2에 나타내어진 각 샘플에 있어서, 상기 AuSn 땜납층(7)의 두께가 600nm~950nm로 설정되지만, 다른 두께가 사용되어도 좋다. 종래, 상기 AuSn 땜납층의 두께는 공동을 발생시키지 않기 위해서, 그리고, 충분히 강한 접합을 유지하기 위해서, 1㎛보다 두껍게 설정되어 왔다. 상술의 실시형태 방법을 도입함으로써, 상기 AuSn 땜납층(7)의 두께가 1㎛ 이하로 설정되는 경우라도 공동의 발생이 없는 양 호한 접합이 얻어질 수 있다.
도 2에 나타내어진 각 샘플에 있어서, 상기 AuSn 땜납층(7)을 얇게 함으로써, 종래의 두꺼운 땜납층이 사용된 경우에 손상이 발생하였지만, 반도체 장치의 다이싱 공정에서 다이싱 장치의 블레이드의 손상이 감소될 수 있었다.
또한, 도 2에 나타내어진 각 샘플에 있어서, 상기 AuSn 땜납층(7)이 얇아짐에 따라서, 접합 후, 상기 접합층에서의 Au 및 Sn의 조성비가 종래의 두꺼운 땜납층을 사용한 것에 비하여 크게 변화한다. 따라서, 상기 접합층의 재용융 내성은 향상될 수 있다. 반도체 장치가 회로 기판 등 위에 리플로우 납땜에 의해서 장착되는 경우, 납땜 동안에 열에 의한 재용융, 재용융에 의해서 야기되는 위치 재배열, 박리, 가장자리로부터의 땜납의 돌출 등을 포함하는 각종 문제가 완화될 수 있다.
상술의 실시형태에 있어서, 상기 AuSn 땜납층에서의 Au 및 Sn의 조성비가 원자수로 약 7:3으로 설정되지만, 다른 조성비를 갖는 AuSn 합금이 사용되어도 좋다. 접합 후의 저하된 Sn의 조성비를 갖는 상기 땜납층(7)의 용융점이 용융 전의 상기 땜납층(7)의 용융점 보다 높은 조건을 만족하는 조성비로 설정되는 것이 바람직하다. 이러한 조성비로, 상기 접합층의 재용융 내성은 향상될 수 있다.
본 발명은 상기 바람직한 실시형태와 연관되어 기재되었다. 본 발명은 상기 실시형태에만 한정되는 것은 아니다. 다른 각종 변형, 개선, 조합 등이 이루어질 수 있다는 것이 당업자에게 명백할 것이다.
도 1a~1f는 제 1 실시형태에 따른 기판 접합 방법을 설명하는 기판의 단면도이다.
도 2는 제 1 실시형태의 방법 및 상기 제 1 실시형태의 변형에 따른 방법에 의해서 제조된 샘플의 구조 및 평가 결과를 나타내는 표이다.
도 3a는 샘플 No.3의 단면 사진이고, 도 3b는 각 영역에서의 원소의 조성비의 평가 결과를 나타내는 그래프이다.
도 4a 및 4b는 샘플 No.6 및 샘플 No.10의 단면 사진이다.
도 5a~5c는 제 2 실시형태~제 4 실시형태에 따른 접합 방법에 의해서 접합되는 기판의 단면도이다.
도 6a~6c는 제 5 실시형태~제 7 실시형태에 따른 접합 방법에 의해서 접합되는 기판의 단면도이다.
도 7a~7c는 종래 땜납 방법에 의해서 접합되는 기판의 단면도이다.

Claims (16)

  1. (a) 제 1 기판의 주면 상에, AuSn 합금으로부터 Sn을 흡수하고 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 1 Sn 흡수층을 형성하는 단계;
    (b) 제 2 기판의 주면 상에, AuSn 합금으로부터 Sn을 흡수하고 상기 AuSn 합금에서의 Sn의 조성비를 저하시키는 금속으로 이루어진 제 2 Sn 흡수층을 형성하는 단계;
    (c) 제 1 Sn 흡수층 및 제 2 Sn 흡수층 중 하나 이상의 Sn 흡수층 상에 AuSn 합금으로 이루어진 땜납층을 형성하는 단계; 및
    (d) 상기 제 1 기판의 주면과 제 2 기판의 주면이 서로 대향하면서 상기 제 1 기판과 제 2 기판이 서로 접촉된 상태로 상기 땜납층을 용융시켜 상기 제 1 기판과 제 2 기판을 접합하는 단계를 포함하는 것을 특징으로 하는 기판 접합 방법.
  2. 제 1 항에 있어서, 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층이 Ni로 이루어지는 것을 특징으로 하는 기판 접합 방법.
  3. 제 2 항에 있어서, 상기 땜납층이 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층 중 하나 이상의 Sn 흡수층 상에만 형성되고, 상기 땜납층이 형성되는 상기 Sn 흡수층의 두께가 100nm 이상인 것을 특징으로 하는 기판 접합 방법.
  4. 제 3 항에 있어서, 상기 땜납층이 형성되지 않는 상기 Sn 흡수층의 두께가 150nm 이상인 것을 특징으로 하는 기판 접합 방법.
  5. 제 2 항에 있어서, 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층의 전체 두께가 상기 땜납층의 두께의 0.41배 이상인 것을 특징으로 하는 기판 접합 방법.
  6. 제 2 항에 있어서, 상기 단계 (a) 후에, 상기 제 1 Sn 흡수층의 표면을 제 1 Au층으로 피복하는 단계를 더 포함하는 것을 특징으로 하는 기판 접합 방법.
  7. 제 2 항에 있어서, 상기 단계 (b) 후에, 상기 제 2 Sn 흡수층의 표면을 제 2 Au층으로 피복하는 단계를 더 포함하는 것을 특징으로 하는 기판 접합 방법.
  8. 제 2 항에 있어서, 상기 단계 (c) 후에, 상기 땜납층의 표면을 제 3 Au층으로 피복하는 단계를 더 포함하는 것을 특징으로 하는 기판 접합 방법.
  9. 제 6 항에 있어서, 상기 단계 (d)에서 상기 제 1 기판 및 제 2 기판이 서로 접촉한 상태로 상기 제 1 Sn 흡수층과 상기 제 2 Sn 흡수층 사이에 배치된 Au층의 전체 두께가 상기 땜납층의 두께의 0.39배 이하인 것을 특징으로 하는 기판 접합 방법.
  10. 제 1 항에 있어서, 상기 단계 (d)에서, 상기 땜납층의 Sn 원자가 상기 제 1 Sn 흡수층 및 제 2 Sn 흡수층으로 확산되어 고화 후의 상기 땜납층에서의 Sn의 조성비가 용융 전의 상기 땜납층의 Sn의 조성비보다 작은 것을 특징으로 하는 기판 접합 방법.
  11. 제 1 항에 있어서, 용융 전의 상기 땜납층의 두께는 1㎛ 이하인 것을 특징으로 하는 기판 접합 방법.
  12. 제 1 기판;
    반도체로 이루어지고 상기 제 1 기판에 접합된 동작층; 및
    상기 동작층을 상기 제 1 기판에 접합시키는 Au, Sn 및 다른 제 3 원소를 함유하는 합금으로 이루어지는 접합층을 포함하는 반도체 장치에 있어서:
    상기 접합층 내에 중앙 영역, 상기 중앙 영역과 상기 제 1 기판 사이에 배치된 제 1 영역, 및 상기 중앙 영역과 상기 동작층 사이에 배치된 제 2 영역으로 정의하여, 상기 중앙 영역에서의 Sn의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 Sn의 조성비보다 작고, 상기 중앙 영역에서의 Au의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 Au 조성비보다 크고, 상기 중앙 영역에서의 상기 제 3 원소의 조성비가 상기 제 1 영역 및 제 2 영역 중 어느 하나에서의 제 3 원소 조성비보다 작도록 상기 접합층에서의 원소의 조성비를 갖는 것을 특 징으로 하는 반도체 장치.
  13. 제 1 기판;
    반도체로 이루어지고 상기 제 1 기판에 접합된 동작층; 및
    상기 동작층을 상기 제 1 기판에 접합시키는 Au, Sn 및 다른 제 3 원소를 함유하는 합금으로 이루어지는 접합층을 포함하는 반도체 장치에 있어서:
    상기 접합층은 주성분으로서 제 3 원소를 갖는 2개의 층 및 주성분으로서 Ag를 갖고 상기 2개의 층 사이에 배치된 층을 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제 12 항에 있어서, 상기 제 3 원소는 Ni, Pt 또는 Pd인 것을 특징으로 하는 반도체 장치.
  15. 제 12 항에 있어서, 상기 제 1 영역 및 제 2 영역에서 상기 제 3 원소의 조성비는 Au의 조성비와 Sn의 조성비 중 어느 하나보다 큰 것을 특징으로 하는 반도체 장치.
  16. 제 12 항에 있어서, 상기 중앙 영역에서 Au의 조성비는 상기 제 3 원소의 조성비보다 크고, 상기 제 3 원소의 조성비는 Sn의 조성비보다 큰 것을 특징으로 하는 반도체 장치.
KR1020080049550A 2007-06-20 2008-05-28 기판 접합 방법 및 반도체 장치 KR101459517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007162508A JP5426081B2 (ja) 2007-06-20 2007-06-20 基板接合方法及び半導体装置
JPJP-P-2007-00162508 2007-06-20

Publications (2)

Publication Number Publication Date
KR20080112106A true KR20080112106A (ko) 2008-12-24
KR101459517B1 KR101459517B1 (ko) 2014-11-07

Family

ID=40135641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049550A KR101459517B1 (ko) 2007-06-20 2008-05-28 기판 접합 방법 및 반도체 장치

Country Status (4)

Country Link
US (2) US8158459B2 (ko)
JP (1) JP5426081B2 (ko)
KR (1) KR101459517B1 (ko)
TW (1) TWI440068B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5519355B2 (ja) 2010-03-19 2014-06-11 スタンレー電気株式会社 半導体発光素子及びその製造方法
US8569889B1 (en) * 2011-02-09 2013-10-29 Nlight Photonics Corporation Nano thick Pt metallization layer
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
JP6005957B2 (ja) * 2012-03-19 2016-10-12 スタンレー電気株式会社 半導体素子及びその製造方法
WO2014037829A1 (en) 2012-09-05 2014-03-13 Koninklijke Philips N.V. Laser de-bond of carrier wafer from device wafer
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
US10716220B2 (en) 2014-08-04 2020-07-14 Ok International, Inc. Variable temperature controlled soldering iron
US10688578B2 (en) 2014-08-04 2020-06-23 OK International, Inc Variable temperature controlled soldering iron
US9516762B2 (en) 2014-08-04 2016-12-06 Ok International Inc. Soldering iron with automatic soldering connection validation
US9327361B2 (en) 2014-08-04 2016-05-03 Ok International Inc. Intelligent soldering cartridge for automatic soldering connection validation
JP6289756B1 (ja) * 2016-07-04 2018-03-07 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235323A (ja) 1992-02-20 1993-09-10 Olympus Optical Co Ltd 半導体装置
JP4514400B2 (ja) * 2001-09-27 2010-07-28 古河電気工業株式会社 部材の接合方法、その方法で得られた接合部材
JP4814503B2 (ja) 2004-09-14 2011-11-16 スタンレー電気株式会社 半導体素子とその製造方法、及び電子部品ユニット
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法
JP2006332435A (ja) 2005-05-27 2006-12-07 Sharp Corp サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
JP5376866B2 (ja) * 2008-08-22 2013-12-25 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置

Also Published As

Publication number Publication date
US20080315427A1 (en) 2008-12-25
TWI440068B (zh) 2014-06-01
KR101459517B1 (ko) 2014-11-07
TW200903575A (en) 2009-01-16
US20120168954A1 (en) 2012-07-05
JP2009004487A (ja) 2009-01-08
US8158459B2 (en) 2012-04-17
US8288868B2 (en) 2012-10-16
JP5426081B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
KR101459517B1 (ko) 기판 접합 방법 및 반도체 장치
US7429754B2 (en) Semiconductor device, its manufacture method and electronic component unit
US6946312B2 (en) Semiconductor light emitting device and its manufacture
US7642543B2 (en) Semiconductor light emitting device having metal reflective layer
JP4290745B2 (ja) Ｉｉｉ−ｖ族半導体素子の製造方法
JP5376866B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2006287226A (ja) はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
WO2006082687A1 (ja) GaN系発光ダイオードおよび発光装置
KR20110082540A (ko) 광전 반도체 소자의 제조 방법 및 광전 반도체 소자
CN110770894B (zh) 用于将半导体芯片固定在基板上的方法和电子器件
JP4537877B2 (ja) セラミックス配線基板とそれを用いた半導体装置
JP2001230498A (ja) Ｉｉｉ族窒化物系化合物半導体レーザ
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
JP2010161160A (ja) 半導体発光素子
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
CN110352502B (zh) 用于将半导体芯片固定在导线框架上的方法和电子器件
JP5262533B2 (ja) 半導体装置の製造方法
KR20130120801A (ko) 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 6