JP2009004487A - 基板接合方法及び半導体装置 - Google Patents

基板接合方法及び半導体装置 Download PDF

Info

Publication number
JP2009004487A
JP2009004487A JP2007162508A JP2007162508A JP2009004487A JP 2009004487 A JP2009004487 A JP 2009004487A JP 2007162508 A JP2007162508 A JP 2007162508A JP 2007162508 A JP2007162508 A JP 2007162508A JP 2009004487 A JP2009004487 A JP 2009004487A
Authority
JP
Japan
Prior art keywords
layer
substrate
composition ratio
absorption layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007162508A
Other languages
English (en)
Other versions
JP2009004487A5 (ja
JP5426081B2 (ja
Inventor
Toshihiro Seko
利裕 世古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2007162508A priority Critical patent/JP5426081B2/ja
Priority to TW097115869A priority patent/TWI440068B/zh
Priority to KR1020080049550A priority patent/KR101459517B1/ko
Priority to US12/142,030 priority patent/US8158459B2/en
Publication of JP2009004487A publication Critical patent/JP2009004487A/ja
Publication of JP2009004487A5 publication Critical patent/JP2009004487A5/ja
Priority to US13/418,037 priority patent/US8288868B2/en
Application granted granted Critical
Publication of JP5426081B2 publication Critical patent/JP5426081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode

Abstract

【課題】 接合面に空洞が発生しにくい接合方法を提供することである。本発明の他の目的は、この接合方法を用いて接合した半導体装置を提供する。
【解決手段】 （ａ）第１の基板(1)の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第１のＳｎ吸収層(5)を形成する。（ｂ）第２の基板(11)の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第２のＳｎ吸収層(17)を形成する。（ｃ）前記第１のＳｎ吸収層及び前記第２のＳｎ吸収層の少なくとも一方のＳｎ吸収層の上に、ＡｕＳｎ合金からなる半田層(7)を形成する。（ｄ）前記第１の基板と第２の基板の主表面同士が対向するように、前記第１の基板と第２の基板とを密着させた状態で、前記半田層を溶融させて、該第１の基板を第２の基板に接合する。
【選択図】 図１−２

Description

本発明は、２枚の基板をＡｕＳｎ半田を用いて接合する基板接合方法、及びＡｕＳｎ半田による接合箇所を有する半導体装置に関する。
図７Ａに、下記の特許文献１に開示された半導体装置の接合前の概略断面図を示す。支持基板６１の主表面上に、Ａｕ層６２、Ｔｉ層６３、Ｎｉ層６４、及びＡｕＳｎ半田層６５がこの順番に積層されている。仮基板７０の主表面上に、発光層７１、ＡｕＺｎ層７２、ＴａＮ層７３、Ａｌ層７４、Ｔａ層７５、及びＡｕ層７６がこの順番に積層されている。Ａｕ層７６をＡｕＳｎ半田層６５に密着させて加熱することにより、ＡｕＳｎ半田層６５を溶融、及び固化させて発光層７１を含む仮基板７０を、支持基板６１に接合する。接合後、仮基板７０はエッチング除去される。ＡｕＺｎ層７２は、発光層７１から放射される光を反射し、光の取り出し効率を高める機能を持つ。
Ｎｉ層６４は、その上のＡｕＳｎ半田層６５の、溶融後の再固化時におけるボールアップを防止する。「ボールアップ」とは、共晶温度以上で一旦液化したＡｕＳｎが、再度固化する際に、支持基板６１上で偏析することにより部分的に盛り上がる現象をいう。ＴａＮ膜７３は、ＡｕＳｎ半田の、ＡｕＺｎ層７２への侵入を防止する。
図７Ｂに、下記の特許文献２に開示されたレーザチップの接合構造を示す。シリコンからなる支持基板６１の上に、Ｎｉ層６４、Ａｕ層６６、及びＡｕＳｎ半田層６５がこの順番に積層されている。レーザチップ８１の底面にＡｕ層８２が形成されている。Ａｕ層８２をＡｕＳｎ半田層６５に密着させて加熱することにより、レーザチップ８１が支持基板６１に接合される。Ｎｉ層６４が、ＡｕＳｎ半田層６５の溶融時におけるボールアップを防止する。
図７Ｃに、下記の特許文献３に開示された半導体装置の接合構造を示す。ＧａＡｓ基板９１の底面に、ＡｕＧｅ層９２、Ｎｉ層９３、ＡｕＳｎ半田層９４、及びＡｕ層９５がこの順番に積層されている。Ａｕ層９５をパッケージ基板６１に密着させて加熱することにより、ＧａＡｓ基板９１がパッケージ基板６１に実装される。Ｎｉ層９３は、ＡｕＳｎ半田層９４の密着性を高める。
特開２００６−８６２０８号公報 特開２００６−３３２４３５号公報 特開平５−２３５３２３号公報
接合部の熱抵抗の低減や、材料コストの低減のために、ＡｕＳｎ半田層を薄くすることが好ましい。ところが、ＡｕＳｎ半田層を薄くすると、接合面に空洞が発生しやすくなる。接合面に発生した空洞は、接合強度の低下や、熱抵抗の増大をもたらす。このように、半導体装置に、空洞を内包する接合面が存在すると、半導体装置の熱抵抗の増大、駆動電圧の上昇、及び素子寿命特性の低下が発生する。
本発明の目的は、接合面に空洞が発生しにくい接合方法を提供することである。本発明の他の目的は、この接合方法を用いて接合した半導体装置を提供することである。
本発明の一観点によると、
（ａ）第１の基板の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第１のＳｎ吸収層を形成する工程と、
（ｂ）第２の基板の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第２のＳｎ吸収層を形成する工程と、
（ｃ）前記第１のＳｎ吸収層及び前記第２のＳｎ吸収層の少なくとも一方のＳｎ吸収層の上に、ＡｕＳｎ合金からなる半田層を形成する工程と、
（ｄ）前記第１の基板と第２の基板の主表面同士が対向するように、前記第１の基板と第２の基板とを密着させた状態で、前記半田層を溶融させて、該第１の基板を第２の基板に接合する工程と
を有する基板接合方法が提供される。
本発明の他の観点によると、
第１の基板と、
前記第１の基板に接合された半導体からなる動作層と、
前記動作層を前記第１の基板に接合するＡｕ、Ｓｎ、及び他の第３の元素を含む合金からなる接合層と
を有し、前記接合層内に、前記接合層内の厚さ方向に関する中央部分、該中央部分よりも前記第１の基板側の第１の部分、及び前記動作層側の第２の部分を定義したとき、前記中央部分のＳｎの組成比が、前記第１の部分及び前記第２の部分のいずれのＳｎの組成比よりも小さく、前記中央部分のＡｕの組成比が、前記第１の部分及び前記第２の部分のいずれのＡｕの組成比よりも大きく、前記中央部分の前記第３元素の組成比が、前記第１の部分及び前記第２の部分のいずれの前記第３の元素の組成比よりも小さくなるように各元素の組成比が厚さ方向に関して変化している半導体装置が提供される。
第１及び第２のＳｎ吸収層が、半田層のＳｎを吸収することにより、半田層内のＳｎの組成比が低下する。これにより、固化後の半田層の融点が上昇し、再溶融しにくくなる。半田層の両側にＳｎ吸収層が配置されているため、半田層の両面からＳｎが吸収される。Ｓｎの吸収により、溶融している半田層が徐々に固化するため、接合界面に空洞が残らず、良好な接合を得ることができる。
図１Ａ〜図１Ｆを参照して、第１の実施例による基板接合方法について説明する。
図１Ａに示すように、ｎ型またはｐ型不純物を添加したシリコン（Ｓｉ）からなる第１の基板１の主表面上にＰｔ層３を形成するとともに、主表面とは反対側の底面上にも、Ｐｔ層２を形成する。第１の実施例では、Ｂ濃度３×１０−１８ｃｍ−３以上（比抵抗０．０２Ωｃｍ以下）の（１００）面が表出したＳｉ基板を用いた。
Ｐｔ層は、例えば抵抗加熱蒸着、電子ビーム蒸着、スパッタリング等により形成される。Ｐｔ層２及び３の各々の厚さは、オーミック電極として用いるために、２５ｎｍ以上とすることが好ましい。Ｐｔの仕事関数がｐ型Ｓｉの仕事関数よりも高いため、Ｐｔ層２及び３と、第１の基板１とのオーミック接触を確保することができる。後の熱圧着の工程において加熱処理が施されるため、シリサイド化の進行により、オーミック接触及び低い接触抵抗が維持される。なお、第１の基板１には、Ｓｉ以外の熱伝導率の高い導電性材料、例えばＣｕ等を用いてもよい。
Ｐｔ層３の上に、厚さ１５０ｎｍのＴｉ層４を形成する。Ｔｉ層４の上に、Ｎｉからなる厚さ１００ｎｍの第１のＳｎ吸収層５を形成する。Ｔｉ層４及び第１のＳｎ吸収層５は、例えば電子ビーム蒸着またはスパッタリングにより形成される。Ｔｉ層４は、その上の第１のＳｎ吸収層５の密着性を高める。
第１のＳｎ吸収層５の上に、Ａｕ層６を形成し、さらにその上にＡｕＳｎ合金からなる半田層７を形成する。Ａｕ層６及び半田層７は、例えば抵抗加熱蒸着またはスパッタリングにより形成される。Ａｕ層６及び半田層７の厚さは、例えばそれぞれ３０ｎｍ及び６００ｎｍとする。半田層７のＡｕとＳｎとの組成比は、重量比で約８：２、原子数比で約７：３である。なお、半田層７に、主成分であるＡｕとＳｎ以外の添加物を加えてもよい。
図１Ｂに示すように、半導体からなる第２の基板１１の主表面上に、複数の半導体層を含む動作層１２をエピタキシャル成長させる。動作層１２は、例えば、電子と正孔を注入することにより、その半導体材料固有の波長の光を放出する発光層である。第２の基板１１には、動作層１２の半導体材料を高品質にエピタキシャル成長させることが可能な結晶構造及び格子定数を持つ半導体材料が選択される。
例えば、動作層１２を、ＡｌＧａＩｎＰ系化合物半導体からなる井戸層と障壁層とを持つ多重量子井戸構造とする場合には、第２の基板１１としてＧａＡｓ基板を用いる。また、動作層１２を、ホモｐｎ接合構造、ダブルへテロ構造、またはシングルへテロ構造としてもよい。半導体発光層をｎ型クラッドとｐ型クラッドで挟んだ構造としてもよい。
動作層１２の上に、反射電極層１３を形成する。反射電極層１３は、電極としての機能の他に、動作層１２から放射された光を反射し、光の取り出し効率を高める機能を有する。反射電極層１３は、動作層１２とオーミック接触する金属で形成される。動作層１２の、反射電極層１３側の表層部が、ｐ型のＡｌＧａＩｎＰで形成されている場合、反射電極層１３の材料としてＡｕＺｎを用いることができる。この場合、反射電極層１３は、抵抗加熱蒸着、電子ビーム蒸着、またはスパッタリングにより形成することができる。その厚さは、例えば３００ｎｍとする。
反射電極層１３の上に、厚さ１００ｎｍのＴａＮ層１４を、反応性スパッタリングにより形成する。ＴａＮ層１４の形成後、窒素雰囲気下において、約５００℃で熱処理を行う。この熱処理により、ＡｕＺｎからなる反射電極層１３とｐ型ＡｌＧａＩｎＰからなる動作層１２の表層部とが合金化し、良好なオーミック接触が得られる。ＴａＮ層１４は、後工程で、溶融したＡｕＳｎ共晶材料の、反射電極層１３への侵入を防止する。
ＴａＮ層１４の上に、厚さ１００ｎｍのＴｉＷ層１５、厚さ１００ｎｍのＴａＮ層１６を、反応性スパッタリングにより形成する。ＴａＮ層１６の上に、Ｎｉからなる第２のＳｎ吸収層１７を、電子ビーム蒸着またはスパッタリングにより形成する。第２のＳｎ吸収層１７の厚さは、３００ｎｍとする。第２のＳｎ吸収層１７の上に、厚さ３０ｎｍのＡｕ層１８を、抵抗加熱蒸着またはスパッタリングにより形成する。Ａｕ層１８は、Ｎｉ層１７の酸化を防止する。
図１Ｃに示すように、第１の基板１と第２の基板１１とを、それらの主表面同士が対向するように配置する。図１Ｄに示すように、第１の基板１側のＡｕＳｎ半田層７と、第２の基板１１側のＡｕ層１８とを密着させて、窒素雰囲気下で熱圧着を行う。熱圧着条件は下記の通りである。
・圧力 約１ＭＰａ
・温度 ３２０〜３７０℃
・圧着時間 １０分間
図１Ｅに示すように、ＡｕＳｎ半田層７が溶融し、Ａｕ層６、１８のＡｕ、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７のＮｉが、溶融している半田層７に溶解し、及びＡｕ層６、１８、半田層７のＡｕ及びＳｎが、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７内に拡散し、吸収される。溶融した半田層７が固化することにより、ＡｕＳｎＮｉからなる接合層２０が形成される。接合後、第２の基板１１を除去する。第２の基板１１がＧａＡｓで形成されている場合には、例えば、アンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去することができる。なお、ウェットエッチングの他に、ドライエッチング、化学機械研磨（ＣＭＰ）、機械的研削等により除去することも可能である。
図１Ｆに示すように、動作層１２の表面が露出する。露出した表面の一部の領域上に、表側電極３０を形成する。表側電極３０が接触する動作層１２の表面にｎ型ＡｌＧａＩｎＰが露出している場合には、表側電極３０に、ＡｕＳｎＮｉ、ＡｕＧｅＮｉ、ＡｕＳｎ、またはＡｕＧｅを用いることができる。表側電極３０は、抵抗加熱蒸着、電子ビーム蒸着、スパッタリング等による成膜と、リフトオフ法により形成することができる。表側電極３０を形成した後、窒素雰囲気下において、約４００℃で熱処理を行うことにより、オーミック接触を確保する。
第１の基板１の底面に形成されたＰｔ層２及び表側電極３０から、動作層１２にキャリアが供給される。動作層１２で発生した光は、表側電極１２が形成された面から外部に放出される。
上記第１の実施例による基板接合方法により実際に試料を作製するとともに、半田層７、Ａｕ層６、１８、第２のＳｎ吸収層１７の厚さを異ならせた複数の試料を作製し、接合部分の評価を行った。第１のＳｎ吸収層５の厚さは１００ｎｍとした。
図２に、作製した試料の構成及び評価結果を示す。図２中のＴ（Ａｕ）は、第１のＳｎ吸収層５と第２のＳｎ吸収層１７との間に配置されているＡｕ層の合計の厚さを表し、Ｔ（ＡｕＳｎ）は、半田層７の厚さを表し、Ｔ（Ｎｉ）は、第１のＳｎ吸収層５と第２のＳｎ吸収層１７との合計の厚さを表す。第１の実施例による方法で作製した試料は、図２の試料１に相当する。
図３Ａに、試料３の接合層の断面写真を示す。ＡｕＳｎＮｉからなる接合層が、厚さ方向に関して外見の異なる４つの領域に区分されていることがわかる。
図３Ｂに、接合層内の厚さ方向に関する位置が異なる４つの領域Ａ〜Ｄの組成比を、オージェ電子分光法により測定した結果を示す。横軸は、組成比（原子数比）を単位「％」で表す。領域Ａ〜Ｄは、接合層２０内に、第１の基板１側から順番に配列している。
ほぼ中央の領域ＢのＳｎの組成比が、領域Ａ及び領域ＣのいずれのＳｎの組成比よりも小さい。中央の領域ＢのＡｕの組成比が、領域Ａ及び領域ＣのいずれのＡｕの組成比よりも大きい。また、中央の領域ＢのＮｉの組成比が、領域Ａ及び領域ＢのいずれのＮｉの組成比よりも小さい。領域Ａ及び領域Ｃにおいて、Ｎｉの組成比が、Ａｕの組成比及びＳｎの組成比のいずれよりも大きい。中央の領域Ｂにおいて、Ａｕの組成比がＮｉの組成比よりも大きく、Ｎｉの組成比がＳｎの組成比よりも大きい。なお、試料３の構成より第２のＳｎ吸収層１７を薄くすることにより、領域Ｄの暑さが薄くなることが確認された。
領域ＢのＳｎの組成比がその両側の領域Ａ及びＣのＳｎの組成比よりも小さいことから、半田層７内のＳｎが、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７に吸収されていることがわかる。溶融前の半田層７のＡｕの組成比は原子数で７０％であった。これに対し、再固化後の半田層７のＡｕ組成比は９０％以上である。この結果から、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７は、ＡｕよりもＳｎを優先的に吸収していることがわかる。領域ＤのＳｎの組成比が、領域ＣのＳｎの組成比よりも小さいのは、第２のＳｎ吸収層１７の厚さが３００ｎｍであり、厚さ１００ｎｍの第１のＳｎ吸収層５よりも厚いため、Ｓｎが第２のＳｎ吸収層１７の反対側の表面まで十分拡散していないためと考えられる。
領域ＢのＡｕの組成比が、溶融前の半田層７のＡｕの組成比よりも高くなっているため、領域Ｂの融点は、元の半田層７の融点よりも高い。具体的には、Ａｕの組成比が７０％のＡｕＳｎ合金の融点が約２８０℃であるのに対し、Ａｕの組成比が９０％のＡｕＳｎ合金の融点は約９００℃である。従って、接合後の半導体素子をパッケージ基板等に実装する際の加熱時に、接合層が再溶融しにくい。接合後の熱処理時に再溶融しにくい性質を「再溶融耐性」と呼ぶこととする。上記実施例では、固化後の半田層のＡｕの組成比を高めることにより、再溶融耐性を高めることができる。
図４Ａ及び図４Ｂに、それぞれ試料６及び１０の接合層の断面写真を示す。いずれの試料においても、接合界面に空洞５０が観察された。ただし、試料６では、空洞が少なく、十分な密着性を確保することができた。試料１０では、空洞が多くなり、十分な密着性を確保することができなかった。
図２において、接合界面に空洞が観察されなかった試料の評価を「○」とし、空洞が観察されたが十分な密着性を確保することができた試料の評価を「△」とし、空洞が多いため十分な密着性を確保することができなかった試料の評価を「×」とした。Ｔ（Ａｕ）／Ｔ（ＡｕＳｎ）を０．２２以下とすることにより、接合界面における空洞の発生を防止することができる。また、Ｔ（Ａｕ）／Ｔ（ＡｕＳｎ）を０．３９以下とすることにより、十分な密着性を確保することができる。
以下、半田層７の厚さに対するＡｕ層の合計の厚さの比と、空洞の発生との因果関係について説明する。
半田層７に用いられているＡｕＳｎ半田（原子数組成比でＡｕ：Ｓｎ＝７：３）の融点は約２８０℃であり、ＡｕとＳｎとの組成比がいずれの方向にずれても、融点が上昇する。特に、Ａｕの組成比が大きくなる方向にずれると、融点の上昇傾向が急峻になる。Ａｕ層が相対的に厚くなると、ＡｕＳｎ半田層７が溶融したときに、Ａｕ層内のＡｕ原子が、溶融している半田層内に溶解し、その部分のＡｕの組成比が高くなる。このため、固化速度が速くなり、接合界面に発生した気泡が接合界面の外に吐き出される前に固化してしまう。これにより、接合界面に空洞が発生すると考えられる。
Ａｕ層が薄い場合には、Ａｕ層が、溶融している半田層７内に溶解することによるＡｕの組成比の上昇は支配的ではなく、Ｓｎが第１のＳｎ吸収層５及び第２のＳｎ吸収層１７に吸収されることによるＡｕの組成比の上昇が支配的になる。Ｓｎが、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７に吸収される速度は緩やかであるため、溶融している半田層内のＡｕの組成比の上昇も緩やかになる。このため、半田層７が固化するまでの時間が長くなる。接合界面に発生した気泡が、接合界面の端部まで移動し、外部に吐き出されるまでの時間が確保されることにより、空洞の発生が防止されると考えられる。
次に、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７に用いられるＮｉ以外の材料について説明する。
第１のＳｎ吸収層５及び第２のＳｎ吸収層１７には、溶融したＡｕＳｎ半田からＳｎを優先的に吸収し、固化後のＡｕＳｎ半田のＳｎの組成比を、溶融前のＡｕＳｎ半田のＳｎの組成比よりも小さくする性質を持つことが必要とされる。これにより、ＡｕＳｎ半田の融点が上昇し、再溶融耐性を高めることができる。さらに、ＡｕＳｎ半田の溶融時にボールアップを生じさせないために、ＡｕＳｎ半田に対する濡れ性が高いことが要求される。このような材料として、Ｎｉの他に、ＰｔやＰｄが挙げられる。
次に、Ｎｉからなる第１のＳｎ吸収層５及び第２のＳｎ吸収層１７の好ましい厚さについて説明する。
第１のＳｎ吸収層５及び第２のＳｎ吸収層１７が、半田層７に比べて薄すぎると、半田層７内のＳｎを十分吸収することができなくなる。この場合、固化後の半田層７内のＡｕとＳｎとの組成比が、溶融前の組成比からほとんど変化しない部分が残る。組成比の変化しなかった部分が残ると、十分な再溶融耐性を確保することができない。図２に示した評価が○であった試料１〜５、１２、１３のうちＴ（Ｎｉ）／Ｔ（ＡｕＳｎ）が最小のものは試料１３であり、その値は０．４１である。この試料１３において、固化後の半田層のＳｎの組成比が小さくなっており、十分な再溶融耐性が確保されていた。従って、Ｔ（Ｎｉ）／Ｔ（ＡｕＳｎ）を０．４１以上にすることにより、十分な再溶融耐性を確保することが可能になると考えられる。Ｔ（Ｎｉ）／Ｔ（ＡｕＳｎ）が０．３３の試料１１では、接合界面の密着力が弱く、部分的に剥離が生じた。
第１のＳｎ吸収層５は、半田層７に対する濡れ性を高めてボールアップを抑制するために、１００ｎｍ以上の厚さとすることが好ましい。第１のＳｎ吸収層５の厚さが１００ｎｍの試料１〜５において、ボールアップを防止できることが確認されている。
第２のＳｎ吸収層１７は、その表面が接合界面となるために、接合界面に空洞を発生させないという観点から、その膜厚を決定する必要がある。例えば、十分な再溶融耐性を確保するためには、Ｔ（Ｎｉ）／Ｔ（ＡｕＳｎ）を０．４１以上にすればよい。Ｔ（Ｎｉ）は、第１のＳｎ吸収層５と第２のＳｎ吸収層１７との合計の膜厚であるため、第１のＳｎ吸収層５を厚くすれば、第２のＳｎ吸収層１７を相対的に薄くすることも可能である。
接合時の初期段階において、第２のＳｎ吸収層１７の一部が半田層７と共に溶融し、気泡を含んだ状態になる。前述の通り、溶融している時間を十分とると、気泡は接合界面の端部まで移動し、外部に吐き出される。ところが、第２のＳｎ吸収層１７を薄くしすぎると、第２のＳｎ吸収層１７の全域が半田層７と共に溶融し、第２のＳｎ吸収層１７に接していたＴａＮ層１６が気泡と接することになる。ＴａＮ層１６は、半田に対する濡れ性が悪いため、気泡と接するとやや安定な状態を形成する。このため、気泡が移動しにくく、気泡を含んだまま固化して接合部に空洞が残留してしまう。
このように、第２のＳｎ吸収層１７に接する層が、半田に対して濡れ性の悪い材料で形成されている場合、第２のＳｎ吸収層１７のうち半田層７とは反対側の一部に溶融しない領域が残る程度に、第２のＳｎ吸収層１７を厚くすることが好ましい。例えば、第２のＳｎ吸収層１７の膜厚が１５０ｎｍ以上であれば、気泡の残留を防止することができる。なお、第２のＳｎ吸収層１７に接する層が、溶融した半田と濡れ性の高い材料で形成されている場合には、第２のＳｎ吸収層１７を、１５０ｎｍより薄くしてもよい。
様々な状況に対応して、接合界面における空洞の発生を防止するために、第２のＳｎ吸収層１７を１５０ｎｍ以上の厚さにすることが好ましい。第２のＳｎ吸収層１７の厚さが１５０ｎｍの試料１３では、空洞のない良好な接合界面が得られている。
また、ＡｕＳｎからなる半田層７を厚くした場合には、図３Ｂの接合層の領域Ｂの、厚さ方向に関する中央部近傍に、半田層７のＡｕＳｎ組成比とほぼ等しい組成比を持つ領域が現れる。この場合にも、接合層は、Ｎｉを主成分とする領域Ａ及びＣ、その間に配置されたＡｕを主成分とする領域Ｂを含むことになり、空洞のない良好な接合界面が得られる。
図５Ａ〜図５Ｃに、第２〜第４の実施例による基板接合方法で用いられる各基板の接合前の断面図を示す。すなわち、第１の実施例の図１Ｃの断面図に対応する。
図５Ａに示すように、第２の実施例では、ＡｕＳｎ半田層７の表面がＡｕ層８で被覆されている。この場合、第１のＳｎ吸収層５と第２のＳｎ吸収層１７との間に配置されたＡｕ層の合計の厚さＴ（Ａｕ）は、Ａｕ層６、８、及び１８の各々の厚さの合計になる。
図５Ｂに示すように、第３の実施例では、ＡｕＳｎ半田層が、第１の基板１側ではなく、第２の基板１１側に形成されている。第１の基板１側においては、第１のＳｎ吸収層５の上に形成されたＡｕ層６が露出している。第２の基板１１側のＡｕ層１８の表面上に、ＡｕＳｎ半田層７ａが形成され、その表面がＡｕ層８ａで覆われている。
図５Ｃに示すように、第４の実施例では、ＡｕＳｎ半田層が第１の基板１及び第２の基板１１の両方に形成されている。第１の基板１側においては、Ａｕ層６の上に、半田層７ｂが形成され、その表面がＡｕ層８ｂで覆われている。第２の基板１１側においては、Ａｕ層１８の表面上に半田層７ｃが形成され、その表面がＡｕ層８ｃで覆われている。この場合、ＡｕＳｎ半田層の厚さＴ（ＡｕＳｎ）は、第１の基板１側の半田層７ｂの厚さと第２の基板１１側の半田層７ｃの厚さの合計になる。
図６Ａ〜図６Ｃに、第５〜第７の実施例による基板接合方法で用いられる各基板の接合前の断面図を示す。すなわち、第１の実施例の図１Ｃの断面図に対応する。
図６Ａに示すように、第５の実施例では、図１Ｃに示した第１の実施例のＡｕ層６及び１８が配置されていない。図２に示した試料１２が、第５の実施例の構造に対応し、そのＴ（Ａｕ）／Ｔ（ＡｕＳｎ）は０である。図６Ｂに示すように、第６の実施例では、図５Ｂに示した第３の実施例のＡｕ層６、８ａ、及び１８が配置されていない。図６Ｃに示すように、第７の実施例では、図５Ｃに示した第４の実施例のＡｕ層６、８ｂ、８ｃ、及び１８が配置されていない。
上述のように、第２〜第７の実施例による構造としても、第１の実施例の場合と同様の効果が期待できる。
図５Ｂに示した第３の実施例、及び図６Ｂに示した第６の実施例においては、第１の基板１側の第１のＳｎ吸収層５の表面、またはその上のＡｕ層６の表面が接合界面となる。従って、接合界面における空洞の発生を防止するために、第１のＳｎ吸収層５の厚さを１５０ｎｍ以上にすることが好ましい。第２のＳｎ吸収層１７の厚さは１００ｎｍ以上でよい。
図５Ｃに示した第４の実施例、及び図６Ｃに示した第７の実施例においては、第１のＳｎ吸収層５及び第２のＳｎ吸収層１７のいずれも接合界面から離れているため、各々の厚さは１００ｎｍ以上にすればよい。ただし、第２〜第７の実施例においても、十分な再溶融耐性を確保するために、Ｔ（Ｎｉ）／Ｔ（ＡｕＳｎ）は、第１の実施例の場合と同様に、０．４１以上とすることが好ましい。
図２に示した各試料では、ＡｕＳｎ半田層７の厚さを６００ｎｍ〜９５０ｎｍとしたが、その他の厚さとしてもよい。従来は、接合界面に空洞が発生せず、かつ十分な強度の接合を得るために、ＡｕＳｎ半田層の厚さを１μｍよりも厚くしていた。上記実施例による方法を採用することにより、ＡｕＳｎ半田層７の厚さを１μｍ以下にしても、空洞の発生がない良好な接合を得ることができる。
図２に示した各試料において、ＡｕＳｎ半田層７を薄くすることにより、従来の厚い半導体層を用いていた場合に生じていた半導体装置の個片化工程におけるダイシング装置の刃の損傷を低減することができた。
また、図２に示した各試料において、ＡｕＳｎ半田層７を薄くすると、従来の厚い半田層を用いていた場合と比較して、接合後の接合層のＡｕＳｎ組成の変化が大きくなる。このため、接合層の再溶融耐性が高くなる。これにより、半導体装置を配線基板等にリフロー半田付けにより実装する際の熱による再溶融、再溶融による位置ずれ、剥離、及び端面からの半田のはみ出し等の問題を低減することができる。
上記実施例では、ＡｕＳｎ半田層のＡｕとＳｎの組成比を、原子数比で約７：３としたが、他の組成比のＡｕＳｎ合金を用いてもよい。溶融前の半田層７の融点よりも、接合後のＳｎの組成比が低下した半田層の融点の方が高くなるような条件を満たす組成比とすることが好ましい。このような組成比とすることにより、接合層の再溶融耐性を高めることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
第１の実施例による基板接合方法を説明するための、基板の断面図である。 第１の実施例による基板接合方法を説明するための、基板の断面図である。 第１の実施例による基板接合方法を説明するための、基板の断面図である。 第１の実施例による基板接合方法を説明するための、基板の断面図である。 第１の実施例による基板接合方法により製造された半導体装置の断面図である。 第１の実施例による方法、その変形例による方法で製造した試料の構成及び評価結果を示す図表である。 （３Ａ）は、試料３の接合部分の断面写真であり、（３Ｂ）は、各領域の組成比の測定結果を示すグラフである。 （４Ａ）及び（４Ｂ）は、それぞれ試料６及び試料１０の接合部分の断面写真である。 （５Ａ）〜（５Ｃ）は、それぞれ第２〜第４の実施例による基板接合方法で接合される基板の断面図である。 （６Ａ）〜（６Ｃ）は、それぞれ第５〜第７の実施例による基板接合方法で接合される基板の断面図である。 （７Ａ）〜（７Ｃ）は、従来の基板接合方法で接合される基板の断面図である。
符号の説明
１ 第１の基板
２、３ Ｐｔ層
４ Ｔｉ層
５ 第１のＳｎ吸収層
６、８、１８ Ａｕ層
７ 半田層
１１ 第２の基板
１２ 動作層
１３ 反射電極層
１４ ＴａＮ層
１５ ＴｉＷ層
１６ ＴａＮ層
１７ 第２のＳｎ吸収層
２０ 接合層
３０ 表側電極
５０ 空洞

Claims (16)

  1. （ａ）第１の基板の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第１のＳｎ吸収層を形成する工程と、
    （ｂ）第２の基板の主表面上に、ＡｕＳｎ合金からＳｎを吸収して、該ＡｕＳｎ合金のＳｎの組成比を低下させる金属からなる第２のＳｎ吸収層を形成する工程と、
    （ｃ）前記第１のＳｎ吸収層及び前記第２のＳｎ吸収層の少なくとも一方のＳｎ吸収層の上に、ＡｕＳｎ合金からなる半田層を形成する工程と、
    （ｄ）前記第１の基板と第２の基板の主表面同士が対向するように、前記第１の基板と第２の基板とを密着させた状態で、前記半田層を溶融させて、該第１の基板を第２の基板に接合する工程と
    を有する基板接合方法。
  2. 前記第１のＳｎ吸収層及び第２のＳｎ吸収層がＮｉで形成されている請求項１に記載の基板接合方法。
  3. 前記半田層が、前記第１のＳｎ吸収層及び第２のＳｎ吸収層のうち一方のＳｎ吸収層の上にのみ形成されており、前記半田層が形成されている方のＳｎ吸収層の厚さが１００ｎｍ以上である請求項２に記載の基板接合方法。
  4. 前記半田層が形成されていない方のＳｎ吸収層の厚さが１５０ｎｍ以上である請求項３に記載の基板接合方法。
  5. 前記第１のＳｎ吸収層の厚さと前記第２のＳｎ吸収層の厚さとの合計が、前記半田層の厚さの０．４１倍以上である請求項２乃至４のいずれか１項に記載の基板接合方法。
  6. さらに、前記工程（ａ）の後、前記第１のＳｎ吸収層の表面を第１のＡｕ層で被覆する工程を含む請求項２乃至５のいずれか１項に記載の基板接合方法。
  7. さらに、前記工程（ｂ）の後、前記第２のＳｎ吸収層の表面を第２のＡｕ層で被覆する工程を含む請求項２乃至６のいずれか１項に記載の基板接合方法。
  8. さらに、前記工程（ｃ）の後、前記半田層の表面を第３のＡｕ層で覆う工程を含む請求項２乃至７のいずれか１項に記載の基板接合方法。
  9. 前記工程（ｄ）において前記第１の基板と第２の基板とを密着させた状態で、前記第１のＳｎ吸収層と第２のＳｎ吸収層との間に配置されているＡｕ層の厚さの合計が、前記半田層の厚さの０．３９倍以下である請求項６乃至８のいずれか１項に記載の基板接合方法。
  10. 前記工程（ｄ）において、前記半田層内のＳｎ原子が、前記第１のＳｎ吸収層及び第２のＳｎ吸収層内に拡散することにより、固化後の前記半田層のＳｎの組成比が、溶融前の前記半田層のＳｎの組成比より小さくなっている請求項１乃至９のいずれか１項に記載の基板接合方法。
  11. 溶融前の前記半田層の厚さが１μｍ以下である請求項１乃至１０のいずれか１項に記載の基板接合方法。
  12. 第１の基板と、
    前記第１の基板に接合された半導体からなる動作層と、
    前記動作層を前記第１の基板に接合するＡｕ、Ｓｎ、及び他の第３の元素を含む合金からなる接合層と
    を有し、前記接合層内に、前記接合層内の厚さ方向に関する中央部分、該中央部分よりも前記第１の基板側の第１の部分、及び前記動作層側の第２の部分を定義したとき、前記中央部分のＳｎの組成比が、前記第１の部分及び前記第２の部分のいずれのＳｎの組成比よりも小さく、前記中央部分のＡｕの組成比が、前記第１の部分及び前記第２の部分のいずれのＡｕの組成比よりも大きく、前記中央部分の前記第３元素の組成比が、前記第１の部分及び前記第２の部分のいずれの前記第３の元素の組成比よりも小さくなるように各元素の組成比が厚さ方向に関して変化している半導体装置。
  13. 第１の基板と、
    前記第１の基板に接合された半導体からなる動作層と、
    前記動作層を前記第１の基板に接合するＡｕ、Ｓｎ、及び他の第３の元素を含む合金からなる接合層と
    を有し、前記接合層が、前記第３の元素を主成分とする２つの層と、該２つの層の間に配置されたＡｕを主成分とする層とを含む半導体装置。
  14. 前記第３の元素が、Ｎｉ、Ｐｔ、またはＰｄである請求項１２または１３に記載の半導体装置。
  15. 前記第１の部分及び第２の部分において、第３の元素の組成比が、Ａｕの組成比及びＳｎの組成比のいずれよりも大きい請求項１２乃至１４のいずれか１項に記載の半導体装置。
  16. 前記中央部分において、Ａｕの組成比が第３の元素の組成比よりも大きく、第３の元素の組成比がＳｎの組成比よりも大きい請求項１２乃至１５のいずれか１項に記載の半導体装置。
JP2007162508A 2007-06-20 2007-06-20 基板接合方法及び半導体装置 Active JP5426081B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007162508A JP5426081B2 (ja) 2007-06-20 2007-06-20 基板接合方法及び半導体装置
TW097115869A TWI440068B (zh) 2007-06-20 2008-04-30 基材接合方法以及半導體元件
KR1020080049550A KR101459517B1 (ko) 2007-06-20 2008-05-28 기판 접합 방법 및 반도체 장치
US12/142,030 US8158459B2 (en) 2007-06-20 2008-06-19 Substrate bonding method and semiconductor device
US13/418,037 US8288868B2 (en) 2007-06-20 2012-03-12 Substrate bonding method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007162508A JP5426081B2 (ja) 2007-06-20 2007-06-20 基板接合方法及び半導体装置

Publications (3)

Publication Number Publication Date
JP2009004487A true JP2009004487A (ja) 2009-01-08
JP2009004487A5 JP2009004487A5 (ja) 2010-07-22
JP5426081B2 JP5426081B2 (ja) 2014-02-26

Family

ID=40135641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007162508A Active JP5426081B2 (ja) 2007-06-20 2007-06-20 基板接合方法及び半導体装置

Country Status (4)

Country Link
US (2) US8158459B2 (ja)
JP (1) JP5426081B2 (ja)
KR (1) KR101459517B1 (ja)
TW (1) TWI440068B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450718B2 (en) 2010-03-19 2013-05-28 Stanley Electric Co., Ltd. Semiconductor light emitting device and a production method thereof
JP2013197257A (ja) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd 半導体素子及びその製造方法
JP6289756B1 (ja) * 2016-07-04 2018-03-07 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569889B1 (en) * 2011-02-09 2013-10-29 Nlight Photonics Corporation Nano thick Pt metallization layer
JP6067982B2 (ja) * 2012-03-19 2017-01-25 スタンレー電気株式会社 半導体素子の製造方法
WO2014037829A1 (en) 2012-09-05 2014-03-13 Koninklijke Philips N.V. Laser de-bond of carrier wafer from device wafer
US9676047B2 (en) 2013-03-15 2017-06-13 Samsung Electronics Co., Ltd. Method of forming metal bonding layer and method of manufacturing semiconductor light emitting device using the same
US10688578B2 (en) 2014-08-04 2020-06-23 OK International, Inc Variable temperature controlled soldering iron
US9327361B2 (en) 2014-08-04 2016-05-03 Ok International Inc. Intelligent soldering cartridge for automatic soldering connection validation
US10716220B2 (en) 2014-08-04 2020-07-14 Ok International, Inc. Variable temperature controlled soldering iron
US9516762B2 (en) 2014-08-04 2016-12-06 Ok International Inc. Soldering iron with automatic soldering connection validation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235323A (ja) 1992-02-20 1993-09-10 Olympus Optical Co Ltd 半導体装置
JP4814503B2 (ja) 2004-09-14 2011-11-16 スタンレー電気株式会社 半導体素子とその製造方法、及び電子部品ユニット
JP2006332435A (ja) 2005-05-27 2006-12-07 Sharp Corp サブマウント、半導体レーザ装置およびその製造方法、ホログラムレーザ装置、並びに光ピックアップ装置
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
JP5376866B2 (ja) * 2008-08-22 2013-12-25 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003200289A (ja) * 2001-09-27 2003-07-15 Furukawa Electric Co Ltd:The 部材の接合方法、その方法で得られた接合部材
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450718B2 (en) 2010-03-19 2013-05-28 Stanley Electric Co., Ltd. Semiconductor light emitting device and a production method thereof
JP2013197257A (ja) * 2012-03-19 2013-09-30 Stanley Electric Co Ltd 半導体素子及びその製造方法
JP6289756B1 (ja) * 2016-07-04 2018-03-07 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101459517B1 (ko) 2014-11-07
US8158459B2 (en) 2012-04-17
TW200903575A (en) 2009-01-16
TWI440068B (zh) 2014-06-01
JP5426081B2 (ja) 2014-02-26
US20080315427A1 (en) 2008-12-25
US8288868B2 (en) 2012-10-16
KR20080112106A (ko) 2008-12-24
US20120168954A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
JP5426081B2 (ja) 基板接合方法及び半導体装置
TWI389336B (zh) And a method of manufacturing the light-emitting element and the light-emitting element
JP2006287226A (ja) はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
KR101522055B1 (ko) 박막 기술을 이용한 광전 소자의 제조 방법
JP4814503B2 (ja) 半導体素子とその製造方法、及び電子部品ユニット
US7219825B2 (en) SnAgAu solder bumps, method of manufacturing the same, and method of bonding light emitting device using the same
TWI475720B (zh) 半導體發光裝置的製造方法及半導體發光裝置
US20210327725A1 (en) Method of fastening a semiconductor chip on a lead frame, and electronic component
JP2008098336A (ja) 半導体発光素子およびその製造方法
TWI433279B (zh) 半導體封裝及其形成方法
JP2006278463A (ja) サブマウント
JP3912130B2 (ja) サブマウント
JP2004349595A (ja) 窒化物半導体レーザ装置およびその製造方法
JP2006286958A (ja) セラミックス配線基板とそれを用いた半導体装置
JP6345347B2 (ja) 半導体装置、半導体装置の製造方法、及び接合材料
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP5196288B2 (ja) 発光素子の製造方法及び発光素子
CN110352502B (zh) 用于将半导体芯片固定在导线框架上的方法和电子器件
US20130193580A1 (en) Method of manufacturing semiconductor device and semiconductor device
JP2006086361A (ja) 半導体発光素子及びその製造方法
JP4434106B2 (ja) 半導体装置の製造方法
JP2006216766A (ja) セラミックス配線基板とそれを用いた半導体装置
JP2011009331A (ja) 層を有した半導体素子およびその半導体素子を用いた接合構造体
JP2006286943A (ja) サブマウント基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250