JP4434106B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4434106B2 JP4434106B2 JP2005245506A JP2005245506A JP4434106B2 JP 4434106 B2 JP4434106 B2 JP 4434106B2 JP 2005245506 A JP2005245506 A JP 2005245506A JP 2005245506 A JP2005245506 A JP 2005245506A JP 4434106 B2 JP4434106 B2 JP 4434106B2
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder
- semiconductor element
- electrode
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
上記実施形態では、リフロー雰囲気を大気圧として実施した例を示したが、リフロー時の還元性ガスにおける水素濃度を1%以上5%以下とするならば、リフロー工程は、減圧下で行ってもよく、同様の効果が得られる。
12b…はんだ付け用電極としてのNi層、20…基材、30…はんだ。
Claims (6)
- 一面側にはんだ付け面(11)を有する半導体素子(10)を用意し、
前記半導体素子(10)のはんだ付け面(11)にはんだ付け用電極(12b)を形成し、
続いて、前記はんだ付け用電極(12b)と基材(20)との間にはんだ(30)を介在させた状態で前記半導体素子(10)を前記基材(20)上に搭載し、窒素と水素とを混合させた還元性ガスの雰囲気にてリフローはんだ付けを行う半導体装置の製造方法において、
前記還元性ガスにおける水素濃度を1%以上5%以下とすることを特徴とする半導体装置の製造方法。 - 前記還元性ガスにおける水素濃度を3±1%とすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記研削された前記はんだ付け面(11)の面粗度がRaにて0.18μm以上である半導体素子を少なくとも1個以上搭載されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記研削された前記はんだ付け面(11)の面粗度がRaにて0.23μm以上である半導体素子を少なくとも1個以上搭載されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記はんだ(30)は、Sn−In、Sn−Cu−Ni、Sn−Cu−Ni−P、Sn−AgおよびSn−Ag−Cuから選択されたものであって、且つ、Sn量が80%以上のものであることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
- 前記はんだ付け用電極(12b)がNiからなるものであり、且つ前記リフローピーク温度を290℃より高くすることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245506A JP4434106B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005245506A JP4434106B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059763A JP2007059763A (ja) | 2007-03-08 |
JP4434106B2 true JP4434106B2 (ja) | 2010-03-17 |
Family
ID=37922965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005245506A Expired - Fee Related JP4434106B2 (ja) | 2005-08-26 | 2005-08-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434106B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5439794B2 (ja) * | 2008-11-12 | 2014-03-12 | 株式会社デンソー | 電子装置およびその製造方法 |
DE102017112866A1 (de) * | 2017-06-12 | 2018-12-13 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und elektronisches Bauelement |
-
2005
- 2005-08-26 JP JP2005245506A patent/JP4434106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007059763A (ja) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6432466B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
EP2080224B1 (en) | Power module substrate and power module | |
JP2009290007A (ja) | 接合体、半導体装置および接合体の製造方法 | |
JP2009004487A (ja) | 基板接合方法及び半導体装置 | |
US7601625B2 (en) | Method for manufacturing semiconductor device having solder layer | |
CN111344844B (zh) | 钎焊接头和钎焊接头的形成方法 | |
JP4136845B2 (ja) | 半導体モジュールの製造方法 | |
JP2016048781A (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法 | |
JP5031677B2 (ja) | 接合構造体の製造方法 | |
JP5526336B2 (ja) | 半田層及びそれを用いたデバイス接合用基板並びにその製造方法 | |
JP4434106B2 (ja) | 半導体装置の製造方法 | |
JP5227427B2 (ja) | 接合構造体、及び接合材料 | |
US11424217B2 (en) | Soldering a conductor to an aluminum layer | |
JP3400408B2 (ja) | フリップチップ実装方法 | |
JP2009142890A (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
JP2014192383A (ja) | 電子部品及び電子装置の製造方法 | |
WO2011036829A1 (ja) | 半導体装置及びその製造方法 | |
JP2009099655A (ja) | ワイドギャップ半導体チップの鉛フリー半田付け方法 | |
JP6299442B2 (ja) | パワーモジュール | |
TWI440110B (zh) | 半導體裝置之製造方法 | |
JP7267522B1 (ja) | 接合部材および半導体装置 | |
JP5439794B2 (ja) | 電子装置およびその製造方法 | |
JP2010205974A (ja) | 半導体装置 | |
JP2007222939A (ja) | ロウ材シートおよびその製造方法ならびに電子部品用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4434106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |