JP5439794B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP5439794B2
JP5439794B2 JP2008289627A JP2008289627A JP5439794B2 JP 5439794 B2 JP5439794 B2 JP 5439794B2 JP 2008289627 A JP2008289627 A JP 2008289627A JP 2008289627 A JP2008289627 A JP 2008289627A JP 5439794 B2 JP5439794 B2 JP 5439794B2
Authority
JP
Japan
Prior art keywords
solder
base material
alloy
lead frame
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008289627A
Other languages
English (en)
Other versions
JP2010118432A (ja
Inventor
祐紀 眞田
典久 今泉
君治 粥川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008289627A priority Critical patent/JP5439794B2/ja
Publication of JP2010118432A publication Critical patent/JP2010118432A/ja
Application granted granted Critical
Publication of JP5439794B2 publication Critical patent/JP5439794B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Description

本発明は、はんだを介してリードフレームに電子部品を接合してなる電子装置およびそのような電子装置の製造方法に関する。
従来、リードフレームには加工性や、放熱性の観点からCu(銅)材料を用いることが一般的である。そして、リードフレームの表面には、酸化防止や、はんだの濡れ性向上を目的として、Niメッキすることが一般的である。
ここで、リードフレームとはんだとの接合界面において、Cuとはんだとの合金層が形成されるが、リードフレームのCuが当該合金層へ拡散していき、当該接合界面においてボイドが発生し、放熱性や接合性に問題が発生する。そのため、従来では、Niメッキの厚さを厚くする(たとえば1μm以上)ことで、この問題を回避してきた。
たとえば、特許文献1では、はんだ濡れ性の良い無電解Niメッキと、比較的拡散のしにくい電気Niメッキ層とを組み合わせることで、上記ボイドの抑制を行っているが、この手法では、メッキ工程を2回行う必要があり、コスト面でのデメリットがある。
特開2000−349111号公報
本発明は、上記問題に鑑みてなされたものであり、母材がCu合金よりなるリードフレームと電子部品とを、はんだを介して接合してなる電子装置において、母材表面上のNiメッキの厚さが不十分もしくは0の場合であっても、リードフレームの母材中のCuがはんだ側へ拡散するのを抑制し、リードフレームとはんだとの接合界面におけるボイドの発生を極力防止することを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、はんだ(30)は、Sn−Cu合金を含むものであり、リードフレーム(10)の母材(11)は、当該母材全体を100としたとき、Cuが97〜99、Snが0.3〜2.3の重量比であるCu−Sn合金よりなるものであり、リードフレーム(10)の母材(11)とはんだ(30)との間には、Cuとはんだ(30)の成分との合金よりなる合金層(40)が介在しており、母材(11)と合金層(40)、はんだ(30)と合金層(40)はそれぞれ、直接接していることを特徴とする。
本発明は、実験的に見出されたものである。そして、本発明によれば、リードフレーム(10)の母材(11)の表面に施すNiメッキ(12)の厚さが不十分もしくは0の場合であっても、母材(11)中のCuがはんだ(30)側へ拡散するのを抑制し、リードフレーム(10)とはんだ(30)との接合界面におけるボイドの発生を極力防止することができる。
ここで、請求項2に記載の発明のように、はんだ(30)は、Sn−Cu−Niの合金よりなるものにできる。
請求項に記載の発明では、Cu合金よりなる母材(11)の表面に、0.5μm以下の厚さのNiメッキ(12)が施されてなるリードフレーム(10)を用意し、リードフレーム(10)に、はんだ(30)を介して電子部品(20)を接合する電子装置の製造方法であって、はんだ(30)として、Sn−Cu合金を含むものを用い、リードフレーム(10)の母材(11)として、当該母材全体を100としたとき、Cuが97〜99、Snが0.3〜2.3の重量比であるCu−Sn合金よりなるものを用いることを特徴とする。
本発明は、実験的に見出されたものであり、それによれば、リードフレーム(10)の母材(11)の表面に施すNiメッキ(12)の厚さが不十分もしくは0の場合であっても、母材(11)中のCuがはんだ(30)側へ拡散するのを抑制し、リードフレーム(10)とはんだ(30)との接合界面におけるボイドの発生を極力防止することができる。
この製造方法においても、請求項に記載の発明のように、はんだ(30)としては、Sn−Cu−Niの合金よりなるものを用いることができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
図1は、本発明の実施形態に係る電子装置の概略断面構成を示す図である。本実施形態の電子装置は、大きくは、リードフレーム10と、リードフレーム10に対向して配置された電子部品20と、リードフレーム10と電子部品20との間に介在し、これら両部材10、20を接合するはんだ30とを備えて構成されている。
まず、電子部品20は、リードフレーム10にはんだ接合可能な一般的な電子部品であればよいが、たとえば、電子部品20としては、パワー素子、フリップチップ、コンデンサなどの受動素子などがあげられる。
次に、リードフレーム10は、母材11がCu合金よりなるが、ここでは、母材11は、Snを0.3重量%以上含有するCu−Sn合金である。この0.3重量%以上とは、母材11全体を100としたときに、重量比で0.3以上ということである。
より具体的には、母材11は、当該母材11全体を100としたとき、Cuが97〜99、Snが0.3〜2.3の重量比であるCu−Sn合金である。なお、このCu−Sn合金は、不純物としてNi、P、Zn、Si、Feなどを含んでいてもよい。
また、ここでは、リードフレーム10は、母材11の表面にNiメッキ12を施したものである。このNiメッキ12は、無電解Ni−Pメッキでもよいし、電気Niメッキでもよい。
ここで、はんだ30による接合前のリードフレーム10では、Niメッキ12は母材11の表面に0.5μm以下の厚さで形成されたものであるが、この厚さは、従来のNiメッキの厚さ(たとえば1μm以上)に比べてかなり薄いものである。
そのため、はんだ30による接合後では、図1に示されるように、リードフレーム10の成分とはんだ30の成分との合金層40にNiメッキ12が溶け込むため、Niメッキ12が消滅している部位が発生している。図1では、リードフレーム10とはんだ30との接合界面にて、部分的にNiメッキ12が残っているが、当該接合界面の全域にてNiメッキ12が消滅していてもよい。
ここで、はんだ30は、Sn−Cu合金を含むものである。具体的には、Sn−Cu合金を主成分とする(つまり、50重量%以上)はんだ材料であり、好ましくは、Pbを含まない鉛フリーはんだである。このようなはんだ30としては、たとえば、Sn−Cu−Niはんだである。なお、はんだ30には、さらに他の成分としてFe、Zrなどが含まれたものであってもよい。
また、上記合金層40は、リードフレーム10の成分とはんだ30の成分との合金よりなるが、本実施形態では、さらに、Niメッキが溶け込んだ合金よりなる。つまり、本実施形態の合金層40は、はんだ−Ni−Cu合金よりなる。
そして、リードフレーム10とはんだ30との接合界面にて、Niメッキ12が消滅している部位では、母材11とはんだ30との間に合金層40が介在し、母材11と合金層40とが直接接触するとともに、はんだ30と合金層40とが直接接触している。
次に、本実施形態の電子装置の製造方法について、図2も参照して述べる。図2は、本製造方法の工程図であり、各工程におけるワークを断面的に示したものである。
まず、図2(a)に示されるように、リードフレーム10を用意する。このリードフレーム10は、上記母材11の表面に、0.5μm以下の厚さのNiメッキ12が施されてなる。
次に、図2(b)に示されるように、Niメッキ12の表面に、はんだ30を配置する。このはんだ30の配置は、溶融状態のはんだ30を塗布するダイボンド方式や、印刷などにより行われる。
次に、図2(c)に示されるように、はんだ30の上に電子部品20を搭載し、はんだ接合を行う。上記ダイボンド方式の場合には、溶融状態のはんだ30の上に、直接、電子部品20を搭載し、はんだ30を固化させる。上記印刷の場合には、電子部品20を搭載した後、はんだ30をリフローさせる。
このはんだ接合の熱により、はんだ30の成分と母材11のCuとが溶け合った合金層40が形成されるとともに、母材11の表面のNiメッキ12は、上記図1に示されるように上記接合界面の一部において、または上記接合界面の全域において、合金層40に溶け込んで消滅する。こうして、はんだ接合が終了すると、上記図1に示されるように、本実施形態の電子装置ができあがる。
ところで、上記した本実施形態の製造方法では、Snを0.3重量%以上含有するCu合金よりなる母材11の表面に、0.5μm以下の厚さのNiメッキ12が施されてなるリードフレーム10を用意し、このリードフレーム10に、Sn−Cu合金を含むはんだ30を介して電子部品20を接合している。
それにより、リードフレーム10の母材11とはんだ30との間には、Cuとはんだ30の成分との合金よりなる合金層40が介在し、また、薄いNiメッキ12が消滅することで、母材11と合金層40、はんだ30と合金層40がそれぞれ、直接接している構成が形成される。
そして、本実施形態では、このような製造方法および構成とすることにより、リードフレーム10の母材11の表面に施すNiメッキ12の厚さが不十分もしくは0の場合であっても、母材11中のCuがはんだ30側へ拡散するのを抑制し、リードフレーム10とはんだ30との接合界面におけるボイドの発生を極力防止することができる。
このような本実施形態は、次に示すような実験検討の結果、得られたものである。上述したが、従来では、Cu合金よりなる母材の表面にNiメッキが施されてなるリードフレームに、はんだを介して電子部品を接合した場合、Niメッキの厚さが不十分であると、図3に示されるように、リードフレームの母材11とはんだ30との接合界面に、ボイド100が発生する。
本発明者は、リードフレーム10におけるCu合金よりなる母材11の構成を工夫することに着目し、上記ボイド100の対策を試みた。そこで、当該母材11として、以下の各サンプルA、B、C、Dを用意した。ここで、母材全体を100重量%としており、サンプルAは実質的に純Cuであるが、その他のサンプルB〜Dの残部はNi、Feなどの不純物成分である。
サンプルA → 純Cu(Cu:99.96重量%以上)
サンプルB → Cu:99重量%、Sn0.1重量%であるCu−Sn合金
サンプルC → Cu:99重量%、Sn0.3重量%であるCu−Sn合金
サンプルD → Cu:97重量%、Sn2.3重量%であるCu−Sn合金。
そして、これらサンプルとしての各母材に対して、0.5μmの厚さのNiメッキを形成し、その後、Sn−Cu−Niを主成分とするはんだ30を介して、電子部品20をはんだ接合し、高温放置による加速試験を行った。
この加速試験の後、断面研磨法により、母材とはんだとの界面を電子顕微鏡で観察した。その結果を図4、図5に示す。図4において、(a)はサンプルAの接合界面を示す電子顕微鏡写真、(b)はサンプルBの接合界面を示す電子顕微鏡写真であり、図5において、(a)はサンプルCの接合界面を示す電子顕微鏡写真、(b)はサンプルDの接合界面を示す電子顕微鏡写真である。
図4、図5に示されるように、各サンプルにおいて、はんだ接合界面では、Niメッキは合金層中へ拡散し消滅していることが確認された。また、サンプルA、Bでは、界面にボイドが発生し、それが観察面のほぼ全面に広がっているのに対し、サンプルC、Dでは小さなボイドがわずかに存在するだけである。
この実験結果より、Cuに添加するSnの量は0.3重量%以上が望ましいことがわかった。以上が、本実施形態において、Snを0.3重量%以上含有するCu合金よりなる母材11の表面に、0.5μm以下の厚さのNiメッキ12が施されてなるリードフレーム10に対して、Sn−Cu合金を含むはんだ30を介して電子部品20を接合することの根拠である。
また、上記実験検討におけるサンプルCおよびサンプルDの結果に基づくならば、リードフレーム10の母材11は、当該母材11全体を100重量%としたとき、Cuが97〜99重量%、Snが0.3〜2.3重量%の組成であるCu−Sn合金よりなることが好ましい。また、上記実験検討に基づくならば、はんだ30は、Sn−Cu−Niの合金よりなるものが好ましい。
なお、上記実験検討では、Niメッキ12は、母材11表面の酸化防止のために設けられる程度のものであり、はんだ接合後には消滅してもかまわない程度の薄いものである。それゆえ、母材11表面の酸化が防止される雰囲気ではんだ接合が行われるならば、母材11にNiメッキが施されていなくてもよい。
つまり、本実施形態のリードフレーム10は、Snを0.3重量%以上含有するCu合金よりなる母材11のみで構成されたものであってもよく、この場合、母材11に直接、はんだ30が接触して接合がなされる。この場合、はんだ接合後には、当然ながらNiメッキは存在しないが、上記合金層40は存在する。
それゆえ、この場合でも、Snを0.3重量%以上含有するCu合金よりなる母材11のみよりなるリードフレーム10に対して、Sn−Cu合金を含むはんだ30を介して電子部品20を接合すれば、同様の効果が得られるものと推定される。
このように、本実施形態では、Niメッキは、母材11のCuのはんだ側への拡散を抑制するのに必要な厚さを確保しなくてもよく、母材11の酸化防止をする程度の薄さであれば、あるいは、Niメッキが無いものであってもよい。
そして、このようなリードフレーム10について、上記母材11の材質やはんだ30の材質を規定することにより、母材11中のCuのはんだ30側への拡散を抑制し、上記ボイドの発生を極力防止できるものである。
本発明の実施形態に係る電子装置の概略断面図である。 上記実施形態に係る電子装置の製造方法を示す工程図である。 従来の電子部品において接合界面にボイドが発生した状態を模式的に示す概略断面図である。 (a)はサンプルAの接合界面を示す電子顕微鏡写真、(b)はサンプルBの接合界面を示す電子顕微鏡写真である。 (a)はサンプルCの接合界面を示す電子顕微鏡写真、(b)はサンプルDの接合界面を示す電子顕微鏡写真である。
符号の説明
10 リードフレーム
11 リードフレームの母材
12 Niメッキ
20 電子部品
30 はんだ
40 合金層

Claims (4)

  1. 母材(11)がCu合金よりなるリードフレーム(10)と、
    前記リードフレーム(10)に対向して配置された電子部品(20)と、を備え、
    前記リードフレーム(10)と前記電子部品(20)とが、はんだ(30)を介して接合されてなる電子装置において、
    前記はんだ(30)は、Sn−Cu合金を含むものであり、
    前記リードフレーム(10)の前記母材(11)は、当該母材全体を100としたとき、Cuが97〜99、Snが0.3〜2.3の重量比であるCu−Sn合金よりなるものであり、
    前記リードフレーム(10)の前記母材(11)と前記はんだ(30)との間には、Cuと前記はんだ(30)の成分との合金よりなる合金層(40)が介在しており、前記母材(11)と前記合金層(40)、前記はんだ(30)と前記合金層(40)はそれぞれ、直接接していることを特徴とする電子装置。
  2. 前記はんだ(30)は、Sn−Cu−Niの合金よりなることを特徴とする請求項1に記載の電子装置。
  3. Cu合金よりなる母材(11)の表面に、0.5μm以下の厚さのNiメッキ(12)が施されてなるリードフレーム(10)を用意し、
    前記リードフレーム(10)に、はんだ(30)を介して電子部品(20)を接合する電子装置の製造方法であって、
    前記はんだ(30)として、Sn−Cu合金を含むものを用い、
    前記リードフレーム(10)の前記母材(11)として、当該母材全体を100としたとき、Cuが97〜99、Snが0.3〜2.3の重量比であるCu−Sn合金よりなるものを用いることを特徴とする電子装置の製造方法。
  4. 前記はんだ(30)として、Sn−Cu−Niの合金よりなるものを用いることを特徴とする請求項3に記載の電子装置の製造方法。
JP2008289627A 2008-11-12 2008-11-12 電子装置およびその製造方法 Expired - Fee Related JP5439794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008289627A JP5439794B2 (ja) 2008-11-12 2008-11-12 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008289627A JP5439794B2 (ja) 2008-11-12 2008-11-12 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010118432A JP2010118432A (ja) 2010-05-27
JP5439794B2 true JP5439794B2 (ja) 2014-03-12

Family

ID=42305934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008289627A Expired - Fee Related JP5439794B2 (ja) 2008-11-12 2008-11-12 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5439794B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103752970B (zh) * 2013-12-24 2017-09-22 广州金升阳科技有限公司 一种引线框架的焊接方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62240731A (ja) * 1986-04-14 1987-10-21 Hitachi Cable Ltd 半導体機器用リ−ド材
JP2005310956A (ja) * 2004-04-20 2005-11-04 Denso Corp 半導体装置の製造方法
JP4434106B2 (ja) * 2005-08-26 2010-03-17 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010118432A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
KR102002675B1 (ko) 무연 땜납 합금
JP5578301B1 (ja) 鉛フリーはんだ合金
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
Ye et al. Properties and interfacial microstructure of Sn–Zn–Ga solder joint with rare earth Pr addition
US20100127047A1 (en) Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints
JP2006269903A (ja) 半導体装置用リードフレーム
JP2004114069A (ja) 無電解Niメッキ部分へのはんだ付け用はんだ合金
JP5031677B2 (ja) 接合構造体の製造方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2016127055A (ja) 気密封止用蓋材、気密封止用蓋材の製造方法および電子部品収納パッケージ
WO2019088068A1 (ja) はんだ継手、およびはんだ継手の形成方法
JP5439794B2 (ja) 電子装置およびその製造方法
JP2011006760A (ja) 銅合金条の製造方法
JP6477517B2 (ja) 半導体装置の製造方法
WO2011036829A1 (ja) 半導体装置及びその製造方法
JP2010147245A (ja) 電子部品の製造方法
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP4434106B2 (ja) 半導体装置の製造方法
JP2007110016A (ja) 半導体装置およびその製造方法
JP6011408B2 (ja) 電子装置の製造方法
JP2017216308A (ja) はんだ接合体、はんだ接合体の製造方法
KR100883863B1 (ko) 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법
KR20240034096A (ko) 접속핀
JP2006086386A (ja) はんだ接合適用材およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R151 Written notification of patent or utility model registration

Ref document number: 5439794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees