KR100883863B1 - 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법 - Google Patents

기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법 Download PDF

Info

Publication number
KR100883863B1
KR100883863B1 KR1020070076929A KR20070076929A KR100883863B1 KR 100883863 B1 KR100883863 B1 KR 100883863B1 KR 1020070076929 A KR1020070076929 A KR 1020070076929A KR 20070076929 A KR20070076929 A KR 20070076929A KR 100883863 B1 KR100883863 B1 KR 100883863B1
Authority
KR
South Korea
Prior art keywords
metal layer
lower metal
solder
electronic component
zinc
Prior art date
Application number
KR1020070076929A
Other languages
English (en)
Other versions
KR20090012790A (ko
Inventor
이혁모
조문기
서선경
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020070076929A priority Critical patent/KR100883863B1/ko
Publication of KR20090012790A publication Critical patent/KR20090012790A/ko
Application granted granted Critical
Publication of KR100883863B1 publication Critical patent/KR100883863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 기판, 상기 기판상에 형성되는 제1금속으로 이루어지는 제1하부금속층, 상기 제1하부금속층 상부에 형성되며 구리-아연 합금계로 구성되는 제2하부금속층, 상기 제2하부금속층과 접합구조를 형성하는 솔더를 구비하는 전자부품, 전자부품간 접합구조체 및 이의 접합방법을 제공한다.
하부금속층, 구리아연 합금, Cu3Sn

Description

기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및 이의 접합방법{Electrical components with improvement of mechanical property, Bonded structural body therebetween, and Bonding method thereof}
본 발명은 기판상에 하부금속층을 구비하는 전자부품, 전자부품간 접합체 및 이의 접합방법에 관한 것으로, 보다 상세하게는 솔더조인트에서 발생할 가능성이 있는 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있는 전자부품, 전자부품간 접합체 및 이의 접합방법에 관한 것이다.
현재 전자 패키징 분야에서 전자 부품간의 접속을 형성하는 데, 널리 사용된 것이 솔더 합금이며, 최근에는 환경적 문제로 인해, 납을 함유하지 않은 무연 솔더가 사용 중에 있다. 이러한 솔더를 전자 부품간의 접속에 이용할 경우, 그 접합부에는 솔더와의 젖음성 향상 혹은 솔더의 확산 방지를 목적으로 하부 금속층(UBM, Under Bump Metallurgy)이 적용되어 왔다. 하부 금속층으로 가장 널리 사용되어 왔던 금속이 구리 이다. 하지만, 이러한 구리 하부 금속층은 솔더와 접합을 이뤄 솔더 조인트를 형성할 때, 두 금속 재료의 화학적 반응으로 인해 계면 화합물(IMC, intermetallic compound)를 형성하게 된다. 이런 계면 화합물은 전자 부품간의 접 합을 이루는 데 필수적인 층이지만, 전자 부품의 구동 중에 높아진 온도로 인해, 금속 원자들 간의 확산을 활발하게 하여 계면 화합물을 더욱 더 두껍게 한다. 구동중 계면 화합물의 이 같은 성장은 계면의 기계적 특성을 저하시키는 역할을 하여 솔더 조인트가 어떠한 응력에 놓이게 될 때, 매우 취약한 부분으로 작용한다. 특히 구리 하부 금속층과 무연 솔더간의 반응에 의해 형성되는 계면 화합물 중 Cu3Sn의 형성은 솔더와 하부 금속층의 계면에 공공 형성을 동반하는 것으로 알려져 있는데, 공공의 형성은 솔더 조인트를 더욱 더 취약하게 하여, 전자 부품을 떨어뜨리거나 충격을 주었을 때 매우 취약하게 작용한다. 따라서 솔더와 하부 금속층 간의 계면 화합물을 제어하는 것이 솔더 조인트의 신뢰성을 높이는 데 핵심적인 부분이며, 궁극적으로는 전자 부품의 신뢰성을 높이는데도 기여하게 된다.
최근 무연 솔더내 아연이 소량 함유 되었을 때 무연 솔더와 구리 하부 금속층 사이에 계면 화합물 뿐 아니라, Cu3Sn 형성에 의한 공공 형성도 크게 억제되고 있다는 보고가 있다. 미량의 아연 첨가 효과의 기제는 아연 금속 원자가 구리 하부 금속층으로 확산되어 구리 하부 금속층의 일부를 구리-아연 합금계로 바꾸는데 있으며, 이렇게 바뀐 구리-아연 합금계는 계면 화합물 형성 억제에 기여한다는 것을 열역학적으로 확인하였다. 하지만, 상기의 결과들은 솔더와 하부 금속층간의 계면 화합물을 제어함으로써 높은 신뢰성을 확보할 수 있는 솔더 조인트 시스템임에도 불구하고, 필수적으로 무연 솔더 합금이 소량의 아연이 함유 되어야 한다는 한계가 있다.
상기한 목적을 달성하기 위하여 본 발명의 목적은 솔더조인트에서 발생할 가능성이 있는 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있는 전자부품, 전자부품간 접합체 및 이의 접합방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 기판, 상기 기판상에 형성되는 제1금속으로 이루어지는 제1하부금속층, 상기 제1하부금속층 상부에 형성되며 구리-아연 합금계로 구성되는 제2하부금속층, 상기 제2하부금속층과 접합구조를 형성하는 솔더를 구비하는 전자부품을 제공한다.
삭제
상기 전자부품에서 제1금속은 구리인 것이 바람직하다.
상기 전자부품에서 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 것이 바람직하다.
상기 전자부품에서 제2하부금속층의 두께가 0.1~5㎛인 것이 바람직하다.
또한, 본 발명은 구리-아연 합금계로 이루어지는 하부금속층과 솔더 간에 형성된 접속구조를 가지는 전자부품간 접합체에 있어서, 상기 하부금속층의 아연 이외의 금속성분은 은, 구리, 비스무스 및 인듐으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 전자부품간 접합체를 제공한다.
삭제
상기 전자부품간 접합체에서 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 것이 바람직하다.
상기 전자부품간 접합체에서 제2하부금속층의 두께가 0.1~5㎛인 것이 바람직하다.
또한, 본 발명은 구리-아연 합금계로 이루어지는 하부금속층과 솔더를 반응시켜 솔더조인트를 형성하여 전자부품을 접합하는 방법에 있어서, 상기 하부금속층의 아연 이외의 금속성분은 은, 비스무스 및 인듐으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 전자부품을 접합하는 방법을 제공한다.
삭제
삭제
삭제
본 발명에 의하면 전자부품간 접합시 솔더조인트의 형성 및 구동 중에 형성되는 무연솔더 합금간의 계면화합물을 효과적으로 줄여줌으로써, 발생할 가능성이 있는 솔더 조인트의 파괴 및 존재할 수 있는 계면화합물에 의한 기계적 취약성을 방지할 수 있다. 특히, Cu3Sn의 형성 억제는 계면의 공공 형성을 막는데 유효하다.
이하, 본 발명의 내용을 첨부한 도면을 참조하여 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 구성 중 솔더와 하부금속층간 결합상태를 보여주는 그림이다.
도 1에서 부호 1은 무연솔더를, 부호 2는 상기 무연솔더와 접합하는 제2하부금속층을, 부호 3은 기판상에 위치하는 제1하부금속층을, 부호 4는 솔더 마스크 또는 패시베이션층을, 부호 5는 PCB 기판 내지는 실리콘 칩 등을 각각 나타낸다.
본 발명에서 「전자부품」은 통상적으로 인쇄회로기판 내지는 이에 장착되는 칩(chip)을 지칭하며, 「전자부품간 접합체」는 상기 「전자부품」이 상호 솔더를 매개하여 접합한 상태의 구조체를 의미하며, 예를 들어 PCB 기판과 그 위에 솔더를 통해 접착되는 실리콘 칩 등으로 구성되는 접합체를 들 수 있다.
상기 본 발명의 구성 중 기판(5)을 구성하는 제2하부금속층(2)은 무연솔더(1)와 반응하여 솔더조인트 영역을 형성하며, 리플로우 공정 이후나 에이징 공정 동안에 상기 솔더조인트 영역은 금속간 화합물의 형성이 크게 감소된 상태, 특히 나아가 Cu3Sn과 같은 금속간 화합물이 거의 형성되지 않아 Cu3Sn상의 생성으로 유발되는 계면의 공공 생성을 억제시켜 솔더조인트의 기계적 신뢰성 향상에 크게 기여한다.
제2하부금속층(2)은 아연을 함유하는 합금계로 구성되며, 이와 같은 합금계를 구성하는 아연 이외의 금속성분으로는 특별히 한정되는 것은 아니며, 예를 들어, 은, 구리, 비스무스, 인듐 등의 금속성분을 들 수 있다. 이들 아연 이외의 금 속은 적어도 1종 이상 사용될 수 있으며, 이들 합금계에 포함되는 아연의 함량은 30중량% 이하, 바람직하게는 0.001~30중량% 이하로 하는 것이 좋다. 합금계내의 아연의 함량이 30중량%를 넘게 되면 아연이 구리와 합금을 형성할 때 완전 고용되지 않고 구리와 아연간 화합물을 형성할 우려가 있기 때문이다.
제1하부금속층(3)은 바람직하게는 상기 제2하부금속층(2)을 구성하는 합금계에 사용된 금속과 동일한 것이 사용될 수 있다. 예를 들어, 아연 이외의 금속성분으로 구리가 사용된 경우 제1하부금속층(3)은 구리로 형성하는 것이 좋다.
이러한 제2하부금속층(2)의 형성과정은 공지된 다양한 방법이 이용될 수 있다. 예를 들어 스퍼터링과 같은 증착방법이 이용될 수 있으며, 아연을 포함하는 2이상의 금속으로 구성되는 합금계인 제2하부금속층(2)을 제1하부금속층(3)의 상부에 증착한 후에 패터닝 공정과 식각공정을 통해 형성할 수 있다. 이때 제2하부금속층의 두께는 0.1~5㎛인 것으로 하는 것이 바람직하다. 스퍼터링에 의한 증착공정, 패터닝공정 및 식각공정의 구체적인 내용은 이미 잘 알려져 있는 것이므로 이에 대한 상세한 설명은 피하기로 한다.
본 발명에 사용되는 솔더는 무연솔더가 바람직하며, 솔더의 종류는 특별히 한정되는 것은 아니나, 바람직하게는 무연 주석계 솔더가 좋다. 주석계 솔더를 사용하는 경우 솔더내에 주석이 아닌 다른 금속성분을 적어도 1종 더 포함하여도 무방하다. 이와 같은 다른 금속성분의 예를 들면, 은, 구리, 비스무스 등을 들 수 있다.
제2하부금속층과 상부의 솔더가 반응을 일으켜 금속간 화합물을 형성하기 위 해 솔더 리플로우 과정을 수행한다. 리플로우 과정은 솔더의 녹는점 이상의 온도로 유지하다가 다시 상온으로 냉각시키는 과정으로 이 때 솔더는 표면 장력에 의해 구형의 범프로 바뀌게 된다. 리플로우 과정 동안에 솔더가 산화되는 것을 방지하기 위해 플럭스(Flux)를 도포한 후 질소 분위기 하에서 수행할 수 있다.
솔더 리플로우 과정을 수행하면 솔더는 용융상태로 바뀌게 되며, 제2하부금속층을 구성하는 합금과 반응을 수행하여 금속간 화합물인 Cu6Sn5만을 형성할 수 있다.
도 2는 무연솔더의 조성으로 Sn-0.7Cu가 사용된 본 발명 실시예의 SEM 사진이다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 260℃하에서의 리플로우 초기인 2분 경과시에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 시간이 경과함에 따라 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.
이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 리플로우 동안에 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다.
도 3은 또 다른 본 발명의 실시예로서, 무연솔더의 조성으로 Sn-3.8Ag-0.7Cu가 사용된 예로서, 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 260℃하에서의 리플로우 초기인 2 분 및 10분 경과시에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 그 이상의 시간이 경과함에 따라 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.
이와는 달리, 제2하부금속층으로 99.99% Cu와 99.9% Zn을 함유하는 진공봉입된 튜브에서 합금시킨 Cu-10Zn (9~11중량% Zn) (B) 또는 Cu-20Zn (18~20 중량% Zn) (C)인 조성을 적용한 경우, 리플로우 동안에 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다.
도 4는 본 발명에 따른 위 각 실시예에서 리플로우 동안의 금속간 화합물의 두께를 측정한 결과 그래프이다. 본 발명의 실시예에 의하면, Cu6Sn5 화합물의 두께는 큰 차이를 보이지는 않으나, Cu3Sn 화합물의 두께는 본 발명에 따른 실시예의 경우에서 실질적으로 제로임을 확인시켜주고 있다. 따라서, 본 발명에서와 같이 아연을 함유한 합금계를 제2하부금속층으로 적용하는 경우 계면의 공공생성을 억제할 수 있어 기계적 특성이 강화된다.
도 5는 무연솔더의 조성으로 Sn-0.7Cu가 사용된 또 다른 실시예로서, 2분간의 리플로우 단계를 거친 이후 에이징을 거친 상태를 보여준다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 리플로우 초기 상태에서 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 에이징을 실시한 경우 500시간 및 1,000시 간 동안 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.
이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 500시간 및 1,000시간 동안 에이징을 실시하여도 계면에 금속간 화합물인 CU3Sn이 형성되지 않음을 보여준다.
도 6은 또 다른 본 발명의 실시예로서, 무연솔더의 조성으로 Sn-3.8Ag-0.7Cu가 사용된 예이다. 이를 참조하면, 제2하부금속층을 두지 않은 경우 (A), 즉 제1하부금속층으로 구리층 만을 기판위에 형성한 경우 리플로우 초기에는 솔더와의 계면에 형성되는 솔더조인트 영역은 금속간 화합물인 Cu6Sn5만을 포함하지만, 에이징을 실시한 결과 1,000 시간 경과 후 금속간 화합물인 Cu3Sn이 계면에 형성되고 있음을 알 수 있다.
이와는 달리, 제2하부금속층으로 Cu-10Zn (B) 또는 Cu-20Zn (C)인 조성을 적용한 경우, 500시간 및 1,000시간 동안 에이징을 실시하여도 계면에 금속간 화합물인 Cu3Sn이 형성되지 않음을 보여준다.
도 7은 본 발명에 따른 위 각 실시예에서 리플로우 동안의 금속간 화합물의 두께를 측정한 결과 그래프이다. 본 발명의 실시예에 의하면, Cu6Sn5 화합물의 두께는 큰 차이를 보이지는 않으나, Cu3Sn 화합물의 두께는 본 발명에 따른 실시예의 경우에서 실질적으로 제로임을 확인시켜주고 있다. 따라서, 본 발명에서와 같이 아연을 함유한 합금계를 제2하부금속층으로 적용하는 경우 계면의 공공생성을 억제할 수 있어 기계적 특성이 강화된다.
도 1은 본 발명에 따른 솔더와 하부금속층간 결합상태를 보여주는 그림이다.
도 2는 본 발명에 따른 Sn-0.7Cu 솔더를 이용한 경우 리플로우 후의 전자부품간 접합부 단면사진이다. (A: 비교예 1, B: 실시예 1, C: 실시예 2)
도 3은 본 발명에 따른 Sn-3.8Ag-0.7Cu 솔더를 이용한 경우 리플로우 후의 전자부품간 접합부 단면사진이다. (A: 비교예 2, B: 실시예 3, C: 실시예 4)
도 4는 본 발명에 따른 실시예 1~4에서 리플로우 동안의 계면화합물의 두께를 측정한 결과 그래프이다.
도 5는 본 발명에 따른 Sn-0.7Cu 솔더를 이용한 경우 에이징 후의 전자부품간 접합부 단면사진이다. (A: 비교예 1, B: 실시예 1, C: 실시예 2)
도 6은 본 발명에 따른 Sn-3.8Ag-0.7Cu 솔더를 이용한 경우 에이징 후의 전자부품간 접합부 단면사진이다. (A: 비교예 2, B: 실시예 3, C: 실시예 4)
도 7은 본 발명에 따른 실시예 1~4에서 에이징 동안의 계면화합물의 두께를 측정한 결과 그래프이다.

Claims (13)

  1. 기판, 상기 기판상에 형성되는 제1금속으로 이루어지는 제1하부금속층, 상기 제1하부금속층 상부에 형성되며 구리-아연 합금계로 구성되는 제2하부금속층, 상기 제2하부금속층과 접합구조를 형성하는 솔더를 구비하는 전자부품에 있어서,
    상기 제2하부금속층의 아연 이외의 금속성분은 은, 비스무스 및 인듐으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 전자부품
  2. 삭제
  3. 제 1항에 있어서, 제1금속은 구리인 전자부품
  4. 제 1항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품
  5. 제 1항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품
  6. 구리-아연 합금계로 이루어지는 하부금속층과 솔더 간에 형성된 접속구조를 가지는 전자부품간 접합체에 있어서,
    상기 하부금속층의 아연 이외의 금속성분은 은, 구리, 비스무스 및 인듐으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 전자부품간 접합체
  7. 삭제
  8. 제 6항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품간 접합체
  9. 제 6항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품간 접합체
  10. 구리-아연 합금계로 이루어지는 하부금속층과 솔더를 반응시켜 솔더조인트를 형성하여 전자부품을 접합하는 방법에 있어서,
    상기 하부금속층의 아연 이외의 금속성분은 은, 비스무스 및 인듐으로 구성된 군에서 선택된 하나 이상인 것을 특징으로 하는 전자부품을 접합하는 방법
  11. 삭제
  12. 제 10항에 있어서, 제2하부금속층에 함유되는 아연의 함량은 0.001~30중량%인 전자부품의 접합방법
  13. 제 10항에 있어서, 제2하부금속층의 두께가 0.1~5㎛인 전자부품의 접합방법
KR1020070076929A 2007-07-31 2007-07-31 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법 KR100883863B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076929A KR100883863B1 (ko) 2007-07-31 2007-07-31 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076929A KR100883863B1 (ko) 2007-07-31 2007-07-31 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법

Publications (2)

Publication Number Publication Date
KR20090012790A KR20090012790A (ko) 2009-02-04
KR100883863B1 true KR100883863B1 (ko) 2009-02-17

Family

ID=40683509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076929A KR100883863B1 (ko) 2007-07-31 2007-07-31 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법

Country Status (1)

Country Link
KR (1) KR100883863B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013004526A1 (de) 2013-03-18 2014-09-18 Heraeus Precious Metals Gmbh & Co. Kg PEDOT/Tensid-Komplexe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677286A (ja) * 1992-01-22 1994-03-18 Hitachi Ltd はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置
JP2007013099A (ja) * 2005-06-29 2007-01-18 Samsung Electronics Co Ltd 無鉛半田ボールを有する半導体パッケージ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677286A (ja) * 1992-01-22 1994-03-18 Hitachi Ltd はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置
JP2007013099A (ja) * 2005-06-29 2007-01-18 Samsung Electronics Co Ltd 無鉛半田ボールを有する半導体パッケージ及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
논문1: Microelectronic Engineering*
논문2: Scripta Materialia

Also Published As

Publication number Publication date
KR20090012790A (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100334593B1 (ko) 반도체 소자 및 그 제조 방법
KR100902163B1 (ko) 취성파괴 방지를 위한 무연솔더와 금속 표면의 합금원소접합방법
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
KR20090103911A (ko) 고온 적용을 위한 솔더 범프/ｕｂｍ 구조
JP4811403B2 (ja) 無電解Ｎｉめっき部のはんだ付け方法
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
KR20100102033A (ko) 전자 디바이스 및 납땜 방법
US8679964B2 (en) Prevention and control of intermetallic alloy inclusions
JP2016006812A (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
KR20100126584A (ko) 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법
US9079272B2 (en) Solder joint with a multilayer intermetallic compound structure
JP2003332731A (ja) Ｐｂフリー半田付け物品
KR100883863B1 (ko) 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법
JP2001060760A (ja) 回路電極およびその形成方法
JP2007123577A (ja) 半導体装置
JP3719624B2 (ja) 電子部品実装用はんだ及び電子部品の実装方法
JP3833829B2 (ja) はんだ合金及び電子部品の実装方法
JP2002185130A (ja) 電子回路装置及び電子部品
US6203929B1 (en) Gold plated solder material and method of fluxless soldering using solder
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
JP2002185131A (ja) はんだ付け方法およびはんだ接合部
JP2004260147A (ja) はんだ付け方法及び部品実装基板の製造方法
GB2403173A (en) Soldering refractory metal surfaces
KR20080015927A (ko) 무전해 Ｎｉ 도금부의 납땜 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee