JPH0677286A - はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 - Google Patents
はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置Info
- Publication number
- JPH0677286A JPH0677286A JP5007385A JP738593A JPH0677286A JP H0677286 A JPH0677286 A JP H0677286A JP 5007385 A JP5007385 A JP 5007385A JP 738593 A JP738593 A JP 738593A JP H0677286 A JPH0677286 A JP H0677286A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- metal
- alloy
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】多数回のリペア後においても良好な接続が保た
れ信頼性を向上させることのできるはんだ接続用金属薄
膜層を有する電子部品もしくは回路基板とその製造方
法、及びこれらを用いた電子回路装置とその製造方法を
実現することにある。 【構成】回路基板６に形成するはんだ接続用金属層２０
を、はんだを構成する金属３、４と容易にぬれ、かつ容
易に合金もしくは金属間化合物を形成する例えばＮｉの
如き第一の金属１と、容易にぬれず、かつ溶出もしない
例えばＷの如き第二の金属２とを構成成分として混在せ
しめた例えばＮｉ−Ｗ合金からなる金属層で構成する。
この際に、第一の金属１の濃度が接続面側で高くなるよ
うに金属層内に濃度勾配を形成してもよく、これにより
はんだの濡れ性を向上させることもできる。
れ信頼性を向上させることのできるはんだ接続用金属薄
膜層を有する電子部品もしくは回路基板とその製造方
法、及びこれらを用いた電子回路装置とその製造方法を
実現することにある。 【構成】回路基板６に形成するはんだ接続用金属層２０
を、はんだを構成する金属３、４と容易にぬれ、かつ容
易に合金もしくは金属間化合物を形成する例えばＮｉの
如き第一の金属１と、容易にぬれず、かつ溶出もしない
例えばＷの如き第二の金属２とを構成成分として混在せ
しめた例えばＮｉ−Ｗ合金からなる金属層で構成する。
この際に、第一の金属１の濃度が接続面側で高くなるよ
うに金属層内に濃度勾配を形成してもよく、これにより
はんだの濡れ性を向上させることもできる。
Description
【０００１】
【産業上の利用分野】本発明は、はんだ接続用金属層及
びそれ有する電子部品もしくは回路基板とそれを用いた
電子回路装置に係り、特に電子部品を多数回はんだ付け
し直した後においても良好なはんだ接続が保持され、電
子部品の交換を容易とするはんだ接続用金属層及びそれ
を有する電子部品もしくは回路基板とそれを用いた電子
回路装置に関する。
びそれ有する電子部品もしくは回路基板とそれを用いた
電子回路装置に係り、特に電子部品を多数回はんだ付け
し直した後においても良好なはんだ接続が保持され、電
子部品の交換を容易とするはんだ接続用金属層及びそれ
を有する電子部品もしくは回路基板とそれを用いた電子
回路装置に関する。
【０００２】
【従来の技術】大形電子計算機をはじめとする電子回路
装置では、多数のＬＳＩ等の電子回路部品を、プリント
回路基板やセラミック回路基板等に搭載し、電子回路を
形成している。これらの代表的な搭載方式は以下のとお
りである。まず、これら回路基板（以下、基板と略称）
には、はんだ接続のための接続部となる金属層パターン
を形成する。一方、電子回路部品には電極用の金属端子
もしくははんだ接続のための金属層を形成する。しかる
後に双方をはんだを用いて接続させる。
装置では、多数のＬＳＩ等の電子回路部品を、プリント
回路基板やセラミック回路基板等に搭載し、電子回路を
形成している。これらの代表的な搭載方式は以下のとお
りである。まず、これら回路基板（以下、基板と略称）
には、はんだ接続のための接続部となる金属層パターン
を形成する。一方、電子回路部品には電極用の金属端子
もしくははんだ接続のための金属層を形成する。しかる
後に双方をはんだを用いて接続させる。
【０００３】ＬＳＩ等の電子回路部品は基板に搭載後、
例えば電子回路の論理の変更等のため基板から取り外
し、新たな部品と交換して再度搭載する（この工程をこ
こではリペアと呼ぶ）場合がある。取外しにあたって
は、電子回路部品のはんだ接続部を加熱再溶融させるこ
とにより、部品を取り外す。この時、基板の接続部を構
成する金属層の一部は部品交換と同時に基板より除去さ
れる。この理由は、はんだ接続が、主としてはんだ合金
を構成する金属の一部と、基板の接続部を構成する金属
層の一部との合金化で成立しており、はんだ接続部の加
熱溶融による取外しの際に、この合金の一部もしくは全
部が同時に取り外されるからである。常用される接続系
の例として、はんだをＳｎ／Ｐｂはんだとし、金属層を
Ｎｉ層とした場合には、主としてＳｎ−Ｎｉ合金が形成
されることにより接続が成立している。電子部品取外し
の際、この合金の一部は同時に除去される。さらに新た
な部品を再搭載する際には、同一接続個所の新たな金属
層がはんだ接続のために消費される。
例えば電子回路の論理の変更等のため基板から取り外
し、新たな部品と交換して再度搭載する（この工程をこ
こではリペアと呼ぶ）場合がある。取外しにあたって
は、電子回路部品のはんだ接続部を加熱再溶融させるこ
とにより、部品を取り外す。この時、基板の接続部を構
成する金属層の一部は部品交換と同時に基板より除去さ
れる。この理由は、はんだ接続が、主としてはんだ合金
を構成する金属の一部と、基板の接続部を構成する金属
層の一部との合金化で成立しており、はんだ接続部の加
熱溶融による取外しの際に、この合金の一部もしくは全
部が同時に取り外されるからである。常用される接続系
の例として、はんだをＳｎ／Ｐｂはんだとし、金属層を
Ｎｉ層とした場合には、主としてＳｎ−Ｎｉ合金が形成
されることにより接続が成立している。電子部品取外し
の際、この合金の一部は同時に除去される。さらに新た
な部品を再搭載する際には、同一接続個所の新たな金属
層がはんだ接続のために消費される。
【０００４】電子回路装置の製造歩留まり向上のために
リペアは必須であるが、リペアを繰り返すことにより金
属層が消費され、ついには消失することがあり得る。こ
の状態では正常な接続が成立しないため、はんだ接続部
の信頼性が著しく低下するか、あるいははんだ接続自体
が不可となる。これを未然に防止するため従来は、あら
かじめ許容回数のリペアで消費すると予想される十分な
メタライズ厚をメッキ法等で形成することが最も一般的
であった。
リペアは必須であるが、リペアを繰り返すことにより金
属層が消費され、ついには消失することがあり得る。こ
の状態では正常な接続が成立しないため、はんだ接続部
の信頼性が著しく低下するか、あるいははんだ接続自体
が不可となる。これを未然に防止するため従来は、あら
かじめ許容回数のリペアで消費すると予想される十分な
メタライズ厚をメッキ法等で形成することが最も一般的
であった。
【０００５】一方、近来、電子部品の高密度化、微細
化、電子部品の金属膜形成方法のクリーン化、および部
品接続部の高信頼度化の要求に対応するため、メッキ法
に代わってスパッタ、蒸着、イオンプレーティングなど
の物理蒸着法もしくは化学蒸着法により、１ミクロン以
下程度のはんだ接続用金属層を基板に形成する要求が増
加している。この場合、多数回のリペア実現を目的とし
てスパッタや蒸着による金属膜厚を増加させることは、
これらの膜の残留応力が、メッキ法により形成した膜の
残留応力に比べ極めて大きいことから、形成した金属膜
の残留応力によりそれ自身にクラックが生じる等の理由
から適当でなく多数回のリペアが困難であった。また、
一般的に電子部品のメタライズとして、はんだと合金化
する反応速度の遅い金属、もしくははんだと合金化しな
い金属、もしくはこれらの性質を有する合金をバリア層
（下地層）としてスパッタや蒸着等により、まず基板上
に形成しておき、その上にはんだと合金化しやすい金属
膜を形成する方法も用いられている。ただしこのメタラ
イズ構成では、はんだと直接接続する金属層は、バリア
層の上に形成された、はんだと合金化しやすい金属膜で
あるため、多数回リペアに対する要求に応えるものでは
ない。
化、電子部品の金属膜形成方法のクリーン化、および部
品接続部の高信頼度化の要求に対応するため、メッキ法
に代わってスパッタ、蒸着、イオンプレーティングなど
の物理蒸着法もしくは化学蒸着法により、１ミクロン以
下程度のはんだ接続用金属層を基板に形成する要求が増
加している。この場合、多数回のリペア実現を目的とし
てスパッタや蒸着による金属膜厚を増加させることは、
これらの膜の残留応力が、メッキ法により形成した膜の
残留応力に比べ極めて大きいことから、形成した金属膜
の残留応力によりそれ自身にクラックが生じる等の理由
から適当でなく多数回のリペアが困難であった。また、
一般的に電子部品のメタライズとして、はんだと合金化
する反応速度の遅い金属、もしくははんだと合金化しな
い金属、もしくはこれらの性質を有する合金をバリア層
（下地層）としてスパッタや蒸着等により、まず基板上
に形成しておき、その上にはんだと合金化しやすい金属
膜を形成する方法も用いられている。ただしこのメタラ
イズ構成では、はんだと直接接続する金属層は、バリア
層の上に形成された、はんだと合金化しやすい金属膜で
あるため、多数回リペアに対する要求に応えるものでは
ない。
【０００６】なお、はんだ接続用のメタライズに関する
従来の技術として、例えば、第40回イー・シィー・ティ
ー・シィー・プロシィーディング・第460〜469頁および
第408〜411頁（1990年）〔40th ECTC Proceedings（199
0）PP460−469「Reliabilityimprovements in solder b
ump processing for flip chip」、pp408〜411「Produc
tion of MCP Chip Carrier」〕、特開平2−231750号公
報などが挙げられる。これらの例のうち、第一の例で
は、はんだ接続用金属層としてＣｕを、バリア層・パッ
シベーション膜との密着層としてＴｉＷを用いている。
従来の技術として、例えば、第40回イー・シィー・ティ
ー・シィー・プロシィーディング・第460〜469頁および
第408〜411頁（1990年）〔40th ECTC Proceedings（199
0）PP460−469「Reliabilityimprovements in solder b
ump processing for flip chip」、pp408〜411「Produc
tion of MCP Chip Carrier」〕、特開平2−231750号公
報などが挙げられる。これらの例のうち、第一の例で
は、はんだ接続用金属層としてＣｕを、バリア層・パッ
シベーション膜との密着層としてＴｉＷを用いている。
【０００７】
【発明が解決しようとする課題】ところが上記従来技術
のうち、予想されるリペア回数に対応するメタライズ厚
を、メッキ法等であらかじめ形成しておく方式は、電子
部品の高密度化、微細化、電子部品の金属膜形成方法の
クリーン化および部品接続部の高信頼化に対応するため
の、１ミクロン以下程度の薄膜によるはんだ接続用金属
層形成の要求には応えられない。また、当然、予定回数
を超える多数回のリペアに対しては対応できない。
のうち、予想されるリペア回数に対応するメタライズ厚
を、メッキ法等であらかじめ形成しておく方式は、電子
部品の高密度化、微細化、電子部品の金属膜形成方法の
クリーン化および部品接続部の高信頼化に対応するため
の、１ミクロン以下程度の薄膜によるはんだ接続用金属
層形成の要求には応えられない。また、当然、予定回数
を超える多数回のリペアに対しては対応できない。
【０００８】また、バリア層にはんだと反応しない金属
や合金、もしくははんだと反応しにくい金属や合金を適
用し、その上にはんだと合金化し易い金属薄膜を形成す
る方式は、上層の金属薄膜が消失すると、バリア層の金
属とはんだの合金化が生じにくいため、結局は正常な接
続が実現できない。
や合金、もしくははんだと反応しにくい金属や合金を適
用し、その上にはんだと合金化し易い金属薄膜を形成す
る方式は、上層の金属薄膜が消失すると、バリア層の金
属とはんだの合金化が生じにくいため、結局は正常な接
続が実現できない。
【０００９】したがって、本発明は上述した従来の問題
点に鑑みなされたもので、その第１の目的は多数回のリ
ペア後においても良好な接続が保持できる改良されたは
んだ接続用金属薄膜層及びそれを有する電子部品もしく
は回路基板を、第２の目的はその製造方法を、第３の目
的はその回路基板に電子部品を搭載接続した電子回路装
置を、そして第４の目的は電子回路装置の製造方法を、
それぞれ提供することにある。
点に鑑みなされたもので、その第１の目的は多数回のリ
ペア後においても良好な接続が保持できる改良されたは
んだ接続用金属薄膜層及びそれを有する電子部品もしく
は回路基板を、第２の目的はその製造方法を、第３の目
的はその回路基板に電子部品を搭載接続した電子回路装
置を、そして第４の目的は電子回路装置の製造方法を、
それぞれ提供することにある。
【００１０】
【課題を解決するための手段】上記本発明のそれぞれの
目的は、以下の手段によって達成される。先ず上記第１
の目的は、はんだ接続用金属層を、はんだを構成する金
属と容易にぬれ、かつ容易に合金化もしくは金属間化合
物を形成する第一の金属と、前記はんだに容易にぬれ
ず、かつ溶出しない第二の金属とを構成成分として混在
せしめた金属層で構成して成るはんだ接続用金属層及び
それを有する電子部品もしくは回路基板により、達成さ
れる。
目的は、以下の手段によって達成される。先ず上記第１
の目的は、はんだ接続用金属層を、はんだを構成する金
属と容易にぬれ、かつ容易に合金化もしくは金属間化合
物を形成する第一の金属と、前記はんだに容易にぬれ
ず、かつ溶出しない第二の金属とを構成成分として混在
せしめた金属層で構成して成るはんだ接続用金属層及び
それを有する電子部品もしくは回路基板により、達成さ
れる。
【００１１】そして上記はんだ接続用金属層を構成する
第一の金属は、例えばＡｕ、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｎ及
びＰｔの少なくとも一種で構成することが好ましく、し
かもはんだ接続用金属層の表面側で高濃度となるように
濃度勾配を設けることが望ましい。
第一の金属は、例えばＡｕ、Ｃｕ、Ｎｉ、Ｔｉ、Ｓｎ及
びＰｔの少なくとも一種で構成することが好ましく、し
かもはんだ接続用金属層の表面側で高濃度となるように
濃度勾配を設けることが望ましい。
【００１２】また、上記はんだ成分とはんだ接続用金属
層の望ましい組み合わせについて詳述すると、 （１）上記はんだを、Ｓｎ−Ｐｂ合金、Ｓｎ−Ｂｉ合
金、Ｓｎ−Ｐｂ−Ｂｉ合金及びＳｎの少なくとも一種で
構成する場合には、上記はんだ接続用金属層を構成する
第一の金属をＡｕ、Ｃｕ、Ｎｉ、Ｔｉ及びＰｔの少なく
とも一種で、上記第二の属をＷ、Ｒｅ及びＴａの少なく
とも一種で構成することが望ましい。
層の望ましい組み合わせについて詳述すると、 （１）上記はんだを、Ｓｎ−Ｐｂ合金、Ｓｎ−Ｂｉ合
金、Ｓｎ−Ｐｂ−Ｂｉ合金及びＳｎの少なくとも一種で
構成する場合には、上記はんだ接続用金属層を構成する
第一の金属をＡｕ、Ｃｕ、Ｎｉ、Ｔｉ及びＰｔの少なく
とも一種で、上記第二の属をＷ、Ｒｅ及びＴａの少なく
とも一種で構成することが望ましい。
【００１３】（２）また、上記はんだをＳｎ−Ａｇ合
金、Ｓｎ−Ｓｂ合金、Ｓｎ−Ｉｎ合金、Ｐｂ−Ｉｎ合
金、Ｐｂ−Ｓｂ合金、Ａｕ−Ｓｎ合金、Ａｕ−Ｇｅ合
金、Ｓｎ−Ａｇ−Ｓｂ合金、Ｓｎ−Ｐｂ−Ｉｎ合金、Ｓ
ｎ−Ｐｂ−Ｓｂ合金、Ｓｎ−Ｐｂ−Ａｇ合金、Ｓｎ−Ｂ
ｉ−Ｉｎ合金、Ｐｂ−Ａｇ−Ｉｎ合金及びＳｎ−Ｐｂ−
Ｂｉ−Ｉｎ合金の少なくとも一種で構成する場合には、
上記金属層を構成する第一の金属をＡｕ、Ｃｕ、Ｎｉ、
Ｓｎ及びＴｉの少なくとも一種で、上記第二の属をＷ、
Ｒｅ及びＴａの少なくとも一種で構成することが望まし
い。
金、Ｓｎ−Ｓｂ合金、Ｓｎ−Ｉｎ合金、Ｐｂ−Ｉｎ合
金、Ｐｂ−Ｓｂ合金、Ａｕ−Ｓｎ合金、Ａｕ−Ｇｅ合
金、Ｓｎ−Ａｇ−Ｓｂ合金、Ｓｎ−Ｐｂ−Ｉｎ合金、Ｓ
ｎ−Ｐｂ−Ｓｂ合金、Ｓｎ−Ｐｂ−Ａｇ合金、Ｓｎ−Ｂ
ｉ−Ｉｎ合金、Ｐｂ−Ａｇ−Ｉｎ合金及びＳｎ−Ｐｂ−
Ｂｉ−Ｉｎ合金の少なくとも一種で構成する場合には、
上記金属層を構成する第一の金属をＡｕ、Ｃｕ、Ｎｉ、
Ｓｎ及びＴｉの少なくとも一種で、上記第二の属をＷ、
Ｒｅ及びＴａの少なくとも一種で構成することが望まし
い。
【００１４】（３）また、上記はんだをＰｂ−Ｂｉ合金
で構成する場合には、上記金属層を構成する第一の金属
をＡｕ、Ｎｉ及びＴｉの少なくとも一種で、上記第二の
金属をＷ、Ｒｅ及びＴａの少なくとも一種で構成するこ
とが望ましい。
で構成する場合には、上記金属層を構成する第一の金属
をＡｕ、Ｎｉ及びＴｉの少なくとも一種で、上記第二の
金属をＷ、Ｒｅ及びＴａの少なくとも一種で構成するこ
とが望ましい。
【００１５】なお、第一の金属をＮｉ、第二の金属をＷ
で構成する場合には、はんだ接続用金属層はＮｉ−Ｗ合
金層となり、その好ましいＮｉ及びＷの組成比は、２０
ａｔ％≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦８０ａｔ％であ
り、この場合のはんだ接続用金属層の耐リペア回数は３
回以上を示す。また、より好ましい８５ａｔ％≦Ｎｉ＜
１００ａｔ％、０＜Ｗ≦１５ａｔ％の組成比では５回以
上の耐リペア回数を示し、さらに好ましい９５ａｔ％≦
Ｎｉ＜１００ａｔ％、０＜Ｗ≦５ａｔ％の組成では１５
回以上の耐リペア回数を示し、特に好ましい９７ａｔ％
≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成で
は２４回以上の耐リペア回数を示す。
で構成する場合には、はんだ接続用金属層はＮｉ−Ｗ合
金層となり、その好ましいＮｉ及びＷの組成比は、２０
ａｔ％≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦８０ａｔ％であ
り、この場合のはんだ接続用金属層の耐リペア回数は３
回以上を示す。また、より好ましい８５ａｔ％≦Ｎｉ＜
１００ａｔ％、０＜Ｗ≦１５ａｔ％の組成比では５回以
上の耐リペア回数を示し、さらに好ましい９５ａｔ％≦
Ｎｉ＜１００ａｔ％、０＜Ｗ≦５ａｔ％の組成では１５
回以上の耐リペア回数を示し、特に好ましい９７ａｔ％
≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成で
は２４回以上の耐リペア回数を示す。
【００１６】（４）さらにまた、上記はんだをＰｂ−Ａ
ｇ合金で構成する場合には、上記金属層を構成する第一
の金属をＡｕ、Ｓｎ及びＴｉの少なくとも一種で、上記
第二の金属をＷ、Ｒｅ及びＴａの少なくとも一種で構成
することが望ましい。
ｇ合金で構成する場合には、上記金属層を構成する第一
の金属をＡｕ、Ｓｎ及びＴｉの少なくとも一種で、上記
第二の金属をＷ、Ｒｅ及びＴａの少なくとも一種で構成
することが望ましい。
【００１７】上記第２の目的は、電子部品もしくは回路
基板等の所定の基板上に、電子部品の接続端子部を構成
するはんだ接続用金属層を選択的に形成する工程を有し
て成るはんだ接続用金属層の製造方法において、前記は
んだ接続用金属層の形成工程を、はんだを構成する金属
と容易にぬれ、かつ容易に合金化もしくは金属間化合物
を形成する第一の金属と、前記はんだに容易にぬれず、
かつ溶出しない第二の金属とを構成成分として混在せし
めて薄膜層を形成する工程として成るはんだ接続用金属
層の製造方法により、達成される。
基板等の所定の基板上に、電子部品の接続端子部を構成
するはんだ接続用金属層を選択的に形成する工程を有し
て成るはんだ接続用金属層の製造方法において、前記は
んだ接続用金属層の形成工程を、はんだを構成する金属
と容易にぬれ、かつ容易に合金化もしくは金属間化合物
を形成する第一の金属と、前記はんだに容易にぬれず、
かつ溶出しない第二の金属とを構成成分として混在せし
めて薄膜層を形成する工程として成るはんだ接続用金属
層の製造方法により、達成される。
【００１８】そして好ましくは、上記はんだ接続用金属
層の形成工程においては、はんだ接続用金属層内の第一
の金属の濃度を、はんだ接続用金属層の表面側で高濃度
となるように濃度勾配を設けて成膜することである。ま
た、上記薄膜層を形成する工程としては、例えばスパッ
タ、真空蒸着、イオンプレーティングなどの物理蒸着法
もしくは化学的気相成長法、及びメッキ法の何れか一つ
を含む成膜工程とし、この成膜時に予め接続部のパター
ンが形成されたマスクを基板上に載置もしくは密着形成
して上記金属層を選択的に積層成膜するか、もしくはマ
スクを使用せずに基板上に薄膜層を成膜した後、この薄
膜層上に所定のエッチングマスクを形成してリソグラフ
ィにより選択的にパターン化して接続部を形成する工程
とすることが望ましい。
層の形成工程においては、はんだ接続用金属層内の第一
の金属の濃度を、はんだ接続用金属層の表面側で高濃度
となるように濃度勾配を設けて成膜することである。ま
た、上記薄膜層を形成する工程としては、例えばスパッ
タ、真空蒸着、イオンプレーティングなどの物理蒸着法
もしくは化学的気相成長法、及びメッキ法の何れか一つ
を含む成膜工程とし、この成膜時に予め接続部のパター
ンが形成されたマスクを基板上に載置もしくは密着形成
して上記金属層を選択的に積層成膜するか、もしくはマ
スクを使用せずに基板上に薄膜層を成膜した後、この薄
膜層上に所定のエッチングマスクを形成してリソグラフ
ィにより選択的にパターン化して接続部を形成する工程
とすることが望ましい。
【００１９】上記第３の目的は、上記第１の目的を達成
することのできる電子部品もしくは回路基板に、例えば
ＬＳＩ等の電子部品を搭載し、はんだ接続用金属層上に
はんだを介してはんだ接続して成る電子回路装置によ
り、達成される。なお、使用するはんだの組成と基板の
接続部となる金属層を構成する第一、第二の金属との好
ましい組み合わせについては、上述した通りである。
することのできる電子部品もしくは回路基板に、例えば
ＬＳＩ等の電子部品を搭載し、はんだ接続用金属層上に
はんだを介してはんだ接続して成る電子回路装置によ
り、達成される。なお、使用するはんだの組成と基板の
接続部となる金属層を構成する第一、第二の金属との好
ましい組み合わせについては、上述した通りである。
【００２０】上記第４の目的は、上記第１の目的を達成
することのできる電子部品もしくは回路基板を準備し
て、これに形成されたはんだ接続用金属層パターン上
に、別の電子部品を位置決めする工程と、はんだリフロ
ーにより前記金属層と電子部品とをはんだ接続する工程
とを有して成る電子回路装置の製造方法により、達成さ
れる。なお、使用するはんだの組成と基板の接続部とな
る金属層を構成する第一、第二の金属との好ましい組み
合わせについては、上述した通りである。
することのできる電子部品もしくは回路基板を準備し
て、これに形成されたはんだ接続用金属層パターン上
に、別の電子部品を位置決めする工程と、はんだリフロ
ーにより前記金属層と電子部品とをはんだ接続する工程
とを有して成る電子回路装置の製造方法により、達成さ
れる。なお、使用するはんだの組成と基板の接続部とな
る金属層を構成する第一、第二の金属との好ましい組み
合わせについては、上述した通りである。
【００２１】
【作用】本発明における作用を、図面を参照しながら以
下説明する。図１は、本発明の基板６に形成されたはん
だ接続部を構成する金属薄膜層２０の断面の一例を模式
的に示した概念図である。本発明による金属薄膜層２０
は、例えばスパッタ、真空蒸着、イオンプレーティング
などの物理蒸着法、化学的気相成長法、メッキ法などに
より形成する。この方法で、基板６上には、はんだ成分
を構成する金属と、容易にぬれかつ容易に合金化もしく
は金属間化合物を形成する第一の金属１（図中に●印で
表示）と、はんだに容易にはぬれずかつ溶出しない第二
の金属２（図中に○印で表示）とを主な構成成分として
成る金属層２０を形成する。
下説明する。図１は、本発明の基板６に形成されたはん
だ接続部を構成する金属薄膜層２０の断面の一例を模式
的に示した概念図である。本発明による金属薄膜層２０
は、例えばスパッタ、真空蒸着、イオンプレーティング
などの物理蒸着法、化学的気相成長法、メッキ法などに
より形成する。この方法で、基板６上には、はんだ成分
を構成する金属と、容易にぬれかつ容易に合金化もしく
は金属間化合物を形成する第一の金属１（図中に●印で
表示）と、はんだに容易にはぬれずかつ溶出しない第二
の金属２（図中に○印で表示）とを主な構成成分として
成る金属層２０を形成する。
【００２２】図２は、この金属薄膜層２０に、はんだを
リフローした後の接続部の、金属薄膜層近傍の断面の一
例を模式的に示した概念図である。ここで、はんだは、
構成要素３（図中に▽印で表示）および構成要素４（図
中に黒塗つぶしの▽印で表示）から成るが、構成要素４
はこの金属薄膜層２０を構成する第一の金属１と容易に
ぬれ、合金化もしくは金属間化合物を形成する。リフロ
ー工程において、金属薄膜層２０を構成する第一の金属
１の一部は、はんだの構成要素４と金属間化合物を形成
しようとするため、溶融状態のはんだ中へ溶出する。こ
の時、はんだの構成要素３、４は、この溶出した金属薄
膜層２０を構成する第一の金属１と置き換わる。この結
果、はんだ合金が形成されて、はんだ接続が成立する。
リフローした後の接続部の、金属薄膜層近傍の断面の一
例を模式的に示した概念図である。ここで、はんだは、
構成要素３（図中に▽印で表示）および構成要素４（図
中に黒塗つぶしの▽印で表示）から成るが、構成要素４
はこの金属薄膜層２０を構成する第一の金属１と容易に
ぬれ、合金化もしくは金属間化合物を形成する。リフロ
ー工程において、金属薄膜層２０を構成する第一の金属
１の一部は、はんだの構成要素４と金属間化合物を形成
しようとするため、溶融状態のはんだ中へ溶出する。こ
の時、はんだの構成要素３、４は、この溶出した金属薄
膜層２０を構成する第一の金属１と置き換わる。この結
果、はんだ合金が形成されて、はんだ接続が成立する。
【００２３】次に、リペア時のはんだ接続部の挙動を説
明する。まず、基板６の接続部加熱時には、はんだ及び
はんだ中に溶出した金属薄膜層２０を構成する第一の金
属１の一部が溶融する。電子部品の取外しの際には、こ
の溶融部分の一部が部品と同時に取り外される。溶融し
た合金の残部は部品取外しの際に金属薄膜層２０側に残
存する。金属薄膜層２０を構成する第二の金属２は、は
んだ中に溶出しないため、部品取外しの際には基板６側
に残存する。この概念を模式的に示したのが図３であ
る。新たな部品の再搭載は、この残り金属薄膜層部分に
対して行われる。この概念を模式的に示したのが図４で
ある。
明する。まず、基板６の接続部加熱時には、はんだ及び
はんだ中に溶出した金属薄膜層２０を構成する第一の金
属１の一部が溶融する。電子部品の取外しの際には、こ
の溶融部分の一部が部品と同時に取り外される。溶融し
た合金の残部は部品取外しの際に金属薄膜層２０側に残
存する。金属薄膜層２０を構成する第二の金属２は、は
んだ中に溶出しないため、部品取外しの際には基板６側
に残存する。この概念を模式的に示したのが図３であ
る。新たな部品の再搭載は、この残り金属薄膜層部分に
対して行われる。この概念を模式的に示したのが図４で
ある。
【００２４】これ以降のリペアではこの現象の繰返しと
なる。多数回リペアの後は、金属薄膜層２０を構成する
第一の金属１が溶出して、はんだの構成要素がこれに置
き換わったものと、金属薄膜層２０を構成する第二の金
属２が混在して接続が成立する。この概念を模式的に示
したのが図５である。
なる。多数回リペアの後は、金属薄膜層２０を構成する
第一の金属１が溶出して、はんだの構成要素がこれに置
き換わったものと、金属薄膜層２０を構成する第二の金
属２が混在して接続が成立する。この概念を模式的に示
したのが図５である。
【００２５】また、上記はんだを構成する金属と容易に
ぬれ、かつ容易に合金化もしくは金属間化合物を形成す
る第一の金属１と、はんだのいずれの成分とも容易にぬ
れず、かつ溶出しない第二の金属２とを構成要素とする
金属薄膜層２０において、第一の金属１の濃度を、はん
だ接続面側で大きくなるような濃度勾配に混在させた場
合においても、上記と同様な理由で、多数回リペア後、
正常な接続が成立する。この場合、金属薄膜層２０で構
成される初期のはんだ付け面には、はんだと金属間化合
物を形成し易い第一の金属１が密であるため、ぬれ性が
特によい。
ぬれ、かつ容易に合金化もしくは金属間化合物を形成す
る第一の金属１と、はんだのいずれの成分とも容易にぬ
れず、かつ溶出しない第二の金属２とを構成要素とする
金属薄膜層２０において、第一の金属１の濃度を、はん
だ接続面側で大きくなるような濃度勾配に混在させた場
合においても、上記と同様な理由で、多数回リペア後、
正常な接続が成立する。この場合、金属薄膜層２０で構
成される初期のはんだ付け面には、はんだと金属間化合
物を形成し易い第一の金属１が密であるため、ぬれ性が
特によい。
【００２６】次に一例として上記第一の金属１にＮｉ
を、第二の金属２にＷを、また、はんだにＳｎ−Ｐｂ合
金を適用した場合の作用について具体的に説明する。第
一の金属１となるＮｉは、はんだ成分のＳｎと容易に合
金化して金属間化合物を形成し、第二の金属２となるＷ
は、はんだ成分Ｓｎ及びＰｂのいずれとも、容易にぬれ
ず、かつ溶出しない。まず、セラミック等の回路基板６
の接続部を形成する領域にＮｉとＷの混合薄膜層２０
を、スパッタ、真空蒸着、イオンプレーティングなどの
物理的蒸着法、化学的気相成長法、メッキ法などにより
形成する。電子部品を接続するはんだリフロー工程で
は、このＮｉ／Ｗ混合薄膜層２０の構成要素の一つであ
るＮｉ（第一の金属１）が、はんだ中のＳｎと合金化し
易いため、溶融はんだ中に溶出する。この溶出したＮｉ
はＳｎと金属間化合物を形成する。同時に溶出したＮｉ
の跡にはＳｎまたはＰｂが置き換えられる。この結果、
はんだ接続が成立する。Ｗ（第二の金属２）はＳｎ、Ｐ
ｂのいずれにも容易にぬれず、かつ溶出しない。
を、第二の金属２にＷを、また、はんだにＳｎ−Ｐｂ合
金を適用した場合の作用について具体的に説明する。第
一の金属１となるＮｉは、はんだ成分のＳｎと容易に合
金化して金属間化合物を形成し、第二の金属２となるＷ
は、はんだ成分Ｓｎ及びＰｂのいずれとも、容易にぬれ
ず、かつ溶出しない。まず、セラミック等の回路基板６
の接続部を形成する領域にＮｉとＷの混合薄膜層２０
を、スパッタ、真空蒸着、イオンプレーティングなどの
物理的蒸着法、化学的気相成長法、メッキ法などにより
形成する。電子部品を接続するはんだリフロー工程で
は、このＮｉ／Ｗ混合薄膜層２０の構成要素の一つであ
るＮｉ（第一の金属１）が、はんだ中のＳｎと合金化し
易いため、溶融はんだ中に溶出する。この溶出したＮｉ
はＳｎと金属間化合物を形成する。同時に溶出したＮｉ
の跡にはＳｎまたはＰｂが置き換えられる。この結果、
はんだ接続が成立する。Ｗ（第二の金属２）はＳｎ、Ｐ
ｂのいずれにも容易にぬれず、かつ溶出しない。
【００２７】リペア時のはんだ接続界面近傍の挙動は以
下のとおりである。まず、接続部加熱時には、はんだ及
びＮｉ−Ｓｎ金属間化合物の一部が溶融する。電子部品
の取外しの際にはこの溶融部分の一部が部品と同時に取
り外される。溶融した合金の残部は部品取外しの際に、
基板のＮｉ／Ｗ金属薄膜層２０側に残存する。新たな部
品の再搭載は、この残り金属層部分に対して行われる。
これ以降のリペアではこの現象の繰返しとなる。多数回
リペアの後は、Ｎｉが溶出してＳｎもしくはＰｂと置き
換わったものと、Ｗが混在することにより、はんだ接続
が成立する。
下のとおりである。まず、接続部加熱時には、はんだ及
びＮｉ−Ｓｎ金属間化合物の一部が溶融する。電子部品
の取外しの際にはこの溶融部分の一部が部品と同時に取
り外される。溶融した合金の残部は部品取外しの際に、
基板のＮｉ／Ｗ金属薄膜層２０側に残存する。新たな部
品の再搭載は、この残り金属層部分に対して行われる。
これ以降のリペアではこの現象の繰返しとなる。多数回
リペアの後は、Ｎｉが溶出してＳｎもしくはＰｂと置き
換わったものと、Ｗが混在することにより、はんだ接続
が成立する。
【００２８】また、ＮｉとＷとを、Ｎｉ濃度がはんだ付
け面側で大きくなるような濃度勾配を有するように混在
させた金属薄膜層２０においても、上記と同様な理由
で、多数回のリペア後においても、正常な接続が成立す
る。また、この場合、金属薄膜層２０で構成される初期
のはんだ付け面側には、はんだ中のＳｎと金属間化合物
を形成しやすいＮｉが密であるため、ぬれ性が向上す
る。
け面側で大きくなるような濃度勾配を有するように混在
させた金属薄膜層２０においても、上記と同様な理由
で、多数回のリペア後においても、正常な接続が成立す
る。また、この場合、金属薄膜層２０で構成される初期
のはんだ付け面側には、はんだ中のＳｎと金属間化合物
を形成しやすいＮｉが密であるため、ぬれ性が向上す
る。
【００２９】以上具体的な金属薄膜層２０の代表例とし
てＮｉ、Ｗを、また、はんだの代表例としてＳｎ−Ｐｂ
合金を使用した場合を例に作用の説明をしたが、その
他、第一の金属１にＡｕ、Ｃｕ、Ｐｔ、Ｓｎ、Ｔｉを、
また第二の金属２にＲｅ、Ｔａを、さらにはんだとして
Ｓｎ−Ｐｂ系以外の金属を用いた場合も同様であるの
で、これらについての説明を省略する。
てＮｉ、Ｗを、また、はんだの代表例としてＳｎ−Ｐｂ
合金を使用した場合を例に作用の説明をしたが、その
他、第一の金属１にＡｕ、Ｃｕ、Ｐｔ、Ｓｎ、Ｔｉを、
また第二の金属２にＲｅ、Ｔａを、さらにはんだとして
Ｓｎ−Ｐｂ系以外の金属を用いた場合も同様であるの
で、これらについての説明を省略する。
【００３０】
【実施例】以下、本発明の一実施例を、図面を参照しな
がら説明する。 〈実施例１〉図６は、本発明の電子回路装置の一例を示
した一部破断斜視図である。回路基板としてはセラミッ
ク多層配線基板８を用い、これの接続部には、はんだ成
分の少なくとも一種の金属と容易にぬれ、かつ容易に合
金もしくは金属間化合物を形成する第一の金属と、はん
だ成分のいずれの金属とも容易にぬれず、かつ溶出しな
い第二の金属とを混在させたはんだ接続用金属薄膜層が
形成されている。このセラミック多層配線基板８に、Ａ
ｕメッキされた電極端子部分を持つＬＳＩチップ７を搭
載し、Ａｇ３重量パーセント、残部Ｓｎの成分組成から
なる微小はんだボール１４によって接続したものであ
る。すなわち、この電子回路装置は、複数個のＬＳＩチ
ップ７を多層配線基板８上に、所定の配置パターンに従
って配置し、このＬＳＩチップ上に熱伝導中継部材１１
を載せ、この中継部材１１上から、前記多層配線基板８
に、これを覆うキャップ１０を載置し、このキャップ１
０の上面に冷却板９を積層してある。また、この多層配
線基板８は、配線ボード１３に、接続ピン１２を介して
接続され、電子回路を構成している。
がら説明する。 〈実施例１〉図６は、本発明の電子回路装置の一例を示
した一部破断斜視図である。回路基板としてはセラミッ
ク多層配線基板８を用い、これの接続部には、はんだ成
分の少なくとも一種の金属と容易にぬれ、かつ容易に合
金もしくは金属間化合物を形成する第一の金属と、はん
だ成分のいずれの金属とも容易にぬれず、かつ溶出しな
い第二の金属とを混在させたはんだ接続用金属薄膜層が
形成されている。このセラミック多層配線基板８に、Ａ
ｕメッキされた電極端子部分を持つＬＳＩチップ７を搭
載し、Ａｇ３重量パーセント、残部Ｓｎの成分組成から
なる微小はんだボール１４によって接続したものであ
る。すなわち、この電子回路装置は、複数個のＬＳＩチ
ップ７を多層配線基板８上に、所定の配置パターンに従
って配置し、このＬＳＩチップ上に熱伝導中継部材１１
を載せ、この中継部材１１上から、前記多層配線基板８
に、これを覆うキャップ１０を載置し、このキャップ１
０の上面に冷却板９を積層してある。また、この多層配
線基板８は、配線ボード１３に、接続ピン１２を介して
接続され、電子回路を構成している。
【００３１】次に、この電子回路装置の製造方法を説明
する。まず、本発明の特徴であるはんだ接続用金属薄膜
層を、セラミック多層配線基板８上に形成する方法を説
明する。まず、複数のターゲットを同時にスパッタ可能
な装置、たとえば２元同時イオンビームスパッタ装置
に、ターゲットとして純度９９．９９９パーセントのＮ
ｉ板（第一の金属１）と純度９９．９９９パーセントの
Ｗ板（第二の金属２）を所定の位置に取り付ける。次に
予め配線パターンが形成されたセラミック多層基板８
に、接続部の形状に見合った所定のパターンを抜いたス
テンレス製のマスクをかぶせ、スパッタ装置内の所定の
位置に設置する。次に、ＮｉとＷのターゲットをそれぞ
れ同時にＡｒイオンビーム等によりスパッタして、セラ
ミック多層基板上にＮｉとＷが均一に混合した薄膜（原
子パーセントで９０％Ｎｉ、１０％Ｗの組成）を、膜厚
１ミクロンまで積層する。このときセラミック多層基板
を１００〜３００℃程度に加熱してもよい。かくして所
定のパターン形状を有するはんだ接続用金属薄膜層を基
板上に選択的に形成した。なお、ステンレス製のマスク
を用いずに金属薄膜層を形成し、その後、所定のマスク
を用いてリソグラフィにより選択エッチングして接続部
を形成することもできる。
する。まず、本発明の特徴であるはんだ接続用金属薄膜
層を、セラミック多層配線基板８上に形成する方法を説
明する。まず、複数のターゲットを同時にスパッタ可能
な装置、たとえば２元同時イオンビームスパッタ装置
に、ターゲットとして純度９９．９９９パーセントのＮ
ｉ板（第一の金属１）と純度９９．９９９パーセントの
Ｗ板（第二の金属２）を所定の位置に取り付ける。次に
予め配線パターンが形成されたセラミック多層基板８
に、接続部の形状に見合った所定のパターンを抜いたス
テンレス製のマスクをかぶせ、スパッタ装置内の所定の
位置に設置する。次に、ＮｉとＷのターゲットをそれぞ
れ同時にＡｒイオンビーム等によりスパッタして、セラ
ミック多層基板上にＮｉとＷが均一に混合した薄膜（原
子パーセントで９０％Ｎｉ、１０％Ｗの組成）を、膜厚
１ミクロンまで積層する。このときセラミック多層基板
を１００〜３００℃程度に加熱してもよい。かくして所
定のパターン形状を有するはんだ接続用金属薄膜層を基
板上に選択的に形成した。なお、ステンレス製のマスク
を用いずに金属薄膜層を形成し、その後、所定のマスク
を用いてリソグラフィにより選択エッチングして接続部
を形成することもできる。
【００３２】次に、はんだ接続予定部分に予めＡｕメッ
キを施したＬＳＩチップ７と、冷却板９と、キャップ１
０と、熱伝導中継部材１１と、接続ピン１２と、配線ボ
ード１３とをそれぞれ準備した。また、装置組立のはん
だとしては、第一のはんだとしてＡｇ３重量パーセント
−Ｓｎ９７重量パーセントの組成からなる微細はんだボ
ール１４を、第二のはんだとしてＳｎ３７重量パーセン
ト−Ｐｂ４５重量パーセント−Ｂｉ１８重量パーセンの
組成からなるはんだ合金１５を、第三のはんだとしてＰ
ｂ９８重量パーセント−Ｓｎ２重量パーセントの組成か
らなるはんだ合金１６を、さらにＡｇ７２重量パーセン
ト−Ｃｕ２８重量パーセントの組成からなる銀ろう（第
四のはんだ合金）１７を、それぞれ作成し準備した。
キを施したＬＳＩチップ７と、冷却板９と、キャップ１
０と、熱伝導中継部材１１と、接続ピン１２と、配線ボ
ード１３とをそれぞれ準備した。また、装置組立のはん
だとしては、第一のはんだとしてＡｇ３重量パーセント
−Ｓｎ９７重量パーセントの組成からなる微細はんだボ
ール１４を、第二のはんだとしてＳｎ３７重量パーセン
ト−Ｐｂ４５重量パーセント−Ｂｉ１８重量パーセンの
組成からなるはんだ合金１５を、第三のはんだとしてＰ
ｂ９８重量パーセント−Ｓｎ２重量パーセントの組成か
らなるはんだ合金１６を、さらにＡｇ７２重量パーセン
ト−Ｃｕ２８重量パーセントの組成からなる銀ろう（第
四のはんだ合金）１７を、それぞれ作成し準備した。
【００３３】しかる後に、まずセラミックの配線基板８
の裏面と接続ピン１２との間に、上記銀ろう（第四のは
んだ合金）１７を介在させて８００℃に加熱した後、冷
却する処理（以下、単に熱処理とよぶ）を行うことによ
って両者を接続する。次に、セラミック多層配線基板８
の表面にある、上記本発明のはんだ接続用金属薄膜層部
分とＬＳＩチップ７の電極端子との間に、第一のはんだ
合金から作られた微小はんだボール１４を介在させて２
４０℃の熱処理を行うことによって両者を接続する。
の裏面と接続ピン１２との間に、上記銀ろう（第四のは
んだ合金）１７を介在させて８００℃に加熱した後、冷
却する処理（以下、単に熱処理とよぶ）を行うことによ
って両者を接続する。次に、セラミック多層配線基板８
の表面にある、上記本発明のはんだ接続用金属薄膜層部
分とＬＳＩチップ７の電極端子との間に、第一のはんだ
合金から作られた微小はんだボール１４を介在させて２
４０℃の熱処理を行うことによって両者を接続する。
【００３４】一方、冷却板９とキャップ１０との間に、
上記第三のはんだ合金１６を介在させて３４０℃の熱処
理を行うことによって両者を接続する。さらに、セラミ
ック多層配線基板８上に接続されたＬＳＩチップ７上に
熱伝導中継部材１１を配置した後、セラミック多層配線
基板８の周辺と、先に接続した冷却板９とキャップ１０
のキャップ１０側の周縁部との間に、上記第二のはんだ
合金１５を介在させて、２００℃の熱処理を行うことに
よって両者を接続する。以上の方法により本発明の回路
基板上に電子部品を搭載、接続した電子回路装置を製造
した。
上記第三のはんだ合金１６を介在させて３４０℃の熱処
理を行うことによって両者を接続する。さらに、セラミ
ック多層配線基板８上に接続されたＬＳＩチップ７上に
熱伝導中継部材１１を配置した後、セラミック多層配線
基板８の周辺と、先に接続した冷却板９とキャップ１０
のキャップ１０側の周縁部との間に、上記第二のはんだ
合金１５を介在させて、２００℃の熱処理を行うことに
よって両者を接続する。以上の方法により本発明の回路
基板上に電子部品を搭載、接続した電子回路装置を製造
した。
【００３５】次に、この実施例によるはんだ接続用金属
薄膜を用いた接続方式が、本発明の技術課題である、多
数回のリペア後の正常な接続を実現しているかどうか具
体的に以下の方法で評価してみる。リペアの実験を行な
うため、上記製造工程のうち、セラミック多層配線基板
８にＬＳＩチップ７を第一のはんだ合金から作られた微
小はんだボール１４を介在させて２４０℃の熱処理を行
なうことによって両者を接続した試料を作成する。
薄膜を用いた接続方式が、本発明の技術課題である、多
数回のリペア後の正常な接続を実現しているかどうか具
体的に以下の方法で評価してみる。リペアの実験を行な
うため、上記製造工程のうち、セラミック多層配線基板
８にＬＳＩチップ７を第一のはんだ合金から作られた微
小はんだボール１４を介在させて２４０℃の熱処理を行
なうことによって両者を接続した試料を作成する。
【００３６】また、比較のためにセラミック多層配線基
板上のはんだ接続用金属薄膜を従来方式で作成したもの
について、上記と同様の、リペア実験用試料を作成す
る。従来方式のはんだ接続用金属薄膜層として、先ずＣ
ｒを下地層（バリア層）として０．２ミクロンの厚さま
でスパッタ成膜した後、Ｎｉを１ミクロンの厚さまでス
パッタ成膜し、二層構造の薄膜層を形成した。下地層の
Ｃｒは、はんだに容易にはぬれず、またはんだと金属間
化合物を形成しない。
板上のはんだ接続用金属薄膜を従来方式で作成したもの
について、上記と同様の、リペア実験用試料を作成す
る。従来方式のはんだ接続用金属薄膜層として、先ずＣ
ｒを下地層（バリア層）として０．２ミクロンの厚さま
でスパッタ成膜した後、Ｎｉを１ミクロンの厚さまでス
パッタ成膜し、二層構造の薄膜層を形成した。下地層の
Ｃｒは、はんだに容易にはぬれず、またはんだと金属間
化合物を形成しない。
【００３７】この二つの試料を、以下の方法でリペアを
繰り返し行い、各リペア回数ごとにＬＳＩチップのはん
だ接続強度を測定する。まず、チップリペア方法を説明
する。セラミック多層基板に搭載されたＬＳＩチップ
を、赤外線ランプを用いることにより、はんだ接続部の
温度が２４０℃になるように加熱し、はんだ接続部を溶
融させる。この状態で、ＬＳＩチップを、上部へ持ち上
げることにより基板から取り外す。次にＣｕ板を、取り
外したＬＳＩに対応する位置の基板上に置き、赤外線ラ
ンプで２４０℃に加熱した状態で上部へ持ち上げること
により、基板上に残存するはんだの一部を除去し、基板
のはんだ接続部分を平坦化する。次に、始めにこの試料
を作成した方法と同様の方法で、新たなＬＳＩチップを
セラミック多層配線基板にはんだ接続する。これ以降、
同様の方法でリペアを繰り返す。
繰り返し行い、各リペア回数ごとにＬＳＩチップのはん
だ接続強度を測定する。まず、チップリペア方法を説明
する。セラミック多層基板に搭載されたＬＳＩチップ
を、赤外線ランプを用いることにより、はんだ接続部の
温度が２４０℃になるように加熱し、はんだ接続部を溶
融させる。この状態で、ＬＳＩチップを、上部へ持ち上
げることにより基板から取り外す。次にＣｕ板を、取り
外したＬＳＩに対応する位置の基板上に置き、赤外線ラ
ンプで２４０℃に加熱した状態で上部へ持ち上げること
により、基板上に残存するはんだの一部を除去し、基板
のはんだ接続部分を平坦化する。次に、始めにこの試料
を作成した方法と同様の方法で、新たなＬＳＩチップを
セラミック多層配線基板にはんだ接続する。これ以降、
同様の方法でリペアを繰り返す。
【００３８】各リペア回数に対応した、ＬＳＩチップの
はんだ接続強度は、以下の方法で測定した。まず、ＬＳ
Ｉの上面（非はんだ接続面）に六角形の金属性のナット
を接着剤で接続する。次にこのナットをＬＳＩチップと
同一面で回転させ、このＬＳＩを接続しているはんだの
すべてが破断するまでに発生した最大の力を、試験機に
より測定した。この試験結果を図７に示す。これより、
従来方式によるはんだ接続用金属薄膜層（Ｃｒ／Ｎｉの
二層構造）を用いた接続では、リペア回数２回以上では
強度が著しく低下し、正常な接続が行われていないこと
がわかる。これに対して本発明によるはんだ接続用金属
薄膜層（Ｎｉ、Ｗの二種金属が均一に混在）を用いた接
続では、リペア５回までは接続強度に低下がなく、リペ
ア回数が向上している。これにより本発明の有効性が確
認できた。
はんだ接続強度は、以下の方法で測定した。まず、ＬＳ
Ｉの上面（非はんだ接続面）に六角形の金属性のナット
を接着剤で接続する。次にこのナットをＬＳＩチップと
同一面で回転させ、このＬＳＩを接続しているはんだの
すべてが破断するまでに発生した最大の力を、試験機に
より測定した。この試験結果を図７に示す。これより、
従来方式によるはんだ接続用金属薄膜層（Ｃｒ／Ｎｉの
二層構造）を用いた接続では、リペア回数２回以上では
強度が著しく低下し、正常な接続が行われていないこと
がわかる。これに対して本発明によるはんだ接続用金属
薄膜層（Ｎｉ、Ｗの二種金属が均一に混在）を用いた接
続では、リペア５回までは接続強度に低下がなく、リペ
ア回数が向上している。これにより本発明の有効性が確
認できた。
【００３９】なお、この実施例では、はんだ成分の少な
くとも一種の金属と容易にぬれ、かつ容易に合金もしく
は金属間化合物を形成する第一の金属としてＮｉを、ま
た、はんだ成分のいずれの金属とも容易にぬれず、かつ
溶出しない第二の金属としてＷを適用した例を示した
が、Ｎｉの代わりにＡｕ、Ｃｕ、Ｓｎ、Ｔｉ、Ｐｔの一
部または全部を、また、Ｗの代わりにＲｅ、Ｔａの一部
または全部を、さらに、はんだ合金にＳｎ−Ａｇ系以外
の金属を適用した場合も同様の方法で電子回路装置を作
成することができることは言うまでもない。また、はん
だ接続用金属薄膜層の形成は２元同時イオンビームスパ
ッタに限らず、その他、例えば２種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
くとも一種の金属と容易にぬれ、かつ容易に合金もしく
は金属間化合物を形成する第一の金属としてＮｉを、ま
た、はんだ成分のいずれの金属とも容易にぬれず、かつ
溶出しない第二の金属としてＷを適用した例を示した
が、Ｎｉの代わりにＡｕ、Ｃｕ、Ｓｎ、Ｔｉ、Ｐｔの一
部または全部を、また、Ｗの代わりにＲｅ、Ｔａの一部
または全部を、さらに、はんだ合金にＳｎ−Ａｇ系以外
の金属を適用した場合も同様の方法で電子回路装置を作
成することができることは言うまでもない。また、はん
だ接続用金属薄膜層の形成は２元同時イオンビームスパ
ッタに限らず、その他、例えば２種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
【００４０】〈実施例２〉この実施例は、上記実施例１
のはんだ接続用金属薄膜層２０の製造工程を変更したも
のである。すなわち、実施例１では第一の金属と第二の
金属とを均一に混在させた薄膜層としたが、本実施例で
は、接続面側に第一の金属の濃度が高くなるように濃度
勾配を設けたものである。なお、この金属薄膜層の製造
工程の他は実施例１と全く同様の工程で製造し、図６と
同様の構成の電子回路装置を実現した。したがって、こ
こでは本発明の特徴である、濃度勾配を有するはんだ接
続用金属薄膜層２０の形成方法を主体に説明する。
のはんだ接続用金属薄膜層２０の製造工程を変更したも
のである。すなわち、実施例１では第一の金属と第二の
金属とを均一に混在させた薄膜層としたが、本実施例で
は、接続面側に第一の金属の濃度が高くなるように濃度
勾配を設けたものである。なお、この金属薄膜層の製造
工程の他は実施例１と全く同様の工程で製造し、図６と
同様の構成の電子回路装置を実現した。したがって、こ
こでは本発明の特徴である、濃度勾配を有するはんだ接
続用金属薄膜層２０の形成方法を主体に説明する。
【００４１】まず、複数のターゲットを同時にスパッタ
可能な装置、例えば２元同時イオンビームスパッタ装置
に、ターゲットとして純度９９．９９９パーセントのＮ
ｉ板（第一の金属１）と純度９９．９９９パーセントの
Ｗ板（第二の金属２）を所定の位置に取り付ける。次に
回路基板となるセラミック多層基板６に、所定の接続パ
ターンを抜いたステンレス製のマスクをかぶせ、スパッ
タ装置内の所定の位置に設置する。
可能な装置、例えば２元同時イオンビームスパッタ装置
に、ターゲットとして純度９９．９９９パーセントのＮ
ｉ板（第一の金属１）と純度９９．９９９パーセントの
Ｗ板（第二の金属２）を所定の位置に取り付ける。次に
回路基板となるセラミック多層基板６に、所定の接続パ
ターンを抜いたステンレス製のマスクをかぶせ、スパッ
タ装置内の所定の位置に設置する。
【００４２】この後まず、ＷのターゲットをＡｒイオン
ビーム等により強い強度でスパッタして、セラミック多
層基板６上にＷを積層させる。このＷ膜厚が約０．２ミ
クロンになった時点で、Ｗターゲットのスパッタ強度を
除除に弱めると同時に、Ｎｉターゲットのスパッタを開
始し、強度を除除に強めて、両者の濃度勾配が生じるよ
うにする。この混合金属膜の膜厚が０．８ミクロンにな
った時点でＷターゲットのスパッタを停止し、引き続き
Ｎｉターゲットのみをスパッタして、Ｎｉ膜厚を０．２
ミクロンとする。
ビーム等により強い強度でスパッタして、セラミック多
層基板６上にＷを積層させる。このＷ膜厚が約０．２ミ
クロンになった時点で、Ｗターゲットのスパッタ強度を
除除に弱めると同時に、Ｎｉターゲットのスパッタを開
始し、強度を除除に強めて、両者の濃度勾配が生じるよ
うにする。この混合金属膜の膜厚が０．８ミクロンにな
った時点でＷターゲットのスパッタを停止し、引き続き
Ｎｉターゲットのみをスパッタして、Ｎｉ膜厚を０．２
ミクロンとする。
【００４３】以上の工程により、約０．２ミクロン厚さ
のＷ上に０．８ミクロン厚さのＮｉとＷとの混合膜（は
んだ接続表面側にＮｉ濃度が大になるように濃度勾配を
配した膜）を、そしてその上に０．２ミクロン厚さのＮ
ｉからなる合計厚さ１．２ミクロンの金属薄膜層を形成
する。この時、セラミック多層基板６を１００〜３００
℃程度に加熱してもよい。このようにしてはんだ接続用
金属薄膜層を形成したセラミック多層配線基板８に、Ｌ
ＳＩ等の部品７を搭載接続するが、これらの工程は実施
例１と同様であるので説明を省略する。
のＷ上に０．８ミクロン厚さのＮｉとＷとの混合膜（は
んだ接続表面側にＮｉ濃度が大になるように濃度勾配を
配した膜）を、そしてその上に０．２ミクロン厚さのＮ
ｉからなる合計厚さ１．２ミクロンの金属薄膜層を形成
する。この時、セラミック多層基板６を１００〜３００
℃程度に加熱してもよい。このようにしてはんだ接続用
金属薄膜層を形成したセラミック多層配線基板８に、Ｌ
ＳＩ等の部品７を搭載接続するが、これらの工程は実施
例１と同様であるので説明を省略する。
【００４４】次に、この実施例によるはんだ接続用金属
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例１と同様の手法で具体的に評価試験をし
た。その結果を図８に示す。図８において、従来方式に
よる接続に用いたはんだ接続用金属薄膜層は、Ｃｒを下
地層（バリア層）として０．２ミクロンスパッタ成膜し
た後、Ｎｉを１ミクロンスパッタ成膜したものである。
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例１と同様の手法で具体的に評価試験をし
た。その結果を図８に示す。図８において、従来方式に
よる接続に用いたはんだ接続用金属薄膜層は、Ｃｒを下
地層（バリア層）として０．２ミクロンスパッタ成膜し
た後、Ｎｉを１ミクロンスパッタ成膜したものである。
【００４５】すなわち、図８は最大破断荷重とリペア回
数との関係について従来例と比較して示したものである
が、本実施例の場合、リペア回数２０回においても接続
強度に低下がなく、正常な接続が行なわれていることが
わかる。また、この実施例の場合、ＮｉとＷとの混合膜
は、はんだ接続表面側にＮｉ濃度が大になるように濃度
勾配を有していることから、実施例１の場合よりも、は
んだの濡れ性が良好で、かつリペア回数が増加し、極め
て信頼性の高いはんだ接続を可能とする。
数との関係について従来例と比較して示したものである
が、本実施例の場合、リペア回数２０回においても接続
強度に低下がなく、正常な接続が行なわれていることが
わかる。また、この実施例の場合、ＮｉとＷとの混合膜
は、はんだ接続表面側にＮｉ濃度が大になるように濃度
勾配を有していることから、実施例１の場合よりも、は
んだの濡れ性が良好で、かつリペア回数が増加し、極め
て信頼性の高いはんだ接続を可能とする。
【００４６】以上、本発明の一実施例について述べた
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。例えば、本発明のはんだ接続用金属薄膜
層は図６に示す構成の電子回路装置においては、多層配
線基板８とキャップ１０のはんだ接続部位にも適用でき
る。さらに、電子回路装置の構成要素も図６の例に限ら
ない。
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。例えば、本発明のはんだ接続用金属薄膜
層は図６に示す構成の電子回路装置においては、多層配
線基板８とキャップ１０のはんだ接続部位にも適用でき
る。さらに、電子回路装置の構成要素も図６の例に限ら
ない。
【００４７】〈実施例３〉この実施例は上記実施例１の
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。はんだ接続用金属薄膜を構成する第二
の金属にはＷを用い、第一の金属を種々変更した。金属
薄膜の構成と、はんだ組成及びリペア実験の結果を表１
に示す。なお、はんだ接続用金属薄膜の製法は実施例１
と同様とし、第一の金属と第二の金属（Ｗ）との組成比
を原子パーセントで８０：２０とし、膜厚は１ミクロン
とした。また、比較のための従来方式のはんだ接続用金
属薄膜は、Ｃｒを下地（バリア層）として０．２ミクロ
ン成膜し、その上に第一の金属を１ミクロン成膜した二
層構造の薄膜層とした。
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。はんだ接続用金属薄膜を構成する第二
の金属にはＷを用い、第一の金属を種々変更した。金属
薄膜の構成と、はんだ組成及びリペア実験の結果を表１
に示す。なお、はんだ接続用金属薄膜の製法は実施例１
と同様とし、第一の金属と第二の金属（Ｗ）との組成比
を原子パーセントで８０：２０とし、膜厚は１ミクロン
とした。また、比較のための従来方式のはんだ接続用金
属薄膜は、Ｃｒを下地（バリア層）として０．２ミクロ
ン成膜し、その上に第一の金属を１ミクロン成膜した二
層構造の薄膜層とした。
【００４８】この表１には、上記第一の金属としてＡ
ｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｓｎ、Ｔｉ、第二の金属として
Ｗ、はんだ組成としてＳｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−
Ｐｂ−Ｂｉ、Ｓｎ、Ｓｎ−Ａｇ、Ａｕ−Ｓｎ、Ａｕ−Ｇ
ｅ、Ｐｂ−Ｂｉ、Ｐｂ−Ａｇの組み合わせで、初期の接
続強度が保持される最大のリペア回数が示されている。
なお、表中の上段は比較例となる従来の金属薄膜構成、
下段は本実施例にかかる金属薄膜構成をそれぞれ示す。
いずれの場合においても、本実施例の金属薄膜構成でリ
ペア回数が向上し、良好な接続が得られている。ただ
し、第一の金属としてＴｉを用いた場合は、いずれのは
んだを用いてもはんだねれ性が他の金属に比べて悪く、
これを改善するため、強力なフラックスを用いたり、熱
処理温度を高めに設定したりする対策が必要であった。
ｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｓｎ、Ｔｉ、第二の金属として
Ｗ、はんだ組成としてＳｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−
Ｐｂ−Ｂｉ、Ｓｎ、Ｓｎ−Ａｇ、Ａｕ−Ｓｎ、Ａｕ−Ｇ
ｅ、Ｐｂ−Ｂｉ、Ｐｂ−Ａｇの組み合わせで、初期の接
続強度が保持される最大のリペア回数が示されている。
なお、表中の上段は比較例となる従来の金属薄膜構成、
下段は本実施例にかかる金属薄膜構成をそれぞれ示す。
いずれの場合においても、本実施例の金属薄膜構成でリ
ペア回数が向上し、良好な接続が得られている。ただ
し、第一の金属としてＴｉを用いた場合は、いずれのは
んだを用いてもはんだねれ性が他の金属に比べて悪く、
これを改善するため、強力なフラックスを用いたり、熱
処理温度を高めに設定したりする対策が必要であった。
【００４９】
【表１】
【００５０】＜実施例４＞この実施例は上記実施例１の
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。実施例３とは逆に第一の金属をＮｉに
固定し、第二の金属を種々変更した。はんだ接続用金属
薄膜の構成と、はんだの組成及びリペア実験の結果を表
２に示す。なお、はんだ接続用金属薄膜の製法は実施例
１と同様とし、第一の金属（Ｎｉ）と第二の金属との組
成比を原子パーセントで８０：２０とし、膜厚は１ミク
ロンとした。また、比較のための従来方式のはんだ接続
用金属薄膜は、Ｃｒを下地（バリア層）として０．２ミ
クロン成膜し、その上にＮｉを１ミクロン成膜した二層
構造の薄膜層とした。
はんだ接続用金属薄膜の構成と、はんだの組成とを変更
したものである。実施例３とは逆に第一の金属をＮｉに
固定し、第二の金属を種々変更した。はんだ接続用金属
薄膜の構成と、はんだの組成及びリペア実験の結果を表
２に示す。なお、はんだ接続用金属薄膜の製法は実施例
１と同様とし、第一の金属（Ｎｉ）と第二の金属との組
成比を原子パーセントで８０：２０とし、膜厚は１ミク
ロンとした。また、比較のための従来方式のはんだ接続
用金属薄膜は、Ｃｒを下地（バリア層）として０．２ミ
クロン成膜し、その上にＮｉを１ミクロン成膜した二層
構造の薄膜層とした。
【００５１】この表２には、上記第一の金属としてＮ
ｉ、第二の金属としてＷ、Ｒｅ、Ｔａ、はんだ組成とし
てＳｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ、
Ｓｎ−Ａｇ、Ａｕ−Ｓｎ、Ａｕ−Ｇｅ、Ｐｂ−Ｂｉの組
み合わせで、初期の接続強度が保持される最大のリペア
回数が示している。なお、表中の上段は比較例となる従
来の金属薄膜構成、下段は本実施例にかかる金属薄膜構
成をそれぞれ示す。いずれの場合においても、本実施例
の金属薄膜構成でリペア回数が向上し、良好な接続が得
られている。
ｉ、第二の金属としてＷ、Ｒｅ、Ｔａ、はんだ組成とし
てＳｎ−Ｐｂ、Ｓｎ−Ｂｉ、Ｓｎ−Ｐｂ−Ｂｉ、Ｓｎ、
Ｓｎ−Ａｇ、Ａｕ−Ｓｎ、Ａｕ−Ｇｅ、Ｐｂ−Ｂｉの組
み合わせで、初期の接続強度が保持される最大のリペア
回数が示している。なお、表中の上段は比較例となる従
来の金属薄膜構成、下段は本実施例にかかる金属薄膜構
成をそれぞれ示す。いずれの場合においても、本実施例
の金属薄膜構成でリペア回数が向上し、良好な接続が得
られている。
【００５２】
【表２】
【００５３】〈実施例５＞この実施例の電子回路装置も
実施例１に示した図６の断面斜視図と同様の外観を示し
ているが、はんだ接続用金属層を構成する第一の金属を
Ｎｉ、第二の金属をＷとした場合の両者の組成比をさら
に詳細に検討した例を示すものである。図９は、図６の
Ａ部の拡大断面図で、ポリイミド絶縁層３０と配線層３
１によって薄膜回路形成した電子回路基板８上に、はん
だ接続用金属膜３３と、Ａｕメッキされたメタライズ端
子部３４を持つＬＳＩチップ７を、Ａｇ３重量％、残部
Ｓｎの成分組成からなる微小はんだボール１４によって
接続された状態を示す。図１０は図９のＢ部を拡大した
詳細断面図で、はんだ付けメタライズの詳細な構造を示
す。このメタライズは、ポリイミド絶縁層３０と配線層
３１によって薄膜回路形成した電子回路基板８上に、第
一層３３−４にはんだ下地層としてＷ、第二層３３−５
にはんだ反応層としてＮｉ−Ｗ合金、第三層３３−３に
濡れ確保層としてＡｕを形成した後、はんだ１４を用い
てはんだ付けを行ったものでる。ただし、この図ではは
んだ付け後も第三層のＡｕが存在しているように描かれ
ているが、これは初めの状態を表したもので、本来はん
だ付け後はＡｕははんだ１４中に拡散してメタライズと
して存在しない。
実施例１に示した図６の断面斜視図と同様の外観を示し
ているが、はんだ接続用金属層を構成する第一の金属を
Ｎｉ、第二の金属をＷとした場合の両者の組成比をさら
に詳細に検討した例を示すものである。図９は、図６の
Ａ部の拡大断面図で、ポリイミド絶縁層３０と配線層３
１によって薄膜回路形成した電子回路基板８上に、はん
だ接続用金属膜３３と、Ａｕメッキされたメタライズ端
子部３４を持つＬＳＩチップ７を、Ａｇ３重量％、残部
Ｓｎの成分組成からなる微小はんだボール１４によって
接続された状態を示す。図１０は図９のＢ部を拡大した
詳細断面図で、はんだ付けメタライズの詳細な構造を示
す。このメタライズは、ポリイミド絶縁層３０と配線層
３１によって薄膜回路形成した電子回路基板８上に、第
一層３３−４にはんだ下地層としてＷ、第二層３３−５
にはんだ反応層としてＮｉ−Ｗ合金、第三層３３−３に
濡れ確保層としてＡｕを形成した後、はんだ１４を用い
てはんだ付けを行ったものでる。ただし、この図ではは
んだ付け後も第三層のＡｕが存在しているように描かれ
ているが、これは初めの状態を表したもので、本来はん
だ付け後はＡｕははんだ１４中に拡散してメタライズと
して存在しない。
【００５４】次に、この電子回路装置の製造方法を説明
する。 （１）電子回路基板８の製造工程：セラミック基板など
の絶縁性基板８−２上にＡｌ、Ｃｕなど電気抵抗の小さ
い配線層３１と、ポリイミド絶縁層３０により薄膜配線
回路８−１を形成する。
する。 （１）電子回路基板８の製造工程：セラミック基板など
の絶縁性基板８−２上にＡｌ、Ｃｕなど電気抵抗の小さ
い配線層３１と、ポリイミド絶縁層３０により薄膜配線
回路８−１を形成する。
【００５５】（２）メタライズ層の形成工程：この薄膜
配線回路８−１上にはんだ付け金属膜端子３３を形成す
る。形成のための装置は多元同時イオンビームスパッタ
成膜装置を用いた。この装置では、異なるスパッタ成膜
用ターゲットを４つまで取り付けて必要であれば所定の
組成で合金膜を作成できる。本実施例ではターゲットと
して、Ｗ、Ｎｉ、Ａｕを用いた。薄膜配線回路全面に、
第一層３３−４にＷ、第二層３３−５にＮｉ−Ｗ合金、
第三層３３−３にＡｕを、それぞれ厚さ０．１μｍ、
１．０μｍ、０．１μｍとなるように順次成膜する。こ
のとき基板８を加熱しても良い。その後、作成したメタ
ライズを第三層３３−３のＡｕは王水、第二層３３−５
のＮｉ−Ｗ合金と第一層３３−４のＷはそれぞれフッ硝
酸を用いてエッチングし、０．３ミリ径の電極３３にパ
ターニングする。
配線回路８−１上にはんだ付け金属膜端子３３を形成す
る。形成のための装置は多元同時イオンビームスパッタ
成膜装置を用いた。この装置では、異なるスパッタ成膜
用ターゲットを４つまで取り付けて必要であれば所定の
組成で合金膜を作成できる。本実施例ではターゲットと
して、Ｗ、Ｎｉ、Ａｕを用いた。薄膜配線回路全面に、
第一層３３−４にＷ、第二層３３−５にＮｉ−Ｗ合金、
第三層３３−３にＡｕを、それぞれ厚さ０．１μｍ、
１．０μｍ、０．１μｍとなるように順次成膜する。こ
のとき基板８を加熱しても良い。その後、作成したメタ
ライズを第三層３３−３のＡｕは王水、第二層３３−５
のＮｉ−Ｗ合金と第一層３３−４のＷはそれぞれフッ硝
酸を用いてエッチングし、０．３ミリ径の電極３３にパ
ターニングする。
【００５６】（３）実装組立工程：次に図６に示したよ
うに、はんだ接続部分にＡｕメッキを施したＬＳＩチッ
プ７と、冷却板９とキャップ１０と熱伝導中継部材１１
と接続ピン１２と配線ボード１３を準備する。また、は
んだ合金として、Ａｇ３重量％−Ｓｎ９７重量％の組成
からなる第一の微細はんだボール１４と、Ｓｎ３７重量
％−Ｐｂ４５重量％−Ｂｉ１８重量％の組成からなる第
二のはんだ合金１５と、Ｐｂ９８重量％−Ｓｎ２重量％
の組成からなる第三のはんだ合金１６と、Ａｕ８０重量
％−Ｓｎ２０重量％の組成からなる第四はんだ合金１７
とを、それぞれ作成し準備する。まず、セラミック基板
８と接続ピン１２を上記第四のはんだ合金１７を介在さ
せて３２０℃の熱処理を行うことによって接続する。次
に、薄膜形成した電子回路基板８の表面にあるはんだ接
続用金属薄膜部分３３とＬＳＩチップ７の電極端子との
間に、第一のはんだ合金から作られた微小はんだボール
１４を介在させて２４０℃の熱処理を行うことによって
接続する。次いで、冷却板９とキャップ１０との間に、
第三のはんだ合金１６を介在させて３４０℃の熱処理を
行うことによって接続する。さらに、電子回路基板８上
に接続されたＬＳＩチップ７上に熱伝導中継部材１１を
配置した後、電子回路基板８の周辺と、さきに接続した
冷却板９とキャップ１０の周辺部との間に、上記第二の
はんだ合金１５を介在させて、２００℃の熱処理を行う
ことによって両者を接続する。
うに、はんだ接続部分にＡｕメッキを施したＬＳＩチッ
プ７と、冷却板９とキャップ１０と熱伝導中継部材１１
と接続ピン１２と配線ボード１３を準備する。また、は
んだ合金として、Ａｇ３重量％−Ｓｎ９７重量％の組成
からなる第一の微細はんだボール１４と、Ｓｎ３７重量
％−Ｐｂ４５重量％−Ｂｉ１８重量％の組成からなる第
二のはんだ合金１５と、Ｐｂ９８重量％−Ｓｎ２重量％
の組成からなる第三のはんだ合金１６と、Ａｕ８０重量
％−Ｓｎ２０重量％の組成からなる第四はんだ合金１７
とを、それぞれ作成し準備する。まず、セラミック基板
８と接続ピン１２を上記第四のはんだ合金１７を介在さ
せて３２０℃の熱処理を行うことによって接続する。次
に、薄膜形成した電子回路基板８の表面にあるはんだ接
続用金属薄膜部分３３とＬＳＩチップ７の電極端子との
間に、第一のはんだ合金から作られた微小はんだボール
１４を介在させて２４０℃の熱処理を行うことによって
接続する。次いで、冷却板９とキャップ１０との間に、
第三のはんだ合金１６を介在させて３４０℃の熱処理を
行うことによって接続する。さらに、電子回路基板８上
に接続されたＬＳＩチップ７上に熱伝導中継部材１１を
配置した後、電子回路基板８の周辺と、さきに接続した
冷却板９とキャップ１０の周辺部との間に、上記第二の
はんだ合金１５を介在させて、２００℃の熱処理を行う
ことによって両者を接続する。
【００５７】（４）はんだ接続−リペア特性評価試験：
次に、この実施例によるはんだ接続用多層金属膜３３を
用いた接続方式が、本発明の技術課題である多数回のリ
ペア後の正常な接続を実現しているかどうか検証する。
リペア試験を行うため、上記製造工程のうち、本発明の
特徴を持つメタライズ３３の試料として、セラミック多
層配線基板８に、第一層３３−４にはんだ下地層として
Ｗ、第二層３３−５にはんだ反応層としてＮｉ−Ｗ合
金、第三層３３−３に濡れ確保層としてＡｕを、それぞ
れの膜厚が０．１μｍ、１．０μｍ、０．１μｍとなる
ように順次成膜し、パターニングにより電極を形成た
後、ＬＳＩチップ７を第一のはんだ合金から作られた微
細はんだボール１４を介在させて２４０℃の熱処理を行
うことによって接続した試料を作成する。
次に、この実施例によるはんだ接続用多層金属膜３３を
用いた接続方式が、本発明の技術課題である多数回のリ
ペア後の正常な接続を実現しているかどうか検証する。
リペア試験を行うため、上記製造工程のうち、本発明の
特徴を持つメタライズ３３の試料として、セラミック多
層配線基板８に、第一層３３−４にはんだ下地層として
Ｗ、第二層３３−５にはんだ反応層としてＮｉ−Ｗ合
金、第三層３３−３に濡れ確保層としてＡｕを、それぞ
れの膜厚が０．１μｍ、１．０μｍ、０．１μｍとなる
ように順次成膜し、パターニングにより電極を形成た
後、ＬＳＩチップ７を第一のはんだ合金から作られた微
細はんだボール１４を介在させて２４０℃の熱処理を行
うことによって接続した試料を作成する。
【００５８】また、比較のためにセラミック配線基板８
上に、はんだ接続用金属薄膜層３３を従来方式で、第一
層３３−４にはんだ下地層としてＷ、第二層３３−５に
はんだ反応層としてＮｉ単体、第三層３３−３に濡れ確
保層としてＡｕを、それぞれの膜厚が０．１μｍ、１．
０μｍ、０．１μｍとなるように順次成膜し、パターニ
ングにより電極を形成た後、ＬＳＩチップ７を第一のは
んだ合金から作られた微細はんだボール１４を介在させ
て２４０℃の熱処理を行うことによって接続した試料を
作成する。
上に、はんだ接続用金属薄膜層３３を従来方式で、第一
層３３−４にはんだ下地層としてＷ、第二層３３−５に
はんだ反応層としてＮｉ単体、第三層３３−３に濡れ確
保層としてＡｕを、それぞれの膜厚が０．１μｍ、１．
０μｍ、０．１μｍとなるように順次成膜し、パターニ
ングにより電極を形成た後、ＬＳＩチップ７を第一のは
んだ合金から作られた微細はんだボール１４を介在させ
て２４０℃の熱処理を行うことによって接続した試料を
作成する。
【００５９】この二つの試料を、以下の方法でリペアを
繰り返し行い、各リペア回数ごとにＬＳＩチップ７のは
んだ接続強度を測定する。まず、チップリペア方法を説
明する。セラミック多層基板８に搭載されたＬＳＩチッ
プ７を、赤外線ランプを用いることにより、はんだ接続
の温度が２４０℃になるように加熱し、はんだ接続部を
溶融させる。この状態で、ＬＳＩチップ７を、上部へ持
ち上げることにより基板８から取り外す。次に、取り外
したＬＳＩ７に対応する位置の基板８上にＣｕ板を置
き、赤外線ランプで２４０℃に加熱した状態で上部へ持
ち上げることにより、基板上に残存する第一のはんだ１
４の一部を除去し、基板のはんだ接続部分３３を平坦化
する。次に、始めにこの試料を作成した方法と同様の方
法で、新たなＬＳＩチップ７をセラミック多層配線基板
８にはんだ接続する。これ以降、同様の方法でリペアを
繰り返す。
繰り返し行い、各リペア回数ごとにＬＳＩチップ７のは
んだ接続強度を測定する。まず、チップリペア方法を説
明する。セラミック多層基板８に搭載されたＬＳＩチッ
プ７を、赤外線ランプを用いることにより、はんだ接続
の温度が２４０℃になるように加熱し、はんだ接続部を
溶融させる。この状態で、ＬＳＩチップ７を、上部へ持
ち上げることにより基板８から取り外す。次に、取り外
したＬＳＩ７に対応する位置の基板８上にＣｕ板を置
き、赤外線ランプで２４０℃に加熱した状態で上部へ持
ち上げることにより、基板上に残存する第一のはんだ１
４の一部を除去し、基板のはんだ接続部分３３を平坦化
する。次に、始めにこの試料を作成した方法と同様の方
法で、新たなＬＳＩチップ７をセラミック多層配線基板
８にはんだ接続する。これ以降、同様の方法でリペアを
繰り返す。
【００６０】各リペア回数に対応した、ＬＳＩチップ７
のはんだ接続強度は、以下の方法で測定した。まず、Ｌ
ＳＩチップ７の上面（非はんだ接続面）に六角形の金属
性のナットを接着剤で接続する。次に、このナットをＬ
ＳＩチップ７と同一面で回転させ、このＬＳＩチップを
接続しているはんだ１４のすべてが破断するまでに発生
した最大の力を、試験機により測定した。
のはんだ接続強度は、以下の方法で測定した。まず、Ｌ
ＳＩチップ７の上面（非はんだ接続面）に六角形の金属
性のナットを接着剤で接続する。次に、このナットをＬ
ＳＩチップ７と同一面で回転させ、このＬＳＩチップを
接続しているはんだ１４のすべてが破断するまでに発生
した最大の力を、試験機により測定した。
【００６１】この試験をＮｉ：Ｗ＝９０：１０ａｔ％の
組成を持つ合金層３３−５を含むメタライズ３３を有す
る基板試料８について行った結果を図１１に示す。これ
により、リペア回数５回までは接続強度に低下がなく正
常な接続が行われていることがわかる。この接続強度が
低下しない状態では、リペア後も正常な接続が保たれて
おり、その回数まではメタライズ３３はリペアに耐える
ことから、この回数を接続が正常に保たれる最大の回数
とし、そのメタライズの耐リペア回数とする。
組成を持つ合金層３３−５を含むメタライズ３３を有す
る基板試料８について行った結果を図１１に示す。これ
により、リペア回数５回までは接続強度に低下がなく正
常な接続が行われていることがわかる。この接続強度が
低下しない状態では、リペア後も正常な接続が保たれて
おり、その回数まではメタライズ３３はリペアに耐える
ことから、この回数を接続が正常に保たれる最大の回数
とし、そのメタライズの耐リペア回数とする。
【００６２】図１２は、このリペア試験を合金層３３−
５のＮｉとＷとの組成比〔原子（ａｔ）％で表示〕を変
化させた場合の試料について行なった特性図である。す
なわち、同図には、Ｎｉ：Ｗ＝２０：８０、３０：７
０、５０：５０、７０：３０、８０：２０、８５：１
５、９０：１０、９２：８、９５：５、９７：３、９
８：２、９９：１ａｔ％の組成を持つ合金層３３−５を
含むメタライズ３３、及び比較のためのＮｉ１００％の
メタライズ３３を用いて行い、そのメタライズの耐リペ
ア回数を示した。
５のＮｉとＷとの組成比〔原子（ａｔ）％で表示〕を変
化させた場合の試料について行なった特性図である。す
なわち、同図には、Ｎｉ：Ｗ＝２０：８０、３０：７
０、５０：５０、７０：３０、８０：２０、８５：１
５、９０：１０、９２：８、９５：５、９７：３、９
８：２、９９：１ａｔ％の組成を持つ合金層３３−５を
含むメタライズ３３、及び比較のためのＮｉ１００％の
メタライズ３３を用いて行い、そのメタライズの耐リペ
ア回数を示した。
【００６３】この図より耐リペア回数は、Ｎｉ：Ｗ＝２
０：８０、３０：７０、５０：５０、７０：３０、８
０：２０、８５：１５、９０：１０、９２：８、９５：
５、９７：３、９８：２、９９：１ａｔ％の組成を持つ
合金層を含むメタライズではそれぞれ、３、３、３、
４、４、５、５、８、１５、２４、４０、３０回、比較
のためのＮｉ１００％のメタライズでは２回であった。
０：８０、３０：７０、５０：５０、７０：３０、８
０：２０、８５：１５、９０：１０、９２：８、９５：
５、９７：３、９８：２、９９：１ａｔ％の組成を持つ
合金層を含むメタライズではそれぞれ、３、３、３、
４、４、５、５、８、１５、２４、４０、３０回、比較
のためのＮｉ１００％のメタライズでは２回であった。
【００６４】図１３に、Ｎｉ：Ｗ＝９８：２ａｔ％の組
成を持つ合金層３３−５を含むメタライズ３３を有する
基板試料８について行なった結果を、比較のために従来
方式としてＮｉ１００％のメタライズを有する基板試料
について行なった結果と合わせて図１３に示す。ここで
は従来方式のメタライズとして、はんだ下地層（バリア
層）としてＷ、はんだ反応層としてＮｉ、濡れ確保層と
してＡｕを、それぞれの膜厚が、０．１ミクロン、１．
０ミクロン、０．１ミクロンとなるように、次順成膜し
た。図１３より、本発明によるはんだ接続用金属薄膜層
のうち、特に好ましいＮｉ：Ｗ＝９８：２ａｔ％の組成
でのリペア可能回数が、従来方式によるはんだ接続用金
属薄膜層でのリペア可能回数と比較して、飛躍的に増大
していることがわかる。
成を持つ合金層３３−５を含むメタライズ３３を有する
基板試料８について行なった結果を、比較のために従来
方式としてＮｉ１００％のメタライズを有する基板試料
について行なった結果と合わせて図１３に示す。ここで
は従来方式のメタライズとして、はんだ下地層（バリア
層）としてＷ、はんだ反応層としてＮｉ、濡れ確保層と
してＡｕを、それぞれの膜厚が、０．１ミクロン、１．
０ミクロン、０．１ミクロンとなるように、次順成膜し
た。図１３より、本発明によるはんだ接続用金属薄膜層
のうち、特に好ましいＮｉ：Ｗ＝９８：２ａｔ％の組成
でのリペア可能回数が、従来方式によるはんだ接続用金
属薄膜層でのリペア可能回数と比較して、飛躍的に増大
していることがわかる。
【００６５】以上の検討結果からわかるように、Ｎｉ−
Ｗ合金層３３−５の好ましいＮｉ及びＷの組成比は、２
０ａｔ％≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦８０ａｔ％で
あり、このはんだ接続用金属膜３３では３回以上の耐リ
ペア回数を示し、また、より好ましい８５ａｔ％≦Ｎｉ
＜１００ａｔ％、０＜Ｗ≦１５ａｔ％の組成比では５回
以上の耐リペア回数を示し、さらに好ましい９５ａｔ％
≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦５ａｔ％の組成では１
５回以上の耐リペア回数を示し、特に好ましい９７ａｔ
％≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成
では２４回以上の耐リペア回数を示した。この結果よ
り、２０ａｔ％≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦８
０ａｔ％の組成から成るＮｉ−Ｗ合金層３３−５を含む
メタライズ３３は、いずれも従来の方式で形成されたＮ
ｉ単体（１００％）を含むメタライズ３３よりも耐リペ
ア回数が多く、特に好ましい９７ａｔ％≦Ｎｉ≦９９ａ
ｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成から成るＮｉ−Ｗ
合金層３３−５を含むメタライズ３３は著しく耐リペア
回数が向上した。
Ｗ合金層３３−５の好ましいＮｉ及びＷの組成比は、２
０ａｔ％≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦８０ａｔ％で
あり、このはんだ接続用金属膜３３では３回以上の耐リ
ペア回数を示し、また、より好ましい８５ａｔ％≦Ｎｉ
＜１００ａｔ％、０＜Ｗ≦１５ａｔ％の組成比では５回
以上の耐リペア回数を示し、さらに好ましい９５ａｔ％
≦Ｎｉ＜１００ａｔ％、０＜Ｗ≦５ａｔ％の組成では１
５回以上の耐リペア回数を示し、特に好ましい９７ａｔ
％≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成
では２４回以上の耐リペア回数を示した。この結果よ
り、２０ａｔ％≦Ｎｉ≦９９ａｔ％、１ａｔ％≦Ｗ≦８
０ａｔ％の組成から成るＮｉ−Ｗ合金層３３−５を含む
メタライズ３３は、いずれも従来の方式で形成されたＮ
ｉ単体（１００％）を含むメタライズ３３よりも耐リペ
ア回数が多く、特に好ましい９７ａｔ％≦Ｎｉ≦９９ａ
ｔ％、１ａｔ％≦Ｗ≦３ａｔ％の組成から成るＮｉ−Ｗ
合金層３３−５を含むメタライズ３３は著しく耐リペア
回数が向上した。
【００６６】なお、本発明によるはんだ接続用金属薄膜
３３の適用は、ＬＳＩチップ７と薄膜回路形成された基
板８との接続に限られるものではない。例えば、本実施
例の図９の電子回路基板８とキャップ１０との接続部に
適用しても同様の効果が得られる。すなわち、例えば基
板８に搭載されたＬＳＩチップ７を交換するためにキャ
ップ１０を一時的に取り外し、再度封止る場合に有効で
ある。また、ＬＳＩチップ自身をリペアにより再利用し
たい場合には、ＬＳＩ上のはんだ接続用金属膜として適
用することもできる。
３３の適用は、ＬＳＩチップ７と薄膜回路形成された基
板８との接続に限られるものではない。例えば、本実施
例の図９の電子回路基板８とキャップ１０との接続部に
適用しても同様の効果が得られる。すなわち、例えば基
板８に搭載されたＬＳＩチップ７を交換するためにキャ
ップ１０を一時的に取り外し、再度封止る場合に有効で
ある。また、ＬＳＩチップ自身をリペアにより再利用し
たい場合には、ＬＳＩ上のはんだ接続用金属膜として適
用することもできる。
【００６７】はんだ接続用金属薄膜３３における最表層
３３−３のＡｕ層は、はんだ反応層３３−５としてのＮ
ｉ−Ｗ層の酸化防止及びはんだ濡れ性確保のためのもの
であり、表面を汚染しない工程であれば、省略するこ
と、もしくは他の金属で代用することも可能である。最
下層３３−４のＷ層は、はんだが基板側に拡散しないた
めのバリア層及び基板とメタライズの密着性確保のため
の層であるので、はんだが拡散しない他の材料、例えば
Ｃｒ等を用いても良く、また基板との密着性の良い他の
材料、例えばＭｏを用いても良く、さらにいくつかの金
属層を積層することも可能である。
３３−３のＡｕ層は、はんだ反応層３３−５としてのＮ
ｉ−Ｗ層の酸化防止及びはんだ濡れ性確保のためのもの
であり、表面を汚染しない工程であれば、省略するこ
と、もしくは他の金属で代用することも可能である。最
下層３３−４のＷ層は、はんだが基板側に拡散しないた
めのバリア層及び基板とメタライズの密着性確保のため
の層であるので、はんだが拡散しない他の材料、例えば
Ｃｒ等を用いても良く、また基板との密着性の良い他の
材料、例えばＭｏを用いても良く、さらにいくつかの金
属層を積層することも可能である。
【００６８】本発明のはんだ接続用多層金属膜３３は、
イオンビームスパッタ装置だけでなく、メッキ、スパッ
タ、真空蒸着、イオンプレーティング、化学的気相成長
法等でも形成できる。例えば、スパッタ装置でＮｉ−Ｗ
合金層を形成する場合、予め所定の組成になったターゲ
ットを使用し成膜すればＮｉ−Ｗ合金層が得られる。本
実施例では、ＬＳＩチップ７を基板に接続する第一のは
んだ１４としてＳｎ３Ａｇを用いたが、他のはんだ、例
えば、他の組成のＳｎ−Ａｇ合金、Ｓｎ、Ｓｎ−Ｐｂ合
金、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｐｂ−Ｂｉ合金等を用いて
も同様の結果が得られることは、云うまでもない。
イオンビームスパッタ装置だけでなく、メッキ、スパッ
タ、真空蒸着、イオンプレーティング、化学的気相成長
法等でも形成できる。例えば、スパッタ装置でＮｉ−Ｗ
合金層を形成する場合、予め所定の組成になったターゲ
ットを使用し成膜すればＮｉ−Ｗ合金層が得られる。本
実施例では、ＬＳＩチップ７を基板に接続する第一のは
んだ１４としてＳｎ３Ａｇを用いたが、他のはんだ、例
えば、他の組成のＳｎ−Ａｇ合金、Ｓｎ、Ｓｎ−Ｐｂ合
金、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｐｂ−Ｂｉ合金等を用いて
も同様の結果が得られることは、云うまでもない。
【００６９】〈実施例６〉この実施例は、上記実施例１
のはんだ接続用金属薄膜層２０の構造及びその製造工程
を変更したものである。すなわち、実施例１では第一の
金属と第二の金属とを均一に混在させた単一の薄膜層と
したが、本実施例では２層構造とし、その内の何れの層
も成分組成を第二の金属よりも第一の金属の方を多くし
ているが、第一の金属の組成の程度を第１の層をよりも
第２の層の方がより多い組成として、実質的にはんだ接
続面側では第一の金属の濃度が基板側より高くなる構造
としたものである。なお、この金属薄膜層の製造工程の
他は実施例１と全く同様の工程で製造し、図６と同様の
構成の電子回路装置を実現した。
のはんだ接続用金属薄膜層２０の構造及びその製造工程
を変更したものである。すなわち、実施例１では第一の
金属と第二の金属とを均一に混在させた単一の薄膜層と
したが、本実施例では２層構造とし、その内の何れの層
も成分組成を第二の金属よりも第一の金属の方を多くし
ているが、第一の金属の組成の程度を第１の層をよりも
第２の層の方がより多い組成として、実質的にはんだ接
続面側では第一の金属の濃度が基板側より高くなる構造
としたものである。なお、この金属薄膜層の製造工程の
他は実施例１と全く同様の工程で製造し、図６と同様の
構成の電子回路装置を実現した。
【００７０】したがって、ここでは本発明の特徴であ
る、２層構造を有するはんだ接続用金属薄膜層２０の形
成方法を主体に説明する。まず、複数のターゲットを同
時にスパッタ可能な装置、例えば２元同時イオンビーム
スパッタ装置に、ターゲットとして純度９９．９９９パ
ーセントのＮｉ板（第一の金属）と純度９９．９９９パ
ーセントのＷ板（第二の金属）を所定の位置に取り付け
る。次に回路基板となるセラミック多層基板６に、所定
の接続パターンを抜いたステンレス製のマスクをかぶ
せ、スパッタ装置内の所定の位置に設置する。
る、２層構造を有するはんだ接続用金属薄膜層２０の形
成方法を主体に説明する。まず、複数のターゲットを同
時にスパッタ可能な装置、例えば２元同時イオンビーム
スパッタ装置に、ターゲットとして純度９９．９９９パ
ーセントのＮｉ板（第一の金属）と純度９９．９９９パ
ーセントのＷ板（第二の金属）を所定の位置に取り付け
る。次に回路基板となるセラミック多層基板６に、所定
の接続パターンを抜いたステンレス製のマスクをかぶ
せ、スパッタ装置内の所定の位置に設置する。
【００７１】この後まず、ＷのターゲットをＡｒイオン
ビーム等により強い強度でスパッタして、セラミック多
層基板６上にＷを積層させる。このＷ膜厚が約０．１ミ
クロンになった時点で、Ｗターゲットのスパッタ強度を
弱めると同時に、Ｎｉターゲットのスパッタを開始し、
ＮｉとＷが、原子パーセントで８０％Ｎｉ、２０％Ｗの
均一組成になるように０．２ミクロンの第１の層を成膜
する。この後、Ｗターゲットの強度をさらに弱め、Ｎｉ
ターゲットの強度をさらに強めＮｉとＷが原子パーセン
トで９５％Ｎｉ、５％Ｗの均一組成になるように０．８
ミクロンの第２の層を成膜する。この後Ｗターゲットの
スパッタを停止し、引き続きＮｉターゲットのみをスパ
ッタして、Ｎｉ膜厚を０．１ミクロンとする。
ビーム等により強い強度でスパッタして、セラミック多
層基板６上にＷを積層させる。このＷ膜厚が約０．１ミ
クロンになった時点で、Ｗターゲットのスパッタ強度を
弱めると同時に、Ｎｉターゲットのスパッタを開始し、
ＮｉとＷが、原子パーセントで８０％Ｎｉ、２０％Ｗの
均一組成になるように０．２ミクロンの第１の層を成膜
する。この後、Ｗターゲットの強度をさらに弱め、Ｎｉ
ターゲットの強度をさらに強めＮｉとＷが原子パーセン
トで９５％Ｎｉ、５％Ｗの均一組成になるように０．８
ミクロンの第２の層を成膜する。この後Ｗターゲットの
スパッタを停止し、引き続きＮｉターゲットのみをスパ
ッタして、Ｎｉ膜厚を０．１ミクロンとする。
【００７２】以上の工程により、約０．１ミクロン厚さ
のＷ膜上に、０．２ミクロン厚さの第１の層となるＮｉ
とＷとの混合膜（原子パーセントで８０％Ｎｉ、２０％
Ｗの組成を有する膜）を、その上に０．８ミクロン厚の
第２の層となるＮｉとＷの混合膜（原子パーセントで９
５％Ｎｉ、５％Ｗの組成を有する膜）を、そしてその上
に０．１ミクロン厚さのＮｉ膜を形成し、膜厚の合計が
１．２ミクロンの金属薄膜層２０を形成する。この時、
セラミック多層基板６を１００〜３００℃程度に加熱し
てもよい。このようにしてはんだ接続用金属薄膜層２０
を形成したセラミック多層配線基板８に、ＬＳＩ等の部
品７を搭載接続するが、これらの工程は実施例１と同様
であるので説明を省略する。
のＷ膜上に、０．２ミクロン厚さの第１の層となるＮｉ
とＷとの混合膜（原子パーセントで８０％Ｎｉ、２０％
Ｗの組成を有する膜）を、その上に０．８ミクロン厚の
第２の層となるＮｉとＷの混合膜（原子パーセントで９
５％Ｎｉ、５％Ｗの組成を有する膜）を、そしてその上
に０．１ミクロン厚さのＮｉ膜を形成し、膜厚の合計が
１．２ミクロンの金属薄膜層２０を形成する。この時、
セラミック多層基板６を１００〜３００℃程度に加熱し
てもよい。このようにしてはんだ接続用金属薄膜層２０
を形成したセラミック多層配線基板８に、ＬＳＩ等の部
品７を搭載接続するが、これらの工程は実施例１と同様
であるので説明を省略する。
【００７３】次に、この実施例によるはんだ接続用金属
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例１と同様の手法で具体的に評価試験をし
た。その結果を図１４に示す。すなわち、図１４は最大
破断荷重とリペア回数との関係について従来方式と比較
して示したものである。ここで従来方式のメタライズと
ははんだ下地層（バリア層）としてＣｒ、はんだ反応層
としてＮｉ、濡れ確保層としてＡｕを、それぞれの膜厚
が、０．１ミクロン、１．０ミクロン、０．１ミクロン
となるように、次順成膜したものである。本実施例の場
合、リペア回数２０回においても接続強度に低下がな
く、正常な接続が行なわれていることがわかる。また、
この実施例の場合、ＮｉとＷとの混合膜は、はんだ接続
表面側にＮｉ濃度が大なる層を有していることから、実
施例１の場合よりも、はんだの濡れ性が良好で、リペア
回数が増加し、かつ基板側にＮｉ濃度の小なる層を有し
ていることから、Ｗ層との接続性が向上し、極めて信頼
性の高いはんだ接続を可能とする。また、実施例２の濃
度勾配を有する混合膜より製作が容易である。
薄膜層を用いた接続方式が、本発明の課題である、多数
回のリペア後の正常な接続、を実現しているかどうかに
ついて、実施例１と同様の手法で具体的に評価試験をし
た。その結果を図１４に示す。すなわち、図１４は最大
破断荷重とリペア回数との関係について従来方式と比較
して示したものである。ここで従来方式のメタライズと
ははんだ下地層（バリア層）としてＣｒ、はんだ反応層
としてＮｉ、濡れ確保層としてＡｕを、それぞれの膜厚
が、０．１ミクロン、１．０ミクロン、０．１ミクロン
となるように、次順成膜したものである。本実施例の場
合、リペア回数２０回においても接続強度に低下がな
く、正常な接続が行なわれていることがわかる。また、
この実施例の場合、ＮｉとＷとの混合膜は、はんだ接続
表面側にＮｉ濃度が大なる層を有していることから、実
施例１の場合よりも、はんだの濡れ性が良好で、リペア
回数が増加し、かつ基板側にＮｉ濃度の小なる層を有し
ていることから、Ｗ層との接続性が向上し、極めて信頼
性の高いはんだ接続を可能とする。また、実施例２の濃
度勾配を有する混合膜より製作が容易である。
【００７４】以上、本発明の一実施例について述べた
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。すなわち、上記実施例では本発明のはん
だ接続用金属薄膜層２０を、ＬＳＩ等の電子部品を搭載
接続する多層配線基板８上に形成したが、用途によって
は電子部品の接続電極に設けることも可能である。ま
た、例えば、図６に示す構成の電子回路装置において
は、多層配線基板８とキャップ１０のはんだ接続部位に
も適用できる。要するに、本発明ははんだ接続を一旦取
り外し、再度接続するといったように同一個所のはんだ
接続を繰り返す場合に極めて有効である。さらに、電子
回路装置の構成要素も図６の例に限らない。また、はん
だ接続用金属薄膜層の形成は２元同時イオンビームスパ
ッタに限らず、その他、例えば２種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
が、本発明はこれらの実施例に限らず、さらに変形可能
なものである。すなわち、上記実施例では本発明のはん
だ接続用金属薄膜層２０を、ＬＳＩ等の電子部品を搭載
接続する多層配線基板８上に形成したが、用途によって
は電子部品の接続電極に設けることも可能である。ま
た、例えば、図６に示す構成の電子回路装置において
は、多層配線基板８とキャップ１０のはんだ接続部位に
も適用できる。要するに、本発明ははんだ接続を一旦取
り外し、再度接続するといったように同一個所のはんだ
接続を繰り返す場合に極めて有効である。さらに、電子
回路装置の構成要素も図６の例に限らない。また、はん
だ接続用金属薄膜層の形成は２元同時イオンビームスパ
ッタに限らず、その他、例えば２種の金属を混在させた
一枚のターゲットをスパッタすることにより形成しても
よい。
【００７５】
【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、耐リペア性
の高いはんだ接続を実現することができ、今後ますます
高密度高集積化される電子回路装置、とりわけ電子計算
機の製造歩留まり向上のためにはＬＳＩ等の電子部品の
リペアは必須であり、本発明はこれに大きく寄与でき
る。また、本発明はリペア後のはんだ接続部の強度等の
信頼性向上にも大きく寄与する。
の目的を達成することができた。すなわち、耐リペア性
の高いはんだ接続を実現することができ、今後ますます
高密度高集積化される電子回路装置、とりわけ電子計算
機の製造歩留まり向上のためにはＬＳＩ等の電子部品の
リペアは必須であり、本発明はこれに大きく寄与でき
る。また、本発明はリペア後のはんだ接続部の強度等の
信頼性向上にも大きく寄与する。
【図１】本発明によるはんだ接続用金属薄膜例の断面を
示した概念図である。
示した概念図である。
【図２】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った状態の断面を示した概念図である。
はんだ接続を行った状態の断面を示した概念図である。
【図３】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、部品の取外しを行った状態の断
面を示した概念図である。
はんだ接続を行った後、部品の取外しを行った状態の断
面を示した概念図である。
【図４】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、１回リペアを行った状態の断面
を示した概念図である。
はんだ接続を行った後、１回リペアを行った状態の断面
を示した概念図である。
【図５】本発明によるはんだ接続用金属薄膜例に対して
はんだ接続を行った後、多数回リペアを行った状態の断
面を示した概念図である。
はんだ接続を行った後、多数回リペアを行った状態の断
面を示した概念図である。
【図６】本発明の一実施例の電子回路装置の構成を示す
一部断面斜視図である。
一部断面斜視図である。
【図７】ＬＳＩの接続強度測定結果を従来例と比較した
特性曲線図である。
特性曲線図である。
【図８】ＬＳＩの接続強度測定結果を従来例と比較した
特性曲線図である。
特性曲線図である。
【図９】本発明の他の実施例となる図６におけるＡ部の
拡大断面図である。
拡大断面図である。
【図１０】図９におけるＢ部の拡大断面図である。
【図１１】最大破断荷重とリペア回数との関係を示した
特性曲線図である。
特性曲線図である。
【図１２】耐リペア回数とＮｉ−Ｗ合金層の組成比との
関係を示した特性図である。
関係を示した特性図である。
【図１３】ＬＳＩの接続強度測定結果を従来例と比較し
た特性曲線図である。
た特性曲線図である。
【図１４】ＬＳＩの接続強度測定結果を従来例と比較し
た特性曲線図である。
た特性曲線図である。
１…第一の金属、 ２…第二の金
属、３…はんだ成分の一種、 ４…はん
だ成分の他の一種、６…セラミック基板、
７…ＬＳＩチップ、８…セラミック多層配線基
板、 ９…冷却板、１０…キャップ、
１１…熱伝導中継部材、１２…接続ピン、
１３…配線ボード、１４…はんだ
ボール（第一のはんだ） １５…第二のはんだ合金、１
６…第三のはんだ合金、 １７…第四のはん
だ合金、２０、３３…接続部を形成する金属薄膜層、３
０…ポリイミド層、 ３１…配線層、３
３−３…酸化防止層（Ａｕ層）、３３−４…下地層（Ｗ
層）、３３−５…はんだ反応層（Ｎｉ−Ｗ合金）。
属、３…はんだ成分の一種、 ４…はん
だ成分の他の一種、６…セラミック基板、
７…ＬＳＩチップ、８…セラミック多層配線基
板、 ９…冷却板、１０…キャップ、
１１…熱伝導中継部材、１２…接続ピン、
１３…配線ボード、１４…はんだ
ボール（第一のはんだ） １５…第二のはんだ合金、１
６…第三のはんだ合金、 １７…第四のはん
だ合金、２０、３３…接続部を形成する金属薄膜層、３
０…ポリイミド層、 ３１…配線層、３
３−３…酸化防止層（Ａｕ層）、３３−４…下地層（Ｗ
層）、３３−５…はんだ反応層（Ｎｉ−Ｗ合金）。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ 9272−4Ｍ Ｌ 9272−4Ｍ Ｈ０５Ｋ 1/09 Ａ 6921−4Ｅ 3/34 Ｈ 9154−4Ｅ // Ｈ０５Ｋ 3/14 7511−4Ｅ (72)発明者 薮下 明 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 諫田 尚哉 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 堀越 和彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内
Claims (15)
- 【請求項１】はんだを構成する金属と容易にぬれ、かつ
容易に合金化もしくは金属間化合物を形成する第一の金
属と、前記はんだに容易にぬれず、かつ溶出しない第二
の金属とを構成成分として混在せしめた金属層で構成し
て成るはんだ接続用金属層。 - 【請求項２】上記第一の金属が、層の表面側で高濃度と
なるように濃度勾配を有して成る請求項１記載のはんだ
接続用金属層。 - 【請求項３】上記第一の金属をＡｕ、Ｃｕ、Ｎｉ、Ｔ
ｉ、Ｓｎ及びＰｔの少なくとも一種、第二の金属をＷ、
Ｒｅ及びＴａの少なくとも一種で構成して成る請求項１
もしくは２記載のはんだ接続用金属層。 - 【請求項４】上記第一の金属をＮｉ、第二の金属をＷで
構成してＮｉ−Ｗ合金層として成る請求項１もしくは２
記載のはんだ接続用金属層。 - 【請求項５】上記Ｎｉ及びＷの組成比を、２０ａｔ％≦
Ｎｉ＜１００ａｔ％、０＜Ｗ≦８０ａｔ％として成る請
求項４記載のはんだ接続用金属層。 - 【請求項６】はんだ接続用金属層を有する電子部品搭載
用回路基板において、前記はんだ接続用金属層を請求項
１乃至５何れか記載のはんだ接続用金属層で構成して成
る電子部品搭載用回路基板。 - 【請求項７】はんだ接続用金属層を有する電子部品にお
いて、前記はんだ接続用金属層を請求項１乃至５何れか
記載のはんだ接続用金属層で構成して成る電子部品。 - 【請求項８】所定の基板上に電子部品の接続端子部を構
成するはんだ接続用金属層を選択的に形成する工程を有
するはんだ接続用金属層の製造方法において、前記はん
だ接続用金属層の形成工程を、はんだを構成する金属と
容易にぬれ、かつ容易に合金化もしくは金属間化合物を
形成する第一の金属と、前記はんだに容易にぬれず、か
つ溶出しない第二の金属とを構成成分として混在せしめ
て薄膜層を形成する工程として成るはんだ接続用金属層
の製造方法。 - 【請求項９】上記はんだ接続用金属層の形成工程におい
て、はんだ接続用金属層内の第一の金属の濃度を、層の
表面側で高濃度となるように濃度勾配を設けて成膜する
ようにして成る請求項８記載のはんだ接続用金属層の製
造方法。 - 【請求項１０】請求項６記載の電子部品搭載用回路基板
のはんだ接続用金属層上に、はんだを介して電子部品を
はんだ接続して成る電子回路装置。 - 【請求項１１】上記はんだを、Ｓｎ−Ｐｂ合金、Ｓｎ−
Ｂｉ合金、Ｓｎ−Ｐｂ−Ｂｉ合金及びＳｎの少なくとも
一種で構成すると共に、上記はんだ接続用金属層を構成
する第一の金属をＡｕ、Ｃｕ、Ｎｉ、Ｔｉ及びＰｔの少
なくとも一種、第二の金属をＷ、Ｒｅ及びＴａの少なく
とも一種で構成して成る請求項１０記載の電子回路装
置。 - 【請求項１２】上記はんだをＳｎ−Ａｇ合金、Ｓｎ−Ｓ
ｂ合金、Ｓｎ−Ｉｎ合金、Ｐｂ−Ｉｎ合金、Ｐｂ−Ｓｂ
合金、Ａｕ−Ｓｎ合金、Ａｕ−Ｇｅ合金、Ｓｎ−Ａｇ−
Ｓｂ合金、Ｓｎ−Ｐｂ−Ｉｎ合金、Ｓｎ−Ｐｂ−Ｓｂ合
金、Ｓｎ−Ｐｂ−Ａｇ合金、Ｓｎ−Ｂｉ−Ｉｎ合金、Ｐ
ｂ−Ａｇ−Ｉｎ合金及びＳｎ−Ｐｂ−Ｂｉ−Ｉｎ合金の
少なくとも一種で構成すると共に、上記はんだ接続用金
属層を構成する第一の金属をＡｕ、Ｃｕ、Ｎｉ、Ｔｉ及
びＳｎの少なくとも一種、第二の金属をＷ、Ｒｅ及びＴ
ａの少なくとも一種で構成して成る請求項１０記載の電
子回路装置。 - 【請求項１３】上記はんだをＰｂ−Ｂｉ合金で構成する
と共に、上記はんだ接続用金属層を構成する第一の金属
をＡｕ、Ｎｉ及びＴｉの少なくとも一種で、第二の金属
をＷ、Ｒｅ及びＴａの少なくとも一種で、それぞれ構成
して成る請求項１０記載の電子回路装置。 - 【請求項１４】上記はんだをＰｂ−Ａｇ合金で構成する
と共に、上記はんだ接続用金属層を構成する第一の金属
をＡｕ、Ｓｎ及びＴｉの少なくとも一種で、第二の金属
をＷ、Ｒｅ及びＴａの少なくとも一種で、それぞれ構成
して成る請求項１０記載の電子回路装置。 - 【請求項１５】請求項６記載の電子部品搭載用回路基板
に形成されたはんだ接続用金属層パターンに、電子部品
の電極端子を位置決めする工程と、はんだリフローによ
り前記金属層と電極端子とをはんだ接続する工程とを有
して成る電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00738593A JP3172308B2 (ja) | 1992-01-22 | 1993-01-20 | はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP929992 | 1992-01-22 | ||
| JP4-164545 | 1992-06-23 | ||
| JP4-9299 | 1992-06-23 | ||
| JP16454592 | 1992-06-23 | ||
| JP00738593A JP3172308B2 (ja) | 1992-01-22 | 1993-01-20 | はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677286A true JPH0677286A (ja) | 1994-03-18 |
| JP3172308B2 JP3172308B2 (ja) | 2001-06-04 |
Family
ID=27277587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00738593A Expired - Lifetime JP3172308B2 (ja) | 1992-01-22 | 1993-01-20 | はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3172308B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883863B1 (ko) * | 2007-07-31 | 2009-02-17 | 한국과학기술원 | 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법 |
| US7781849B2 (en) | 2008-01-29 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101649787B1 (ko) * | 2014-04-21 | 2016-08-19 | 주종우 | 흡착식 청소포 밀대 |
-
1993
- 1993-01-20 JP JP00738593A patent/JP3172308B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100883863B1 (ko) * | 2007-07-31 | 2009-02-17 | 한국과학기술원 | 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법 |
| US7781849B2 (en) | 2008-01-29 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3172308B2 (ja) | 2001-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592609B1 (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| US5470787A (en) | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same | |
| JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
| KR100334593B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6756688B2 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
| CN85108637B (zh) | 电子电路器件及其制造方法 | |
| KR100426897B1 (ko) | 솔더 터미널 및 그 제조방법 | |
| IE79088B1 (en) | Flip-chip interconnections using lead-free solders | |
| JPH0818205A (ja) | 電気めっきはんだ端子およびその製造方法 | |
| WO2006009850A2 (en) | Semiconductor assembly having substrate with electroplated contact pads | |
| US5731066A (en) | Electronic circuit device | |
| US7411303B2 (en) | Semiconductor assembly having substrate with electroplated contact pads | |
| US5476726A (en) | Circuit board with metal layer for solder bonding and electronic circuit device employing the same | |
| JPH07169875A (ja) | 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ | |
| EP0198354B1 (en) | Method for brazing interconnect pins to metallic pads | |
| US4755631A (en) | Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate | |
| JP3172308B2 (ja) | はんだ接続用金属層及びそれを有する電子部品もしくは回路基板とそれを用いた電子回路装置 | |
| Salonen et al. | A flip chip process based on electroplated solder bumps | |
| JPH038556A (ja) | 集積回路のコンタクト及びはんだ接着方法 | |
| JPH10163590A (ja) | Ｃ４の薄膜メタラジーのスタック形成方法及び構造 | |
| WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
| JP3980473B2 (ja) | 電子部品の製造方法 | |
| Xiao et al. | Study on failure mode of solder bump fabricated using eutectic solder electroplating process | |
| JPH0917795A (ja) | バンプ構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080323 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090323 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100323 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110323 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120323 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130323 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |