JP2007110016A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007110016A
JP2007110016A JP2005301703A JP2005301703A JP2007110016A JP 2007110016 A JP2007110016 A JP 2007110016A JP 2005301703 A JP2005301703 A JP 2005301703A JP 2005301703 A JP2005301703 A JP 2005301703A JP 2007110016 A JP2007110016 A JP 2007110016A
Authority
JP
Japan
Prior art keywords
based solder
semiconductor device
tin
semiconductor substrate
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005301703A
Other languages
English (en)
Inventor
Kimiji Kayukawa
君治 粥川
Akira Tanahashi
棚橋  昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005301703A priority Critical patent/JP2007110016A/ja
Publication of JP2007110016A publication Critical patent/JP2007110016A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

【課題】低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いた半導体装置およびその製造方法であって、簡単な層構造を有し、低コストで製造できる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板1の表面に、錫(Sn)基はんだ層1Sが形成されてなる半導体装置10であって、半導体基板1を構成するシリコン(Si)原子と記Sn基はんだ層1Sを構成する錫(Sn)原子とが結合して、半導体基板1とSn基はんだ層1Sの界面が形成されてなる半導体装置10とする。
【選択図】図1

Description

本発明は、半導体基板の表面に、錫(Sn)基はんだ層が形成されてなる半導体装置およびその製造方法に関する。
従来、半導体素子が形成されたICチップなどの半導体基板をヒートシンクやリードフレームなどの基材に接合するためのはんだとして、一般的に、鉛(Pb)を含有する鉛−錫合金(Pb−Sn)からなるはんだが使用されてきた。しかしながら、低有害、安全性等の環境対応への要求の高まりから、Pbの含有量を低減したはんだもしくはPbを含有しないはんだに切り替えられつつある。このようなPbフリーはんだとして開発されているはんだ材料の一つに、Sn基はんだがある。
このSn基はんだを介して、半導体基板の裏面側が基材にはんだ付け接合された半導体装置が、例えば、特開2003−347487号公報(特許文献1)に開示されている。
特許文献1に開示された半導体装置は、半導体基板側から、チタン(Ti)層、ニッケル(Ni)層、金(Au)又は銀(Ag)の層を順次形成した裏面電極を有する半導体ぺレットを、金−錫合金(Au−Sn)からなる低融点はんだを用いて、基材である放熱体にマウントしたものである
上記半導体装置は、例えば、以下のようにして製造する。半導体基板の裏面側を研削し、洗浄した後、研削面に上記裏面電極を形成する。しかる後、上記半導体ペレットに形成した裏面電極と基材との間に、上記金−錫合金(Au−Sn)からなる低融点はんだを介在させる。続いて、はんだの固相線温度以上に加熱し、はんだをリフローさせてはんだ付けする。これによって、半導体基板の裏面側が基材にはんだ付け接合された上記半導体装置が製造される。
特開2003−347487号公報
上記特許文献1に開示された半導体装置における裏面電極の構造は、従来の(Pb−Sn)はんだを用いる半導体装置においても使用されてきた構造である。上記裏面電極の構造において、Ti層は、シリコン(Si)からなる半導体基板との接着性およびオーミック接合性を確保する役割を有している。また、Ni層は、はんだ中のSnと合金化することで、はんだと接着する役割を有している。これによって、上記半導体ペレットと基材とが、はんだを介して電気的、熱的、機械的に接合されることになる。
一方、上記半導体基板との接着性およびオーミック接合性を確保するためのTi層は、常温常圧の雰囲気中で強固な不動態皮膜(酸化膜)が形成され易く、一般的に、はんだ材料と直接接合することが困難である。このためTi層上に形成するNi層を十分に厚く形成する必要があり、またはんだ付けの条件管理を厳密に行う必要があるため、これらが製造コストの増大要因となっている。
上記問題を解決するため、本発明者らは、半導体基板の裏面側において、第1金属層、第1金属−Sn合金層およびSn基はんだ層が、順次形成されてなり、前記第1金属が、チタン(Ti)、アルミニウム(Al)、鉄(Fe)、モリブデン(Mo)、クロム(Cr)、バナジウム(V)および鉄−ニッケル−クロム合金(Fe−Ni−Cr)のいずれかである新規な半導体装置を発明した。また、半導体基板の裏面側に前記第1金属層を形成する第1金属層形成工程と、前記第1金属層上に第2金属層を形成する第2金属層形成工程と、前記第2金属層と前記基材の間に前記Sn基はんだを介在させて、前記半導体基板を基材上に積層する積層工程と、前記積層体を熱処理することにより、前記第2金属層を前記Sn基はんだ中に拡散させると共に、前記第1金属層とSn基はんだを反応させて、第1金属層上に第1金属−Sn合金層を形成する熱処理工程とを有し、前記第2金属層の厚さを、50nmより大きく、750nm以下とする、前記半導体装置の製造方法を発明した。
上記半導体装置およびその製造方法は、低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いた半導体装置およびその製造方法であって、はんだ付け条件の管理が容易で、低コストで製造できる半導体装置およびその製造方法である。尚、上記発明については、すでに特許出願済み(出願番号2004−368114)である。
本発明は、低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いた半導体装置およびその製造方法であって、上記特許出願された半導体装置およびその製造方法に較べて簡単な層構造を有し、さらに低コストで製造できる半導体装置およびその製造方法を提供することを目的としている。
請求項1に記載の発明は、半導体基板の表面に、錫(Sn)基はんだ層が形成されてなる半導体装置であって、前記半導体基板を構成するシリコン(Si)原子と前記Sn基はんだ層を構成する錫(Sn)原子とが結合して、前記半導体基板と前記Sn基はんだ層の界面が形成されてなることを特徴としている。
上記半導体装置におけるSn基はんだ層は、後述するように、低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いて形成される層である。上記半導体装置では、半導体基板を構成するSi原子とSn基はんだ層を構成するSn原子とが直接結合して、半導体基板とSn基はんだ層の界面が形成されており、半導体基板とSn基はんだ層の間に他の金属層が介在していない。このため、上記半導体装置は、半導体基板とSn基はんだ層の間に他の金属層が介在する半導体装置に較べて簡単な層構造を有しており、これによって、安価な半導体装置とすることができる。
請求項2に記載のように、上記半導体装置における前記半導体基板は、シリコン(Si)基板または炭化珪素(SiC)基板とすることができる。特に、請求項3に記載のように、前記半導体基板は、Si基板が好適である。Si基板は、前記界面においてSn原子と直接結合するSi原子の数がSiC基板に較べて多くなるため、高い接合強度を確保することができる。
請求項4に記載のように、上記半導体装置における前記Sn基はんだ層は、鉛(Pb)の含有率が0.1wt%以下である、Pbフリーはんだ層であることが好ましい。
これによれば、有害物質であるPbの含有率が、Sn基はんだ層において0.1wt%以下に抑えられているため、当該半導体装置を低有害、安全性等の環境要求に対応させることができる。また、Sn基はんだ層におけるPbの含有率を0.1wt%以下に設定することで、半導体基板とSn基はんだ層の界面における接合強度が増大し、界面での破壊確率を低減することができる。
請求項5に記載のように、前記Sn基はんだ層における錫(Sn)の含有率は、95wt%以上が好適である。また、請求項6に記載のように、前記Sn基はんだ層として、錫(Sn)、錫−銅合金(Sn− Cu)、錫−銀合金(Sn−Ag)、錫−銀−銅合金(Sn−Ag− Cu)、錫−銅−ニッケル合金(Sn−Cu−Ni)、錫−アンチモン合金(Sn−Sb)、錫−インジウム合金(Sn−In)および錫−亜鉛合金(Sn−Zn)のいずれかを主成分とした材料組成が好適である。中でも特に、請求項7に記載のように、純Sn、Sn−(0.7wt%)Cu、Sn−(3.5wt%)Ag、Sn−(1wt%以上、3.9wt%以下)Ag−(0.3wt%以上、1.5wt%以下)Cu、Sn−(0.7wt%)Cu−(0.06wt%)Niのいずれかを主成分組成とした材料を好適に用いることができる。これらの材料が主成分組成であれば、リン(P)、ゲルマニウム(Ge)などの微量の添加物を加えたものであっても同様な効果が得られる事を確認している。
請求項8に記載のように、上記半導体装置においては、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属と錫(Sn)の合金からなる析出物が、前記半導体基板とSn基はんだ層の界面に、または前記Sn基はんだ層内に、存在していてもよい。
後述する製造方法においては、熱処理前の半導体基板の表面に、一時的に、Au、Ni、Mo、Cu、PtおよびAgから選択される少なくとも一つの金属からなる金属層を存在させる。前記金属は、Sn基はんだ中に拡散してSnと合金を形成しうる金属であり、前記金属層は、半導体基板の表面酸化防止のために形成される層である。前記金属層は、はんだ付け等の熱処理によって、錫(Sn)基はんだ中に拡散して消滅させる。上記析出物は、前記金属層の金属が熱処理によってSn基はんだ中に拡散してSnとの合金を形成した、熱処理後における反応生成物である。
後述する製造方法において熱処理前に一時的に存在させる金属層は、特に、Au、PtおよびAgから選択される少なくとも一つの金属からなることが好ましい。従って、この場合には、請求項9に記載のように、Au、PtおよびAgから選択される少なくとも一つの金属とSnの合金からなる析出物が、前記半導体基板とSn基はんだ層の界面に、または前記Sn基はんだ層内に、存在することとなる。
請求項10に記載のように、上記半導体装置は、例えば、前記Sn基はんだ層が、前記半導体基板の素子形成領域と反対の裏面側に形成されてなり、当該Sn基はんだ層を介して、前記半導体装置が、基材にはんだ付け接合される場合に好適である。
請求項11〜23に記載の発明は、上記した半導体装置の製造方法に関する発明である。
請求項11に記載の発明は、半導体基板の表面に、錫(Sn)基はんだ層が形成されてなり、前記半導体基板を構成するシリコン(Si)原子と前記Sn基はんだ層を構成する錫(Sn)原子とが結合して、前記半導体基板と前記Sn基はんだ層の界面が形成されてなる半導体装置の製造方法であって、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属からなる金属層を、熱処理前に前記半導体基板の表面に一時的に存在させる金属層形成工程と、前記金属層上に、前記Sn基はんだ層となるSn基はんだを積層するはんだ積層工程と、前記Sn基はんだが積層された半導体基板を熱処理することにより、前記金属層の金属をSn基はんだ中に拡散させて金属層を消滅させ、前記半導体基板の表面に、前記Sn基はんだ層を形成すると共に、半導体基板を構成するSi原子とSn基はんだ層を構成するSn原子とを結合させて、半導体基板とSn基はんだ層の界面を形成する熱処理工程とを有することを特徴としている。
上記半導体装置の製造方法において、前記金属層を構成する金属としてAu、Ni、Mo、Cu、PtおよびAgから選択される少なくとも一つの金属を用いる理由は、前述したように、これらの金属がSnと合金を形成しうるからである。また、前記金属層を形成することで、熱処理前における半導体基板の表面酸化の進展を抑制することができる。
上記半導体装置の製造方法においては、低有害、安全性等の環境要求に対応できる、錫(Sn)基はんだを用いている。また上記製造方法は、半導体基板を構成するSi原子に対して、Sn基はんだを構成するSn原子を直接結合させるものであり、熱処理前には、半導体基板とSn基はんだの間に、一層の前記金属層を介在させるだけである。このため、上記製造方法は、半導体基板とSn基はんだの間に多層の金属層を介在させる製造方法に較べて、工程数を低減することができ、低コストで製造できる半導体装置の製造方法となっている。また、前記金属層は、熱処理によってSn基はんだ中に拡散して消滅する。このため、金属層の膜厚やはんだ付け条件の管理が容易であり、これによっても、低コストで製造できる半導体装置の製造方法となっている。
請求項12に記載のように、前記金属層は、特に、Au、PtおよびAgから選択される少なくとも一つの金属からなることが好ましい。これらの金属は、Snとの合金を容易に形成しうると共に、当該金属自身が酸化され難いためである。
上記半導体装置の製造方法においは、請求項13に記載のように、前記金属層形成工程において、前記金属層を、750nm以下の厚さに形成することが好ましい。
熱処理前の金属層を上記厚さに設定することで、熱処理工程において、当該金属層の金属をSn基はんだ中に拡散させ、当該金属層を容易に消滅させることができる。
上記半導体装置の製造方法においは、請求項14に記載のように、前記金属層形成工程において、前記金属層を、30nm以上の厚さに形成することが好ましい。
熱処理前の金属層を上記厚さに設定することで、熱処理前における当該金属層による半導体基板の表面酸化の抑制効果を十分に確保することができる。
また、請求項15に記載のように、上記半導体装置の製造方法では、前記金属層形成工程前において、前記半導体基板の表面に形成された自然酸化膜を除去する、自然酸化膜除去工程を有することが好ましい。これにより、金属層の形成前に半導体基板の表面に形成されている自然酸化膜を確実に除去しておくことで、半導体基板とSn基はんだ層の接合も確実なものとなり、熱処理後に良好な接合強度を得ることができる。
前記自然酸化膜除去工程は、例えば請求項16に記載のように、安価なフッ酸洗浄による自然酸化膜除去工程であることが好ましいが、ドライエッチング等を用いたものであってもよい。
請求項17〜23に記載の製造方法により製造される半導体装置の作用効果については、前述したとおりであり、その説明は省略する。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a)は、本発明の半導体装置10の模式的な断面図である。図1(b)は、図1(a)に示す半導体装置10の一実施例で、半導体基板1と錫(Sn)基はんだ層1Sの界面付近に関する断面SEM(Scanning Electron Microscope)観察像である。また、図1(c)は、図1(b)における白の一点鎖線で囲った部分の拡大像である。
図1(a)に示す半導体装置10は、半導体基板1の表面に、錫(Sn)を主成分とするSn基はんだ層1Sが形成されてなる半導体装置である。半導体装置10における半導体基板1は、後述するように、シリコン(Si)基板であることが好ましいが、炭化珪素(SiC)基板であってもよい。図1(a)の半導体装置10は、Sn基はんだ層1Sが、半導体基板1の素子形成領域と反対の裏面側に形成されており、Sn基はんだ層1Sを介して、ヒートシンクやリードフレームあるいは配線基板等の基材2にはんだ付け接合されている。
図1(b),(c)のSEM像に示すように、図1(a)の半導体装置10における半導体基板1とSn基はんだ層1Sの界面の大部分は、他の金属層が介在することなく、半導体基板1とSn基はんだ層1Sが直接接合している。界面の断面TEM(Transmission Electron Microscope)観察像(図示省略)によれば、図1(b),(c)に示す界面では、半導体基板1を構成するシリコン(Si)原子とSn基はんだ層1Sを構成する錫(Sn)原子とが結合して、半導体基板1とSn基はんだ層1Sの界面が形成されている。
図1(a)の半導体装置10におけるSn基はんだ層1Sは、後述するように、低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いて形成される層である。半導体装置10では、主として、半導体基板1を構成するSi原子とSn基はんだ層1Sを構成するSn原子とが直接結合して、半導体基板1とSn基はんだ層1Sの界面が形成されており、半導体基板1とSn基はんだ層1Sの間に他の金属層が介在していない。このため、図1(a)の半導体装置10は、半導体基板1とSn基はんだ層1Sの間に他の金属層が介在する半導体装置に較べて単純な層構造を有しており、これによって、安価な半導体装置とすることができる。
前述したように、図1(a)の半導体装置10における半導体基板1は、シリコン(Si)基板または炭化珪素(SiC)基板とすることができる。特に、半導体基板1は、Si基板が好適である。Si基板は、Sn基はんだ層1Sとの界面においてSn原子と直接結合するSi原子の数がSiC基板に較べて多くなるため、高い接合強度を確保することができる。
図1(a)の半導体装置10におけるSn基はんだ層1Sは、鉛(Pb)の含有率が0.1wt%以下である、Pbフリーはんだ層であることが好ましい。この場合には、有害物質であるPbの含有率が、Sn基はんだ層において0.1wt%以下に抑えられているため、当該半導体装置を、低有害、安全性等の環境要求に対応させることができる。
図2は、半導体装置10におけるSn基はんだ層1Sとして、Pbの含有率が37wt%であるSn−Pb共晶はんだ層を用いた場合とPbフリーはんだ層を用いた場合とで、引張強度試験を行って破断箇所を調査し、界面での破壊確率を比較した結果である。
図2に示すように、半導体装置10の引張強度試験を行うと、Sn基はんだ層1SとしてPbの含有率が高い(63wt%)Sn−(37%)Pb共晶はんだ層を用いた場合には、80%程度の試料において半導体基板1との界面で剥離破壊が生じた。一方、Sn基はんだ層1SとしてPbの含有率が0.1wt%以下であるPbフリーはんだ層を用いた場合には、引張強度試験の結果、いずれも半導体基板1内で破壊し、界面での剥離破壊は見られなかった。これより、Sn基はんだ層1SにおけるPbの存在は、半導体基板1のSiとの結合を阻害すると考えられる。
以上のようにして、Sn基はんだ層におけるPbの含有率を0.1wt%以下に設定することで、環境面における安全性が高められると共に、半導体基板1とSn基はんだ層1sの界面における接合強度が増大し、界面での破壊確率を低減することができる。
図1(a)の半導体装置10におけるSn基はんだ層1Sにおける錫(Sn)の含有率は、95wt%以上が好適である。また、Sn基はんだ層1Sとして、錫(Sn)、錫−銅合金(Sn−Cu)、錫−銀合金(Sn−Ag)、錫−銀−銅合金(Sn−Ag−Cu)、錫−銅−ニッケル合金(Sn−Cu−Ni)、錫−アンチモン合金(Sn−Sb)、錫−インジウム合金(Sn−In)および錫−亜鉛合金(Sn−Zn)のいずれかを主成分とした材料組成が好適である。中でも特に、純Sn、Sn−(0.7wt%)Cu、Sn−(3.5wt%)Ag、Sn−(1wt%以上、3.9wt%以下)Ag−(0.3wt%以上、1.5wt%以下)Cu、Sn−(0.7wt%)Cu−(0.06wt%)Niのいずれかを主成分組成とした材料を好適に用いることができる。これらの材料が主成分組成であれば、リン(P)、ゲルマニウム(Ge)などの微量の添加物を加えたものであってもよい。
図1(a)に示すように、本発明の半導体装置10においては、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属と錫(Sn)の合金からなる析出物SMが、半導体基板1とSn基はんだ層1Sの界面に、またはSn基はんだ層1S内に、存在していてもよい。図1(b),(c)のSEM像においては、半導体基板1とSn基はんだ層1Sの界面およびSn基はんだ層1S内に、Au−Sn合金からなる析出物SMが観察される。
後述する図1(a)の半導体装置10の製造方法においては、図3(a),(b)に示すように、熱処理前の半導体基板1の表面に、一時的に、Au、Ni、Mo、Cu、PtおよびAgから選択される少なくとも一つの金属からなる金属層1Mを存在させる。前記金属は、Sn基はんだ中に拡散してSnと合金を形成しうる金属であり、図3(a),(b)に示す金属層1Mは、半導体基板1の表面酸化防止のために形成される層である。金属層1Mは、はんだ付け等の熱処理によって、図3(c)に示すように、錫(Sn)基はんだS中に拡散して消滅させる。図1(a)に示す析出物SMは、金属層1Mの金属が熱処理によってSn基はんだS中に拡散してSnとの合金を形成した、熱処理後における反応生成物である。
後述する製造方法において熱処理前に一時的に存在させる金属層1Mは、特に、Au、PtおよびAgから選択される少なくとも一つの金属からなることが好ましい。従って、この場合には、Au、PtおよびAgから選択される少なくとも一つの金属とSnの合金からなる析出物SMが、半導体基板1とSn基はんだ層1Sの界面に、またはSn基はんだ層1S内に、存在することとなる。
次に、図1(a)に示す半導体装置10の製造方法を説明する。
図3(a)〜(c)は、半導体装置10の製造方法を示す、工程別断面図である。
最初に、Siからなる半導体基板1を準備し、自然酸化膜を除去するために、半導体基板1の素子形成領域と反対の裏面側をフッ酸にて洗浄する。このように、半導体基板1の表面に形成されている自然酸化膜を確実に除去しておくことで、以下に示す半導体基板1とSn基はんだ層1Sの接合が確実なものとなり、熱処理後に良好な接合強度を得ることができる。この自然酸化膜除去工程は、上記のように安価なフッ酸洗浄による自然酸化膜除去工程であることが好ましいが、ドライエッチング等を用いたものであってもよい。
次に、図3(a)に示すように、半導体基板1の裏面側表面に、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属からなる金属層1Mを形成し、金属層1Mを熱処理前に半導体基板1の表面に一時的に存在させる。
金属層1Mを構成する金属としてAu、Ni、Mo、Cu、PtおよびAgから選択される少なくとも一つの金属を用いる理由は、前述したように、これらの金属がSnと合金を形成しうるからである。また、金属層1Mを形成することで、熱処理前における半導体基板1の表面酸化の進展を抑制することができる。金属層1Mは、特に、Au、PtおよびAgから選択される少なくとも一つの金属からなることが好ましい。これらの金属は、Snとの合金を容易に形成しうると共に、当該金属自身が酸化され難いためである。
金属層1Mは、30nm以上の厚さに形成することが好ましい。熱処理前の金属層1Mを上記厚さに設定することで、熱処理前における金属層1Mによる半導体基板1の表面酸化の抑制効果を十分に確保することができる。また、金属層1Mは、750nm以下の厚さに形成することが好ましい。熱処理前の金属層1Mを上記厚さに設定することで、後述する図3(c)の熱処理工程において、金属層1Mの金属をSn基はんだS中に拡散させ、金属層1Mを容易に消滅させることができる。
例えば、5.0×10−4Pa程度の圧力下で成膜して、膜厚250nmのAuからなる金属層1Mを形成する。
次に、図3(b)に示すように、金属層1M上に、図1(a)のSn基はんだ層1SとなるSn基はんだSを積層した後、積層体9のSn基はんだSが半導体基板1と基材2の間に介在するようにして、積層体9を基材2上の所定位置に配置する。尚、最初に基材2上の所定位置にSn基はんだSを供給しておき、次に半導体基板1上に形成された金属層1Mを基材2上のSn基はんだS上に重ねるようにして、金属層1M上にSn基はんだSが積層されるようにしてもよい。
例えば、金属からなる基材2上に、(99.24wt%)Sn−(0.7wt%)Cu−(0.06wt%)NiからなるSn基はんだSを介在させる。
次に、図3(c)に示すように、Sn基はんだSが積層された半導体基板1を熱処理することにより、金属層1Mの金属をSn基はんだS中に拡散させて金属層1Mを消滅させ、半導体基板1の表面に、Sn基はんだ層1Sを形成すると共に、半導体基板1を構成するSi原子とSn基はんだ層1Sを構成するSn原子とを結合させて、半導体基板1とSn基はんだ層1の界面を形成する。この熱処理によって、Sn基はんだ層1Sと基材2も同時に接合させる。
例えば、図3(b)に示す積層体を水素還元雰囲気炉に入れ、上記Sn基はんだSの固相線温度(約220℃)以上のピーク温度270℃で約20秒間加熱して熱処理する。これによって、Sn基はんだSをリフローさせ、Sn基はんだ層1Sを介して、半導体基板1と基材2を接合する。
尚、熱処理前の半導体基板1の表面に一時的に形成した金属層1Mの金属は、Sn基はんだS中に拡散して、Snとの合金を形成する。その結果、熱処理後の反応生成物である析出物SMが、半導体基板1とSn基はんだ層1Sの界面およびSn基はんだ層1S内に析出する。また、金属層1Mを形成しないで半導体基板1上にSn基はんだSを直接積層した試料については、多くの試料で、熱処理後に剥がれが発生した。これは、製造途中で半導体基板1の表面に、再び自然酸化膜が形成されたためと考えられる。
以上のようにして、図1(a)に示す半導体装置10が製造される。
上記半導体装置10の製造方法においては、低有害、安全性等の環境要求に対応できる、錫(Sn)基はんだSを用いている。また上記製造方法は、半導体基板1を構成するSi原子に対して、Sn基はんだSを構成するSn原子を直接結合させるものであり、熱処理前には、半導体基板1とSn基はんだSの間に、一層の金属層1Mを介在させるだけである。このため、上記製造方法は、半導体基板1とSn基はんだSの間に多層の金属層を介在させる製造方法に較べて、工程数を低減することができ、低コストで製造できる半導体装置の製造方法となっている。また、金属層1Mは、熱処理によってSn基はんだS中に拡散して消滅する。このため、金属層1Mの膜厚やはんだ付け条件の管理が容易であり、これによっても、低コストで製造できる半導体装置の製造方法となっている。
以上示したように、上記半導体装置およびその製造方法は、低有害、安全性等の環境要求に対応した錫(Sn)基はんだを用いた半導体装置およびその製造方法であって、簡単な層構造を有し、低コストで製造できる半導体装置およびその製造方法となっている。
(a)は、本発明の半導体装置10の模式的な断面図である。(b)は、(a)に示す半導体装置10の一実施例で、半導体基板1とSn基はんだ層1Sの界面付近に関する断面SEM観察像である。(c)は、(b)における白の一点鎖線で囲った部分の拡大像である。 半導体装置10におけるSn基はんだ層1Sとして、Pbの含有率が37wt%であるSn−Pb共晶はんだ層を用いた場合とPbフリーはんだ層を用いた場合とで、界面での破壊確率を比較した結果である。 (a)〜(c)は、半導体装置10の製造方法を示す、工程別断面図である。
符号の説明
10 半導体装置
1 半導体基板
1S Sn基はんだ層
S Sn基はんだ
2 基材
SM 析出物

Claims (23)

  1. 半導体基板の表面に、錫(Sn)基はんだ層が形成されてなる半導体装置であって、
    前記半導体基板を構成するシリコン(Si)原子と前記Sn基はんだ層を構成する錫(Sn)原子とが結合して、前記半導体基板と前記Sn基はんだ層の界面が形成されてなることを特徴とする半導体装置。
  2. 前記半導体基板が、シリコン(Si)基板または炭化珪素(SiC)基板であることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体基板が、Si基板であることを特徴とする請求項2に記載の半導体装置。
  4. 前記Sn基はんだ層が、鉛(Pb)の含有率が0.1wt%以下である、Pbフリーはんだ層であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記Sn基はんだ層における錫(Sn)の含有率が、95wt%以上であることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 前記Sn基はんだ層が、錫(Sn)、錫−銅合金(Sn−Cu)、錫−銀合金(Sn−Ag)、錫−銀−銅合金(Sn−Ag−Cu)、錫−銅−ニッケル合金(Sn−Cu−Ni)、錫−アンチモン合金(Sn−Sb)、錫−インジウム合金(Sn−In)および錫−亜鉛合金(Sn−Zn)のいずれかからなることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
  7. 前記Sn基はんだ層が、純Sn、Sn−(0.7wt%)Cu、Sn−(3.5wt%)Ag、Sn−(1wt%以上、3.9wt%以下)Ag−(0.3wt%以上、1.5wt%以下)Cu、Sn−(0.7wt%)Cu−(0.06wt%)Niのいずれかからなることを特徴とする請求項6に記載の半導体装置。
  8. 金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属と錫(Sn)の合金からなる析出物が、前記半導体基板とSn基はんだ層の界面に、または前記Sn基はんだ層内に、存在することを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
  9. Au、PtおよびAgから選択される少なくとも一つの金属とSnの合金からなる析出物が、前記半導体基板とSn基はんだ層の界面に、または前記Sn基はんだ層内に、存在することを特徴とする請求項8に記載の半導体装置。
  10. 前記Sn基はんだ層が、前記半導体基板の素子形成領域と反対の裏面側に形成されてなり、
    当該Sn基はんだ層を介して、
    前記半導体装置が、基材にはんだ付け接合されることを特徴とする請求項1乃至9のいずれか一項に記載の半導体装置。
  11. 半導体基板の表面に、錫(Sn)基はんだ層が形成されてなり、前記半導体基板を構成するシリコン(Si)原子と前記Sn基はんだ層を構成する錫(Sn)原子とが結合して、前記半導体基板と前記Sn基はんだ層の界面が形成されてなる半導体装置の製造方法であって、
    金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅(Cu)、白金(Pt)および銀(Ag)から選択される少なくとも一つの金属からなる金属層を、熱処理前に前記半導体基板の表面に一時的に存在させる金属層形成工程と、
    前記金属層上に、前記Sn基はんだ層となるSn基はんだを積層するはんだ積層工程と、
    前記Sn基はんだが積層された半導体基板を熱処理することにより、前記金属層の金属をSn基はんだ中に拡散させて金属層を消滅させ、
    前記半導体基板の表面に、前記Sn基はんだ層を形成すると共に、半導体基板を構成するSi原子とSn基はんだ層を構成するSn原子とを結合させて、半導体基板とSn基はんだ層の界面を形成する熱処理工程とを有することを特徴とする半導体装置の製造方法。
  12. 前記金属層が、Au、PtおよびAgから選択される少なくとも一つの金属からなることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記金属層形成工程において、前記金属層を、750nm以下の厚さに形成することを特徴とする請求項11または12に記載の半導体装置の製造方法。
  14. 前記金属層形成工程において、前記金属層を、30nm以上の厚さに形成することを特徴とする請求項11乃至13のいずれか一項に記載の半導体装置の製造方法。
  15. 前記金属層形成工程前において、前記半導体基板の表面に形成された自然酸化膜を除去する、自然酸化膜除去工程を有することを特徴とする請求項11乃至14のいずれか一項に記載の半導体装置の製造方法。
  16. 前記自然酸化膜除去工程が、フッ酸洗浄による自然酸化膜除去工程であることを特徴とする請求項15に記載の半導体装置の製造方法。
  17. 前記半導体基板が、シリコン(Si)基板または炭化珪素(SiC)基板であることを特徴とする請求項11乃至16のいずれか一項に記載の半導体装置の製造方法。
  18. 前記半導体基板が、Si基板であることを特徴とする請求項17に記載の半導体装置の製造方法。
  19. 前記Sn基はんだが、鉛(Pb)の含有率が0.1wt%以下である、Pbフリーはんだであることを特徴とする請求項11乃至18のいずれか一項に記載の半導体装置の製造方法。
  20. 前記Sn基はんだにおける錫(Sn)の含有率が、95wt%以上であることを特徴とする請求項11乃至19のいずれか一項に記載の半導体装置の製造方法。
  21. 前記Sn基はんだが、錫(Sn)、錫−銅合金(Sn−Cu)、錫−銀合金(Sn−Ag)、錫−銀−銅合金(Sn−Ag−Cu)、錫−銅−ニッケル合金(Sn−Cu−Ni)、錫−アンチモン合金(Sn−Sb)、錫−インジウム合金(Sn−In)および錫−亜鉛合金(Sn−Zn)のいずれかからなることを特徴とする請求項11乃至20のいずれか一項に記載の半導体装置の製造方法。
  22. 前記Sn基はんだ層が、純Sn、Sn−(0.7wt%)Cu、Sn−(3.5wt%)Ag、Sn−(1wt%以上、3.9wt%以下)Ag−(0.3wt%以上、1.5wt%以下)Cu、Sn−(0.7wt%)Cu−(0.06wt%)Niのいずれかからなることを特徴とする請求項21に記載の半導体装置の製造方法。
  23. 前記Sn基はんだ層を、前記半導体基板の素子形成領域と反対の裏面側に形成し、
    前記Sn基はんだ層を介して、前記半導体装置を基材にはんだ付け接合する、裏面はんだ付け工程を有することを特徴とする請求項11乃至22のいずれか一項に記載の半導体装置の製造方法。
JP2005301703A 2005-10-17 2005-10-17 半導体装置およびその製造方法 Pending JP2007110016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005301703A JP2007110016A (ja) 2005-10-17 2005-10-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005301703A JP2007110016A (ja) 2005-10-17 2005-10-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007110016A true JP2007110016A (ja) 2007-04-26

Family

ID=38035621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005301703A Pending JP2007110016A (ja) 2005-10-17 2005-10-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007110016A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013132643A (ja) * 2011-12-22 2013-07-08 Hitachi Chemical Co Ltd はんだ接着体
CN110170762A (zh) * 2019-06-12 2019-08-27 烟台博瑞锡业科技有限公司 一种变压器用耐高温无铅锡条及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197345A (ja) * 1987-02-12 1988-08-16 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPH0449630A (ja) * 1990-06-19 1992-02-19 Sumitomo Metal Mining Co Ltd 半導体装置組立て用合金ろう材
JP2001110959A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
WO2005119755A1 (ja) * 2004-06-01 2005-12-15 Senju Metal Industry Co., Ltd はんだ付け方法、ダイボンディング用はんだペレット、ダイボンディングはんだペレットの製造方法および電子部品
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197345A (ja) * 1987-02-12 1988-08-16 Oki Electric Ind Co Ltd 半導体素子のダイスボンデイング方法
JPH0449630A (ja) * 1990-06-19 1992-02-19 Sumitomo Metal Mining Co Ltd 半導体装置組立て用合金ろう材
JP2001110959A (ja) * 1999-10-13 2001-04-20 Hitachi Ltd 半導体装置及びそれを用いた電子装置
WO2005119755A1 (ja) * 2004-06-01 2005-12-15 Senju Metal Industry Co., Ltd はんだ付け方法、ダイボンディング用はんだペレット、ダイボンディングはんだペレットの製造方法および電子部品
JP2006108604A (ja) * 2004-09-08 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2006100739A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 接合体、半導体装置、接合方法及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013132643A (ja) * 2011-12-22 2013-07-08 Hitachi Chemical Co Ltd はんだ接着体
CN110170762A (zh) * 2019-06-12 2019-08-27 烟台博瑞锡业科技有限公司 一种变压器用耐高温无铅锡条及其制备方法
CN110170762B (zh) * 2019-06-12 2021-07-23 烟台博瑞锡业科技有限公司 一种变压器用耐高温无铅锡条及其制备方法

Similar Documents

Publication Publication Date Title
JP4882229B2 (ja) 半導体装置およびその製造方法
US9393645B2 (en) Junction material, manufacturing method thereof, and manufacturing method of junction structure
TWI618798B (zh) Lead-free solder alloy
JP5943065B2 (ja) 接合方法、電子装置の製造方法、および電子部品
TWI604062B (zh) Lead-free solder alloy
KR20130077873A (ko) 접합 방법, 접합 구조, 전자 장치, 전자 장치의 제조 방법 및 전자 부품
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
KR101345940B1 (ko) 땜납, 납땜 방법 및 반도체 장치
JP5725061B2 (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP6643749B2 (ja) はんだ継手、およびはんだ継手の形成方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
US6630251B1 (en) Leach-resistant solder alloys for silver-based thick-film conductors
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
US9079272B2 (en) Solder joint with a multilayer intermetallic compound structure
JP3400408B2 (ja) フリップチップ実装方法
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP2007110016A (ja) 半導体装置およびその製造方法
JP2005340275A (ja) 電子部品接合体、その製造方法、およびそれを含む電子装置
JP2000343273A (ja) はんだ合金
JP4745878B2 (ja) はんだ皮膜及びそれを用いたはんだ付方法
WO2001076335A1 (en) Mounting structure of electronic device and method of mounting electronic device
JP2014184446A (ja) 積層接合材料およびそれを用いて接合した接合体
JP5439794B2 (ja) 電子装置およびその製造方法
JP6287681B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6543890B2 (ja) 高温はんだ合金

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100309