JP6011408B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP6011408B2
JP6011408B2 JP2013060324A JP2013060324A JP6011408B2 JP 6011408 B2 JP6011408 B2 JP 6011408B2 JP 2013060324 A JP2013060324 A JP 2013060324A JP 2013060324 A JP2013060324 A JP 2013060324A JP 6011408 B2 JP6011408 B2 JP 6011408B2
Authority
JP
Japan
Prior art keywords
wire
solder
plating layer
pad
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013060324A
Other languages
English (en)
Other versions
JP2014187137A (ja
Inventor
春日井　浩
浩 春日井
山本　康雄
康雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013060324A priority Critical patent/JP6011408B2/ja
Publication of JP2014187137A publication Critical patent/JP2014187137A/ja
Application granted granted Critical
Publication of JP6011408B2 publication Critical patent/JP6011408B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ワイヤパッドとはんだランドとを両備する電子部品を有する電子装置の製造方法に関する。
従来、一般に、ワイヤボンディング用のワイヤパッドを有する電子部品と、当該ワイヤパッド上にワイヤボンディングされたアルミニウムよりなるワイヤとを備える電子装置が知られている。ここで、ワイヤパッドは、通常、表面がＮｉめっき層を下地とするＡｕめっき層、すなわちＮｉ／Ａｕめっき層よりなる。
このようなものにおいては、ワイヤボンディング後の電子装置には、たとえば、更なる他部品の接続やモールド封止前の密着性付与剤の塗布、乾燥等のための加熱が、後工程として行われるのが通常である。
そのため、たとえば特許文献１に記載のように、Ａｕめっき層が厚いと（たとえば５００ｎｍ以上）、当該加熱工程によって電子部品が高温となり（たとえば１５０℃以上）、Ａｕめっき層中にボイドが発生し、ボンディングワイヤの剥がれが生じやすいことが知られている。
特開２００３−５９９６２号公報
これに対して、本発明者は、Ａｕめっき層をたとえば２０ｎｍ〜５０ｎｍと薄くすることで当該Ａｕめっき層中のボイド発生を抑制できることを実験的に確認した。
さらに、本発明者は、電子部品がワイヤパッドに追加して、さらにＳｎを含むはんだによるはんだ付け用のはんだランドを有する構成である場合について、検討を行った。以下、この構成を、「ワイヤ−はんだ両備構成」ということにする。
このワイヤ−はんだ両備構成は、通常、はんだ付けを行った後、ワイヤボンディングを行うことで形成される。そして、本発明者の検討の結果、この場合においては、Ａｕめっき層を薄くしても、上記した電子装置への加熱によって、ワイヤの剥がれが発生することがわかった。
本発明は、上記問題に鑑みてなされたものであり、表面がＮｉめっき層を下地とするＡｕめっき層よりなるワイヤパッドとはんだ付け用のはんだランドとを備える電子部品に、ワイヤボンディングおよびはんだ付けを行って形成される電子装置の製造方法において、ワイヤボンディング後の加熱によるワイヤ剥がれを極力防止することを目的とする。
上記目的を達成するため、本発明者は、鋭意検討を行い、ワイヤ−はんだ両備構成の電子装置におけるワイヤ剥がれの発生メカニズムを、以下のように推定した。この推定メカニズムについて、図７を参照して述べる。図７では、表面がＮｉめっき層２１１を下地とするＡｕめっき層２１２よりなるワイヤパッド２１の概略断面が示されている。
まず、ワイヤボンディング前に、電子部品上の図示しないはんだランドに対してＳｎを含むはんだによって、はんだ付けを行う。すると、図７（ａ）、（ｂ）に示されるように、当該はんだのリフローによって、電子部品上のはんだからワイヤパッド２１上に、Ｓｎ１（図中では点ハッチングの丸で示す）が、飛散してＡｕめっき層２１２表面に付着する。
また、はんだリフローの熱によって、このＳｎ１がＡｕめっき層２１２内に拡散し、下地のＮｉめっき層２１１から拡散してくるＮｉと反応し、図７（ｃ）に示されるように、Ａｕめっき層２１２内にてＳｎ−Ｎｉ合金（たとえばＮｉ３Ｓｎ、図中では片側斜線ハッチングの丸で示す）２を形成する。
そして、この状態のワイヤパッド２１に対して、ワイヤボンディングを行うことにより、図７（ｄ）に示されるように、Ａｕめっき層２１２上にＡｌよりなるワイヤ４０が接続される。このワイヤボンディング後、電子装置に対して、上記した後工程としての加熱が施される。
このとき当該加熱工程では、図７（ｅ）、（ｆ）に示されるように、ワイヤパッド２１においてＡｕめっき層２１２のＡｕとワイヤ４０のＡｌとで相互拡散が起こり、Ｎｉめっき層２１１とワイヤ４０との間にＡｕ−Ａｌ合金層２１３が形成され、薄いＡｕめっき層２１２は実質的に消滅していく。
しかし、このＡｕ−Ａｌ合金層２１３の形成において、Ａｕめっき層２１２内にＳｎ−Ｎｉ合金２が存在すると、Ａｕの拡散がＳｉ−Ｎｉ合金２に邪魔されて、Ｓｎ−Ｎｉ合金２の存在部分では拡散が遅く、存在しない部分では拡散が速くなることから、Ａｕの拡散速度が不均一となる。そのため、図７（ｅ）、（ｆ）に示されるように、ワイヤパッド２１内にて、Ｓｎ−Ｎｉ合金２の部分でボイドＢが生じる。
そのため、ワイヤパッド２１においては、このボイドＢの部分で強度が低下し、これによってワイヤ４０の剥離が発生しやすくなる。以上が、本発明者の検討による推定メカニズムである。これについては、顕微鏡観察や元素分析等により確認している。
そこで、このメカニズムに鑑み、本発明者は、このはんだリフロー時において、ワイヤパッドのＡｕめっき層表面に付着したＳｎが、Ａｕめっき層内に拡散するのを抑制してやれば、Ａｕめっき層内においてＳｎ−Ｎｉ合金が形成されるのを極力防止できると考えた。本発明は、この点に着目して創出されたものである。
すなわち、請求項１に記載の発明では、ワイヤボンド用のワイヤパッド（２１）およびはんだ付け用のはんだランド（２２）を有する電子部品（２０）と、ワイヤパッドにワイヤボンディングされたアルミニウムよりなるワイヤ（４０）と、はんだランドにＳｎを含むはんだ（７０）を介してはんだ付けされた接合部材（５０）と、を備える電子装置の製造方法であって、
電子部品として、ワイヤパッドの表面が、Ｎｉめっき層（２１１）を下地とするＡｕめっき層（２１２）よりなるものを用意する用意工程と、はんだランドにはんだを配置し、はんだ上に接合部材を搭載した状態ではんだをリフローさせることにより、接合部材をはんだ付けするはんだ付け工程と、はんだ付け工程の後、ワイヤボンディングを行ってワイヤパッドにワイヤを接合するワイヤボンディング工程と、ワイヤボンディング工程の後、電子部品を加熱する加熱工程と、を備え、
はんだ付け工程の前に、用意された電子部品を加熱することにより、ワイヤパッドにおいてＡｕめっき層の表面にＮｉめっき層からＮｉを拡散させるＮｉ拡散工程を行うことを特徴とする。
それによれば、Ｎｉ拡散工程によって、はんだリフロー前に予め、Ａｕめっき層表面にＮｉが拡散されるから、はんだリフロー時にＡｕめっき層表面にＳｎ（１）が付着しても、このＳｎのＡｕめっき層内への拡散は、同じ表面に存在するＮｉ（３）によって阻害される。
そのため、Ａｕめっき層内にてＳｎ−Ｎｉ合金（２）の形成が抑制されるので、ワイヤボンディング後に加熱されることでＮｉめっき層とＡｌワイヤとの間にＡｕ−Ａｌ合金層（２１３）が形成されても、ワイヤパッド内におけるボイド（Ｂ）の発生を抑制できる。よって、本発明によれば、ワイヤボンディング後の加熱によるワイヤ剥がれを極力防止することができる。
また、請求項２に記載の発明では、請求項１に記載の電子装置の製造方法において、はんだ付け工程では、はんだは、フラックスを含むはんだペーストとして、はんだランドに配置することを特徴とする。特に、はんだペーストの場合は、Ｓｎの付着が多いので、上記Ｎｉ拡散工程による効果が有効に発揮される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（ａ）は、本発明の実施形態にかかる電子装置の概略断面図であり、（ｂ）は、（ａ）中の電子部品におけるワイヤボンディング直後のワイヤパッドとはんだランドの詳細を示す拡大図であり、（ｃ）は、（ｂ）においてワイヤボンディング後に行った加熱後の状態を示す図である。 図１に示される電子装置の製造方法を示す工程図である。 図２に示される製造工程の進行に伴うワイヤパッドの状態変化を示す概略断面図である。 上記実施形態におけるワイヤ剥がれ発生防止の推定メカニズムを示す図である。 上記実施形態における作用効果の一例を示す図である。 上記実施形態における作用効果の一例を示す図である。 本発明者の試作検討によるワイヤ剥がれ発生の推定メカニズムを示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態にかかる電子装置Ｓ１について、図１、図２を参照して述べる。この電子装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種装置の駆動、制御等を行うための装置として適用されるものである。
本実施形態の電子装置Ｓ１は、大きくは、基板１０と、基板１０上に搭載されたパワーチップ２０および他の搭載部品３０と、基板１０上にてこれら基板１０、各部品２０、３０の各間を電気的に接続するボンディングワイヤ４０およびターミナル５０と、を備えて構成されている。
基板１０は、表裏の板面をそれぞれ一面１１、他面１２とする板状をなすものである。本実施形態の基板１０は、Ｃｕ等よりなるリードフレームであるが、その他にも基板１０としては、たとえばセラミック基板、プリント基板などが挙げられる。図１では、基板１０の板厚方向に沿った電子装置Ｓ１の断面が示されている。
パワーチップ２０は、ワイヤボンド用のワイヤパッド２１およびはんだ付け用のはんだランド２２を有する電子部品２０として構成される。このようなパワーチップ２０としては、たとえばパワーＭＯＳトランジスタやＩＧＢＴ等が挙げられる。
他の搭載部品３０は、たとえばマイコンなどの制御ＩＣ等である。これらパワーチップ２０および他の搭載部品３０は、はんだや導電性接着剤等のマウント材６０を介して基板１０の一面１１上に接続されている。
パワーチップ２０におけるワイヤパッド２１およびはんだランド２２は、基板１０の一面１１側にアルミニウム（Ａｌ）よりなるアルミ層２１０、２２０を有し、その上に各層が積層された構成を有する。
ここで、ボンディングワイヤ４０の接続直後までのワイヤパッド２１、および、はんだ７０接続前のはんだランド２２は、図１（ｂ）および後述の図２（ｂ）に示されるように、共に表面が、Ｎｉめっき層２１１、２２１を下地とするＡｕめっき層２１２、２２２よりなる。限定するものではないが、Ａｕめっき層２１２、２２２の厚さは、たとえば２０ｎｍ〜５０ｎｍ程度のものとする。
つまり、これらワイヤパッド２１およびはんだランド２２は、当初では、ともに表面が「Ｎｉ／Ａｕめっき」よりなるものとされている。そして、ボンディングワイヤ４０接続後のワイヤパッド２１に対する加熱、および、はんだランド２２へのはんだ付けにより、図１（ｂ）、（ｃ）に示されるように、ワイヤパッド２１およびはんだランド２２の表面部分は、当初の状態から変化し、最終的には図１（ｃ）の状態となっている。
この状態変化も含めて、ワイヤパッド２１およびはんだランド２２の各接続構成について述べる。ボンディングワイヤ４０は、Ａｌよりなるもので、通常のワイヤボンディング法により形成されている。このワイヤ４０によって、パワーチップ２０のワイヤパッド２１と他の搭載部品３０とが結線され、これらが電気的に接続されている。
そして、このボンディングワイヤ４０のワイヤパッド２１への接続直後では、図１（ｂ）に示されるように、ワイヤパッド２１の表面は当初の「Ｎｉ／Ａｕめっき」となっている。
ここで、ワイヤボンディング後には、たとえば更なる他部品の基板１０への搭載や、モールド封止前の密着性付与剤の塗布、乾燥等のための加熱、あるいは、電子部品Ｓ１と他の部材との接続等、ワイヤボンディングの後工程としての加熱工程が行われる。
そうすると、この後工程としての加熱工程によって、ワイヤパッド２１の表面におけるＡｕめっき層２１２とワイヤ４０のアルミとが拡散し合うことにより、薄いＡｕめっき層２１２は実質的に消滅し、図１（ｃ）に示されるように、Ａｕ−Ａｌ合金層２１３が形成される。
つまり、最終的（つまり、製品として使用される時）には、本実施形態の電子装置Ｓ１におけるワイヤパッド２１は、図１（ｃ）に示されるようなアルミ層２１０、Ｎｉめっき層２１１、Ａｕ−Ａｌ合金層２１３が、基板１０側から順次積層された構成となる。
一方、はんだランド２２にはんだ付けされる接合部材としてのターミナル５０は、Ｃｕや鉄系金属等よりなるもので、図１に示されるように折り曲げられた板状のものである。このターミナル５０によって、パワーチップ２０のはんだランド２２と基板１０とが、はんだ７０を介してはんだ付けされ、これらが電気的に接続されている。ここで、はんだ７０は、Ｓｎ（すず）を含む鉛フリーはんだや共晶はんだ等である。
このターミナル５０のはんだ付けによって、はんだランド２２の表面に当初存在していたＡｕめっき層２２２（図２（ｂ）参照）は、はんだ７０に吸収されて消滅する。そして、最終的には、本実施形態の電子装置Ｓ１におけるはんだランド２２は、図１（ｂ）、（ｃ）に示されるようなアルミ層２２０、Ｎｉめっき層２２１が、基板１０側から順次積層された構成になる。
次に、図２を参照して、本実施形態の電子装置Ｓ１の製造方法について述べる。なお、図２では、（ｂ）においてワイヤパッド２１およびはんだランド２２の当初の状態を詳細に示してあるが、これら各部２１、２２の製造工程に伴う状態変化については、上記した通りであるため、（ｃ）および（ｄ）では、ワイヤパッド２１、はんだランド２２を簡略化して示してある。
まず、用意工程では、図２（ａ）、（ｂ）に示されるように基板１０を用意する。また、電子部品として、ワイヤパッド２１の表面がＮｉめっき層２１１を下地とするＡｕめっき層２１２よりなるもの、つまり上記「Ｎｉ／Ａｕめっき」であるパワーチップ２０を用意する。
ここでは、用意されるパワーチップ２０におけるはんだランド２２も、表面が上記「Ｎｉ／Ａｕめっき」とされている。このようなワイヤパッド２１およびはんだランド２２は、アルミの蒸着、スパッタや電気めっき、無電解めっき等により形成される。ここまでが用意工程である。
次に、図２（ｂ）に示されるように、基板１０の一面１１上に、マウント材６０を介して、パワーチップ２０および他の搭載部品３０を搭載し、接合する（部品搭載工程）。
次に、図２（ｃ）に示されるはんだ付け工程では、はんだランド２２にはんだ７０を配置し、このはんだ７０上に接合部材としてのターミナル５０を搭載した状態ではんだ７０をリフローさせることにより、ターミナル５０をはんだ付けする。本実施形態では、はんだ７０は、はんだペーストの状態で印刷等により塗布する。
このはんだ付け工程の後、図２（ｄ）に示されるように、アルミのワイヤボンディングを行ってワイヤパッド２１にワイヤ４０を接合するワイヤボンディング工程を行う。
この後、必要に応じて、基板１０に更に他部品を搭載する工程や、モールド樹脂で封止する場合にはポリアミド等の密着性付与剤（プライマー）の塗布、乾燥工程や、他の部材との接続工程等の、後工程としての加熱工程を行う。この後工程としての加熱工程により、電子部品は加熱される。こうして電子装置Ｓ１ができあがる。
このような製造方法において、本実施形態では、更に、はんだ付け工程の前に、用意されたパワーチップ２０を加熱することにより、ワイヤパッド２１においてＡｕめっき層２１２の表面にＮｉめっき層２１１からＮｉを拡散させるＮｉ拡散工程を行う。
このＮｉ拡散工程は、用意されたパワーチップ２０単体を加熱することで行ってもよいし、部品搭載工程によって基板１０に搭載された状態のものを加熱することで行ってもよい。このときのパワーチップの加熱条件は、たとえば２８０℃以上、１８０秒以上の条件とする。
このように本実施形態の製造方法においては、はんだ付け工程の前に、Ｎｉ拡散工程を行うが、これは、上記した後工程としての加熱工程によるワイヤ４０の剥がれを抑制するために行うものである。このＮｉ拡散工程について図３、図４を参照して具体的に述べる。なお、図３、図４に示されるワイヤパッドの状態変化やメカニズムについては、顕微鏡観察や元素分析等により確認した結果に基づくものである。
Ｎｉ拡散工程前では、図３（ａ）、図４（ａ）に示されるように、ワイヤパッド２１は、表面が、下地のＮｉめっき層２１１とその上のＡｕめっき層２１２とよりなる。そして、Ｎｉ拡散工程を行う。
このＮｉ拡散工程の加熱により、図３（ｂ）、図４（ａ）に示されるように、下地のＮｉめっき層２１１中のＮｉ３（図中では白丸で示す）が、Ａｕめっき層２１２の表面まで拡散する。そして、この状態で、はんだ付け工程を行うと、はんだリフローの熱によって、はんだランド上のはんだからワイヤパッド２１上に、Ｓｎ１（図中では点ハッチングの丸で示す）が飛散してＡｕめっき層２１２の表面に付着する。
ここで、はんだリフローの熱によって、このＡｕめっき層２１２に付着したＳｎ１は、Ａｕめっき層２１２内に拡散しようとするが、既に同じＡｕめっき層２１２の表面に存在しているＮｉ３によってブロックされるため、当該Ｓｎ１のＡｕめっき２１２層内への拡散が抑制される（図４（ｂ）参照）。そのため、本実施形態では、図４（ｃ）に示されるように、Ａｕめっき層２１２内におけるＳｎ−Ｎｉ合金２の形成は極力抑制される。
そして、図３（ｃ）、図４（ｄ）に示されるように、この状態のワイヤパッド２１に対して、ワイヤボンディングが行われることにより、Ａｕめっき層２１２上にＡｌよりなるボンディングワイヤ４０が接続される。
このワイヤボンディング後、電子装置Ｓ１には上記した加熱が施される。このとき当該加熱工程では、図３（ｄ）、図４（ｅ）、図４（ｆ）に示されるように、ワイヤパッド２１においてＡｕめっき層２１２のＡｕとワイヤ４０のＡｌとで相互拡散が起こり、Ｎｉめっき層２１１とワイヤ４０との間にＡｕ−Ａｌ合金層２１３が形成される。
ここで、本実施形態のＡｕ−Ａｌ合金層２１３の形成においては、Ａｕめっき層２１２内に存在し上記相互拡散を阻害するＳｎ−Ｎｉ合金２の量が大幅に低減されるので、上記図７にて述べたようなＡｕの拡散速度の不均一が極力解消される。そのため、ワイヤパッド２１内に生じるボイドＢの発生を大幅に抑制できる。
このように、本実施形態によれば、後工程としての加熱工程に供され、Ｎｉめっき層２１１とＡｌワイヤ４０との間にＡｕ−Ａｌ合金層２１３が形成されても、ワイヤパッド２１内におけるボイドＢの発生を抑制できる。よって、本実施形態によれば、ワイヤボンディング後の加熱によるワイヤ剥がれを極力防止することができる。
また、本実施形態では、はんだ付け工程では、はんだ７０は、フラックスを含むはんだペーストとして、はんだランド２２に配置している。はんだペーストの場合は、Ｓｎの付着が顕著となるので、上記Ｎｉ拡散工程による効果が有効に発揮される。
ここで、本実施形態による上記作用効果についての一具体例について、図５、図６を参照して述べる。図５は、Ｎｉ拡散工程によってワイヤパッド２１のＡｕめっき層２１２表面へＮｉが拡散する効果を、実験的に確認したものである。
具体的には、Ｎｉ拡散工程後のＡｕめっき層２１２の表面かから厚さ方向へエッチングを行い、各エッチング深さにおけるＮｉ存在量をオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）により求めた。図５において、縦軸はエッチング時間（単位：分）であり、Ａｕめっき層２１２の厚さ方向に相当し、横軸はＮｉ強度であり、Ｎｉ存在量に相当する。
図５に示されるように、Ｎｉ拡散工程ありの場合とＮｉ拡散工程なしの場合とでは、「あり」の方が、エッチング時間０すなわちＡｕめっき層２１２の表面におけるＮｉ存在量が約２倍に増えている。つまり、本実施形態におけるＮｉ拡散工程によるＮｉの拡散効果が確認された。
図６は、Ｎｉ拡散工程における加熱温度を２８０℃として、アニール時間（加熱時間、単位：秒）によるボイド発生防止の効果を調べた結果を示している。図６によれば、おおよそ加熱時間は１８０秒以上でボイド率の低減度合が飽和している。このことから、Ｎｉ拡散工程によるＮｉの拡散効果を適切に発揮するためには、加熱温度が２８０℃の場合、１８０秒以上加熱することが望ましい。
（他の実施形態）
なお、電子部品２０としては、Ａｌワイヤ４０がワイヤボンディングされるワイヤパッド２１と、はんだランド２２とを両備するものであればよく、上記パワーチップ２０に限定されるものではない。たとえば、その他、電子部品としては、各種の表面実装部品、回路基板、各種のセンサチップ等であってもよい。
また、電子部品２０としては、はんだランド２２の表面も、ワイヤパッド２１と同様の「Ｎｉ／Ａｕめっき」の構成であったが、これは、電子部品の製造工程上、はんだランド２２の表面をＡｕ／Ｎｉめっきとすると、ワイヤパッド２１も同一表面構成とするのが通常であることによる。
ただし、はんだランド２２は、Ｓｎはんだ７０ではんだ付けされるものであればよく、はんだ付けが可能なものならば、上記実施形態のようなワイヤパッド２１と同一の表面構成、すなわち「Ｎｉ／Ａｕめっき」以外のものであってもよい。
また、基板１０上には、ワイヤパッド２１とはんだランド２２とを両備する電子部品２０が複数個搭載されていてもよい。この場合も、各電子部品２０について、はんだ付け工程の前にＮｉ拡散工程を実施すればよい。
また、接合部材としては、はんだランドにはんだ付けされるものであればよく、上記ターミナル５０以外のものであってもよい。また、はんだ７０の配置については、はんだペーストの塗布以外にも、はんだボール等による配置でもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記実施形態は、上記の図示例に限定されるものではない。また、上記実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
１０ 基板
２０ 電子部品としてのパワーチップ
２１ ワイヤパッド
２２ はんだランド
４０ ボンディングワイヤ
５０ 接合部材としてのターミナル
７０ はんだ
２１１ ワイヤパッドのＮｉめっき層
２１２ ワイヤパッドのＡｕめっき層

Claims (3)

  1. ワイヤボンド用のワイヤパッド（２１）およびはんだ付け用のはんだランド（２２）を有する電子部品（２０）と、
    前記ワイヤパッドにワイヤボンディングされたアルミニウムよりなるワイヤ（４０）と、
    前記はんだランドにＳｎを含むはんだ（７０）を介してはんだ付けされた接合部材（５０）と、を備える電子装置の製造方法であって、
    前記電子部品として、前記ワイヤパッドの表面が、Ｎｉめっき層（２１１）を下地とするＡｕめっき層（２１２）よりなるものを用意する用意工程と、
    前記はんだランドに前記はんだを配置し、前記はんだ上に前記接合部材を搭載した状態で前記はんだをリフローさせることにより、前記接合部材をはんだ付けするはんだ付け工程と、
    前記はんだ付け工程の後、ワイヤボンディングを行って前記ワイヤパッドに前記ワイヤを接合するワイヤボンディング工程と、
    前記ワイヤボンディング工程の後、前記電子部品を加熱する加熱工程と、を備え、
    前記はんだ付け工程の前に、前記用意された前記電子部品を加熱することにより、前記ワイヤパッドにおいて前記Ａｕめっき層の表面に前記Ｎｉめっき層からＮｉを拡散させるＮｉ拡散工程を行うことを特徴とする電子装置の製造方法。
  2. 前記はんだ付け工程では、前記はんだは、フラックスを含むはんだペーストとして、前記はんだランドに配置することを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記用意工程では、前記電子部品として、前記はんだランドの表面も、前記ワイヤパッドと同一の表面構成を有する、Ｎｉめっき層（２２１）を下地とするＡｕめっき層（２２２）よりなるものを用意することを特徴とする請求項１または２に記載の電子装置の製造方法。
JP2013060324A 2013-03-22 2013-03-22 電子装置の製造方法 Expired - Fee Related JP6011408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013060324A JP6011408B2 (ja) 2013-03-22 2013-03-22 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060324A JP6011408B2 (ja) 2013-03-22 2013-03-22 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014187137A JP2014187137A (ja) 2014-10-02
JP6011408B2 true JP6011408B2 (ja) 2016-10-19

Family

ID=51834440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060324A Expired - Fee Related JP6011408B2 (ja) 2013-03-22 2013-03-22 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP6011408B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9528905B2 (en) 2012-09-14 2016-12-27 Advanced Scientifics, Inc. Test system and method for flexible containers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675407B2 (ja) * 2001-06-06 2005-07-27 株式会社デンソー 電子装置
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015109334A (ja) * 2013-12-04 2015-06-11 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9528905B2 (en) 2012-09-14 2016-12-27 Advanced Scientifics, Inc. Test system and method for flexible containers

Also Published As

Publication number Publication date
JP2014187137A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5649805B2 (ja) 半導体装置の製造方法
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
KR20030081172A (ko) 반도체 장치 및 그 제조 방법
JP2009094224A (ja) 回路基板、半導体装置、及び半導体装置の製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
US8252677B2 (en) Method of forming solder bumps on substrates
JP6011408B2 (ja) 電子装置の製造方法
US20100144136A1 (en) Semiconductor device with solder balls having high reliability
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP2001060760A (ja) 回路電極およびその形成方法
US11239190B2 (en) Solder-metal-solder stack for electronic interconnect
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP3631230B2 (ja) 予備ハンダの形成方法
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2017168635A (ja) パワーモジュール用基板及びパワーモジュールの製造方法
TW200939431A (en) Ball grid array assembly and solder pad
JP6543890B2 (ja) 高温はんだ合金
JP2013168628A (ja) 実装基板および半導体装置ならびに半導体装置の製造方法
JP2015109334A (ja) 半導体装置
JP4737173B2 (ja) 回路基板
JP2012142320A (ja) 半導体装置の製造方法
JP5104716B2 (ja) 電子装置の製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
US20120118621A1 (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R151 Written notification of patent or utility model registration

Ref document number: 6011408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees