KR20030081172A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20030081172A
KR20030081172A KR10-2003-0022971A KR20030022971A KR20030081172A KR 20030081172 A KR20030081172 A KR 20030081172A KR 20030022971 A KR20030022971 A KR 20030022971A KR 20030081172 A KR20030081172 A KR 20030081172A
Authority
KR
South Korea
Prior art keywords
layer
solder
semiconductor device
electrode structure
alloy
Prior art date
Application number
KR10-2003-0022971A
Other languages
English (en)
Inventor
다까하시노부아끼
이시도기미노리
시바자끼슈이찌
오가와겐따
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20030081172A publication Critical patent/KR20030081172A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/033—Punching metal foil, e.g. solder foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

BGA 패키지 (1) 의 표면에 형성된 Cu 배선층 (2) 상에, Ni 접합층 (3) 과 산화 방지층 (4) 을 무전해 도금법으로 적층하여 형성하는 단계; 및 산화방지막 (4) 을 피복하여 플럭스 (5) 를 도포하는 단계를 포함하는 제조 방법이 개시된다. 또한, 이 방법은, Cu 추가 솔더볼 범프 (6) 를 산화방지층 (4) 에 탑재하는 단계; 및 190℃ 내지 220℃ 범위의 온도에서 열처리를 수행하는 단계를 포함한다. Cu 추가 솔더볼 범프 (6) 중의 Sn 및 Cu와 Ni 접합층 중의 Ni를 급속하게 반응시켜 확산 억제 합금층 (7) 을 형성한다. 그 후, 배선 기판인 마더보드 (9) 상의 전극 패드 (10) 를 Cu 추가 솔더볼 범프 (6) 에 용융/접합시키고, 반도체 장치 (8) 를 마더보드 (9) 에 실장한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는, 솔더 (solder) 를 통해 접합되는 전극 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 휴대폰 등의 휴대용 장치에 이용되는 반도체 장치의 성능 및 기능이 향상되고 있다는 것은 잘 알려진 것이다. 반도체 장치는 트랜지스터 등의 여러가지 회로 소자를 갖는 구성을 포함한다. 또한, 고-정밀도 반도체 제조 공정을 이용하여 반도체 장치를 제조한다는 것도 잘 알려져 있다.
또한, 전술한 휴대용 장치에 실장되어 이용되는 반도체 칩의 CSP (chip size package) 는, 장치의 소형화 및 고성능화에 따라, 그 실장 면적 및 높이가 감소되고 고집적화 되는 것이 필요하게 되었다. 또한, 복수개의 반도체 칩이 하나의 단위로 실장되는 MCP (multi-chip package) 가 실용화되고 있다.
또한, 정보 기술의 급속한 확산은, 정보 처리 장치를 구성하는 반도체 장치의 시스템화 및 고기능화의 요구를 더욱 증가시켰다. 또한, 복수개의 실리콘 반도체 칩과 화합물 반도체를 이용한 광학적 및 고주파 장치를 포함하는 반도체 칩 등을 포함하는 다양한 기능 블록이 집적화 및 시스템화하는 전자 시스템 집적을 위한 실장 기술에 대한 기대가 증가되어 왔다.
전술한 반도체 장치의 고밀도화, 고기능화에 따라, 복수개의 핀을 갖는 반도체 칩이 솔더 범프 (solder bump) 에 의해 패키지 (package) 용 기판에 접합된 반도체 패키지 또는 BGA형 외부 단자를 포함하는 반도체 패키지가 증가되고 있다.이와 같은 종류의 반도체 장치의 전극 구조에서는, 조립시의 열 이력, 반도체 패키지의 실장시의 열 이력, 또는 이용 환경 하에서의 고온 상태 또는 시간 변화 하에서, 급속 간의 반응에 의해 접합부 계면의 구성이 변화된다. 종종 신뢰성에 영향을 주는 단점을 갖는다. 이러한 문제들에 대해 신뢰성을 유지할 있는 재료를 선택하여 금속 조성을 형성하는 것은 중요한 요소들 중 하나이다.
BGA형 외부 단자를 갖는 반도체 패키지 내의 전극 구조를 예를 들면, 일본 특허 공개 제 10-041303 호에서 설명한다.
여기서, 종래 기술에서와 같이, BGA형 외부 단자를 갖는 반도체 패키지 내의 전극 구조를 도 1을 참조하여 설명한다. 도 1은 공정 (eutectic) 조성 (Sn: 63wt%, Pb: 37wt%) 의 솔더를 이용한 솔더 볼 범프의 형성 및 배선 기판으로서의 마더보드 (mother board) 로의 접속을 나타내는 공정 순서의 단면도이다. 다음으로, 반도체 장치의 실장 기술에서, 반도체 칩들 사이, 반도체 칩과 반도체 패키지 사이, 및 반도체 칩 또는 반도체 패키지와 배선 기판 사이의 접합을 위해 이용되는 솔더 범프는 (용착) 접합재라 한다.
도 1a에 나타낸 바와 같이, 반도체 칩이 내부에 실장된 BGA 패키지 (101) 의 표면 상의 Cu 배선층 상에 Ni 접합층 (103) 을 무전해 도금 공정에 의해 형성한다. 여기서, 무전해 도금 용액은, 통상, 니켈염 수용액에 NaH2PO2(hypophosphorous soda) 등의 환원제를 추가하여 획득된 화학물이다.
다음으로, Ni 접합층 (103) 상에 산화 방지층 (104) 을 형성한다. 이 산화 방지층 (104) 은, 무전해 도금 공정에 의한 Ni 접합층 (103) 형성에 연속하여 무전해 도금 공정에 의해 형성된 Au층으로 구성된다. 그 후, 산화 방지층 (104) 을 피복하도록 플럭스 (flux, 105) 를 도포한다.
다음으로, 도 1b에 나타낸 바와 같이, 솔더볼 범프 (106) 를 용착시켜 형성한다. 용착 형성 시, 솔더볼을 산화 방치층 (104) 상에 위치시켜, 220℃ 정도의 열처리를 실시하여 Ni접합층 (103) 에 용융/접합한다. 열처리 공정에서, Au층으로 구성된 산화 방지층 (104) 은 솔더볼 범프 (106) 에서 용융된다.
전술한 공정에서, 도 1b에 나타낸 바와 같이, 솔더 볼 범프 (106) 중의 Sn과 Ni가 반응하여 금속간 화합물 (intermetallic compound, 107) 이 형성된다. 이 금속간 화합물층 (107) 은 Ni-Sn의 금속간 화합물이다. 또한, Ni는 금속간 화합물층 (107) 과 Ni 접합층 (103) 사이의 금속간 화합물 (107) 의 형성에서 Ni가 확산하기 때문에, P 농축층 (108) 이 형성된다. 이러한 방법에서, 배선 기판으로의 배선용 전극 구조를 갖는 반도체 장치 (109) 가 완성된다.
다음으로, 도 1c에 나타낸 바와 같이, 배선 기판인 마더보드 (110) 상의 전극 패드 (111) 를 용융하고 솔더볼 (106) 과 접합하여, 반도체 장치 (109) 를 마더보드 상에 실장한다. 여기서, 전극 패드 (111) 는 Cu로 이루어진다.
전술한 종래 기술에서, BGA 패키지의 전극 구조에 솔더 볼 범프를 형성한다. 또한, 반도체 칩 상에 형성된 알루미늄 (Al) 으로 이루어진 배선 패드에, Ni 접합층을 개재하여 솔더 범프를 용융/접합한다.
그러나, 현존하는 반도체 장치의 실장 기술에 널리 이용되고 솔더볼 용착이이용되는 용융/접합에서는, 전술한 바와 같이, 솔더볼 범프 (106) 내의 Sn과 Ni가 반응하여, Ni-Sn의 금속간 화합물 (107) 이 형성된다. 이 경우, Ni 접합층 (103) 의 Ni 원자는 용이하게 열 확산되어 금속간 화합물층 (107) 을 형성하고, 솔더볼 범프 (106) 내에서 더욱 용융된다. 그 후, P 농축층 (108) 이 형성된다. 다른 경우에는 그 후, 저농도의 Ni 원자를 갖는 조대 (coarse) 영역이 형성된다. 극단적인 경우, 작은 보이드 (void) 가 발생된다.
종래 기술에서, 용착을 위해 열 처리가 행해진 Ni 접합층에 솔더볼을 용융/접합하는 단계에서, 전술한 Ni 원자의 확산의 제어가 어렵다. Ni 원자의 열 확산은 무제한 증가된다. 그 후, 전술한 P 농축층 (108) 또는 저밀도 Ni 원자를 갖는 영역이 두꺼워진다. P 농축층 (108) 또는 조대 영역의 주변에서, 솔더볼 범프 (106) 가 솔더볼 범프 (106) 가 빈번하게 박리/파단된다. 이는 이러한 영역이 취성 (brittle) 을 갖는 물성을 갖기 때문이다. 즉, 반도체 솔더 패키지의 신뢰성이 저하된다. 이러한 신뢰성 저하 문제는 패키지의 소형화 및 고성능화에서 현저하게 된다.
또한, 전술한 문제는 반도체 패키지 뿐 아니라, Sn 함유 솔더 등의 용착/접합재를 반도체 칩의 배선 패드 등의 전극에 전극 Ni층을 개재하여 용착/접합하는 경우에도 발생된다.
본 발명의 주목적은, 전술한 반도체 장치 패키지의 접합 기술의 문제를 고려하여 고신뢰성을 갖는 용착/접합 기술을 제공하는 데 있다. 또한, 본 발명의다른 목적은 반도체 장치의 고밀도화, 고성능화를 용이하게 촉진할 수 있는도록 하는데 있다.
도 1a는 종래 기술에 따른 솔더 볼 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 1b는 도 1a에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 1c는 도 1b에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 2a는 본 발명의 제 1 실시형태에 따른 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 2b는 도 2a에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 2c는 도 2b에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 3은 본 발명의 효과를 설명하는 용융/접합 후 접착강도를 나타내는 그래프.
도 4는 본 발명의 효과를 설명하는 용융/접착 후 파단률을 나타내는 그래프.
도 5a는 본 발명의 제 2 실시형태에 따른 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 5b는 솔더볼 범프 형성 및 반도체 장치 실장 단계를 위한 도 5a에 후속하는 개략 단면도.
도 5c는 도 5b에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 6a는 본 발명의 제 3 실시형태에 따른 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 6b는 도 6a에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 6c는 도 6b에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 7은 본 발명의 제 4 실시형태에 따른 솔더 범프의 형성 방법을 나타내는 개략 단면도.
도 8은 본 발명의 제 5 실시형태에 따른 솔더 범프의 형성 방법을 나타내는 개략 단면도.
도 9a는 본 발명의 제 6 실시형태에 따른 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 9b는 도 9a에 후속하는 솔더볼 범프 형성 및 반도체 장치 실장 단계 순서의 개략 단면도.
도 10은 본 발명의 제 7 실시형태에 따른 솔더 범프의 형성 방법을 나타내는 개략 단면도.
*도면의 주요부분에 대한 부호의 설명*
1, 101 : BGA 패키지2, 2a, 102 : Cu 배선층
3, 26, 103 : Ni 접합층4, 104 : 산화방지막
5, 105 : 플럭스
6, 6a, 6b : Cu 추가 솔더볼 범프
7, 27 : 확산 억제 합금층8, 109 : 반도체 장치
9, 110 : 마더보드10, 111 : 전극 패드
11 : Cu 추가 플럭스12 : 솔더볼
13 : Cu 피복층14 : 솔더볼
15 : Cu층16 : 솔더 테이프
17 : 펀치18 : 솔더 도금층
19 : Cu 도금층20 : 다공질 Ni 접합층
21 : 미세홀22, 106 : 솔더볼 범프
23 : 반도체 기판24 : 배선 패드
25 : 접착층28 : Cu 추가 솔더 범프
107 : 금속간 화합물층108 : P 농축층
이러한 목적을 달성하기 위해, 본 발명에 따르면, Ni-Cu-Sn 금속간 화합물 및 Ni-Pd-Sn 금속간 화합물 중 어느 하나로 형성된 Ni 확산 억제층을 갖도록 구성되는 전극 구조; 및 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나에 접합되고, 전극 구조를 구성하는 Sn 함유 솔더로 형성되는 접합재를 포함하는 반도체 칩, 반도체 패키지, 배선 기판 간의 접속에 이용되는 반도체 장치를 제공한다. 여기서, 솔더에 Cu 및 Pd 중 어느 하나가 추가된다.
또한, 본 발명에 따르면, Cu 및 Pd 중 어느 하나의 추가량은 0.1wt% 내지 0.5wt%의 범위 내에 있다. 여기서, 솔더는, Pb-Sn계 합금 솔더, 및 Sn-Cu계, Sn-Ag계, 및 Sn-Zn계 솔더와 같은 Pb-프리 (lead-free) 솔더이다.
또한, 본 발명에서, 솔더는 공정 조성의 Pb-Sn 합금 솔더이고, Cu 추가량은 0.2 wt% 내지 0.3wt%의 범위이다. 여기서, 접합재는 범프 및 볼 범프 중 어느 하나의 형상이다.
또한, 본 발명에서, Ni 확산 억제층은 접합재를 Ni층 및 Ni 합금층 중 어느 하나로 용융/접합하는 단계에서 형성된다.
또한, 본 발명에 따르면, 전극 구조를 구성하는 Sn 함유 솔더로 형성되는 접합재에 소정량의 Cu 및 Pd 중 어느 하나를 사전에 추가하는 단계; 및 Cu 및 Pd 중 어느 하나가 추가된 접합재를 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법이 제공된다. 여기서, 접합재는 솔더 페이스트를 전극 구조 상에 도포함으로써 형성될 수 있다.
또한, 본 발명에 따르면, Cu 및 Pd 중 어느 하나를 함유하는 플럭스 및 솔더 페이스트 중 어느 하나를 전극 구조를 구성하는 Ni 및 Ni 합금층 중 어느 하나에 도포하는 단계; 및 전극 구조를 구성하는 Sn-함유 솔더로 형성된 접합재를 Ni 및 Ni 합금층 중 어느 하나에 플럭스 및 솔더 페이스트 중 어느 하나를 개재하여 용융/접합하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명의 반도체 장치를 제조하는 방법에서, Cu 및 Pd 중 어느 하나의 추가량은 0.1wt% 내지 0.5wt%의 범위 내에 있다. 여기서, 솔더는 Pb-Sn계 합금 솔더, 및 Sn-Cu계, Sn-Ag계, 및 Sn-Zn계와 같은 Pb-프리 솔더를 포함한다.
또한, 본 발명의 반도체 장치를 제조하는 방법에서, 솔더는 공정 조성의 Pb-Sn 합금 솔더이고, Cu의 추가량은 0.2 내지 0.3wt%의 범위이다. 여기서, 접합재는 범프 및 볼 범프 중 어느 하나로 형성된다.
또한, 본 발명에 따르면, Sn 함유 솔더의 표면에 Cu층을 코팅하는 단계; 및 Cu층이 코팅된 솔더볼을 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명에 따르면, Cu층과 솔더층이 적층된 솔더 테이프를 전극 구조를 구성하는 Ni 및 Ni합금층 중 어느 하나에 압착하고, 솔더 테이프를 펀치에 의해 펀치하는 단계; 및 펀칭 단계 후에 열처리를 수행하여 솔더 테이프를 Ni층 및 Ni 합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명에 따르면, 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나 상에 Cu 도금층 및 솔더 도금층으로 형성된 적층된 도금층을 형성하는 단계; 및 열처리를 수행하여, Ni층 및 Ni 합금층 중 어느 하나에 적층 도금층을 용융/접합하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법을 제공한다.
또한, 본 발명에 따르면, 전극 구조에 Cu층 및 다공질 Ni층을 순차적으로 적층시켜 형성하는 단계; 및 Ni층의 표면 상에 솔더볼을 위치시키고, 열처리를 수행하여 Ni층에 솔더볼을 용융/접착하는 단계를 포함하는 반도체 칩, 반도체 패키지, 및 배선 기판간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법을 제공한다.
여기서, Ni층 및 Ni 합금층 중 어느 하나는 무전해 Ni-P 도금액 및 무전해 Ni-B 도금액 중 어느 하나에서 무전해 도금 공정으로 형성된다.
본 발명에서, 전극 구조에서 Ni층 및 Ni 합금층 중 어느 하나로 Sn-함유 접합재를 용융/접합하는 단계에서, Ni 원자의 접합재로의 열이동이 Ni 확산제어층에 의해 정지된다. 또한, 종래 기술에서 설명한 취성층의 형성이 방지된다.
따라서, 전극 구조의 Ni층 또는 Ni 합금층과 접합재와의 접착강도가 향상된다. 또한, 접합재의 전극 구조로부터의 박리 파단률은 큰 폭으로 감소된다.
이러한 방법으로, 실장된 반도체 장치의 신뢰성이 향상되고, 반도체 장치의 고밀도화 또는 고성능화가 촉진된다.
다음으로, 도면을 참조하여 본 발명의 반도체 집적 회로를 상세하게 설명한다.
먼저, 본 발명의 제 1 실시형태를 도 2 내지 도 4를 참조하여 설명한다. 도 2는 공정 조성의 Pb-Sb 합금 솔더 (tin-lead solder) 를 이용한 BGA 패키지의 솔더볼 범프의 형성 및 배선 기판인 마더보드와의 접속을 나타내는 단계 순서의 단면도를 나타낸다. 본 발명의 특징은 미량의 Cu 원자를 솔더 볼 범프에 추가하는 것을 특징으로 한다. 또한, 도 3 및 도 4는 이 경우에 발생된 효과를 나타내는 그래프를 나타낸다. 여기서, 반도체 칩은 BGA 패키지에 실장된다.
종래 기술에서 설명한 바와 동일하게, 도 2(a) 에 나타낸 바와 같이, BGA 패키지 (1) 의 표면 상에 형성된 Cu 배선층 (2) 상에 Ni 접합층 (3) 을 무전해 도금법으로 형성한다. 여기서, 무전해 도금액은 니켈염 등의 수용액에 NaH2PO2등의 환원제를 추가하여 획득된 화학물이다. 또한, Ni 접합층 (3) 및 산화 방지층 (4) 을 적층하여 형성한다. 그 후, 산화방지층 (4) 을 피복하도록 플럭스 (5) 를 도포한다.
다음으로, 도 2b에 나타낸 바와 같이, Cu-추가 솔더 볼 범프 (6) 를 용착/형성한다. 이 형성에서는, 직경이 약 700㎛Φ 정도인 솔더볼을 산화 방지층 (4) 상에 위치시키는 단계; 190℃ 내지 220℃ 범위의 온도에서 열처리를 수행하는 단계; 및 Ni접합층 (3) 으로 볼을 용착/접합하는 단계를 포함한다. 여기서, 산화 방지층 (4) 의 Au 원자는 Cu 추가 솔더볼 범프 (6) 에서 용융된다.
열처리 단계에서, 도 2b에 나타낸 바와 같이, Cu 추가된 솔더볼 범프 (6) 중의 Sn 및 Cu를 Ni 접합층 (3) 중의 Ni와 급속하게 반응시켜, 확산 억제 합금층 (7) 이 형성되도록 한다. 확산 억제 합금층 (7) 은 Ni-Cu-Sn으로 형성된 금속간 화합물이다. 이 Ni-Cu-Sn으로 형성된 확산 억제 합금층 (7) 은, 종래 기술의 경우와 상이하게, 후술될 Ni 원자의 열확산을 억제하는 기능을 갖는다.
따라서, 종래 기술에서 설명된 P 농축층의 형성은 크게 감소된다. 이와 같은 방식으로, 배선 기판과의 접속용 전극 구조를 포함하는 반도체 장치 (8) 가 완성된다.
다음으로, 도 2c에 나타낸 바와 같이, 배선 기판인 마더보드 상의 전극 패드 (10) 를 Cu 추가 솔더볼 범프 (6) 에 용융/접합하여 반도체 장치 (8) 를 마더보드 (9) 실장한다. 여기서, 전극 패드 (10) 는 Cu로 이루어진다.
다음으로, 본 발명의 효과를 설명한다. 도 3에서, 마더보드 상의 전극 패드를 BGA 패키지의 Cu 추가 솔더볼 범프로의 용착/접합을 모의 실험한 테스트 샘플을 준비하고, 시간에 따른 그 접합 강도의 변화를 검사한다. 이 테스트 샘플에서, 정사각형 내에 배치된 25개의 볼 범프가 Cu 플레이트에 용융/접합된다.
도 3의 좌표는 테스트 샘플에서 획득된 솔더볼에 대한 인장 강도를 나타낸다. 또한, 가로 좌표에서는 테스트 샘플의 실온 방치 (standing) 시간을 나타낸다. 도 3에 나타낸 바와 같이, 본 발명에서 인장 강도는 종래 기술의 1.5배 이상이 된다. 즉, Ni 접합층 (3) 으로의 Cu 추가 솔더볼 범프 (6) 의 용착 후 접착력은 크게 향상되는 것으로 나타난다.
또한, 테스트 샘플을 이용하여, 공정 조성의 솔더로부터 형성된 볼 범프의 박리/파단을 검사하기 위해 Cu 추가량을 변경하여 시험하였다. 여기서, 파단은 테스트 샘플을 소정의 시간, 실온에서 방치시킴으로써 검사되었다.
도 4에서, 좌측 좌표는 박리 파단률을 나타내고, 가로 좌표는 Cu 추가량을 wt%로 나타낸다. 또한, 우측 좌표는 액상선 온도를 ℃로 나타낸다. 이 경우, 액상선 온도는, 상태도에서, Cu 추가량을 변화시킬 때의 솔더의 고상 및 액상이 혼재하는 영역과 액상만이 존재하는 영역 사이의 경계선을 나타낸다.
도 4에 나타낸 바와 같이, 파단률은 Cu추가량이 증가함에 따라 급격하게 감소되고, Cu 추가량이 0.2wt%이상인 경우 0이 된다. 또한, 도 4에 나타낸 바와 같이, 액상선 온도는 Cu 추가량이 0.3wt%를 초과하는 경우 액상선 온도는 빠르게 상승한다. 솔더볼 범프의 용착 시, 솔더볼은 부분적으로 액상 상태인 것이 필요하다. 그리고, 이 상태는 더 낮은 온도에서 바람직하다. 이는, 패키지를 구성하는 수지 또는 유지 접착제의 열저항의 관점에서 필요하다.
본 발명은, 공정 조성의 솔더에 0.2wt% 내지 0.3wt%의 Cu를 추가함으로써 획득된 Cu 추가 솔더볼 범프를 이용하는 경우, 전술한 이유로 인해 매우 효과적이다.
다음으로, 본 발명자는 Cu 추가 솔더볼 범프의 접합부의 물리적 분석을 수행하였다. 즉, 금속간 화학물층 및 확산 억제 합금층을 EDS (energy dispersive X-ray microscopy) 및 SEM (secondary electron microscopy) 로 분석하였다.
그 결과, 본 발명에서는, 확산 억제 합금층 (7) 이 Ni-Cu-Sn으로 구성되는 것으로 나타났다. 또한, Ni 원자는 확산 억제 합금층 (7) 에 의해 정지되고, 솔더볼 범프 영역으로 거의 침투하지 않는 것으로 나타났다.
또한, 본 발명에서는, 확산 억제 합금층 (3) 이 Ni 접합층 (3) 과 Cu 추가 솔더볼 범프 (6) 사이에 용이하고 균일하게 형성된다. 여기서, 확산 억제 합금층 (7) 은 1㎛ 내지 2㎛의 두께를 가지며, Cu 추가 솔더볼 범프 중에 약 0.1wt%가 Ni-Cu-Sn으로 형성되는 금속간 화합물을 형성한다.
이러한 방식으로, 본 발명은, 상기 기능을 갖는 확산 억제 합금층 (7) 이 용이하게 형성할 수 있다는 것과, 상기 접착력의 향상 및 박리 파단률의 감소면에서 큰 효과를 발생한다는 것이 명확해진다.
그 반면, 종래 기술에서 형성된 금속간 화합물층은 전술한 바와 같이 Ni-Sn으로 구성되고, 그 형성층은 편차를 갖게 되어, 본 발명의 경우와 상이하게 접합 영역이 균일하게 된다. 또한, Ni-Sn 금속간 화합물은 Ni 확산 억제 기능을 갖지 않는다. 종래 기술에 의해, 형성된 금속간 화합물층은 Ni 원자 확산을 억제하는 기능을 갖지 않는다.
또한, 이 현상을 더욱 상세하게 설명한다. 종래 기술에서는, 도 1b 단계에서, Ni-Sn 금속간 화합물만을 형성한다. 또한, 도 10c 단계에서, 마더보드 (110) 의 전극 패드 (111) 의 Cu가 열확산되기 때문에, Ni-Sn 금속간 화합물과 함께 Ni-Cu-Sn 금속간 화합물이 또한 형성된다. 그러나, Ni-Cu-Sn 금속간 화합물이 비균일한 편차로 형성되기 때문에, Ni-Cu-Sn 금속간 화합물은 Ni가 열 확산되는 것을 방지하는 기능을 갖지 않는다. 이들은 종래의 기술에 의해 발생된 문제의 원인이 된다.
제 1 실시형태는 반도체 장치의 실장에 필수적인 용착/접합재의 재료로서 공정 조성의 Sn-Pb 솔더를 이용하는 경우이다. 본 발명자는 다른 용착 재료로 테스트 샘플을 마련하고, 다양한 기본적인 검사를 수행하고, 전술한 물리적 분석을 추가하였다. 여기서, 용착 재료로서, 공정 조성 이외의 조성의 Sn-Pb 솔더 및 Sn을 주로 포함하는 Pb-프리 솔더를 이용하였다. 여기서, Pb-프리 솔더로서 Sn-Cu계, Sn-Au계, Sn-Zn계를 검사하였다. 또한, Cu 또는 Pd를 이러한 용착 재료에 추가하고, 이 재료를 Ni 접합층으로 용융/접합하며, 박리 파단 및 접착력을 측정하였다.
그 결과, 상술한 용착 재료의 전체에 대해, Cu 또는 Pd를 추가함으로써 접착력이 향상되고 박리 파단률이 감소되는 것이 발견되었다.
용착 재료로 추가된 Cu 또는 Pd량이 증가됨에 따라, 전술한 효과는 증가한다. 그러나, 역으로 도 4에서 설명되는 액상선 온도가 상승된다. 이 경우, 테스트 샘플의 박리 파단률에 대한 데이터가 현재 충분하지 않다. 그러나, 박리 파단의 편차를 고려하여 Cu 또는 Pd의 추가량은 0.1wt% 이상으로 설정하는 것이 바람직한 것으로 판단되었다.
또한, 액상성 온도를 고려하여, Cu 또는 Pd의 추가량은, 0.5wt%를 초과하지않도록 설정될 수도 있다. 0.5wt%를 초과하는 경우, 용융 접합 온도가 상승하고, 봉지용 수지 또는 유기 접착제가 열화된다. 따라서, 다른 주성분을 포함하는 솔더를 용착 재료로서 이용하는 경우, Cu 또는 Pd의 추가량은 0.1wt% 내지 0.5wt%의 범위에서 설정되는 것이 바람직하다.
전술한 실시형태에서, 용착 접합재인 솔더 범프를 설명하였지만, 본 발명은 또한 용착 접합재로서 솔더 페이스트를 이용하는 경우에도 적용될 수 있다. Sn-Bi계 및 Sn-Sb계는 또한 Pb-프리 솔더로서 존재하는 것에 주목한다. 그러나, 전술한 기초적인 검사로부터, 어떠한 기재에 본 발명을 적용해도 동일한 효과가 발생되는 것을 알 수 있다.
또한, 실시형태에서, 전술한 바와 같이, 반도체 칩, 반도체 패키지, 및 배선 기판 사이의 접속에 이용되는 전극 구조의 형성에서, Ni-Cu-Sn 금속간 화합물 또는 Ni-Pd-Sn 금속간 화합물로 구성된 Ni 확산억제층을 개재하여, Sn-함유 솔더로 형성된 접합재를 Ni층 또는 Ni 합금층에 접합한다.
본 발명은 기본적인 검사의 결과로부터, 이 경우로 제한되는 것은 아니다. 특정 반도체 칩이 반도체 칩, 반도체 패키지, 또는 배선 재료 상의 Ni층 또는 Ni합금에 전극 구조를 갖는 접합재를 통해 접합/접속된다. 이 경우에도, 유사한 효과가 발생될 수 있다.
다른 방법으로, 전술한 전극 구조를 포함하는 접합재를 개재하여 반도체 패키지를 배선 기판 상의 Ni층, Ni합금층, 또는 Cu층에 접합하고 접속시키는 경우, 유사한 효과를 발생한다.
이 경우, 공정 조성의 Sn-Pb 솔더로 형성된 접합재는 0.2wt% 내지 0.3wt% Cu를 함유할 수 있다. 다른 방법으로, Sn을 주성분으로 함유하는 솔더로 형성된 접합재는 0.1wt% 내지 0.5wt%의 Cu 또는 Pd를 함유한다.
다음으로, 본 발명의 제 2 실시형태를 도 5를 참조하여 설명한다. 도 5는 본 발명을 Sn-Pb 솔더로 형성한 솔더 범프의 형성에 적용하는 경우, BGA 패키지와 마더보드의 접속을 나타내는 단계 순서의 단면도를 나타낸다. 본 실시형태에서, 미량의 Cu 원자를 플럭스에 추가한다.
도 5a에 나타낸 바와 같이, 제 1 실시형태와 동일한 방법으로, BGA 패키지 (1) 표면에 형성된 Cu 배선층 (2) 상에, Ni 접합층 (3) 을 무전해 도금법으로 형성한다. 또한, Ni 접합층 (3) 과 산화방지층 (4) 을 적층시켜 형성한다. 그 후, 산화 방지층 (4) 을 피복하도록 Cu-추가 플럭스 (11) 를 도포한다. 여기서, 플럭스로서, 로진 (rosin) 계 플럭스 또는 유기계 플럭스를 이용한다. 로진 플럭스의 주성분은 아비어틱 (abietic) 산, 레포피마릭 (repopimaric) 산, 및 디하이드로아베틱(dehydroabetic) 산이 될 수 있다. 마이크로 분말 구리 또는 구리 유기화합물을 추가하여, Cu 추가 플럭스 (11) 를 형성한다. 여기서, Cu 추가량은 제 1 실시형태에서 설명되는 것보다 높게 설정되지만, 0.1wt% 내지 0.5wt%의 범위가 될 수도 있다.
다음으로, Cu 추가 플럭스 (11) 상에 솔더볼을 위치시키고 220℃정도의 열처리를 실행하여 용융/접합한다. 이 방법으로, Cu 추가 플럭스 (11) 내의 Cu는 솔더볼에서 용융되고, 도 5b 에 나타낸 바와 같이 Cu 추가 솔더볼 범프 (6a) 가 형성된다. 여기서, 산화 방지층 (4) 의 Au 원자는 또한 솔더볼 범프로 용융된다.
열처리 단계에서, 도 5b에 나타낸 바와 같이, 발생된 Cu 추가 솔더볼 범프 (6a) 의 Cu와 Sn은 Ni 접합층 (3) 의 Ni와 반응하여, 확산 억제 합금층 (7) 을 형성한다. 이 확산 억제 합금층 (7) 은 Ni-Cu-Sn으로 형성된 금속간 화합물이다. 제 1 실시형태와 동일하게, Ni-Cu-Sn으로 형성된 확산 억제 합금층 (7) 은 Ni 원자의 열확산을 방지하는 기능을 갖는다. 따라서, 종래 기술에서 설명된 P 농축층의 형성은 크게 감소된다. 이 방법으로, 배선 기판과의 접속을 위한 전극 구조를 포함하는 반도체 장치 (8) 를 완성한다. 또한, 도 5c에 나타낸 바와 같이, 배선 기판인 마더보드 (9) 상의 전극 패드 (10) 를 Cu 추가 솔더볼 범프 (6a) 로 용융/접합한다. 이 경우, 제 1 실시형태에서 설명한 바와 같이, 접착력의 향상 및 박리 파단의 감소가 발생된다.
이 실시형태에서, Cu 추가 플럭스대신 Cu 추가 솔더 페이스트를 이용하는 경우에도, 장치는 유사하게 형성될 수 있다.
다음으로, 본 발명의 제 3 실시형태를 도 6을 참조하여 설명한다. 도 6은 본 발명을 Sn-Pb 솔더를 이용하여 솔더 범프의 형성에 적용하는 경우의 마더보드와의 접속을 나타내는 단계 순서의 단면도를 나타낸다. 본 실시형태에서는, 솔더볼의 표면 상에 Cu 피복층을 형성한다.
도 6a에 나타낸 바와 같이, 제 1 실시형태와 동일한 방법으로, BGA 패키지 (1) 표면에 형성된 Cu 배선층 (2) 상에, Ni 접합층 (3) 및 산화 방지층 (4) 을 무전해 도금법에 의해 적층하여 형성한다. 그 후, 산화 방지층 (4) 을 피복하도록 플럭스를 도포한다.
다음으로, 솔더볼 (12) 의 표면 상에 형성된 Cu 피복층 (13) 을 이용하여 플럭스 (5) 상에 위치시켜, 약 220℃에서 열처리하고 용융/접합한다.
이 방법으로, Cu 피복층 (13) 의 Cu를 솔더볼 (12) 내에 용융시키고, 도 6b에 나타낸 바와 같이, Cu 추가 솔더볼 범프 (6b) 를 형성한다. 여기서, 솔더볼 (12) 의 직경은 약 800㎛Φ을 갖는다. 또한, Cu 피복층 (13) 의 두께는 소정의 값으로 제어한다.
열처리 단계에서, 도 6b에 나타낸 바와 같이, 발생된 Cu 추가 솔더볼 범프 (6b) 의 Sn 및 Cu를 Ni 접합층 (3) 중의 Ni와 급격하게 반응시켜, 확산 억제 합금층 (7) 을 형성한다. 확산 억제 합금층 (7) 은 Ni-Cu-Sn으로 형성된 금속간 화합물이다. 이 Ni-Cu-Sn으로 형성된 확산 억제 합금층 (7) 은, 제 1 실시형태와 동일한 방법으로, Ni 원자의 열확산을 억제하는 기능을 갖는다. 이 방법으로, 배선 기판과의 접속을 위한 전극 구조를 갖는 반도체 장치 (8) 가 완성된다. 또한, 도 6c에 나타낸 바와 같이, 배선 기판인 마더보드 (9) 상의 전극 패드 (10) 를 Cu 추가 솔더볼 범프 (6b) 에 용융/접합하여, 반도체 장치 (8) 를 마더보드 (9) 에 실장한다.
다음으로, 본 발명의 제 4 실시형태를 도 7을 참조하여 설명한다. 도 7은 본 발명의 특징인 Cu 추가 솔더 범프의 다른 형성 방법을 설명하는 부분 단면도를 나타낸다.
도 7에 나타낸 바와 같이, 제 1 실시형태와 동일한 방법으로, BGA 패키지(1) 표면에 형성된 Cu 배선층 (2) 상에 Ni 접합층 (3) 과 산화방지층 (4) 을 무전해 도금법에 의해 적층하여 형성한다.
또한, 도 7에 나타낸 바와 같이, 방법은, 솔더볼 (14) 의 상하가 Cu층 (15) 에 의해 샌드위치 형상으로 피복된 솔더 테이프 (16) 로 BGA 패키지 (1) 를 피복하는 단계; Cu 배선층 (2) 에 대해 펀치 (17) 를 위치시키는 단계; 펀치 (17) 에 의해 솔더 테이프 (16) 를 펀칭하는 단계; 및 Cu 배선층 (2) 상의 산화방지층 (4) 에 테이프를 압착하는 단계를 포함한다.
도시하지 않았지만, 그 후, 제 1 실시형태와 동일한 방법으로, 열처리를 약 220℃ 정도에서 열처리를 수행하고 용융/접합을 수행한다. 이 방법으로, Cu층 (15) 의 Cu가 솔더층 (14) 으로 용융된다. 또한, 솔더층 (14) 의 Sn 및 Cu가 Ni 접합층 (3) 중의 Ni과 급속하게 반응하여, 확산 억제 합금층을 형성한다. 이 방법에 의해, 제 1 실시형태에서 설명한 바와 같이 접착력의 향상 및 박리 파단률의 감소 효과가 발생된다.
다음으로, 본 발명의 제 5 실시형태를 도 8을 참조하여 설명한다. 도 8 또한 본 발명의 특징인 Cu 추가 솔더 범프의 다른 형성 방법을 나타내는 부분 단면도를 나타낸다.
도 8에 나타낸 바와 같이, 제 1 실시형태와 동일한 방법으로, BGA 패키지 (1) 표면에 형성된 Cu 배선층 (2) 상에, Ni 접합층 (3) 및 산화 방지층 (4) 을 형성하고, 솔더 도금층 (18) 및 Cu 도금층 (19) 을 무전해 도금법에 의해 적층하여 형성한다.
또한, 도시하지 않았지만, 그 후, 제 1 실시형태와 동일한 방법으로, 약 220℃ 정도에서 열처리를 수행하고 용융/접합을 수행한다. 이 방법으로, Cu 도금층 (19) 의 Cu가 솔더 도금층 (18) 으로 용융된다. 또한, 솔더 도금층 (18) 의 Sn 및 Cu가 Ni 접합층 (3) 중의 Ni과 급속하게 반응하여, 확산 억제 합금층을 형성한다.
다음으로, 본 발명의 제 6 실시형태를 도 9를 참조하여 설명한다. 도 9는 본 발명을 Sn-Pb 솔더를 이용한 솔더 범프의 형성에 적용되는 경우의 단계 순서의 단면도이다. 본 실시형태에서, Cu 원자를 Cu 배선층으로부터 솔더볼에 제공할 수 있다.
도 9a에 나타낸 바와 같이, 제 1 실시형태와 동일한 방법으로, BGA 패키지 (1) 표면에 형성된 Cu 배선층 (2) 상에, 다공질 Ni 접합층 (20) 을 무전해 도금법으로 형성한다. 여기서, 다공질 Ni 접합층 (20) 에는 많은 미세홀 (21) 이 형성되어 있다. 그 후, 다공질 접합층 (20) 상에 산화 방지막 (4) 을 적층하여 형성한다.
그 후, 산화 방지층 (4) 을 피복하도록 플럭스 (미도시) 를 도포하고, 플럭스 상에 솔더볼을 탑재하며, 약 220℃ 의 열처리를 수행하고 용융/접합시킨다. 이 열처리에서, Cu 배선층 (2a) 중의 Cu가 홀 (21) 을 통과하여 다공질 Ni 접합층 (20) 표면으로 확산된다. 그 후, 도 9b에 나타낸 바와 같이, 솔더볼 범프 (22) 를 형성한다. 여기서, 산화 방지층 (4) 의 Au 원자는 솔더볼 범프 (22) 로 용융된다.
다음으로, 솔더볼 범프 (22) 의 Sn, Cu 배선층 (2a) 으로부터 확산되었던 Cu, 및 다공질 Ni 접합층 (20) 의 Ni가 서로 급속하게 반응하여 확산 억제 합금층 (7) 을 형성한다. 확산 억제 합금층 (7) 은 Ni-Cu-Sn 으로 형성된 금속간 화합물이다. 제 1 실시형태와 동일한 방법으로, Ni-Cu-Sn으로 형성된 확산 억제 합금층 (7) 은 Ni 원자의 열확산을 억제하는 기능을 갖는다. 이 방법에서, 배선 기판과의 접속을 위한 전극을 포함하는 반도체 장치 (8) 가 완성된다.
전술한 실시형태에서, BGA 패키지의 전극에 용착접합재인 솔더볼 범프를 형성한다. 다음으로, 반도체 칩 상에 형성된 Al로 형성된 배선 패드에 Ni 접합층을 개재하여 솔더볼 범프를 용융/접합하는 경우를 제 7 실시형태로서 도 10을 참조하여 설명한다.
반도체 기판 (23) 상의 배선 패드 (24) 는, 통상, 알루미늄 또는 알루미늄 합금으로 형성된다. 접합층 (25) 은 티타늄 또는 티타늄/텅스텐 합금으로 형성된다. 다음으로, 접착층 (25) 상에 Ni 접합층 (26) 을 무전해 도금법 또는 스퍼터링 공정으로 형성한다. 여기서, 접착층 (25) 을 형성하지 않고 배선 패드 (24) 상에 무전해 도금 공정에 의해 Ni 접합층 (26) 을 형성할 수도 있다.
다음으로, 미도시된 도 8을 참조하여 설명된 바와 동일한 방법으로, 솔더 도금층 및 Cu 도금층을 포함하는 2층을 적층 형성한 후, 약 200℃의 열처리를 수행하여 용융/접합한다. 이 방법에서, Cu 도금층의 Cu가 솔더 도금층으로 용융된다. 또한, 솔더 도금층 내의 Sn 및 Cu가 Ni 접합층 (26) 의 Ni와 급속하게 반응하여 확산 억제 합금층 (27) 을 형성한다. 다음으로, Cu 추가 솔더 범프 (28) 가 반도체 칩 (23) 상에 더 형성된다. 계속하여, 반도체 칩 (23) 상에 Cu 추가 솔더 범프 (28) 를 더 형성한다. 이 경우, Cu 추가 솔더 범프 (28) 의 직경은 약 100㎛Φ이다.
이 경우에도, 제 1 실시형태와 동일하게, Ni 접합층 (26) 과 Cu 추가 솔더 범프 (28) 사이의 접착력의 향상 및 그 영역의 박리 파단률 감소 효과가 발생된다.
전술한 본 발명의 실시형태에서, 제 1 실시형태의 기본적인 검사에서 설명된 바와 같이, Cu 대신 Pd를 이용할 수 있고, 접착 재료로서 Sn을 주성분으로 함유하는 솔더에 Pb-프리 솔더 (Pb-free solder) 를 적용할 수 있다.
본 발명의 전술한 실시형태에서, Ni 접합층을 무전해 도금법으로 형성하기 위해 이용된 무전해 도금액은 NaH2PO2등의 환원제를 추가함으로써 획득된 화학물로서, 즉, 무전해 Ni-P 도금액이다. 본 발명은 무전해 도금액으로 한정되는 것이 아니다. Ni 접합층을 무전해 도금 공정으로 형성하기 위한 무전해 도금액으로 이용되는 무전해 Ni-B 도금액으로서, 니켈염 수용액에 NaBH4등의 환원제를 추가함으로써 획득된 화학물, 즉, 무전해 Ni-B 도금액을 이용하는 경우에도 본 발명은 동일하게 적용된다.
또한, 전술한 실시형태에서, Ni 접합층을 Sn을 성분으로 함유하는 솔더 범프에 용융/접합하는 것을 설명하였지만, Ni 접합층이 Ni 합금으로 구성되는 경우에도 본 발명은 동일하게 적용될 수 있다. 여기서, Ni 합금은 니켈/바나듐 합금, 니켈/인 합금, 니켈/티타늄 합금, 니켈/크롬 합금, 및 니켈/구리 합금으로 구성된다.이러한 Ni 합금층은 스퍼터링 공정에 의해 용이하게 형성될 수 있다.
전술한 본 발명의 실시형태에서, 확산 억제 합금층은 솔더 범프 등의 접합재를 전극 구조를 구성하는 Ni 접합층으로 용융/접합하는 단계에서 형성된다. 본 발명은 이로 제한되는 것은 아니다. 용융/접합 이전에, Ni 접합층 상에 Ni-Cu(Pd)-Sn 합금층을 스퍼터링 공정 등에 의해 형성할 수 있다.
본 발명은 상기 실시 형태로 한정되는 것이 아니며, 본 발명의 기술 사상의 범주 내에서 실시형태를 적절하게 변경할 수 있다.
전술한 발명의 실시형태에서의 반도체 장치의 실장용 전극 구조에서, 전극 구조를 구성하는 Ni층 또는 Ni 합금층으로 Sn-함유 접합재를 용융/접합하는 경우, Ni층 또는 Ni 합금층 중의 Ni 원자의 접합재로의 열이동이, 발생된 Ni 확산제어층에 의해 정지된다. 따라서, Ni 원자의 이동에 의해 발생된 취성층의 생성이 억제된다.
또한, 전극 구조의 Ni층 또는 Ni 합금층과 접합재와의 접착강도가 향상된다. 또한, 접합재의 전극 구조로부터의 박리 파단률은 큰 폭으로 감소된다.
이러한 방법으로, 실장된 반도체 장치의 신뢰성이 향상되고, 반도체 장치의 고밀도화 또는 고성능화가 촉진된다.

Claims (22)

  1. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 접속에 이용되는 반도체 장치로서,
    Ni-Cu-Sn 금속간 화합물 및 Ni-Pd-Sn 금속간 화합물 중 어느 하나로 형성된 Ni 확산 억제층을 갖도록 구성되는 전극 구조; 및
    상기 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나에 접합되고, 상기 전극 구조를 구성하는 Sn 함유 솔더로 형성되는, 접합재를 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 솔더에 Cu 및 Pd 중 어느 하나가 추가되는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 Cu 및 상기 Pd 중 어느 하나의 추가량은 0.1wt% 내지 0.5wt%의 범위 내에 있는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 솔더는, Pb-Sn계 합금 솔더, Sn-Cu계, Sn-Ag계 및 Sn-Zn계 솔더와 같은 Pb-프리 솔더, 및 Sn-Cu계, Sn-Ag계 및 Sn-Zn계 솔더 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 3 항에 있어서, 상기 솔더는, Pb-Sn계 합금 솔더, Sn-Cu계, Sn-Ag계 및 Sn-Zn계 솔더와 같은 Pb-프리 솔더, 및 Sn-Cu계, Sn-Ag계 및 Sn-Zn계 솔더 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 3 항에 있어서, 상기 솔더는 공정 조성의 Pb-Sn 합금 솔더이고, 상기 Cu의 추가량은 0.2 wt% 내지 0.3wt%의 범위인 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 접합재는 범프 및 볼 범프 중 어느 하나의 형상인 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서, 상기 Ni 확산 억제층은 상기 접합재를 상기 Ni층 및 상기 Ni 합금층 중 어느 하나로 용융/접합하는 단계에서 형성되는 것을 특징으로 하는 반도체 장치.
  9. 제 1 항에 있어서, 일 반도체칩이 다른 반도체칩, 반도체 패키지, 및 배선 기판 중 어느 하나 상의 Ni층 및 Ni 합금층 중 어느 하나에 상기 전극 구조를 포함하는 접합재를 개재하여 접합되고 접속되는 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서, 상기 반도체 패키지가 상기 배선 기판 상의 상기 Ni층, 상기 Ni 합금층, 및 상기 Cu 합금층 중 어느 하나에, 상기 전극 구조를 포함하는접합재를 개재하여 접합되고 접속되는 특징으로 하는 반도체 장치.
  11. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    상기 전극 구조를 구성하는 Sn 함유 솔더로 형성되는 접합재에 소정량의 Cu 및 Pd 중 어느 하나를 사전에 추가하는 단계; 및
    상기 Cu 및 Pd 중 어느 하나가 추가된 상기 접합재를 상기 전극 구조를 구성하는 상기 Ni층 및 상기 Ni 합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    Cu 및 Pd 중 어느 하나를 함유하는 플럭스 및 솔더 페이스트 중 어느 하나를 상기 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나에 도포하는 단계; 및
    상기 전극 구조를 구성하는 Sn-함유 솔더로 형성된 접합재를 상기 Ni층 및 상기 Ni 합금층 중 어느 하나에 상기 플럭스 및 상기 솔더 페이스트 중 어느 하나를 개재하여 용융/접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 11 항에 있어서, 상기 접합재는 상기 솔더 페이스트를 상기 전극 구조 상에 도포함으로써 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 11 항에 있어서, 상기 Cu 및 상기 Pd 중 어느 하나의 추가량은 0.1wt% 내지 0.5wt%의 범위 내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 11 항에 있어서, 상기 솔더는 Pb-Sn계 합금 솔더, 및 Sn-Cu계, Sn-Ag계, 및 Sn-Zn계와 같은 Pb-프리 솔더를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 11 항에 있어서, 상기 솔더는 공정 조성의 Pb-Sn 합금 솔더이고, 상기 Cu의 추가량은 0.2wt% 내지 0.3wt%의 범위 내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 11 항에 있어서, 상기 접합재는 범프 및 볼 범프 중 어느 하나의 형상인 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    Sn 함유 솔더볼의 표면에 Cu층을 코팅하는 단계; 및
    상기 Cu층이 코팅된 상기 솔더볼을 상기 전극 구조를 구성하는 Ni층 및 Ni합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    Cu층과 솔더층이 적층된 솔더 테이프를 상기 전극 구조를 구성하는 Ni층 및 Ni합금층 중 어느 하나에 적층하고, 상기 솔더 테이프를 펀치로 펀칭하여 압착하는 단계; 및
    상기 펀칭 단계 후에 열처리를 수행하여 상기 솔더 테이프를 상기 Ni층 및 상기 Ni 합금층 중 어느 하나에 용융/접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    상기 전극 구조를 구성하는 Ni층 및 Ni 합금층 중 어느 하나 상에 Cu 도금층 및 솔더 도금층으로 형성된 적층된 도금층을 형성하는 단계; 및
    열처리를 수행하여, 상기 Ni층 및 상기 Ni 합금층 중 어느 하나에 상기 적층 도금층을 용융/접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 반도체 칩, 반도체 패키지, 및 배선 기판 간의 상호 접속에 이용되는 전극 구조를 포함하는 반도체 장치의 제조 방법으로서,
    상기 전극 구조에 Cu층 및 다공질 Ni층을 순차적으로 적층시켜 형성하는 단계; 및
    상기 Ni층의 표면 상에 솔더볼을 위치시키고, 열처리를 수행하여 상기 Ni층에 상기 솔더볼을 용융/접착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 11 항에 있어서, 상기 Ni층 및 상기 Ni 합금층 중 어느 하나는 무전해 Ni-P 도금액 및 무전해 Ni-B 도금액 중 어느 하나에서 무전해 도금 공정으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0022971A 2002-04-12 2003-04-11 반도체 장치 및 그 제조 방법 KR20030081172A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002110042A JP2003303842A (ja) 2002-04-12 2002-04-12 半導体装置およびその製造方法
JPJP-P-2002-00110042 2002-04-12

Publications (1)

Publication Number Publication Date
KR20030081172A true KR20030081172A (ko) 2003-10-17

Family

ID=28786608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022971A KR20030081172A (ko) 2002-04-12 2003-04-11 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20030193094A1 (ko)
JP (1) JP2003303842A (ko)
KR (1) KR20030081172A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612048B1 (ko) * 2005-07-04 2006-08-14 한국전자통신연구원 칩 본딩 방법
KR20110006615A (ko) * 2009-07-13 2011-01-20 엘에스아이 코포레이션 구리 첨가에 의한 솔더 인터커넥트의 개선
US8671564B2 (en) 2009-06-10 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Substrate for flip chip bonding and method of fabricating the same

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6929170B2 (en) * 2003-09-30 2005-08-16 Ted Ju Solder deposition method
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜
WO2005093816A1 (en) * 2004-03-05 2005-10-06 Infineon Technologies Ag Semiconductor device for radio frequency applications and method for making the same
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
US7325716B2 (en) * 2004-08-24 2008-02-05 Intel Corporation Dense intermetallic compound layer
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP4868379B2 (ja) * 2004-12-14 2012-02-01 カシオ計算機株式会社 半導体素子およびその製造方法
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7361990B2 (en) * 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
WO2006131979A1 (ja) * 2005-06-10 2006-12-14 Senju Metal Industry Co., Ltd. 無電解Ｎiめっき部のはんだ付け方法
US7233074B2 (en) * 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
KR100723497B1 (ko) * 2005-08-11 2007-06-04 삼성전자주식회사 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP5099644B2 (ja) * 2006-05-29 2012-12-19 日本電気株式会社 電子部品、半導体パッケージ及び電子機器
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
JP5535448B2 (ja) * 2008-05-19 2014-07-02 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
US8987975B2 (en) * 2009-12-04 2015-03-24 Daishinku Corporation Lead type piezoelectric resonator device
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
WO2011099934A1 (en) * 2010-02-10 2011-08-18 Agency For Science, Technology And Research A method of forming a bonded structure
JP5224550B2 (ja) * 2010-03-24 2013-07-03 ルネサスエレクトロニクス株式会社 半導体装置
CN103153528B (zh) * 2010-11-19 2016-10-12 株式会社村田制作所 导电性材料、使用它的连接方法和连接结构
JP5557788B2 (ja) * 2011-04-07 2014-07-23 株式会社 日立パワーデバイス 電子装置の製造方法
US8501615B2 (en) * 2011-06-15 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump formation
KR101184875B1 (ko) * 2011-06-28 2012-09-20 삼성전기주식회사 전기 접속단자 구조체 및 이의 제조방법
JP2013243338A (ja) * 2012-04-23 2013-12-05 Denso Corp 半導体装置
TWI476839B (zh) 2012-07-06 2015-03-11 Univ Nat Chiao Tung 晶圓次微米接合方法及其接合層
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
JP2014097529A (ja) * 2012-10-18 2014-05-29 Fuji Electric Co Ltd 発泡金属による接合方法、半導体装置の製造方法、半導体装置
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
KR101549810B1 (ko) * 2013-05-22 2015-09-04 엠케이전자 주식회사 무연 솔더 및 그를 포함하는 반도체 부품
JP6187226B2 (ja) * 2013-12-16 2017-08-30 富士通株式会社 電子装置の製造方法
EP2924727B1 (en) * 2014-03-01 2020-06-17 IMEC vzw Thin NiB or CoB capping layer for non-noble metal bond pads
WO2015147844A1 (en) * 2014-03-27 2015-10-01 Intel Corporation Hybrid interconnect for low temperature attach
JP6104858B2 (ja) * 2014-08-20 2017-03-29 株式会社東芝 半導体装置および半導体装置の製造方法
KR102306673B1 (ko) 2014-09-22 2021-09-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2016103530A (ja) * 2014-11-27 2016-06-02 新日鉄住金マテリアルズ株式会社 無鉛はんだバンプ接合構造
JP6634978B2 (ja) * 2016-07-12 2020-01-22 富士通株式会社 半導体装置及びその製造方法
KR20210094329A (ko) 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141156A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd 半導体素子
KR20000019151A (ko) * 1998-09-09 2000-04-06 윤종용 솔더 범프를 갖는 반도체 칩과 그 제조방법
KR100304993B1 (ko) * 1994-04-01 2001-11-30 엘리 웨이스 , 알 비 레비 범프형집적회로패키지용막회로금속시스템
KR20020060812A (ko) * 2001-01-12 2002-07-19 주식회사 암트론 표면실장용 복합솔더 및 그의 제조방법
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839047A (ja) * 1981-09-02 1983-03-07 Hitachi Ltd 半導体装置およびその製法
US6224690B1 (en) * 1995-12-22 2001-05-01 International Business Machines Corporation Flip-Chip interconnections using lead-free solders
JP3446517B2 (ja) * 1996-10-09 2003-09-16 株式会社日立製作所 Ｐｂフリーはんだ材料及びそれを用いた電子機器
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US20010024127A1 (en) * 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
JP2000061585A (ja) * 1998-08-21 2000-02-29 Tanaka Denshi Kogyo Kk 半田材料の鋳造方法
JP4130508B2 (ja) * 1999-01-22 2008-08-06 富士通株式会社 半田接合方法及び電子装置の製造方法
JP4237325B2 (ja) * 1999-03-11 2009-03-11 株式会社東芝 半導体素子およびその製造方法
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
JP3859403B2 (ja) * 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
JP3526420B2 (ja) * 1999-09-24 2004-05-17 株式会社東芝 半導体装置およびその製造方法
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed
EP1273099A1 (en) * 2000-04-06 2003-01-08 Koninklijke Philips Electronics N.V. Tunable filter arrangement comprising resonators.
JP3475147B2 (ja) * 2000-04-17 2003-12-08 株式会社タムラ製作所 はんだ接続部
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP2002033346A (ja) * 2000-07-18 2002-01-31 Showa Denko Kk ハンダバンプ電極の形成に用いるハンダペースト
JP2002043462A (ja) * 2000-07-27 2002-02-08 Fuji Electric Co Ltd 半導体パッケージおよびその製造方法
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
TW558809B (en) * 2002-06-19 2003-10-21 Univ Nat Central Flip chip package and process of making the same
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61141156A (ja) * 1984-12-14 1986-06-28 Hitachi Ltd 半導体素子
KR100304993B1 (ko) * 1994-04-01 2001-11-30 엘리 웨이스 , 알 비 레비 범프형집적회로패키지용막회로금속시스템
KR20000019151A (ko) * 1998-09-09 2000-04-06 윤종용 솔더 범프를 갖는 반도체 칩과 그 제조방법
KR20020060812A (ko) * 2001-01-12 2002-07-19 주식회사 암트론 표면실장용 복합솔더 및 그의 제조방법
JP2002280417A (ja) * 2001-01-15 2002-09-27 Nec Corp 半導体装置及びその製造方法並びに半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612048B1 (ko) * 2005-07-04 2006-08-14 한국전자통신연구원 칩 본딩 방법
US8671564B2 (en) 2009-06-10 2014-03-18 Samsung Electro-Mechanics Co., Ltd. Substrate for flip chip bonding and method of fabricating the same
KR20110006615A (ko) * 2009-07-13 2011-01-20 엘에스아이 코포레이션 구리 첨가에 의한 솔더 인터커넥트의 개선

Also Published As

Publication number Publication date
US20030193094A1 (en) 2003-10-16
JP2003303842A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
KR20030081172A (ko) 반도체 장치 및 그 제조 방법
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
US5470787A (en) Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US7939939B1 (en) Stable gold bump solder connections
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US6476494B1 (en) Silver-tin alloy solder bumps
KR101704030B1 (ko) 구리 첨가에 의한 솔더 인터커넥트의 개선
EP1987540B1 (en) Method for fabricating a package-on-package stacked semiconductor device using sn-ag-pt solder bodies
KR100482721B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 그 제조방법, 및 전자 기기
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
US20140159235A1 (en) Electronic component, electronic apparatus including the same, and manufacturing method of the electronic apparatus
US20060081995A1 (en) Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device
KR20080011448A (ko) 감소된 계면 공간을 갖는 구리 증착을 위한 땜납 조인트
JP2008238233A (ja) 非鉛系の合金接合材、接合方法および接合体
US7750484B2 (en) Semiconductor device with flip-chip connection that uses gallium or indium as bonding material
JP5231727B2 (ja) 接合方法
JP2016006812A (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP2004047510A (ja) 電極構造体およびその形成方法
Baggerman et al. Reliable Au-Sn flip-chip bonding on flexible prints
US11239190B2 (en) Solder-metal-solder stack for electronic interconnect
KR20050002577A (ko) 다층 구조를 구비한 고신뢰성 솔더 조인트
Hasegawa et al. Electroless Ni-P/Pd/Au plating for semiconductor package substrates
KR100896127B1 (ko) 솔더가 코팅된 전해 도금 범프 및 이를 사용하는 플립칩접합 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee