JP2008098336A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

【課題】 接合面の剥離やひび割れなどの不良を防止し、最終的な半導体発光素子の信頼性を向上させる。
【解決手段】
支持基板と、支持基板上方に形成され、第１の接続層と第２の接続層とを含む複合接続層と、複合接続層上方に形成された拡散バリア層と、拡散バリア層上方に形成された半導体積層構造と、拡散バリア層と半導体積層構造との間に形成された反射性電極層とを有する半導体発光素子であって、第１の接続層、第２の接続層の少なくともいずれかは共晶材料から構成され、拡散バリア層は、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である半導体発光素子を作製する。
【選択図】 図１

Description

本発明は、半導体発光素子に関し、特に金属反射層を有する半導体発光素子に関する。

発光ダイオード（ＬＥＤ）等の半導体発光素子において、より高輝度の素子を開発するためには、素子からの光取り出し効率を向上させる事が非常に重要である。例えばＧａＡｓ（ガリウム砒素）基板上にＡｌＧａＩｎＰ（アルミガリウムインジウムリン）からなる半導体積層構造を積層した構造においては、活性層で発光した光のうち基板方向に放射された光はＧａＡｓ基板によって吸収されてしまい、高い光取り出し効率が得られない。従って、全方向に放出される光のうち、基板方向に向かう光を基板に吸収させずに有効に素子の外部に取り出すことが、高輝度化への大きなポイントとなる。

光取り出し効率の向上手段として、仮基板上に半導体積層構造をエピタキシャル成長させた後、発光波長の光を吸収する仮基板を除去し、発光した光を反射する金属反射層を設けて、金属基板などの導電性基板に貼り合せた構造が提案されている。

例えば、特開２００１−１８９４９０号公報、特開２００１−４４４９１号公報、もしくは特開２００２−２１７４５０号公報のような半導体発光素子が提案されている。

特開２００１−１８９４９０号公報 特開２００１−４４４９１号公報 特開２００２−２１７４５０号公報

貼り合せ構造の半導体素子においては、貼り合せ工程およびオーミック接触を得るための合金化工程等で、約３００〜５００℃の高温にさらされる。そのため、反射層と接続層との間に元素の侵入・拡散を防ぐためのバリア層を設けて、反射層の反射率低下やオーミック接触の劣化を抑える方法が提案されている。一般的にバリア層としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）等の高融点金属やそれらの窒化物である窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）等からなる単層、複合層が用いられている。

しかしながら、これらのバリア層においては、上述の熱履歴を加えた際、ストレスの影響等により反射層や接続層との界面で剥離（完全な剥離でない浮きも含む）が発生し、信頼性を低下させる原因になっていた。さらに、クラック（ひび割れ）が発生した部分からはんだや共晶材料が反射層に侵入したり電極材料が拡散したりする事により、反射層の反射特性低下やオーミック接触不良による電気特性の劣化を引き起こす原因となっていた。特に、反射層構造が、半導体積層構造上に部分的に形成されたオーミック電極と反射層との複合体から形成されている場合等においては、段差部にストレスが集中しやすく、不良を発生する確率が高くなる。

本発明の目的は、信頼性の向上した半導体発光素子を提供することである。

支持基板と、
前記支持基板上方に形成され、第１の接続層と第２の接続層とを含む複合接続層と、
前記複合接続層上方に形成された拡散バリア層と、
前記拡散バリア層上方に形成された半導体積層構造と、
前記拡散バリア層と前記半導体積層構造との間に形成された反射性電極層と
を有する半導体発光素子であって、
前記第１の接続層、前記第２の接続層の少なくともいずれかは共晶材料から構成され、
前記拡散バリア層は、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である半導体発光素子が提供される。

本発明の他の観点によれば、支持基板上方に、第１の接続層を形成して支持体を作成する工程と、
前記支持基板とは別に用意した成長基板上方に、半導体積層構造を含む半導体積層構造と、反射性電極層と、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である拡散バリア層と、第２の接続層をこの順に形成して積層体を作成する工程と、
前記支持体の前記第１の接続層と、前記積層体の前記第２の接続層とを接続し、複合接続層を形成する工程と、
前記成長基板を除去する工程と
を含む半導体発光素子の製造方法であって、
前記第１の接続層、前記第２の接続層のうち少なくともいずれかは共晶材料から構成される半導体発光素子の製造方法が提供される。

・反射性電極層の反射率の低下を減少させる。
・オーミック特性（電気的特性）の劣化を防止する。
・半導体の信頼性を向上させる。

本発明の実施例による半導体発光素子の製造方法を説明する。

図１Ａ〜図１Ｇに、本実施例による半導体発光素子の製造工程を表した概略断面図を示す。

図１Ａに示すように、半導体基板１１上に、半導体積層構造１２を例えばＭＯＣＶＤ法等を用いてエピタキシャル成長する。半導体積層構造１２に含まれる半導体活性層はそこに電流を流すことにより、その半導体の固有の波長の光を発光する。ここでは、半導体積層構造１２を組成の異なるＡｌＧａＩｎＰ系化合物半導体層より構成し、それに格子整合可能な半導体基板１１としてＧａＡｓ基板を用いる。半導体積層構造１２には、多重量子井戸構造（ＭＱＷ）の他に、単一量子井戸構造（ＳＱＷ）、ホモｐｎ接合、シングルへテロ構造（ＳＨ）もしくはダブルへテロ構造（ＤＨ）などを適用しても良く、適宜バッファ層、クラッド層、電流拡散層、コンタクト層等を含む。

図１Ｂに示すように、半導体積層構造１２上にＳｉＯ_２層１３を形成することが好ましい。ＳｉＯ_２層１３は後述する反射性電極層１４と共に、半導体積層構造１２で発光された光のうち、光取り出し側と反対側に発光された光を光取り出し側へ反射し、光取り出し効率を向上させる為の反射層を構成する。反射層を金属膜のみで構成した場合、反射特性とオーミック接触の両立が困難である。これはオーミック接触を得るために合金化すると、半導体層と電極界面での合金層の形成によるモフォロジーの悪化、または電極材料の拡散によって反射率が低下するためである。

ＳｉＯ_２層１３は、例えばプラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等を用いて半導体積層構造１２上に形成した後、フォトリソグラフィ法およびエッチング法により所望の形状に穴あけ加工を行う。穴あけ後の凹部１３ａはその底面に半導体積層構造１２が露出する。エッチングはウェットもしくはドライエッチング共に可能であるが、ここではバッファードフッ酸（ＢＨＦ）を用いてウェットエッチングを行った。

ＳｉＯ_２層１３の膜厚は、高い反射率が得られる領域をシミュレーションにより求め設定した。ここでは、膜厚を９０ｎｍとする。

その後、反射性電極層１４を形成する。製造後の半導体発光素子において、反射性電極層１４は、電極としてのみならず、上述のようにＳｉＯ_２層１３と共に反射層としても機能する。

反射性電極層１４は、半導体積層構造１２とオーミック接触を形成することが出来る金属を用いて、半導体積層構造１２およびＳｉＯ_２層１３上に抵抗加熱蒸着法、電子線（ＥＢ）蒸着法、スパッタ法などによって形成される。ここでは、半導体積層構造１２をＡｌＧａＩｎＰ系化合物で形成し、ＡｕＺｎをスパッタ法にて厚さ３００ｎｍに成膜し反射性電極層１４とする。反射性電極層１４は、後述の合金化工程により、ＳｉＯ_２層１３の凹部１３ａ底面において半導体積層構造１２とオーミック接触を形成し、オーミック電極として働く。

反射性電極層１４上に拡散バリア層１５を形成する。拡散バリア層１５は高融点金属であるＴａをＴａＮで挟んだ３層構造からなり、成膜にはスパッタ法を用い、膜厚はそれぞれ第１ＴａＮ層１５ａが２００ｎｍ、Ｔａ層１５ｂが５０ｎｍ、第２ＴａＮ層１５ｃが１００ｎｍとする。ＳｉＯ_２層１３に接している第１ＴａＮ層１５ａの膜厚はＳｉＯ_２層１３よりも厚く、少なくとも１５０ｎｍ以上の膜厚が必要となる。また、中間のＴａ層１５ｂの膜厚は、たとえば１０〜１００ｎｍとする。

拡散バリア層１５は、ＡｕＺｎ中のＺｎが外方拡散するのを防ぐと同時に、後工程で半導体積層構造１２を含む積層体１と支持体２とを共晶材料を用いて接合させる際、共晶材料が反射性電極層１４側に侵入（拡散）することを防止するためのものである。この拡散バリア層１５が機能しない場合、後工程における熱の影響により、半導体積層構造１２と反射性電極層１４との間のオーミック特性が悪くなり、順方向電圧降下Ｖｆ上昇等の電気特性の劣化を引き起こす。同時に、反射率も低下するために光取り出し効率が低下し、半導体発光素子の明るさも減少する。

なお、拡散バリア層１５の中間の高融点金属（ここではＴａ）層１５ｂの材料は、Ｔａに限定されない。例えば、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、ＴｉＷ等の高融点金属のうち１つ以上もしくはそれらの合金を用いても良い。

拡散バリア層１５を形成後、半導体積層構造１２と反射性電極層１４（ｐ型電極）との間の良好なオーミック接触を構成するために合金化を行う。本実施例ではｐ型のＡｌＧａＩｎＰに対してＡｕＺｎを電極として採用しているため、窒素雰囲気下、約５００℃で熱処理を行った。

図１Ｃに示すように、合金化工程のあと、補助接続層１６（第１の補助接続層１６ａと第２の補助接続層１６ｂとの積層構造）を蒸着する。第１の補助接続層１６ａにはＡｌを、第２の補助接続層１６ｂにはＴａを採用し、膜厚はそれぞれ２００ｎｍ〜１０００ｎｍ、１００ｎｍ〜２００ｎｍとする。

ここで、Ａｌの蒸着にはＥＢ法を用いたが、抵抗加熱蒸着法、もしくはスパッタ法により蒸着しても良い。Ｔａは高融点金属であるため、ＥＢ法を用いる。

金属層１７を形成する。金属層１７は、たとえばＡｕを抵抗加熱蒸着法により成膜し、厚さは２００ｎｍとする。

半導体基板１１、半導体積層構造１２、ＳｉＯ_２層１３、反射性電極層１４、拡散バリア層１５、補助接続層１６および金属層１７の積層構造を、積層体１と呼ぶこととする。

図１Ｄに示すように、導電性基板２１の一方の面にオーミック金属層２２を蒸着し、もう一方の面にオーミック金属層２２、密着層２３、濡れ性向上層２４、共晶結合層２５を順次蒸着する。

蒸着方法は、抵抗加熱およびＥＢ蒸着法、スパッタ法等のうちから適当な手法を用いることが出来る。

導電性基板２１には、例えばｐ型不純物を高濃度に添加したＳｉ基板を用いる。オーミック金属層２２にはＰｔを用いる。膜厚は１００〜３００ｎｍである。ここでは２００ｎｍとする。

なお、オーミック金属層２２はＰｔに限定されることなく、Ａｕ、Ｎｉ、Ｔｉ等のＳｉ基板とオーミック接触を形成可能な金属を用いることも可能である。それらを用いた場合は、Ｓｉ基板とのオーミック接触を得るために窒素雰囲気下での合金化工程が適宜必要となる。

また、導電性基板２１はＳｉ基板に限る必要はなく、導電性で熱伝導率が高い材料、例えばＡｌ、Ｃｕなどを用いても良い。

密着層２３にはＴｉを用い、濡れ性向上層２４には例えばＮｉを用いる、膜厚はそれぞれ１００ｎｍ〜２００ｎｍ、５０ｎｍ〜１５０ｎｍである。ここでは、密着層２３：１５０ｎｍ、Ｎｉ：１００ｎｍとする。濡れ性向上層２４は、Ｎｉの代わりにＮｉＶ、Ｐｔ等を用いても良い。

共晶結合層２５にはＡｕＳｎを用い、膜厚は３００ｎｍ〜３０００ｎｍである。ここでは４００ｎｍとする。組成はＡｕ：Ｓｎ＝約８０：約２０（ｗｔ％の場合。ａｔ％の場合、Ａｕ：Ｓｎ＝約７０：約３０）であることが望ましい。また、共晶結合層２５は、主成分がＡｕＳｎであれば良く、たとえばＡｕＳｎに添加物が加えられていても良い。

導電性基板２１、オーミック金属層２２、密着層２３、濡れ性向上層２４および共晶結合層２５をまとめて支持体２と呼ぶこととする。

密着層２３、濡れ性向上層２４を具備することによって以下の効果が得られる。

第１に、最終構成における支持体２の密着信頼性を十分なものとすることができる。支持体２がこれらの層を有しない場合、後工程において積層体１との熱圧着を行うと剥れが生じてしまう。

第２に、後工程における積層体１との熱圧着において、ＡｕＳｎ層のボールアップを防止することが出来る。ボールアップとは、共晶温度以上で一度液化したＡｕＳｎが降温時に再固化する際、偏析により部分的に盛り上がる現象をいう。

図１Ｅ、図１Ｆに示すように、積層体１と支持体２を例えば熱圧着により接続する。ここでは、共晶材料が溶融する温度と圧力を加えることにより、第１の接続層である共晶結合層２５（ＡｕＳｎ層）と第２の接続層である金属層１７（Ａｕ層）が新たな共晶材料（ＡｕＳｎ）を形成し、積層体１と支持体２を接続する。その際、共晶材料ＡｕＳｎが溶融するため、積層体１と支持体２を適切な方法で固定する必要がある。接続は積層体１の金属層１７と支持体２の共晶結合層２５とを密着させて保持し、窒素雰囲気下約１ＭＰａ、３００℃を１０分間保つことで行う。

なお、接続材料、接続時の雰囲気、接続温度および接続時間は、使用する共晶材料が溶融し、その特性に変化（例えば、酸化等による接続強度の劣化）を及ぼすことがなく、積層体１と支持体２とが接続されるのに十分な材料、雰囲気、温度および時間であれば良く、上記の例に限定されない。

熱圧着により新たに形成された接続層に関しては、発明者らが先に為した提案である特願２００４−２６７１５９段落「００２３」〜「００７９」に記載されているのと同様である。以下、その概要を簡単に説明する。

熱圧着により積層体１の金属層１７（Ａｕ）と支持体２の共晶結合層２５（ＡｕＳｎ）が接続された結果、新たなＡｕＳｎからなる接続層が形成される。また、補助接続層１６ｂのＴａが破壊され、破壊された部分を介して補助接続層１６ａのＡｌがＡｕＳｎ層側に拡散するのと同時に、ＡｕＳｎ層が補助接続層１６ａ側に拡散する。これらの拡散の結果、ＡｕＳｎＡｌ合金を含む複合接続層２６が形成される。

共晶結合層２５は、上記組成のＡｕＳｎで構成されているため、約２８０℃で溶融される。しかしながら、複合接続層２６は、４００℃〜５００℃に加熱されても完全には溶融しない。従って、後述する貼り合せ後の加熱工程においても再溶融することがなく剥離が防止できるため、信頼性の高い接続を得ることが出来る。さらに、Ａｌを含んでいることにより、拡散バリア層１５とも良好な密着性を保つことが出来る。

本実施例に戻って説明を続ける。

図１Ｇに示すように、積層体１と支持体２とを接続した後、積層体１側の半導体基板１１を除去する。ここでは、アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、半導体基板１１の除去は、ウェットエッチングに限らず、ドライエッチング、機械研磨、化学機械研磨（ＣＭＰ）を用いてもよく、若しくはそれらの方法のうち少なくとも１つの方法を含む組み合わせにより行っても良い。

半導体基板１１を除去した後、半導体発光素子の表面に現れた半導体積層構造１２上に、半導体積層構造１２とオーミック接触する表電極１８を形成する。

ここでは、表電極１８を形成する面にはｎ型半導体が露出しており、ｎ型半導体とオーミック接続を形成することの出来る材料として周知のＡｕＧｅＮｉを表電極に用いた。この他、ＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を用いて形成することも可能である。

表電極１８は、例えばリフトオフ法を用いて形成される。リフトオフ法とは、半導体積層構造１２上にフォトレジストを塗布し、フォトマスクを用いて選択的に露光することにより所望の電極形状を開口したフォトレジストパターンを形成し、電極材料を蒸着した後、フォトレジストをその上の金属層と共に剥離する方法である。

また、電極材料の蒸着方法は、抵抗加熱蒸着法の他、電子線蒸着法、スパッタ法などを用いても良い。

更に、半導体積層構造１２と表電極１８（ｎ側電極）との間の良好なオーミック接触を構成する為に、窒素雰囲気下、約４００℃での熱処理による合金化を行う。

上記のような工程を経て、半導体発光素子を製造する。

以下、写真を参照して拡散バリア層１５を３層構造とすることにより、反射性電極層１４や複合接続層２６との界面において、共晶結合および合金化等の加熱による剥離（浮きも含む）やクラック（ひび割れ）等の不具合を抑止する効果があることを説明する。

発明者らは、上記実施例による製造方法により製造した半導体発光素子サンプルＡと、比較例として、その半導体発光素子と同様の構成で、拡散バリア層１５をＴａＮ単層とした半導体発光素子サンプルＢとを作製し、それぞれの素子について観察を行った。

図２Ａに、サンプルＡの半導体積層構造１２と反射電極層１４との界面の合金化のための熱処理工程後における反射性電極層の上からの顕微鏡写真を示す。また、図２ＢにサンプルＢの半導体積層構造１２と反射電極層１４との界面の合金化のための熱処理工程後における反射性電極層の上からの顕微鏡写真を示す。それぞれの図中円部分１３ａ１および１３ａ２がＳｉＯ_２除去部分である。

図２Ｂに示すように、サンプルＢにおける反射性電極層の凹部１３ａ２の領域の境界には膜浮きが発生しているのが観察される。一方、図２Ａに示すように、サンプルＡにおける反射性電極層の凹部１３ａ１の領域の境界には膜浮きが観察されない。

発明者らは、サンプルＡの反射性電極層におけるＴａ層の膜厚を変えて観察を行ったところ、Ｔａ層の膜厚が１０ｎｍ〜１５０ｎｍの範囲では反射層凹部１３ａ１の境界における膜浮きが発生しなかった。この範囲がＴａ層の膜厚の最適範囲と考えられる。

図３Ａに、サンプルＡの貼り合せ工程後（表電極１８形成前）における半導体積層構造１２側から撮影した接続層の顕微鏡写真を示し、図３ＢにサンプルＢの貼り合せ工程後（表電極１８形成前）における半導体積層構造１２側から撮影した接続層の顕微鏡写真を示す。

図３Ｂに示すように、サンプルＢにおいてはバリア層が破れていることが確認できる。一方、図３Ａに示すように、サンプルＡにおいてはバリア層が破れておらず、バリア層としての機能も優れていることが確認できる。

上述のように、半導体発光素子において、はんだ、もしくは共晶材料のバリア層として、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、ＴｉＷ等の高融点金属およびそれらの合金をＴａＮで挟み込んだ積層構造とする事により、貼り合わせおよび合金等の加熱工程におけるストレスが緩和され、反射層や接続層との界面における剥離（浮きも含む）およびクラック（ひび割れ）の発生を防止することが出来る。特に、反射性電極層中にパターンが形成されている場合などには、その段差部において不良防止の効果は大きい。

また、結果として、反射性電極層への共晶材料の侵入によって引き起こされる反射率の低下およびオーミック特性（電気的特性）の劣化を防止できる。

これらの効果により、半導体発光素子の最終的な信頼性を向上させることが出来る。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。

例えば、高融点金属層１５ｂは複数の層で構成されても良く、さらに複数の高融点金属１５ｂを形成した場合にはＴａＮ層に接する側を、密着性の高いＴｉで構成しても良い。また、拡散バリア層１５自体の積層構造も３層に限定されるものでなく、高融点金属とＴａＮとを交互に積層した３層以上の多層構造などでも良い。さらに、ＴａＮ層と高融点金属層との間にＴａＮと高融点金属材料以外の材料からなる層を含むものでも良く、例えばＮｉ層からなる密着層などを導入しても良い。

なお、第１の接続層、第２の接続層を半導体側に形成した後に貼り合せ工程を行うことなども可能である。

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

図１Ａ〜図１Ｇは、実施例による半導体発光素子の製造方法を示した概略断面図である。 図２Ａは、サンプルＡの合金化後における反射性電極層の上からの顕微鏡写真であり、図２Ｂは、サンプルＢの合金化後における反射性電極層の上からの顕微鏡写真である。 図３Ａは、サンプルＡの貼り合せ工程後における接続層の上からの顕微鏡写真であり、図３Ｂは、サンプルＢの貼り合せ工程後における接続層の上からの顕微鏡写真である。

符号の説明

１ 積層体
２ 支持体
１１ 半導体基板
１２ 半導体積層構造
１３ ＳｉＯ_２層
１３ａ、１３ａ１、１３ａ２ 開口部または凹部
１４ 反射性電極層
１５ 拡散バリア層
１５ａ 第１ＴａＮ層
１５ｂ Ｔａ層または高融点金属層
１５ｃ 第２ＴａＮ層
１６、１６ａ、１６ｂ 補助接続層
１７ 金属層
１８ 表電極
２１ 導電性基板
２２ オーミック金属層
２３ 密着層
２４ 濡れ性向上層
２５ 共晶結合層
２６ 複合接続層

Claims (13)

1. 支持基板と、
   前記支持基板上方に形成され、第１の接続層と第２の接続層とを含む複合接続層と、
   前記複合接続層上方に形成された拡散バリア層と、
   前記拡散バリア層上方に形成された半導体積層構造と、
   前記拡散バリア層と前記半導体積層構造との間に形成された反射性電極層と
   を有する半導体発光素子であって、
   前記第１の接続層、前記第２の接続層の少なくともいずれかは共晶材料から構成され、
   前記拡散バリア層は、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である半導体発光素子。
2. 前記第１の接続層と前記支持基板を有する支持体における該第１の接続層と、前記第２の接続層、前記拡散バリア層、前記反射性電極層および前記半導体積層構造を有する積層体における該第２の接続層とを接続して形成される請求項１記載の半導体発光素子。
3. 前記複合接続層は、前記共晶材料の拡散を防止すると共に、該複合接続層の密着性を向上させる補助接続層を有する請求項１または２に記載の半導体発光素子。
4. 前記高融点金属層の膜厚は、１０ｎｍ〜１５０ｎｍである請求項１から３のいずれか１項記載の半導体発光素子。
5. 前記複合接続層側の前記ＴａＮ層の膜厚は、前記反射性電極層側の前記ＴａＮ層の膜厚より小さく、前記高融点金属層の膜厚より大きい請求項１から４のいずれか１項記載の半導体発光素子。
6. 前記半導体積層構造と前記反射性電極層との間に、該半導体積層構造の該反射性電極層側の面を部分的に覆う、誘電体材料を主成分とした反射層を有する請求項１から５のいずれか１項記載の半導体発光素子。
7. 前記反射性電極側の前記ＴａＮ層膜厚は、前記反射層膜厚より大きい請求項５または６記載の半導体発光素子。
8. 支持基板上方に、第１の接続層を形成して支持体を作成する工程と、
   前記支持基板とは別に用意した成長基板上方に、半導体積層構造を含む半導体積層構造と、反射性電極層と、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である拡散バリア層と、第２の接続層をこの順に形成して積層体を作成する工程と、
   前記支持体の前記第１の接続層と、前記積層体の前記第２の接続層とを接続し、複合接続層を形成する工程と、
   前記成長基板を除去する工程と
   を含む半導体発光素子の製造方法であって、
   前記第１の接続層、前記第２の接続層のうち少なくともいずれかは共晶材料から構成される半導体発光素子の製造方法。
9. 前記拡散バリア層を作成する工程の後に熱処理工程を含む請求項８記載の半導体発光素子の製造方法。
10. 前記高融点金属層の膜厚は、１０ｎｍ〜１５０ｎｍである請求項８または９に記載の半導体発光素子の製造方法。
11. 前記複合接続層側の前記ＴａＮ層の膜厚は、前記反射性電極層側の前記ＴａＮ層の膜厚より小さく、前記高融点金属層の膜厚より大きい請求項８から１０のいずれか１項記載の半導体発光素子の製造方法。
12. さらに、
    前記半導体積層構造と前記反射性電極層との間に、該半導体積層構造の該反射性電極層側の面を部分的に覆う、誘電体材料を主成分とした反射層を形成する工程を含む請求項８から１１のいずれか１項記載の半導体発光素子の製造方法。
13. 前記反射性電極側の前記ＴａＮ層膜厚は、前記反射層膜厚より大きい請求項１１または１２記載の半導体発光素子の製造方法。