JP2006086208A - 半導体素子とその製造方法、及び電子部品ユニット - Google Patents

Abstract

【課題】 高品質の半導体素子を提供する。
【解決手段】 基板と、基板上方に形成された複合接合層と、複合接合層上方に形成された第１の電極と、第１の電極上を含む領域に形成された半導体層と、半導体層上の一部の領域に形成された第２の電極とを有し、複合接合層は、基板、及び第１の接合層を含む支持基板と、半導体層、第１の電極、及び第２の接合層を含む半導体積層構造とを接合するときに形成され、第１または第２の接合層は共晶成分を含み、支持基板及び半導体積層構造の少なくとも一方は、拡散材料を含む拡散材料層を含み、複合接合層は、第１または第２の接合層の一方に含まれる共晶成分が他方の接合層と混合して第１の混合体を形成し、更に第１の混合体と拡散材料層に含まれる拡散材料とが混合し、第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成することにより形成される半導体素子を提供する。
【選択図】 図８

Description

本発明は、半導体素子とその製造方法、及び電子部品ユニットに関する。

導電性の基板に、半導体発光層を貼り合わせた構造を有する半導体発光素子が提案されている。（たとえば、特許文献１、２、３、４及び５参照。）
図１９は、上記構造を有する、従来の半導体発光素子６１の一例を示す概略的な断面図である。たとえばｎ型不純物を高濃度に添加したＳｉ基板である導電性支持基板６３上に、金属からなる反射層６８が積層される。反射層６８上には、正孔に対してポテンシャルバリア機能を有するｎ型クラッド層６６、正孔と電子との結合により光を発生する活性層６５、及び、電子に対してポテンシャルバリア機能を有するｐ型クラッド層６４を、この順に下からエピタキシャル成長する。ｐ型クラッド層６４上には、ｐ側オーミック電極６２が形成される。また、導電性支持基板６３の反射層６８が形成されている面とは反対の面に、ｎ側取出電極６７が形成される。

活性層６５で発生し、導電性支持基板６３に到達する前に反射層６８に入射した光は、反射層６８で反射され、半導体発光素子６１の外部に取り出される。反射層６８を、反射率の角度依存性を軽減して形成し、光の取り出し効率を向上させることができる。

図２０（Ａ）〜（Ｄ）は、図１９に示した半導体発光素子６１の製造方法を説明するための概略的な断面図である。

図２０（Ａ）を参照する。導電性支持基板６３上に、反射層６８を積層し、第１の基板７０を形成する。

図２０（Ｂ）を参照する。たとえばＧａＡｓで形成される仮基板（成長基板）６９上に、ｐ型クラッド層６４、活性層６５及びｎ型クラッド層６６を、下からこの順にエピタキシャル成長し、第２の基板７１を形成する。

図２０（Ｃ）を参照する。図２０（Ａ）に示した第１の基板７０と、図２０（Ｂ）に示した第２の基板７１とを、金属層６８とｎ型クラッド層６６とが接合されるように、接着する。

図２０（Ｄ）を参照する。仮基板６９を除去した後、ｐ型クラッド層６４上にｐ側オーミック電極６２を形成し、導電性支持基板６３の反射層６８が形成されている面とは反対の面に、ｎ側取出電極６７を形成する。

貼り合わせ構造を有する素子においては、貼り合わせ工程の後に、オーミック電極を形成する。オーミック接合を得るためには、貼り合わせ時の温度よりも高温（約４００℃〜５００℃）で加熱するため、貼り合わせに用いた共晶材料やはんだからなる接合層が再加熱、再溶融されることにより、剥離（完全な剥離でない「浮き」も含む。）が発生し、この剥離は信頼性を低下させる原因となっていた。

上述の場合、反射層６８は、ｎ型クラッド層６６とオーミック接触を形成し、ｎ側電極としての機能を有するが、良好な反射特性と、良好なオーミック接合の両立は難しい。オーミック接合を形成するには合金化工程が必要であるが、合金化すると、電極材料が拡散することにより反射率が低下するためである。

第１の基板７０と第２の基板７１との接合（貼り合わせ）には、はんだや共晶材料を用いる（図示せず）が、はんだや共晶材料が反射層に侵入してしまうため、反射層の反射特性が低下するという問題もあった。また、基板７０と接合層との接合の信頼性を向上することが望まれる。更に、２つの基板７０，７１を貼り合わせる際に、基板７０が基板７１より大きい場合には、基板７０上において、はんだや共晶材料がボールアップする問題点も生じる。

なお、特許文献５においては、反射層とはんだ層との間に、元素の拡散を防ぐためのタングステン（Ｗ）やモリブデン（Ｍｏ）からなるはんだバリア層や、密着性を向上させるためのニッケル（Ｎｉ）からなるはんだ接合層を設けた半導体発光素子の構成の提案の記載がある。

特開２００１−１８９４９０号公報 特開２００１−４４４９１号公報 特開２００２−２１７４５０号公報 特開平５−２５１７３９号公報 米国特許５９１７２０２号

本発明の目的は、高品質の半導体素子とその製造方法、及び電子部品ユニットを提供することである。

本発明の一観点によれば、（ａ）第１の基板を準備する工程と、（ｂ）前記第１の基板上方に第１の接合層を形成して、支持基板を得る工程と、（ｃ）第２の基板を準備する工程と、（ｄ）前記第２の基板上に、半導体層を形成する工程と、（ｅ）前記半導体層上方に、第２の接合層を形成して、半導体積層構造を得る工程と、（ｆ）拡散材料を含む拡散材料層を形成する工程であって、（ｆ１）前記工程（ｂ）において、前記第１の基板上方に拡散材料層を形成し、前記拡散材料層上方に前記第１の接合層を形成する工程、（ｆ２）前記工程（ｅ）において、前記半導体層上方に拡散材料層を形成し、前記拡散材料層上方に前記第２の接合層を形成する工程、のうち少なくとも一方の工程により拡散材料層を形成する工程と、（ｇ）前記支持基板の前記第１の接合層と、前記半導体積層構造の前記第２の接合層とを接合し、接合体を得る工程であって、（ｇ１）前記第１または第２の接合層は共晶材料を含んで形成されており、前記第１の接合層と前記第２の接合層とを混合させて第１の混合体を形成する工程と、（ｇ２）前記第１の混合体と前記拡散材料層の拡散材料とを混合させて、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成する工程と、を含んで接合体を得る工程とを有する半導体素子の製造方法が提供される。

この半導体素子の製造方法によれば、貼り合わせ後の加熱工程における密着性が向上した、高品質の半導体素子を製造することができる。

また、本発明の他の観点によれば、基板と、前記基板上方に形成された複合接合層と、前記複合接合層上方に形成された第１の電極と、前記第１の電極上を含む領域に形成された半導体層と、前記半導体層上の一部の領域に形成された第２の電極とを有し、前記複合接合層は、前記基板、及び第１の接合層を含む支持基板と、前記半導体層、前記第１の電極、及び第２の接合層を含む半導体積層構造とを接合するときに形成され、前記第１または第２の接合層は共晶成分を含み、前記支持基板及び前記半導体積層構造の少なくとも一方は、拡散材料を含む拡散材料層を含み、前記複合接合層は、前記第１または第２の接合層の一方に含まれる共晶成分が他方の接合層と混合して第１の混合体を形成し、更に前記第１の混合体と前記拡散材料層に含まれる拡散材料とが混合し、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成することにより形成される半導体素子が提供される。

この半導体素子は、良好なオーミック性を備え、ボールアップや電極機能低下が防止され、貼り合わせ後の加熱工程における密着性が向上した、高品質の半導体素子である。

更に、本発明の他の観点によれば、基台と、前記基台上方に形成された複合接合層と、前記複合接合層上方に形成された電子部品とを有し、前記複合接合層は、前記基台、及び第１の接合層を含む基台領域と、前記電子部品及び第２の接合層を含む電子部品領域とを接合するときに形成され、前記第１または第２の接合層は共晶成分を含み、前記基台領域及び前記電子部品領域の少なくとも一方は、拡散材料を含む拡散材料層を含み、前記複合接合層は、前記第１または第２の接合層の一方に含まれる共晶成分が他方の接合層と混合して第１の混合体を形成し、更に前記第１の混合体と前記拡散材料層に含まれる拡散材料とが混合し、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成することにより形成される電子部品ユニットが提供される。

この電子部品ユニットは、貼り合わせ後の加熱工程における密着性が向上した、高品質の電子部品ユニットである。

本発明によれば、高品質の半導体素子とその製造方法、及び電子部品ユニットを提供することができる。

本願は、本願発明者らが先に為した提案（特願２００３−０８８１８１号）について考究を深め、より高品質の半導体素子とその製造方法、及び電子部品ユニットの提案を行うものである。

図１（Ａ）〜（Ｈ）は、半導体発光素子の製造方法を示す概略的な断面図である。

図１（Ａ）を参照する。たとえばｎ型またはｐ型不純物を高濃度に添加したＳｉで形成された導電性基板１１の両面に、Ａｕ層１２を蒸着し、窒素雰囲気下において、４００℃で合金化する。Ａｕ層１２の厚さは、たとえば１５０〜６００ｎｍである。ここでは、一方のＡｕ層１２の厚さを１５０ｎｍ、他方のそれを６００ｎｍとした。合金化により、導電性基板１１とＡｕ層１２とは一体化され、オーミック接触を形成する。

このため、Ａｕ層１２の導電性基板１１からの剥離を防止することができ、密着性に優れ、良好なオーミック性を有し、寿命の長い、信頼性の高い半導体素子を得ることができる。また、半導体素子の製造過程においても、合金化の後工程における耐久性を向上させることができる。

なお、導電性基板１１には、Ｓｉ以外の材料、たとえばＣｕなど、導電性があり、熱伝導率が高い材料を用いることができる。

一方のＡｕ層１２（厚さ１５０ｎｍのＡｕ層１２）上にＴｉ層１３、Ｔｉ層１３上にＮｉ層１４を、電子線蒸着法（ＥＢ法）により蒸着する。Ｔｉ層１３の厚さは、１００〜２００ｎｍ、Ｎｉ層１４の厚さは、５０〜１５０ｎｍである。ここでは、Ｔｉ層１３、Ｎｉ層１４の厚さをそれぞれ、１５０ｎｍ、１００ｎｍとした。

図１（Ｂ）を参照する。Ｎｉ層１４上に、ＡｕＳｎ層１５を抵抗加熱蒸着法により蒸着する。ＡｕＳｎ層１５の厚さは、６００〜３０００ｎｍである。ここでは２０００ｎｍとした。ＡｕＳｎ層１５の組成は、Ａｕ：Ｓｎ＝約８０ｗｔ％：約２０ｗｔ％（＝約７０ａｔ％：約３０ａｔ％）であることが望ましく、ここでも、ＡｕＳｎ層１５を上記組成に構成した。ＡｕＳｎは共晶材料である。ＡｕＳｎ層１５は、ＡｕＳｎを主成分としていればよく、たとえばＡｕＳｎに添加物が加えられていてもよい。

なお、Ｔｉ層１３、Ｎｉ層１４、及びＡｕＳｎ層１５は、スパッタ法により蒸着してもよい。

導電性基板１１、Ａｕ層１２、Ｔｉ層１３、Ｎｉ層１４及びＡｕＳｎ層１５の積層構造を支持基板３０と呼ぶことにする。

支持基板３０が、Ｔｉ層１３及びＮｉ層１４を備えることにより、Ｔｉ層１３の密着性向上効果及びＮｉ層１４の濡れ性向上効果から、最終構成における導電性基板１１の密着の信頼性を十分なものとすることができる。更に、後工程においてＡｕＳｎ層１５が溶融する温度である約２８０℃（共晶温度）に加熱しても、ＡｕＳｎ層１５が支持基板３０上でボールアップすることを防止することができる。「ボールアップ」とは、共晶温度以上で一度液化したＡｕＳｎが、温度の降下により再び固化する際、支持基板３０上で偏析することにより、部分的に盛り上がる現象をいう。

なお、Ｎｉ層１４の代わりに、Ｔｉ層１３上に、ＮｉＶ層やＰｔ層を形成しても、ボールアップを防止する効果が得られる。

図１（Ｃ）を参照する。次に、半導体発光層２２に格子整合可能な半導体基板２１を準備し、半導体基板２１上に、半導体発光層２２をエピタキシャル成長する。半導体発光層２２は、電子、正孔を注入することにより、その半導体固有の波長の光を発光する。

ここでは半導体基板２１としてＧａＡｓ基板を用いた。また、半導体発光層２２として組成の異なるＡｌＧａＩｎＰ系化合物半導体のバリア層とウエル層とを交互に積層して、多重量子井戸構造を形成する。半導体発光層２２は、ホモｐｎ結合、ダブルヘテロ（ＤＨ）構造、シングルヘテロ（ＳＨ）構造で構成してもよい。半導体発光層をｎ型クラッド層、ｐ型クラッド層で挟んだ構造も半導体発光層と呼ぶ。半導体発光層２２については、後に詳述する。

図１（Ｄ）を参照する。半導体発光層２２上に、反射電極層２３を形成する。製造後の半導体発光素子において、反射電極層２３は、電極としてのみならず、半導体発光層２２で発光された光のうち光取り出し側と反対側へ発光された光を光取り出し側へ反射し、半導体発光素子の光取り出し効率を向上させるための反射層として機能する。

反射電極層２３は、半導体発光層２２とオーミック接合を形成することのできる金属を用いて形成される。ここでは、半導体発光層２２の表面を、ｐ型の化合物半導体であるＡｌＧａＩｎＰ系化合物で形成し、ＡｕＺｎを用いて、厚さ３００ｎｍのｐ側電極とした。反射電極層２３は、たとえば抵抗加熱蒸着法、電子線蒸着法（ＥＢ法）、スパッタ法などを用いて、半導体発光層２２上に形成される。

図１（Ｅ）を参照する。反射電極層２３上に、窒化タンタル（ＴａＮ）で構成されたＴａＮ層２４を、たとえば反応性スパッタ法を用いて、厚さ１００ｎｍに形成する。

ここで、半導体発光層２２と反射電極層２３（ｐ側電極）間の良好なオーミック接合を構成するために合金化を行った。ｐ型のＡｌＧａＩｎＰ系化合物に対してＡｕＺｎを電極として採用しているため、窒素雰囲気下、約５００℃での熱処理を行った。

ＴａＮ層２４は、後工程で、支持基板３０と半導体発光層２２を含む構造体とを、共晶材料を用いて接合（メタルボンディング）させる際、共晶材料が反射電極層２３側に侵入（拡散）することを防止するためのものである。

ＴａＮ層２４上に、厚さ６００ｎｍのＡｌからなるＡｌ層２５を堆積する。堆積には、電子線蒸着法（ＥＢ法）、抵抗加熱蒸着法等を用いることができる。Ａｌ層２５は、後述のように、半導体発光素子の密着性の向上、ＡｕＳｎＡｌ合金の形成による共晶材料（ＡｕＳｎ）の反射電極層２３側への侵入（拡散）の結果的な防止、及び、それらに伴う半導体発光素子の品質向上に寄与する。

Ａｌ層２５上に、厚さ１００ｎｍのタンタル（Ｔａ）からなるＴａ層２６を蒸着する。蒸着には、電子線蒸着法（ＥＢ法）を用いる。Ｔａは高融点金属であるため、抵抗加熱蒸着法では蒸着が困難であるが、電子線蒸着法（ＥＢ法）を用いることで、Ｔａ層を容易に成膜することができる。スパッタ法を用いてもよい。

Ｔａ層２６は、後述するように、後工程で、支持基板３０に半導体発光層２２を含む構造体を、共晶材料を用いて接合（メタルボンディング）させる際、ＡｕＳｎ層１５のＡｕＳｎとＡｌ層２５のＡｌとの相互拡散（混合）を制御する機能を有する。

Ｔａ層２６上に、たとえば厚さ２００ｎｍのＡｕで形成されるＡｕ層２７を積層する。Ａｕ層２７は、後工程で、支持基板３０に半導体発光層２２を含む構造体を、共晶材料を用いて接合（メタルボンディング）させる際、支持基板３０のＡｕＳｎ層１５と接合層を形成するためのものである。

半導体基板２１、半導体発光層２２、反射電極層２３、ＴａＮ層２４、Ａｌ層２５、Ｔａ層２６、及びＡｕ層２７の積層構造を、半導体積層構造３１と呼ぶことにする。

図１（Ｆ）を参照する。続いて、支持基板３０と半導体積層構造３１とを、たとえば熱圧着（メタルボンディング）で接合する。熱圧着（メタルボンディング）とは、共晶材料が溶融する温度を加え、更に加重することにより、ＡｕＳｎ層１５（共晶層）を設けた支持基板３０とＡｕ層２７を設けた半導体積層構造３１とを、接着する方法である。ＡｕＳｎ層１５とＡｕ層２７とが新たな共晶材料（ＡｕＳｎ）を形成することによって、両者は接合される。熱圧着（メタルボンディング）は、支持基板３０のＡｕＳｎ層１５と半導体積層構造３１のＡｕ層２７とを、窒素雰囲気下、３００℃で１０分間、約１Ｍｐａの圧力で密着、保持することにより行った。接合の際には、共晶材料ＡｕＳｎが溶融するため、支持基板３０及び半導体積層構造３１を適切に固定して所定の位置に接合した。

なお、接合材料、接合時の雰囲気、接合温度、及び接合時間は、使用する共晶材料が溶融し、その特性に変化（たとえば、酸化等による接合強度の劣化）を及ぼすことがなく、支持基板３０と半導体積層構造３１とが接合されるのに十分な材料、雰囲気、温度、及び時間であればよく、上記の材料、雰囲気、温度、及び時間に限定されるものではない。

図１（Ｇ）を参照する。支持基板３０と半導体積層構造３１とを接合した後、半導体積層構造３１側の半導体基板２１（ＧａＡｓ基板）を除去する。アンモニア・過酸化水素混合エッチャントを用いたウェットエッチングにより除去した。なお、半導体基板２１（ＧａＡｓ基板）の除去は、ウェットエッチングに限らず、ドライエッチング、化学機械研磨（ＣＭＰ）、機械研磨法を用いてもよい。ウェットエッチング、ドライエッチング、化学機械研磨（ＣＭＰ）、機械研磨法のうちの少なくとも１つの方法を含む組み合わせにより行うこともできる。

なお、図１（Ｆ）を参照して説明した工程において、支持基板３０側のＡｕＳｎ層１５と半導体積層構造３１側のＡｕ層２７が熱圧着（メタルボンディング）により接合された結果、新たに形成されたＡｕＳｎ層を、図１（Ｇ）においては接合層２９と表した。

図１（Ｈ）を参照する。半導体基板２１を除去した後、半導体発光素子の表面に現れた半導体発光層２２とオーミック接合をする表電極２８を、半導体発光層２２上に形成する。表電極を蒸着する面の半導体発光層２２はｎ型半導体である。このため、表電極２８は、ｎ型半導体とオーミック接合を形成することのできる材料、たとえばＡｕＳｎＮｉ、ＡｕＧｅＮｉ、ＡｕＳｎ、ＡｕＧｅ等の材料で形成することができる。ここではＡｕＳｎＮｉを用いた。

表電極２８は、たとえばリフトオフ法を用いて形成される。リフトオフ法とは、半導体発光層２２上にフォトレジストを塗布し、フォトマスクを用いて選択的に露光することにより、所望の電極形状を開口したフォトレジストパタンを形成し、電極材料を蒸着し、その後フォトレジストパタンを、その上の金属層とともに剥離する方法である。電極材料を蒸着する方法として、抵抗加熱蒸着法、電子線蒸着法（ＥＢ法）、スパッタ法などを用いることができる。

更に、半導体発光層２２と表電極２８（ｎ側電極）との間の良好なオーミック接合を構成するために、窒素雰囲気下、約４００℃での熱処理による合金化を行った。

以上のような工程を経て、半導体発光素子を製造した。

本願発明者らは、製造された半導体発光素子の構造について研究した。この点については後に詳述する。

ここで、支持基板３０が、Ｔｉ層１３及びＮｉ層１４を有するメリットについて説明する。支持基板３０がこれらの層を備えない場合において、半導体積層構造３１との熱圧着（メタルボンディング）を行うと、第一に、支持基板３０と半導体積層構造３１との間に、剥れが発生する。第二に、支持基板３０を半導体積層構造３１より大きいものとした場合（図示した状態とは異なるが）、圧着後に共晶材料が支持基板３０上にボールアップする。このボールアップは、後工程のリソグラフィを行う際に不具合を発生させる。たとえば、図１（Ｈ）を参照して説明した工程において、偏析した共晶材料は、フォトレジストを塗布した面とフォトマスクを密着させることを妨げる。そのため、１０μｍ以下のサイズの任意形状の表電極２８を作製することが難しくなる。たとえ、初めに電極材料を半導体発光層２２上に蒸着し、その後フォトレジストパタンにより所望の電極形状を作製し、不要な電極をエッチング等により除去する方法を採用しても、フォトリソグラフィ工程が含まれる限りボールアップの影響がある。なお、簡便な電極形成法として公知のシャドウマスク蒸着法を用いて電極を作製する方法もあるが、この方法では、１０μｍ以下のサイズを有する電極を、精度よく形成することは困難である。

Ｔｉ層１３及びＮｉ層１４を有する支持基板３０を用いて半導体発光素子を製造すると、上述の問題を回避することができ、高品質の半導体発光素子を作製することができる。

更に、導電性基板１１とＡｕ層１２との合金化について付記しておく。両者の合金化において、効果が大きいのは、半導体積層構造３１と貼り合わせを行う側の表面のＡｕ層１２との合金化である。反対側表面の電極材料の構成については、ダイボンディングなど、電極の取り出しのためのものであるため、他の電極材料、たとえばＴｉ／ＴｉＮ／Ａｌ等を用いてもよい。ただし、工程簡略化のために、表裏とも同一材料で形成することが好ましいであろう。また、Ａｕに限定されることはなく、Ｓｉとオーミック接触が形成される材料を用いることができる。たとえば、Ｎｉ、Ｔｉ、Ｐｔなどを用いることができる。

図２（Ａ）〜（Ｃ）を用いて、図１（Ｅ）に示す半導体積層構造３１に現れる半導体発光層２２の構造を説明する。

図２（Ａ）を参照する。たとえば、半導体発光層２２は、バリア層２２ｂとウエル層２２ｗとの積層構造で形成された多重量子井戸構造を有する。

図２（Ｂ）を参照する。半導体発光素子２２は、ｎ型半導体層２２ｎ上に、異なる組成のｐ型半導体層２２ｐが積層されたシングルヘテロ構造（ＳＨ）を有していてもよい。

図２（Ｃ）を参照する。半導体発光素子２２は、ｎ型半導体層２２ｎ上に、異なる組成のバンドギャップの狭いｉ層２２ｉが形成され、ｉ層２２ｉ上に、異なる組成のバンドギャップの広いｐ型半導体層２２ｐが形成されるダブルヘテロ構造（ＤＨ）を備えていてもよい。

上述の半導体発光素子の製造方法によると、ＡｕＳｎ層１５の下部にＴｉ層１３及びＮｉ層１４を形成した支持基板３０を用いることにより、支持基板３０と半導体積層構造３１とを接合する際のＡｕＳｎのボールアップを防止できる。ボールアップは完全に、または、高さ２μｍ以下の範囲に防止することができる。

Ｔｉ層１３は、その下部にあるＡｕ層１２と高い密着性を示す層として機能すると考えられる。そして、Ｔｉ層１３は、Ａｕ層１２とＮｉ層１４の密着性を高める密着性向上層となる。また、Ｔｉ層１３上にＮｉ層１４を形成することにより、その上に形成する層の濡れ性が向上する。Ｎｉ層１４は、共晶材料であるＡｕＳｎの濡れ性を向上させる濡れ層であり、このＮｉ層１４による濡れ性の向上により、ＡｕＳｎの偏析が防止できると考えられる。濡れ層は、ＡｕＳｎ層の濡れ層としては、Ｎｉ、Ｐｔで好ましく形成される。

密着性向上層、濡れ層は、Ｓｉ基板側に形成してもよい。密着性向上層、濡れ層は、材料、膜厚構成、層構成によって、適宜導入することが考えられるものであり、本実施形態に限定されるものではない。

図３は、図１（Ａ）〜（Ｈ）を参照して製造方法を説明した半導体発光素子の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ，ＳＥＭ）写真である。

また、図４〜図７は、それぞれ順に図３に示した走査型電子顕微鏡（ＳＥＭ）写真面における、Ｔａ、Ａｌ、Ａｕ及びＳｎの拡散状態を撮影した走査型電子顕微鏡（ＳＥＭ）写真である。

図３のＳＥＭ写真と図１（Ｈ）の半導体発光素子の概略図を照応しつつ、図４〜図７のＴａ、Ａｌ、Ａｕ及びＳｎの拡散分布を考慮すると、図３のＳＥＭ写真には、上から下に向かって、順に、ＡｌＧａＩｎＰ系化合物半導体で形成される半導体発光層２２、ＡｕＺｎで形成される反射電極層２３、ＴａＮ層２４、Ａｌ／Ａｕ／Ｓｎ層、Ｔａ層２６、ＡｕＳｎ（Ａｌ）層、及びＳｉで形成される導電性基板１１（なお、この場合に限り、導電性基板１１は、その上に順に積層されるＡｕ層１２、Ｔｉ層１３及びＮｉ層１４を含む概念であるとする。）が写っていると判断される。

本願発明者らが、図３のＳＥＭ写真における各層の厚さと、図１（Ｆ）に示した、熱圧着（メタルボンディング）による接合前の支持基板３０及び半導体積層構造３１の各層の厚さを比較した結果、ＡｕＺｎで形成される反射電極層２３、ＴａＮ層２４、及びＴａ層２６については、ほぼ接合前の膜厚を保持していることが確認された。また、このことは、図４及び図６のＴａ及びＡｕの拡散分布結果からも認めることができた。

一方、接合前のＡｌ層２５及びＡｕＳｎ層１５と比較すると、図５及び図７のＡｌ及びＳｎの拡散範囲は広範囲に渡っていた。更に、図３のＳＥＭ写真において、Ｔａ層２６が所々途切れていることも認められる。本願発明者らが、図１（Ａ）〜（Ｈ）を参照して説明した製造方法で製造された半導体発光素子を調べたところ、接合前のＡｌ層２５とＡｕＳｎ層１５とは相互に拡散し、ＡｕＳｎＡｌ合金を含む層が形成されていることが確認された。

したがって、図１（Ａ）〜（Ｈ）を参照して製造方法を説明した半導体発光素子は、図１（Ｈ）に示したような構造を有しているのではなく、以下に示すような構造を有していると考えられる。

図８は、図１（Ａ）〜（Ｈ）を参照して説明した製造方法によって製造される半導体発光素子の概略的な断面図である。

図１（Ｈ）と異なる点は、Ｔａ層２６が破壊されている点、図１（Ｈ）におけるＡｌ層２５、Ｔａ層２６、接合層２９の３層をあわせて複合接合層３３と表現した点、及び、複合接合層３３とＴａＮ層２４をあわせて複合バリア層３４と表現した点である。

Ｔａ層２６は、熱圧着（メタルボンディング）による接合時に損われ、損われたＴａ層２６を抜けて、Ａｌ層２５のＡｌが接合層２９側に拡散し、接合層２９のＡｕＳｎがＡｌ層２５側に拡散し、混合領域が形成される。そして、これらの拡散の結果、ＡｕＳｎＡｌ合金が形成される。

図１（Ｆ）を参照して説明した熱圧着（メタルボンディング）工程においては、共晶材料としてＳｎが約２０ｗｔ％の組成のＡｕＳｎを用いたため、ＡｕＳｎ層１５は、貼り合わせ時に約２８０℃（共晶点、共晶温度）で溶融する。しかし、その後、相互拡散によりＡｕＳｎＡｌ合金が形成されるため、複合接合層３３は、約４００℃〜５００℃に加熱されても完全には溶融しない層となる。このように相互拡散により、ＡｕＳｎ層１５よりも溶融温度の高い複合接合層３３を形成することで、貼り合わせ後の加熱工程による剥離の防止（密着性の向上）された、安定した半導体発光素子を得ることができる。

したがって、上述のように複合接合層３３という概念を導入することは、Ａｌ層２５、Ｔａ層２６、及び接合層２９の３層構造による把握よりも適切であろうと思われる。

または、ＡｕＳｎ層１５及びＡｕ層２７の共晶成分（共晶材料の構成元素）であるＡｕ、Ｓｎが混合して、一時的に接合層２９のような混合体を形成し、更に、ＡｕＳｎ混合体とＡｌ層のＡｌが混合して、溶融温度の高い接合体、つまり、複合接合層３３を形成すると考えられる。

なお、本願発明者らは、ＡｌとＡｕＳｎの相互拡散は、Ｔａ層２６の膜厚により制御することが可能であることを確認した。Ｔａに限らず、高融点で、接合層材料に対する溶解度が低い材料を用いることにより、複合接合層の構成を制御することができる。Ｔａの他に、Ｔｉ、Ｗ、Ｍｏ等を用いることができる。

また、支持基板３０と半導体積層構造３１を接合するためにＡｕＳｎ層１５とＡｕ層２７を用いたが、いずれもＡｕＳｎの他、ＡｕＧｅ、ＡｕＳｉ等、Ａｕを主体とする共晶材料を好ましく使用することができる。半導体発光素子製造時の接合のために用いる場合は、半導体層へのダメージを小さくするために電極のオーミック形成温度よりも高温の共晶温度を有する材料は好ましくない。更に、後工程に、半導体発光素子をはんだで実装する工程を有する場合には、一般的なはんだ材料（ＳｎＰｂ（１８３℃）、ＳｎＡｇＣｕ（２１７℃）等）より高温の共晶温度を有することが好ましい。

更に、拡散材料としてＡｌを用いＡｌ層２５を形成したが、Ａｌに限らず、Ａｕと混合しやすいＡｇやＣｕ、更にそれらを主体とする合金を用いることができる。材料、膜厚を選択することによってＡｌ層２５には、拡散材料を提供するという機能にととまらず、ＡｕＳｎＡｌ合金の形成によって複合接合層３３にバリア機能をもたせることが可能である。たとえばＡｌ層２５の膜厚を適切に選択することで、複合接合層３３にバリア機能をもたせることができ、半導体発光素子が備える層数を少なくすることができる。また、半導体発光素子製造時の工程を低減することができる。

また、ＴａＮ層２４は、適宜形成されればよい。ＴａＮ層２４を形成する場合であっても、反射電極層２３側の複合接合層３３と接している必要はなく、複合接合層３３と反射電極層２３との間に形成されていればよい。また、ＴａＮに限らず、共晶材料の侵入を防止するものであればよく、たとえばＭｏ、Ｔａ、Ｗなどの高融点金属材料、ＴｉＷ、ＴｉＷＮなどを用いることができる。

以下、写真を参照して、厚さ６００ｎｍのＡｌ層２５のＡｌが、ＡｕＳｎＡｌ合金の形成によって、共晶材料（ＡｕＳｎ）の反射電極層２３側への侵入（拡散）の結果的な防止に寄与していることを説明する。

本願発明者らは、図１（Ａ）〜（Ｈ）を参照して説明した製造方法により半導体発光素子を製造したほか、その半導体発光素子の構成からＡｌ層２５を除いた構成の半導体発光素子（比較例）を作製し、それぞれの素子についてＡｕＺｎで形成された反射電極層２３を観察した。

図９及び図１０は、図１を参照して説明した製造方法による半導体発光素子の反射電極層の顕微鏡写真である。

図１１及び図１２は、比較例による半導体発光素子の反射電極層の顕微鏡写真である。

図９及び図１１は、それぞれ図１を参照して説明した製造方法による半導体発光素子、及び比較例による半導体発光素子の平面視による全体的外観を示す。また、図１０及び図１２には、それぞれ図９及び図１１に示した写真の中央部を拡大して示してある。図９〜図１２のいずれの顕微鏡写真においても、半導体発光層が透明であるため、ＡｕＺｎで形成された反射電極層を確認することができる。

図９及び図１０に示す顕微鏡写真より、図１を参照して説明した製造方法による半導体発光素子の反射電極層が均一な表面を有しているのがわかる。一方、図１１及び図１２に示す顕微鏡写真より、比較例による半導体発光素子の反射電極層は、その一部が破損していたり、表面に凹凸が存在することが確認できる。

図９〜図１２に示す４枚の顕微鏡写真から、図１を参照して説明した製造方法による半導体発光素子におけるＡｌ層が、結果的に、反射電極層を保護する層としての機能も備えていることがわかる。これは、熱圧着に際して、ＡｌとＡｕＳｎとが相互に拡散し、ＡｕＳｎＡｌ合金を形成することの結果であろうと考えられる。

前述のように、ＴａＮ層２４は、支持基板３０に半導体積層構造３１を共晶材料を用いて接合（メタルボンディング）させる際、共晶材料（ＡｕＳｎ）が反射電極層２３側に侵入（拡散）することを防止するためのものである。これに更にＡｌ層２５を加えることで、共晶材料（ＡｕＳｎ）の反射電極層２３への侵入（拡散）をより高い効果で防止することができる。ＴａＮ層２４とＡｌ層２５とを備えることで、支持基板３０と半導体積層構造３１とを接合する際に、反射電極層２３側への元素の拡散、混合を防ぎ、反射電極層２３の有する反射機能または電極機能の低下を防ぐことができる。

更に、本願発明者らが、図１を参照して説明した製造方法による半導体発光素子と、比較例による半導体発光素子とを目視で比較観察したところ、比較例による半導体発光素子では、最終的に素子上部が傾斜していることが確認されたのに対し、図１を参照して説明した製造方法による半導体発光素子には、素子上部の傾斜が認められなかった。ＡｌとＡｕＳｎとの混合によりＡｕＳｎＡｌが形成され、溶融温度が上がった結果であると考えられる。

更に別の写真を参照して、図１を用いて製造方法を説明した半導体発光素子においては、高い信頼性の貼り合わせが行われていることを説明する。

図２２及び図２３は、それぞれ図１を参照して説明した製造方法による半導体発光素子、及び比較例による半導体発光素子を、ダイシング工程（貼り合わせの後工程の１つ）後に、表電極２８側から撮影した顕微鏡写真である。

図２２を参照する。全体が黒く写っている。図１を参照して製造方法を説明した半導体発光素子においては、剥離が認められなかった。

図２３を参照する。顕微鏡写真において白っぽくなっているのが剥離している部分である。比較例による半導体発光素子においては、約８０％の部分に剥離が生じたことが認められた。また、比較例による半導体発光素子では、ＴａＮ層２４から半導体発光層２２側が、複合接合層３３から剥離し損失しており、複合接合層３３が直接観察、撮影された。なお、剥離が、ＴａＮ層２４と複合接合層３３との界面でのみ生じているか否かについては不明であった。

図２２及び図２３に示した２枚の顕微鏡写真から、図１を参照して説明した製造方法による半導体発光素子におけるＡｌ層が、高信頼性の貼り合わせに寄与していることがわかる。

なお、貼り合わせの信頼性が低い比較例の場合は、ダイシング工程におけるダイシング刃の振動やジェット水流等が原因で剥離が生じた。

以下、図１を参照して説明した製造方法による半導体発光素子と同様の効果を有する半導体発光素子について説明する。

図１３（Ａ）〜（Ｃ）は、同様な効果を有する第１の半導体発光素子の製造方法を示す概略的な断面図である。Ｔａ層が損われ、Ａｌ層のＡｌと接合層のＡｕＳｎとが混合して、ＡｕＳｎＡｌ合金が形成されることが、素子の高品質に寄与するのであるから、Ｔａ層の存在は必須ではないと考えられる。

図１３（Ａ）を参照する。図１３（Ａ）は、図１（Ｂ）と同図である。図１（Ａ）及び図１（Ｂ）を参照して説明した工程により、図１（Ｂ）に示した支持基板３０と同様の支持基板３０を作製する。

図１３（Ｂ）を参照する。図１３（Ｂ）は、図１（Ｅ）に対応する図である。図１（Ｅ）の場合は、Ａｌ層２５とＡｕ層２７との間に、Ｔａ層２６が形成されていたが、図１３（Ｂ）に示す場合は、Ａｌ層２５上にＡｕ層２７が形成されている点が異なっている。

その他については、図１（Ｃ）〜（Ｅ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図１３（Ｃ）を参照する。図１３（Ｃ）は、図８に対応する図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

図１３（Ｃ）に示した半導体発光素子は、図８に示したそれと比べると、複合接合層３３中にＴａ層２６を含んでいない点において異なる。

図１４（Ａ）〜（Ｃ）は、同様な効果を有する第２の半導体発光素子の製造方法を示す概略的な断面図である。この半導体発光素子は、支持基板３０と半導体積層構造３１とを接合する際に、接合に直接的に使用されるＡｕＳｎ層１５とＡｕ層２７とが、Ｔａ層を介してＡｌ層に挟まれる構成を有する点に特徴が存する。ＡｕＳｎと混合してＡｕＳｎＡｌ合金を形成するＡｌを供給するＡｌ層は、接合層の片側だけでなく、接合層を挟むように、その両側に形成されていてもよい。

図１４（Ａ）を参照する。図１４（Ａ）は、図１（Ｂ）に対応する図である。両者を比較した場合、図１４（Ａ）においては、Ｎｉ層１４とＡｕＳｎ層１５との間に、Ａｌ層２５ａとＴａ層２６ａが形成されている点において異なる。

Ｎｉ層１４上に、たとえば厚さ３μｍのＡｌ層２５ａを形成し、その上にたとえば厚さ０．１μｍのＴａ層２６ａを形成する。形成には、ともに、たとえば電子線蒸着法（ＥＢ法）を用いる。

その他の部分は、図１（Ａ）及び（Ｂ）を参照して説明した工程と同様の工程により作製し、支持基板３０を得る。

図１４（Ｂ）を参照する。図１４（Ｂ）は、図１（Ｅ）に対応する図である。両図に示された半導体積層構造は、共通する層構成を備えるが、図１（Ｅ）に示すＡｌ層２５が、厚さ６００ｎｍのＡｌ層で形成されたのに対し、本図に示すＡｌ層２５ｂは、厚さ３μｍのＡｌ層で形成される点において異なる。

その他の部分は、図１（Ｃ）〜（Ｅ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図１４（Ｃ）を参照する。図１４（Ｃ）は、図８に対応する図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

図１４（Ｃ）に示した半導体発光素子は、図８に示した半導体発光素子と比べると、複合接合層３３が損われた２つのＴａ層２６ａ、２６ｂを含んでいる点、及び、接合層（ＡｕＳｎ層１５及びＡｕ層２７）をＴａ層を介して挟む２つのＡｌ層２５ａ、２５ｂに由来する拡散材料（Ａｌ）によってＡｕＳｎＡｌ合金が形成されている点において異なる。

なお、反射電極層側へのＡｕＳｎの拡散の防止は、主に、反射電極層側のＡｌ層２５ｂのＡｌと接合層のＡｕＳｎとの混合により、実現されると考えられる。

図１５（Ａ）〜（Ｃ）は、同様な効果を有する第３の半導体発光素子の製造方法を示す概略的な断面図である。この半導体発光素子は、同様な効果を有する第２のそれと類似する。第２のそれと比較したとき、第３の半導体発光素子は、Ｔａ層が形成されていない点において異なる。

図１５（Ａ）を参照する。図１５（Ａ）は、図１４（Ａ）に対応する図である。両者を比較した場合、図１５（Ａ）においては、Ｎｉ層１４とＡｕＳｎ層１５との間に、Ａｌ層２５ｃだけが形成されている点が異なる。

Ｎｉ層１４上に、たとえば電子線蒸着法（ＥＢ法）で厚さ３μｍのＡｌ層２５ｃを形成する。

その他の部分は、図１（Ａ）及び（Ｂ）を参照して説明した工程と同様の工程により作製し、支持基板３０を得る。

図１５（Ｂ）を参照する。図１５（Ｂ）は、図１４（Ｂ）に対応する図である。両者を比較した場合、図１５（Ｂ）においては、ＴａＮ層２４とＡｕ層２７との間に、Ａｌ層２５ｄだけが形成されている点が異なる。

ＴａＮ層２４上に、たとえば電子線蒸着法（ＥＢ法）で厚さ３μｍのＡｌ層２５ｄを形成する。

その他の部分は、図１（Ｃ）〜（Ｅ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図１５（Ｃ）を参照する。図１５（Ｃ）は、図１４（Ｃ）に対応する図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

図１５（Ｃ）に示した半導体発光素子は、図１４（Ｃ）のそれと比べると、複合接合層３３がＴａ層を含んでいない点において異なる。

図１６（Ａ）〜（Ｃ）は、同様の効果を有する第４の半導体発光素子の製造方法を示す概略的な断面図である。図１を参照して説明した製造方法においては、Ａｌ層とＴａ層とが、半導体積層構造３１に形成されていた。第４の半導体発光素子においては、それらを支持基板３０に形成する点において異なる。

図１６（Ａ）を参照する。図１６（Ａ）は、図１（Ｂ）に対応する図である。両者を比較した場合、図１６（Ａ）においては、Ｎｉ層１４とＡｕＳｎ層１５との間に、Ａｌ層２５ｅとＴａ層２６ｃが形成されている点において異なる。

Ｎｉ層１４上に、たとえば厚さ６μｍのＡｌ層２５ｅを形成し、その上にたとえば厚さ０．１μｍのＴａ層２６ｃを形成する。形成には、ともに、たとえば電子線蒸着法（ＥＢ法）を用いる。

その他の部分は、図１（Ａ）及び（Ｂ）を参照して説明した工程と同様の工程により作製し、支持基板３０を得る。

図１６（Ｂ）を参照する。図１６（Ｂ）は、図１（Ｅ）に対応する図である。両者を比較した場合、図１６（Ｂ）においては、Ａｌ層２５及びＴａ層２６が形成されておらず、ＴａＮ層２４上に直接Ａｕ層２７が形成されている。

その他の部分は、図１（Ｃ）〜（Ｅ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図１６（Ｃ）を参照する。図１６（Ｃ）は、図８と同図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

図１６（Ｃ）に示した半導体発光素子は、図８に示したそれと比べると、複合接合層３３における元素の分布は同一ではないが、全体として同一の層構成を有する。

図１７（Ａ）〜（Ｃ）は、同様の効果を有する第５の半導体発光素子の製造方法を示す概略的な断面図である。第５の半導体発光素子は、第４のそれと類似する。第４の半導体発光素子と比較したとき、第５の半導体発光素子は、Ｔａ層が形成されていない点において異なる。

図１７（Ａ）を参照する。図１７（Ａ）は、図１６（Ａ）に対応する図である。両者を比較した場合、図１７（Ａ）においては、Ｎｉ層１４とＡｕＳｎ層１５との間に、Ａｌ層２５ｆだけが形成されている点において異なる。

Ｎｉ層１４上に、たとえば電子線蒸着法（ＥＢ法）で厚さ３μｍのＡｌ層２５ｆを形成する。

その他の部分は、図１（Ａ）及び（Ｂ）を参照して説明した工程と同様の工程により作製し、支持基板３０を得る。

図１７（Ｂ）を参照する。図１７（Ｂ）は、図１６（Ｂ）と同図である。図１６（Ｂ）を参照して説明した工程と同様の工程により、半導体積層構造３１を得る。

図１７（Ｃ）を参照する。図１７（Ｃ）は、図１６（Ｃ）に対応する図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

図１７（Ｃ）に示した半導体発光素子は、図１６（Ｃ）に示した第４のそれと比べると、複合接合層３３がＴａ層を含んでいない点において異なる。

以上、電極層と反射層の機能を併せ持つ反射電極層（ＡｕＺｎ層）を有する半導体発光素子について説明してきた。電極層と反射層の機能を分化させてもよい。

図１８（Ａ）〜（Ｃ）は、電極層と反射層とを共に備える半導体発光素子の製造方法を示す概略的な断面図である。

図１８（Ａ）を参照する。図１８（Ａ）は、図１（Ｂ）と同図で、図１（Ａ）及び図１（Ｂ）を参照して説明した工程により、図１（Ｂ）に示した支持基板３０と同様の支持基板３０を作製する。

図１８（Ｂ）を参照する。図１８（Ｂ）は、図１（Ｅ）に対応する図である。

半導体発光層２２上に、たとえばＳｉＯ_２で厚さ０．１μｍの反射層２３ａを形成する。反射層２３ａは、スパッタ法、ＥＢ法、またはＣＶＤ法等によって形成する。

なお、反射層２３ａは、化合物半導体やＳｉＯ_２以外の誘電体物質、金属等の材料を用いて形成することも可能である。

半導体発光層２２上、及び反射層２３ａ上に、たとえばＡｕＺｎ合金で厚さ０．６μｍの電極層２３ｂを形成する。電極層２３ｂは、スパッタ法、抵抗加熱蒸着法等によって形成する。

なお、電極層２３ｂは、たとえば半導体発光層２２の表面を構成する層が、ｐ型の化合物半導体である場合、ｐ側電極として周知であるＡｕＢｅ合金などから構成可能である。

その他の部分は、図１（Ｃ）〜（Ｅ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図１８（Ｃ）を参照する。図１８（Ｃ）は、図８に対応する図である。図１（Ｆ）〜（Ｈ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、電極反射層のかわりに電極層と反射層とを別々に備える半導体発光素子を得る。

図２１（Ａ）〜（Ｃ）は、同様の効果を有する第６の半導体発光素子の製造方法を示す概略的な断面図である。

図２１（Ａ）を参照する。図２１（Ａ）は、図１８（Ａ）（図１（Ｂ））に対応する図である。両者を比較した場合、図１８（Ａ）においては、Ｎｉ層１４上にＡｕＳｎ層１５が形成されているが、図２１（Ａ）においては、Ｎｉ層１４上に、Ａｌ層２５、Ｔａ層２６、Ａｕ層２７がこの順に堆積されている点が異なる。

Ｎｉ層１４上に、たとえば厚さ６μｍのＡｌ層２５を形成し、その上にたとえば厚さ０．１μｍのＴａ層２６を形成する。形成には、ともに、たとえば電子線蒸着法（ＥＢ法）を用いる。Ｔａ層２６上に、たとえば厚さ０．３μｍのＡｕ層２７を積層する。

その他の部分は、図１８（Ａ）を参照して説明した工程と同様の工程により作製し、支持基板３０を得る。

Ａｕ層２７は、後工程で、支持基板３０に半導体発光層を含む構造体を、共晶材料を用いて接合（メタルボンディング）させる際、半導体発光層のＡｕＳｎ層と接合層を形成するためのものである。

図２１（Ｂ）を参照する。図２１（Ｂ）は、図１８（Ｂ）に対応する図である。両者を比較した場合、図１８（Ｂ）においては、ＴａＮ層２４上に、Ａｌ層２５、Ｔａ層２６、Ａｕ層２７がこの順に堆積されているが、図２１（Ｂ）においては、ＴａＮ層２４上に、Ｔｉ層１３、Ｎｉ層１４、ＡｕＳｎ層１５がこの順に堆積されている点が異なる。

ＴａＮ層２４上に、たとえば厚さ０．１５μｍのＴｉ層１３を形成し、その上にたとえば厚さ０．１μｍのＮｉ層１４を形成する。Ｔｉ層１３及びＮｉ層１４は、たとえばともに電子線蒸着法（ＥＢ法）で蒸着する。Ｎｉ層１４上に、たとえば厚さ２μｍのＡｕＳｎ層１５を抵抗加熱蒸着法で蒸着する。その他の部分は、図１８（Ｂ）を参照して説明した工程と同様の工程により作製し、半導体積層構造３１を得る。

図２１（Ｃ）を参照する。図２１（Ｃ）は、図１８（Ｃ）に対応する図である。図１８（Ｃ）を参照して説明した工程と同様の工程によって、支持基板３０と半導体積層構造３１とを接合して、半導体発光素子を得る。

第６の半導体発光素子においては、Ｔｉ層１３とＮｉ層１４とが、支持基板３０及び半導体積層構造３１の双方に含まれる。Ｔｉ層１３は、その下部に形成された層（たとえば、図２１（Ａ）に示す支持基板３０においては、Ａｕ層１２と一体化された導電性基板１１）と高い密着性を示す層（密着性向上層）である。Ｎｉ層１４は、その上部に形成される層（たとえば、図２１（Ｂ）に示す半導体積層構造３１においては、ＡｕＳｎ層１５）の濡れ性を向上させる層（濡れ層）である。

Ｔｉ層１３及びＮｉ層１４は、適宜設けられればよい。設けられる場合には、支持基板３０側に形成してもよいし、半導体積層構造３１側に形成してもよい。支持基板３０と半導体積層構造３１の双方に形成することも可能である。また、Ｔｉ層１３のみを形成することも、Ｎｉ層１４のみを形成することも可能である。

また、図２１（Ａ）及び（Ｂ）においては、支持基板３０にＡｕ層２７を形成し、半導体積層構造３１にＡｕＳｎ層１５を形成している。支持基板３０にＡｕＳｎ層１５を形成し、半導体積層構造３１にＡｕ層２７を形成するのではない、このような構成も可能である。

複合接合層を形成することにより、高品質の半導体素子だけでなく、高品質の電子部品ユニット等を製造することもできる。たとえば、先工程の貼り合わせ（接合）時の温度より、後工程の貼り合わせ（接合）時の温度が高い電子部品の接合等に適用することができる。

図２４（Ａ）〜（Ｄ）は、電子部品ユニットの製造方法を示す概略的な断面図である。

図２４（Ａ）を参照する。基台領域８０のマウント面８１（基台）上に、基台表面積層部分８２を形成する。また、たとえば半導体発光素子を含む半導体素子チップ８３（電子部品）に接合部を付加して、電子部品領域８４を形成する。

図２４（Ｂ）を参照する。同図は、図１（Ｆ）に対応する。

基台表面積層部分８２は、マウント面８１上に、Ｔｉ層１３、Ｎｉ層１４、ＡｕＳｎ層１５がこの順に下から堆積されてなる。基台表面積層部分８２は、基板上にＴｉ層１３、Ｎｉ層１４、ＡｕＳｎ層１５が形成された、図１（Ｂ）の支持基板３０に対応する。

電子部品領域８４は、半導体素子チップ８３上に、Ａｌ層２５、Ｔａ層２６、Ａｕ層２７がこの順に下から堆積されてなる。電子部品領域８４は、図１（Ｅ）に示した半導体積層構造３１に対応する。図１（Ｅ）の半導体積層構造３１の半導体発光層２２に対応するのが、半導体素子チップ８３である。半導体積層構造３１においては、半導体発光層２２とＡｌ層２５との間に、電極反射層２３及びＴａＮ層２４が形成されていたが、図２４（Ｂ）に示す電子部品領域８４にはそれらが形成されていない点において異なる。

接合部（Ａｌ層２５、Ｔａ層２６、Ａｕ層２７）を付加された半導体素子チップ８３は、当該接合部と基台表面積層部分８２によって、マウント面８１にダイボンディングされる。

図２４（Ｃ）を参照する。図２４（Ｃ）は、基台表面積層部分８２と電子部品領域８４のダイボンディング後の接合状態を示す図で、図８に対応する。

ＡｕＳｎ層１５及びＡｕ層２７の共晶成分（共晶材料の構成元素）であるＡｕ、Ｓｎが混合して、一時的にＡｕＳｎ混合体を形成し、更に、Ｔａ層２６の破損部分を通って、ＡｕＳｎ混合体とＡｌ層のＡｌとが混合し、ＡｕＳｎ混合体よりも溶融温度の高い接合体（複合接合層３３）を形成すると考えられる。

電子部品領域８４と半導体積層構造３１との相違に起因して、電極反射層２３とＴａＮ層２４が形成されていない点において、図８に示した半導体発光素子と異なる。

図２４（Ｄ）を参照する。領域Ｔにおけるダイボンディング工程の後、領域Ｓ等において、共晶材料を用いた外部端子の実装固定が行われ、パッケージユニット８５（電子部品ユニット）を得る。

ダイボンディング工程において、複合接合層３３を、半導体素子チップ８３とマウント面８１との間に形成することにより、ダイボンディング時より高い温度が必要となる実装工程においても、半導体素子チップ８３とマウント面８１との接合において、高い密着性を得ることができる。

たとえば、ダイボンディング工程に用いる共晶材料としてＩｎを用いた場合、その接合時の温度は約１４０℃である。また、実装工程において、ＳｎＰｂはんだでリフロ炉を用いる場合に必要な温度は、共晶温度の１８３℃より高温の約２２０℃である。そのため、Ｉｎ接合層は、実装工程での加熱の影響を受け不安定となり、チップの接合の信頼性が低下する。

ダイボンディング工程において、ＡｕＳｎを用いることにより、接合時の温度は２８０℃とすることができ、この場合、ＳｎＰｂを用いた実装においては、上記問題は解消されるものとなる。しかし、ＳｎＡｇＣｕなど実装に高温加熱が必要なはんだを用いる場合には、上記同様の問題が懸念される。ＳｎＡｇＣｕの共晶温度は２１７℃であり、リフロでの実装工程においてかかる温度は約２５０℃程度となり、ＡｕＳｎの共晶温度に近づいてしまうためである。

しかし、図２４（Ａ）〜（Ｄ）を用いて説明したように、たとえば、ダイボンディング工程に用いる共晶材料としてＡｕＳｎ、拡散材料層を形成する材料としてＡｌを用いることにより、ＡｕＳｎの溶融温度より高いリフロ実装温度においても安定した密着性を得ることができる。

なお、図２４（Ａ）〜（Ｄ）を用いて説明した電子部品ユニットの製造方法においては、図１（Ｂ）の支持基板に対応する基台表面積層部分８２、及び、図１（Ｅ）の半導体積層構造３１に対応する電子部品領域８４を形成したが、同様の効果を奏するその他の半導体発光素子のそれらに対応するように、基台表面積層部分８２及び電子部品領域８４を形成してもよい。

以上、本発明を説明したが、本発明はこれらに限定されるものではない。例えば、図１を参照して製造方法を説明した半導体素子は、半導体発光層を備えていたが、半導体発光層とは機能の異なる半導体層を備える半導体素子に適用することも可能である。更に、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。

実装後に高温加熱工程を有する電子部品、殊に、高輝度化、及び高発光効率化が望まれる表示用発光ダイオード、または赤外発光ダイオード等に好ましく利用することができる。

（Ａ）〜（Ｈ）は、半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、図１（Ｅ）に示す半導体積層構造３１に現れる半導体発光層２２の構造を説明するための図である。 図１（Ａ）〜（Ｈ）を参照して製造方法を説明した半導体発光素子の走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ，ＳＥＭ）写真である。 図３に示した走査型電子顕微鏡（ＳＥＭ）写真面における、Ｔａの拡散状態を撮影した走査型電子顕微鏡（ＳＥＭ）写真である。 図３に示した走査型電子顕微鏡（ＳＥＭ）写真面における、Ａｌの拡散状態を撮影した走査型電子顕微鏡（ＳＥＭ）写真である。 図３に示した走査型電子顕微鏡（ＳＥＭ）写真面における、Ａｕの拡散状態を撮影した走査型電子顕微鏡（ＳＥＭ）写真である。 図３に示した走査型電子顕微鏡（ＳＥＭ）写真面における、Ｓｎの拡散状態を撮影した走査型電子顕微鏡（ＳＥＭ）写真である。 図１（Ａ）〜（Ｈ）を参照して説明した製造方法によって製造される半導体発光素子の概略的な断面図である。 半導体発光素子の電極反射層の顕微鏡写真である。 半導体発光素子の電極反射層の顕微鏡写真である。 比較例による半導体発光素子の電極反射層の顕微鏡写真である。 比較例による半導体発光素子の電極反射層の顕微鏡写真である。 （Ａ）〜（Ｃ）は、同様な効果を有する第１の半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、同様な効果を有する第２の半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、同様な効果を有する第３の半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、同様の効果を有する第４の半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、同様の効果を有する第５の半導体発光素子の製造方法を示す概略的な断面図である。 （Ａ）〜（Ｃ）は、電極層と反射層とを共に備える半導体発光素子の製造方法を示す概略的な断面図である。 従来の半導体発光素子６１の一例を示す概略的な断面図である。 （Ａ）〜（Ｄ）は、図１９に示した半導体発光素子６１の製造方法を説明するための概略的な断面図である。 （Ａ）〜（Ｃ）は、同様の効果を有する第６の半導体発光素子の製造方法を示す概略的な断面図である。 図１を参照して説明した製造方法による半導体発光素子を、ダイシング工程後に表電極２８側から撮影した顕微鏡写真である。 比較例による半導体発光素子を、ダイシング工程後に表電極２８側から撮影した顕微鏡写真である。 （Ａ）〜（Ｄ）は、電子部品ユニットの製造方法を示す概略的な断面図である。

符号の説明

１１ 導電性基板
１２ Ａｕ層
１３ Ｔｉ層
１４ Ｎｉ層
１５ ＡｕＳｎ層
２１ 半導体基板
２２ 半導体発光層
２２ｂ バリア層
２２ｗ ウエル層
２２ｐ ｐ型半導体層
２２ｎ ｎ型半導体層
２２ｉ ｉ層
２３ 反射電極層
２３ａ 反射層
２３ｂ 電極層
２４ ＴａＮ層
２５、２５ａ、２５ｂ、２５ｃ、２５ｄ、２５ｅ、２５ｆ Ａｌ層
２６、２６ａ、２６ｂ、２６ｃ Ｔａ層
２７ Ａｕ層
２８ 表電極
２９ 接合層
３０ 支持基板
３１ 半導体積層構造
３３ 複合接合層
３４ 複合バリア層
６１ 半導体発光素子
６２ ｐ側オーミック電極
６３ 導電性支持基板
６４ ｐ型クラッド層
６５ 活性層
６６ ｎ型クラッド層
６７ ｎ側取出電極
６８ 反射層
６９ 仮基板
７０ 第１の基板
７１ 第２の基板
８０ 基台領域
８１ マウント面
８２ 基台表面積層部分
８３ 半導体素子チップ
８４ 電子部品領域
８５ パッケージユニット
Ｓ、Ｔ 領域

Claims (17)

1. （ａ）第１の基板を準備する工程と、
   （ｂ）前記第１の基板上方に第１の接合層を形成して、支持基板を得る工程と、
   （ｃ）第２の基板を準備する工程と、
   （ｄ）前記第２の基板上に、半導体層を形成する工程と、
   （ｅ）前記半導体層上方に、第２の接合層を形成して、半導体積層構造を得る工程と、
   （ｆ）拡散材料を含む拡散材料層を形成する工程であって、（ｆ１）前記工程（ｂ）において、前記第１の基板上方に拡散材料層を形成し、前記拡散材料層上方に前記第１の接合層を形成する工程、（ｆ２）前記工程（ｅ）において、前記半導体層上方に拡散材料層を形成し、前記拡散材料層上方に前記第２の接合層を形成する工程、のうち少なくとも一方の工程により拡散材料層を形成する工程と、
   （ｇ）前記支持基板の前記第１の接合層と、前記半導体積層構造の前記第２の接合層とを接合し、接合体を得る工程であって、（ｇ１）前記第１または第２の接合層は共晶材料を含んで形成されており、前記第１の接合層と前記第２の接合層とを混合させて第１の混合体を形成する工程と、（ｇ２）前記第１の混合体と前記拡散材料層の拡散材料とを混合させて、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成する工程と、を含んで接合体を得る工程と
   を有する半導体素子の製造方法。
2. 前記工程（ｆ）において、形成された前記拡散材料層の少なくとも一つの上に拡散制御層を形成し、前記拡散制御層上に前記第１または第２の接合層を形成し、
   前記拡散制御層は、前記工程（ｇ）において損われる請求項１に記載の半導体素子の製造方法。
3. 前記工程（ｂ）において、前記第１の基板上方に、密着性向上層、濡れ層のうち少なくとも一方を形成し、その上方に前記第１の接合層を形成し、
   前記工程（ｆ１）において、前記密着性向上層または濡れ層の上方に前記拡散材料層を形成する請求項１または２に記載の半導体素子の製造方法。
4. 前記工程（ｅ）において、前記半導体層上方に、密着性向上層、濡れ層のうち少なくとも一方を形成し、その上方に前記第２の接合層を形成し、
   前記工程（ｆ２）において、前記密着性向上層または濡れ層の上方に前記拡散材料層を形成する請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
5. 前記工程（ｄ）において、更に、前記半導体層上の少なくとも一部の領域に第１の電極を形成し、前記第１の電極上方にバリア層を形成し、
   前記工程（ｅ）において、前記バリア層上方に前記第２の接合層を形成し、
   前記工程（ｆ２）において、前記拡散材料層を前記バリア層と前記第２の接合層との間に形成し、
   前記バリア層は、前記工程（ｇ）において前記第１または第２の接合層に含まれる共晶材料が、前記第１の電極側に侵入することを防止する請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
6. 前記第１または第２の接合層をＡｕを主体とする共晶材料で形成する請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
7. 前記工程（ｆ）において、前記拡散材料層をＡｌ、ＡｇもしくはＣｕ、または、Ａｌ、ＡｇもしくはＣｕを主体とする合金で形成する請求項１〜６のいずれか１項に記載の半導体素子の製造方法。
8. 基板と、
   前記基板上方に形成された複合接合層と、
   前記複合接合層上方に形成された第１の電極と、
   前記第１の電極上を含む領域に形成された半導体層と、
   前記半導体層上の一部の領域に形成された第２の電極と
   を有し、
   前記複合接合層は、前記基板、及び第１の接合層を含む支持基板と、前記半導体層、前記第１の電極、及び第２の接合層を含む半導体積層構造とを接合するときに形成され、
   前記第１または第２の接合層は共晶成分を含み、
   前記支持基板及び前記半導体積層構造の少なくとも一方は、拡散材料を含む拡散材料層を含み、
   前記複合接合層は、前記第１または第２の接合層の一方に含まれる共晶成分が他方の接合層と混合して第１の混合体を形成し、更に前記第１の混合体と前記拡散材料層に含まれる拡散材料とが混合し、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成することにより形成される半導体素子。
9. 前記基板と前記複合接合層との間に、密着性向上層、濡れ層のうち少なくとも一方を含む請求項８に記載の半導体素子。
10. 前記複合接合層と前記第１の電極との間に、密着性向上層、濡れ層のうち少なくとも一方を含む請求項８または９に記載の半導体素子。
11. 前記複合接合層と前記第１の電極との間にバリア層を含む請求項８〜１０のいずれか１項に記載の半導体素子。
12. 前記複合接合層が、前記支持基板と前記半導体積層構造との接合の際、前記第１の混合体と前記拡散材料層に含まれる拡散材料との混合を制御する拡散制御層を含む請求項８〜１１のいずれか１項に記載の半導体素子。
13. 前記拡散材料層が、Ａｌ、ＡｇもしくはＣｕ、または、Ａｌ、ＡｇもしくはＣｕを主体とする合金で形成される請求項８〜１２のいずれか１項に記載の半導体素子。
14. 基台と、
    前記基台上方に形成された複合接合層と、
    前記複合接合層上方に形成された電子部品と
    を有し、
    前記複合接合層は、前記基台、及び第１の接合層を含む基台領域と、前記電子部品及び第２の接合層を含む電子部品領域とを接合するときに形成され、
    前記第１または第２の接合層は共晶成分を含み、
    前記基台領域及び前記電子部品領域の少なくとも一方は、拡散材料を含む拡散材料層を含み、
    前記複合接合層は、前記第１または第２の接合層の一方に含まれる共晶成分が他方の接合層と混合して第１の混合体を形成し、更に前記第１の混合体と前記拡散材料層に含まれる拡散材料とが混合し、前記第１の混合体の溶融温度より高い溶融温度を有する第２の混合体を形成することにより形成される電子部品ユニット。
15. 前記基台と前記複合接合層との間に、密着性向上層、濡れ層のうち少なくとも一方を含む請求項１４に記載の電子部品ユニット。
16. 前記複合接合層と前記電子部品との間に、密着性向上層、濡れ層のうち少なくとも一方を含む請求項１４または１５に記載の電子部品ユニット。
17. 前記複合接合層が、前記基台領域と前記電子部品領域との接合の際、前記第１の混合体と前記拡散材料層に含まれる拡散材料との混合を制御する拡散制御層を含む請求項１４〜１６のいずれか１項に記載の電子部品ユニット。