JPH0794786A - 光半導体素子接合構造と接合方法 - Google Patents
光半導体素子接合構造と接合方法Info
- Publication number
- JPH0794786A JPH0794786A JP3617194A JP3617194A JPH0794786A JP H0794786 A JPH0794786 A JP H0794786A JP 3617194 A JP3617194 A JP 3617194A JP 3617194 A JP3617194 A JP 3617194A JP H0794786 A JPH0794786 A JP H0794786A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- layer
- semiconductor element
- optical
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 サブミクロンオーダでの光半導体素子の位置
決め固定を可能とする。 【構成】 光回路基板１の光半導体素子実装部２に形成
されたバリア層８の上にＡｕ層３とＳｎ層４とが層状に
形成されている。これらＡｕ層３及びＳｎ層４の上の最
上層には予め設定された所定厚さのＡｕ層５が形成さ
れ、光半導体素子実装部２の接合部が形成される。この
接合部の最上層のＡｕ層５上に光半導体素子９の電極面
１０を接触されて加圧し、その後に加熱することで、光
回路基板１の光半導体素子実装部２に光半導体素子９を
接合する。
決め固定を可能とする。 【構成】 光回路基板１の光半導体素子実装部２に形成
されたバリア層８の上にＡｕ層３とＳｎ層４とが層状に
形成されている。これらＡｕ層３及びＳｎ層４の上の最
上層には予め設定された所定厚さのＡｕ層５が形成さ
れ、光半導体素子実装部２の接合部が形成される。この
接合部の最上層のＡｕ層５上に光半導体素子９の電極面
１０を接触されて加圧し、その後に加熱することで、光
回路基板１の光半導体素子実装部２に光半導体素子９を
接合する。
Description
【０００１】
【産業上の利用分野】本発明は光半導体素子接合構造に
関し、特に光回路基板上に光半導体素子を接合固定する
接合構造に関する。
関し、特に光回路基板上に光半導体素子を接合固定する
接合構造に関する。
【０００２】
【従来の技術】従来、光回路基板上への光半導体素子の
接合には、ＡｕＳｎ共晶半田から用いられている。つま
り、ＡｕＳｎ共晶半田の箔片を光回路基板上の接合部に
供給し、その半田材の加熱溶融と同時に光半導体素子を
光回路基板上に搭載して加圧することで、光半導体素子
を光回路基板上に接合している。
接合には、ＡｕＳｎ共晶半田から用いられている。つま
り、ＡｕＳｎ共晶半田の箔片を光回路基板上の接合部に
供給し、その半田材の加熱溶融と同時に光半導体素子を
光回路基板上に搭載して加圧することで、光半導体素子
を光回路基板上に接合している。
【０００３】しかしながら、ＡｕＳｎ共晶半田は酸化し
やすいため、窒素雰囲気または窒素に若干の水素を混合
させた還元雰囲気気中で接合させなければならない。ま
たこの場合、光半導体素子の光回路基板上への加圧時
に、ＡｕＳｎ共晶半田上に生成された酸化膜を予め取り
除くため、光半導体素子を加圧振動させるスクラブと呼
ばれる作業が必要となる。
やすいため、窒素雰囲気または窒素に若干の水素を混合
させた還元雰囲気気中で接合させなければならない。ま
たこの場合、光半導体素子の光回路基板上への加圧時
に、ＡｕＳｎ共晶半田上に生成された酸化膜を予め取り
除くため、光半導体素子を加圧振動させるスクラブと呼
ばれる作業が必要となる。
【０００４】また、他の接合方法としては、光回路基板
の電極あるいは光半導体素子の接合面上にＳｎを蒸着し
ておき、光回路基板及び光半導体素子を加熱、加圧して
接合する方法がある。この方法でも、Ｓｎが酸化しやす
いため、非酸化雰囲気と光半導体素子のスクラブとが要
求される。
の電極あるいは光半導体素子の接合面上にＳｎを蒸着し
ておき、光回路基板及び光半導体素子を加熱、加圧して
接合する方法がある。この方法でも、Ｓｎが酸化しやす
いため、非酸化雰囲気と光半導体素子のスクラブとが要
求される。
【０００５】さらに、上記以外の方法として、光回路基
板上の接合部にＡｕＳｎ共晶半田の層を形成し、この層
の上に薄くＡｕ層を蒸着して形成しておき、このＡｕ層
に光半導体素子を搭載して接着溶融する方法がある。こ
の方法については、特開平１−１３８７７７号公報に詳
述されている。
板上の接合部にＡｕＳｎ共晶半田の層を形成し、この層
の上に薄くＡｕ層を蒸着して形成しておき、このＡｕ層
に光半導体素子を搭載して接着溶融する方法がある。こ
の方法については、特開平１−１３８７７７号公報に詳
述されている。
【発明が解決しようとする課題】従来より、光ファイバ
等への光結合を光軸調整を行わないで組立てる構造が数
多く提案されているが、その実現のためには光半導体素
子を光回路基板上の所定の位置に高精度に接合する必要
がある。
等への光結合を光軸調整を行わないで組立てる構造が数
多く提案されているが、その実現のためには光半導体素
子を光回路基板上の所定の位置に高精度に接合する必要
がある。
【０００６】従来の光半導体素子接合方法を用いて、光
半導体素子をサブミクロンのオーダで高精度に位置決め
して実装することを試みた場合、接合時にスクラブによ
り光半導体素子を振動させるため、接合位置に変動を生
じてしまう。
半導体素子をサブミクロンのオーダで高精度に位置決め
して実装することを試みた場合、接合時にスクラブによ
り光半導体素子を振動させるため、接合位置に変動を生
じてしまう。
【０００７】また、一般にＡｕＳｎ共晶半田の箔片の厚
さは薄くても２０〜３０μｍ程度ある。したがって、Ａ
ｕＳｎ共晶半田を溶融させて光半導体素子を接触させた
時、光半導体の電極面が濡れると同時に、ＡｕＳｎ共晶
半田の表面張力によって光半導体素子の接合位置がラン
ダムに動いてしまう。ここで、光半導体素子の電極面が
濡れるとは、溶融したＡｕＳｎ共晶半田が電極面上に薄
く延びることである。
さは薄くても２０〜３０μｍ程度ある。したがって、Ａ
ｕＳｎ共晶半田を溶融させて光半導体素子を接触させた
時、光半導体の電極面が濡れると同時に、ＡｕＳｎ共晶
半田の表面張力によって光半導体素子の接合位置がラン
ダムに動いてしまう。ここで、光半導体素子の電極面が
濡れるとは、溶融したＡｕＳｎ共晶半田が電極面上に薄
く延びることである。
【０００８】さらに、溶融したＡｕＳｎ共晶半田は加圧
時に光半導体素子が１０〜２０μｍ沈み込むため、光半
導体素子の高さ方向の精度を正確に制御することは困難
である。上述した現象の如く、従来の接合方法ではサブ
ミクロンのオーダでの光半導体素子の位置決め固定が困
難である。
時に光半導体素子が１０〜２０μｍ沈み込むため、光半
導体素子の高さ方向の精度を正確に制御することは困難
である。上述した現象の如く、従来の接合方法ではサブ
ミクロンのオーダでの光半導体素子の位置決め固定が困
難である。
【０００９】Ｓｎを蒸着した場合にも表面が酸化膜が生
ずるため、上記の処理と同様にスクラブが必要であり、
サブミクロンのオーダでの光半導体素子の位置決め固定
は不可能である。
ずるため、上記の処理と同様にスクラブが必要であり、
サブミクロンのオーダでの光半導体素子の位置決め固定
は不可能である。
【００１０】また、光半導体素子の接合時にＳｎ及びＡ
ｕ相互の拡散のみで完全なＡｕＳｎ共晶を生成すること
は困難である。この場合、Ｓｎの重量比が多くなり、脆
い金属化合物が生成されやすいため、接合後の信頼性を
保証することが困難であり、保管条件や接合温度、及び
加熱時間などを厳しく設定することが必要である。
ｕ相互の拡散のみで完全なＡｕＳｎ共晶を生成すること
は困難である。この場合、Ｓｎの重量比が多くなり、脆
い金属化合物が生成されやすいため、接合後の信頼性を
保証することが困難であり、保管条件や接合温度、及び
加熱時間などを厳しく設定することが必要である。
【００１１】さらに、光回路基板上に形成されたＡｕＳ
ｎ共晶半田層の上に薄くＡｕ層を蒸着する場合にも、共
晶条件を保つために蒸着するＡｕ層を薄くすれば、この
Ａｕ層のＡｕ及びＡｕＳｎ共晶半田層のＳｎ相互の拡散
によって表面に酸化膜が生ずるので、上記の処理と同様
にスクラブが必要となる。
ｎ共晶半田層の上に薄くＡｕ層を蒸着する場合にも、共
晶条件を保つために蒸着するＡｕ層を薄くすれば、この
Ａｕ層のＡｕ及びＡｕＳｎ共晶半田層のＳｎ相互の拡散
によって表面に酸化膜が生ずるので、上記の処理と同様
にスクラブが必要となる。
【００１２】一方、表面に酸化膜が生ずるのを防ぐため
に、蒸着するＡｕ層を厚くすれば、このＡｕ層のＡｕ及
びＡｕＳｎ共晶半田層のＳｎ相互の拡散によって共晶条
件を保つことができなくなるという問題がある。
に、蒸着するＡｕ層を厚くすれば、このＡｕ層のＡｕ及
びＡｕＳｎ共晶半田層のＳｎ相互の拡散によって共晶条
件を保つことができなくなるという問題がある。
【００１３】さらに、溶融・固着後にあっては逆に共晶
状態であると融点が低いため、接合部の周囲温度の変
化、特に高温状態において安定した固着状態を維持する
ことができなくなる場合がある。
状態であると融点が低いため、接合部の周囲温度の変
化、特に高温状態において安定した固着状態を維持する
ことができなくなる場合がある。
【００１４】そこで、本発明の目的は上記問題点を解消
し、サブミクロンのオーダで光半導体素子を位置決め固
定することができる光半導体素子接合構造を提供するこ
とにある。
し、サブミクロンのオーダで光半導体素子を位置決め固
定することができる光半導体素子接合構造を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明による光半導体素
子接合構造は、光半導体素子を光回路基板上に接合固定
する光半導体素子接合構造であって、前記光半導体素子
の接合面及び前記光回路基板上の前記光半導体素子の接
合箇所のうち少なくとも一方に、他方との接合面に形成
されたＡｕ層を含みかつ互いに共晶化されるＡｕ層及び
Ｓｎ層が積層されて形成された接合材を備え、前記接合
材の共晶化により前記光半導体素子の接合面を前記光回
路基板上の前記光半導体素子の接合箇所に接合するよう
にしている。
子接合構造は、光半導体素子を光回路基板上に接合固定
する光半導体素子接合構造であって、前記光半導体素子
の接合面及び前記光回路基板上の前記光半導体素子の接
合箇所のうち少なくとも一方に、他方との接合面に形成
されたＡｕ層を含みかつ互いに共晶化されるＡｕ層及び
Ｓｎ層が積層されて形成された接合材を備え、前記接合
材の共晶化により前記光半導体素子の接合面を前記光回
路基板上の前記光半導体素子の接合箇所に接合するよう
にしている。
【００１６】特に、接合前の光回路基板側のＡｕ／Ｓｎ
の重量比を概ね８０対２０とし、一方で光半導体素子の
裏面にＡｎ薄膜層が形成された構造で、２８０℃以上で
加熱・溶融して固着する。
の重量比を概ね８０対２０とし、一方で光半導体素子の
裏面にＡｎ薄膜層が形成された構造で、２８０℃以上で
加熱・溶融して固着する。
【００１７】
【作用】本発明では、光回路基板上に最上層がＡｕとな
るようにＡｕ及びＳｎを層状に形成し、最上層のＡｕを
含むＡｕ及びＳｎの組成比を、Ａｕが８０％、Ｓｎが２
０％の重量比としている。
るようにＡｕ及びＳｎを層状に形成し、最上層のＡｕを
含むＡｕ及びＳｎの組成比を、Ａｕが８０％、Ｓｎが２
０％の重量比としている。
【００１８】光半導体素子を接合する場合、光半導体素
子を光回路基板に接触させて加圧し、光回路基板を加熱
する。この加熱時に温度の上昇とともにＡｕとＳｎとが
相互に拡散する。Ａｕ及びＳｎの相互の拡散は、Ｓｎの
溶融温度以上でより活発となる。
子を光回路基板に接触させて加圧し、光回路基板を加熱
する。この加熱時に温度の上昇とともにＡｕとＳｎとが
相互に拡散する。Ａｕ及びＳｎの相互の拡散は、Ｓｎの
溶融温度以上でより活発となる。
【００１９】光回路基板温度が２８０℃以上となり、Ａ
ｕとＳｎとの拡散が進み、Ａｕ対Ｓｎの重量比がほぼ８
０％対２０％となった時点で、ＡｕＳｎ共晶が生成さ
れ、光半導体素子の電極面を濡らす。
ｕとＳｎとの拡散が進み、Ａｕ対Ｓｎの重量比がほぼ８
０％対２０％となった時点で、ＡｕＳｎ共晶が生成さ
れ、光半導体素子の電極面を濡らす。
【００２０】光回路基板の加熱を継続させると、光半導
体素子の電極内にもＳｎが拡散していき、光回路基板と
光半導体素子の電極面との境界が消滅する。この時点
で、光回路基板を冷却することで接合が完了する。接合
後は、Ｓｎに対するＡｕの重量比が少なくとも８０：２
０となり、状態図の上で共晶状態から積極的にＡｕが多
い状態にずらすことになる。これにより、融点も高くな
り安定した接合状態が得られる。特に、共晶状態から重
量比をずらす場合に、Ｓｎがより多い状態にすると合金
部がもろいのに対して、Ａｕが多い状態ではかかる問題
がない。
体素子の電極内にもＳｎが拡散していき、光回路基板と
光半導体素子の電極面との境界が消滅する。この時点
で、光回路基板を冷却することで接合が完了する。接合
後は、Ｓｎに対するＡｕの重量比が少なくとも８０：２
０となり、状態図の上で共晶状態から積極的にＡｕが多
い状態にずらすことになる。これにより、融点も高くな
り安定した接合状態が得られる。特に、共晶状態から重
量比をずらす場合に、Ｓｎがより多い状態にすると合金
部がもろいのに対して、Ａｕが多い状態ではかかる問題
がない。
【００２１】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００２２】図１は本発明の一実施例を示す構成図であ
る。図において、光回路基板１の光半導体素子実装部２
にはＴｉ層６とＰｔ層７とからなるバリア層８が形成さ
れており、このバリア層８の上にＡｕ層３とＳｎ層４と
が層状に形成されている。
る。図において、光回路基板１の光半導体素子実装部２
にはＴｉ層６とＰｔ層７とからなるバリア層８が形成さ
れており、このバリア層８の上にＡｕ層３とＳｎ層４と
が層状に形成されている。
【００２３】また、これらのＡｕ層３及びＳｎ層４の上
の最上層には予め設定された所定厚さのＡｕ層５が形成
され、光半導体素子実装部２の接合部が形成される。こ
の所定厚さはＡｕ層５のＡｕ及びＳｎ層４のＳｎ相互の
拡散が生じても表面に酸化膜が生じにくい厚さ、例えば
０．４μｍ程度とする。
の最上層には予め設定された所定厚さのＡｕ層５が形成
され、光半導体素子実装部２の接合部が形成される。こ
の所定厚さはＡｕ層５のＡｕ及びＳｎ層４のＳｎ相互の
拡散が生じても表面に酸化膜が生じにくい厚さ、例えば
０．４μｍ程度とする。
【００２４】この接合部の最上層のＡｕ層５上に光半導
体素子９のＡｕからなる電極面１０を接触させて加圧
し、その後に加熱することで、光回路基板１の光半導体
素子実装部２に光半導体素子９を接合することができ
る。
体素子９のＡｕからなる電極面１０を接触させて加圧
し、その後に加熱することで、光回路基板１の光半導体
素子実装部２に光半導体素子９を接合することができ
る。
【００２５】図２は図１の光半導体素子９の光回路基板
１への接合を示す図である。図２（ａ）は光半導体素子
９の光回路基板１の光半導体素子実装部２への加圧状態
を示す図であり、図２（ｂ）はＡｕ層３，５とＳｎ層４
との拡散状態を示す図である。また、図２（ｃ）はＡｕ
Ｓｎ共晶が生成された状態を示す図であり、図２（ｄ）
は光半導体素子９の電極面１０とＡｕＳｎ共晶との拡散
状態を示す図である。
１への接合を示す図である。図２（ａ）は光半導体素子
９の光回路基板１の光半導体素子実装部２への加圧状態
を示す図であり、図２（ｂ）はＡｕ層３，５とＳｎ層４
との拡散状態を示す図である。また、図２（ｃ）はＡｕ
Ｓｎ共晶が生成された状態を示す図であり、図２（ｄ）
は光半導体素子９の電極面１０とＡｕＳｎ共晶との拡散
状態を示す図である。
【００２６】これら図１及び図２を用いて本発明の一実
施例の処理について説明する。光半導体素子９を光回路
基板１に接合する場合、まず光半導体素子９の電極面１
０を光回路基板１の光半導体素子実装部２に形成された
接合部の最上層Ａｕ層５上に接触させて加圧する。［図
２（ａ）参照］。
施例の処理について説明する。光半導体素子９を光回路
基板１に接合する場合、まず光半導体素子９の電極面１
０を光回路基板１の光半導体素子実装部２に形成された
接合部の最上層Ａｕ層５上に接触させて加圧する。［図
２（ａ）参照］。
【００２７】その後に、光回路基板１を２８０℃以下の
温度で加熱すると、温度の上昇とともにＡｕ層３，５と
Ｓｎ層４との界面でＡｕとＳｎとの相互拡散が進行し、
ＡｕとＳｎとの相互拡散層１１が形成される［図２
（ｂ）参照］。
温度で加熱すると、温度の上昇とともにＡｕ層３，５と
Ｓｎ層４との界面でＡｕとＳｎとの相互拡散が進行し、
ＡｕとＳｎとの相互拡散層１１が形成される［図２
（ｂ）参照］。
【００２８】光回路基板１の温度が２８０℃以上になる
と、Ａｕ層３，５のＡｕ及びＳｎ層４のＳｎの拡散が進
行し、Ａｕ対Ｓｎの重量比がほぼ８０％対２０％になる
と、ＡｕＳｎ共晶１２が生成される［図２（ｃ）参
照］。この時点で、光半導体素子９の電極面１０に存在
する凹凸がＡｕＳｎ共晶１２で濡らされる。
と、Ａｕ層３，５のＡｕ及びＳｎ層４のＳｎの拡散が進
行し、Ａｕ対Ｓｎの重量比がほぼ８０％対２０％になる
と、ＡｕＳｎ共晶１２が生成される［図２（ｃ）参
照］。この時点で、光半導体素子９の電極面１０に存在
する凹凸がＡｕＳｎ共晶１２で濡らされる。
【００２９】光回路基板１がさらに加熱されると、光半
導体素子９の電極面１０の内部にもＳｎが拡散してい
き、光半導体素子実装部２の接合部と光半導体素子９の
電極面１０との境界が消滅する［図２（ｄ）参照］。こ
の状態で、光回線基板１を冷却することで接合が完了す
る。
導体素子９の電極面１０の内部にもＳｎが拡散してい
き、光半導体素子実装部２の接合部と光半導体素子９の
電極面１０との境界が消滅する［図２（ｄ）参照］。こ
の状態で、光回線基板１を冷却することで接合が完了す
る。
【００３０】このように、光回路基板１の光半導体素子
実装部２上に最上層がＡｕとなるようにＡｕ及びＳｎを
層状に形成し、最上層のＡｕを含むＡｕ及びＳｎの組成
比を、Ａｕが８０％、Ｓｎが２０％の重量比とすること
によって、Ａｕ及びＳｎの複数層を蒸着またはスパッタ
等の手段を用いて形成することが可能となるので、この
層の厚さの精度を非常に高くかつこの層の厚さを薄く形
成することが可能となる。
実装部２上に最上層がＡｕとなるようにＡｕ及びＳｎを
層状に形成し、最上層のＡｕを含むＡｕ及びＳｎの組成
比を、Ａｕが８０％、Ｓｎが２０％の重量比とすること
によって、Ａｕ及びＳｎの複数層を蒸着またはスパッタ
等の手段を用いて形成することが可能となるので、この
層の厚さの精度を非常に高くかつこの層の厚さを薄く形
成することが可能となる。
【００３１】また、光半導体素子実装部２の接合部を上
記の如く形成することで、光半導体素子９を接合すると
きの加圧力の変化に対する光半導体素子９の沈み込みを
非常に少なくすることができ、光半導体素子９の高さ方
向の精度をサブミクロン以下とすることができる。
記の如く形成することで、光半導体素子９を接合すると
きの加圧力の変化に対する光半導体素子９の沈み込みを
非常に少なくすることができ、光半導体素子９の高さ方
向の精度をサブミクロン以下とすることができる。
【００３２】さらに、ＡｕＳｎ溶融時に光半導体素子９
の電極面１０の面積に比較して接合部の厚さが非常に薄
いため、電極面１０がＡｕＳｎ共晶１２で濡れたときに
生ずるＡｕＳｎ共晶１２の表面張力の影響は無視できる
程度に小さい。
の電極面１０の面積に比較して接合部の厚さが非常に薄
いため、電極面１０がＡｕＳｎ共晶１２で濡れたときに
生ずるＡｕＳｎ共晶１２の表面張力の影響は無視できる
程度に小さい。
【００３３】さらにまた、最も酸化が生じやすい加熱時
においても、ＡｕＳｎ溶融層が生成されるまで接合部の
最上層にＡｕ層５があるため、表面酸化のないＡｕＳｎ
溶融状態を容易に得ることができる。
においても、ＡｕＳｎ溶融層が生成されるまで接合部の
最上層にＡｕ層５があるため、表面酸化のないＡｕＳｎ
溶融状態を容易に得ることができる。
【００３４】これにより、光半導体素子９の実装時にＡ
ｕＳｎ共晶１２の表面張力の影響による位置変動が生じ
ず、また酸化膜を除去するためのスクラブを不要とする
ので、光半導体素子９を接合前に高精度に位置決めして
おくことで、ザブミクロンの精度での実装が可能とな
る。
ｕＳｎ共晶１２の表面張力の影響による位置変動が生じ
ず、また酸化膜を除去するためのスクラブを不要とする
ので、光半導体素子９を接合前に高精度に位置決めして
おくことで、ザブミクロンの精度での実装が可能とな
る。
【００３５】また、光回路基板１を保管する場合も表面
層がＡｕで覆われており、かつ化学的に安定しているの
で、汚染のないよう保管することで接合前の酸洗浄等の
煩雑な作業が不要となる。
層がＡｕで覆われており、かつ化学的に安定しているの
で、汚染のないよう保管することで接合前の酸洗浄等の
煩雑な作業が不要となる。
【００３６】さらに、通常ＡｕＳｎの合金層を蒸着等に
よって形成しようとした場合、蒸着の条件のばらつき等
によって均一な組成比の合金を形成することが困難であ
る。これに対して、本発明ではＡｕ及びＳｎを蒸着また
はスパッタ等の手段で順次形成するので、接合分の厚さ
を管理するだけでＡｕとＳｎとの均一な組成比を得るこ
とが可能である。よって、安価で、かつ歩留まりよく光
回路基板を製造することが可能となる。
よって形成しようとした場合、蒸着の条件のばらつき等
によって均一な組成比の合金を形成することが困難であ
る。これに対して、本発明ではＡｕ及びＳｎを蒸着また
はスパッタ等の手段で順次形成するので、接合分の厚さ
を管理するだけでＡｕとＳｎとの均一な組成比を得るこ
とが可能である。よって、安価で、かつ歩留まりよく光
回路基板を製造することが可能となる。
【００３７】なお、本発明の一実施例では光回路基板１
の光半導体素子実装部２に接合部を形成する例を述べた
が、この接合部を光半導体素子９側に形成しても、また
光半導体素子実装部２及び光半導体素子９の両方に形成
してもよく、これに限定されない。これらの場合、光半
導体素子実装部２及び光半導体素子９の表面層を所定厚
さのＡｕで形成しておく必要がある。
の光半導体素子実装部２に接合部を形成する例を述べた
が、この接合部を光半導体素子９側に形成しても、また
光半導体素子実装部２及び光半導体素子９の両方に形成
してもよく、これに限定されない。これらの場合、光半
導体素子実装部２及び光半導体素子９の表面層を所定厚
さのＡｕで形成しておく必要がある。
【００３８】次に、本発明の光半導体素子接合構造にお
いて、膜構成を変えた他の実施例について説明する。
いて、膜構成を変えた他の実施例について説明する。
【００３９】光半導体素子等の微小なチップを本発明の
接合構造によって接合する場合、接合電極の面積は、例
えば３００μｍ角の半導体素子で２５０μｍ×６０μｍ
２程度と非常に小さいため、接合層の厚さを薄くするこ
とができる。上述の一実施例で用いたＡｕ／Ｓｎ／Ａｕ
層の厚さは１〜２μｍとなっている。層構成としては、
Ａｕ／Ｓｎ／Ａｕ３層の場合、基板側の接合層のそれぞ
れの厚さを０．４、０．６、０．４μｍ、総膜厚１．４
μｍとし、半導体レーザ側のＡｕ電極膜厚を０．４μｍ
とした場合に良好な結果が得られている。
接合構造によって接合する場合、接合電極の面積は、例
えば３００μｍ角の半導体素子で２５０μｍ×６０μｍ
２程度と非常に小さいため、接合層の厚さを薄くするこ
とができる。上述の一実施例で用いたＡｕ／Ｓｎ／Ａｕ
層の厚さは１〜２μｍとなっている。層構成としては、
Ａｕ／Ｓｎ／Ａｕ３層の場合、基板側の接合層のそれぞ
れの厚さを０．４、０．６、０．４μｍ、総膜厚１．４
μｍとし、半導体レーザ側のＡｕ電極膜厚を０．４μｍ
とした場合に良好な結果が得られている。
【００４０】ここでは他の膜厚の組合せとして、Ａｕ／
Ｓｎ／Ａｕをそれぞれ０．６、０．６、０．２μｍとし
た場合について説明する。基本的な構造は上述の一実施
例と同様であり、基板上に半導体レーザを２×１０−３
Ｎで加圧した後、窒素雰囲気中で温度３４０℃で３０秒
間加熱する。図３は、加熱前と加熱後における表面層の
合金状態を薄膜Ｘ線回折で観察した結果を示している。
図３より加熱前はＡｕの回折ピークしか認められず、Ａ
ｕ膜により表面酸化が抑制されていることがわかる。こ
れに対して、加熱後はＡｕとＳｎが拡散してＡｕＳｎ合
金層が形成されていることがわかる。
Ｓｎ／Ａｕをそれぞれ０．６、０．６、０．２μｍとし
た場合について説明する。基本的な構造は上述の一実施
例と同様であり、基板上に半導体レーザを２×１０−３
Ｎで加圧した後、窒素雰囲気中で温度３４０℃で３０秒
間加熱する。図３は、加熱前と加熱後における表面層の
合金状態を薄膜Ｘ線回折で観察した結果を示している。
図３より加熱前はＡｕの回折ピークしか認められず、Ａ
ｕ膜により表面酸化が抑制されていることがわかる。こ
れに対して、加熱後はＡｕとＳｎが拡散してＡｕＳｎ合
金層が形成されていることがわかる。
【００４１】上述の加熱による溶融、固着の接合層にお
けるＡｕＳｎの状態変化は、図３に示すＡｕ−Ｓｎの状
態図を用いて説明することができる。すなわち、加熱前
には基板上のＡｕ／Ｓｎ／Ａｕ層は図中のの状態にあ
り、基板上のＡｕ／Ｓｎ重量比（％）は７０：３０の共
晶状態にある。次に、加熱により温度が上昇するにつれ
ての矢印に従ってＡｕＳｎは拡散が進み、の加熱状
態で完全に溶融する。さらに、基板上の接合層は半導体
レーザの電極のＡｕ膜と接触しているため、Ｓｎは半導
体レーザの電極膜内にも拡散する結果、で示される状
態に移行する。この状態で加熱を停止することにより、
冷却され接合が完了する。従って、加熱後はもとの接合
層のＡｕ／Ｓｎの重量比とは異なったものとなる。
けるＡｕＳｎの状態変化は、図３に示すＡｕ−Ｓｎの状
態図を用いて説明することができる。すなわち、加熱前
には基板上のＡｕ／Ｓｎ／Ａｕ層は図中のの状態にあ
り、基板上のＡｕ／Ｓｎ重量比（％）は７０：３０の共
晶状態にある。次に、加熱により温度が上昇するにつれ
ての矢印に従ってＡｕＳｎは拡散が進み、の加熱状
態で完全に溶融する。さらに、基板上の接合層は半導体
レーザの電極のＡｕ膜と接触しているため、Ｓｎは半導
体レーザの電極膜内にも拡散する結果、で示される状
態に移行する。この状態で加熱を停止することにより、
冷却され接合が完了する。従って、加熱後はもとの接合
層のＡｕ／Ｓｎの重量比とは異なったものとなる。
【００４２】以上説明したような本発明の膜構成を採用
することにより、従来行っていたスクラブをすることな
く、完全な接合を行うなうことができるようになる。こ
のため、スクラブにより生じていた接合精度を向上させ
ることができる。
することにより、従来行っていたスクラブをすることな
く、完全な接合を行うなうことができるようになる。こ
のため、スクラブにより生じていた接合精度を向上させ
ることができる。
【００４３】次に、本発明の他の実施例により接合した
光半導体素子の接合精度について説明する。図４は、接
合部の高さ方向のばらつきの測定結果を示しており、ば
らつきはσ＝０．１８μｍと非常に小さいことがわか
る。なお、接合後の接合層は溶融時に加圧することから
わずかに水平方向に広がるため、接合前より約０．４μ
ｍ低くなっている。高さ方向の位置ずれについてはばら
つきさえ小さければ、あらかじめ位置ずれ分をオフセッ
トしておくことにより、結合特性の低下を回避すること
ができる。
光半導体素子の接合精度について説明する。図４は、接
合部の高さ方向のばらつきの測定結果を示しており、ば
らつきはσ＝０．１８μｍと非常に小さいことがわか
る。なお、接合後の接合層は溶融時に加圧することから
わずかに水平方向に広がるため、接合前より約０．４μ
ｍ低くなっている。高さ方向の位置ずれについてはばら
つきさえ小さければ、あらかじめ位置ずれ分をオフセッ
トしておくことにより、結合特性の低下を回避すること
ができる。
【００４４】また、図５は接合による基板および半導体
レーザにマークを付して、光半導体素子の水平方向の位
置ずれ量を測定した結果を示している。接合層が比較的
薄いために表面張力による影響を抑制でき、しかもスク
ラブが必要ないために、位置ずれ量は平均で０．４６μ
ｍと良好な結果が得られている。
レーザにマークを付して、光半導体素子の水平方向の位
置ずれ量を測定した結果を示している。接合層が比較的
薄いために表面張力による影響を抑制でき、しかもスク
ラブが必要ないために、位置ずれ量は平均で０．４６μ
ｍと良好な結果が得られている。
【００４５】また、初期的な接合強度は、ダイシェア強
度で約８０ｇであり、温度サイクル印加後も劣化傾向は
認められていない。特に、接合前の光回路基板側のＡｕ
とＳｎの重量比を８０：２０として共晶状態からＡｕが
多い方にずらすことによって、共晶状態を維持した接合
よりもより安定した接合が得られている。
度で約８０ｇであり、温度サイクル印加後も劣化傾向は
認められていない。特に、接合前の光回路基板側のＡｕ
とＳｎの重量比を８０：２０として共晶状態からＡｕが
多い方にずらすことによって、共晶状態を維持した接合
よりもより安定した接合が得られている。
【００４６】
【発明の効果】以上説明したように本発明によれば、光
半導体素子の接合面及び光回路基板上の光半導体素子の
接合箇所のうち少なくとも一方に、他方との接合面に形
成されたＡｕ層を含みかつ互いに共晶化されるＡｕ層及
びＳｎ層が積層されて形成された接合材の共晶化により
光半導体素子の接合面を光回路基板上の光半導体素子の
接合箇所に接合することによって、サブミクロンのオー
ダで光半導体素子を位置決め固定することができるとい
う効果がある。しかも、接合後は共晶状態よりもＡｕの
重量比が多い状態にすることでより高温対してより安定
した接合が得られる。
半導体素子の接合面及び光回路基板上の光半導体素子の
接合箇所のうち少なくとも一方に、他方との接合面に形
成されたＡｕ層を含みかつ互いに共晶化されるＡｕ層及
びＳｎ層が積層されて形成された接合材の共晶化により
光半導体素子の接合面を光回路基板上の光半導体素子の
接合箇所に接合することによって、サブミクロンのオー
ダで光半導体素子を位置決め固定することができるとい
う効果がある。しかも、接合後は共晶状態よりもＡｕの
重量比が多い状態にすることでより高温対してより安定
した接合が得られる。
【図１】本発明の一実施例を示す構成図である。
【図２】（ａ）は光半導体素子と光回路基板の光半導体
素子実装部への加圧状態を示す図、（ｂ）はＡｕ層とＳ
ｎ層との拡散状態を示す図、（ｃ）はＡｕＳｎ共晶が生
成された状態を示す図、（ｄ）は光半導体素子の電極面
とＡｕＳｎ共晶との拡散状態を示す図である。
素子実装部への加圧状態を示す図、（ｂ）はＡｕ層とＳ
ｎ層との拡散状態を示す図、（ｃ）はＡｕＳｎ共晶が生
成された状態を示す図、（ｄ）は光半導体素子の電極面
とＡｕＳｎ共晶との拡散状態を示す図である。
【図３】接合膜の加熱前後の薄膜Ｘ線回折による成分分
析結果
析結果
【図４】本発明で他の実施例で用いた接合膜の接合過程
における状態変化を示すＡｕＳｎ状態図
における状態変化を示すＡｕＳｎ状態図
【図５】本発明の光半導体素子接合構造における高さ方
向の位置ずれ量
向の位置ずれ量
【図６】本発明の光半導体素子接合構造における水平方
向の位置ずれ量
向の位置ずれ量
【図７】本発明の光半導体素子接合構造の接合部の強度
試験結果を示す図
試験結果を示す図
１ 光回路基板 ２ 光半導体素子実装部 ３ Ａｕ層 ４ Ｓｎ層 ５ 最上層のＡｕ層 ９ 光半導体素子 １０ 電極面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ｅ Ｎ
Claims (6)
- 【請求項１】 光半導体素子を光回路基板上に接合固定
する光半導体素子接合構造であって、前記光半導体素子
の接合面及び前記光回路基板上の前記光半導体素子の接
合箇所のうち少なくとも一方に、他方との接合面に形成
されたＡｕ層を含みかつ互いに共晶化されるＡｕ層及び
Ｓｎ層が積層されて形成された接合材を有し、前記接合
材の共晶化により前記光半導体素子の接合面を前記光回
路基板上の前記光半導体素子の接合箇所に接合するよう
にしたことを特徴とする光半導体素子接合構造。 - 【請求項２】 前記他方との接合面に形成されたＡｕ層
が予め設定された所定厚さを有し、前記接合材を構成す
るＡｕ層とＳｎ層との重量比が約８０対２０であること
を特徴とする「請求項１」記載の光半導体素子接合構
造。 - 【請求項３】 前記光半導体素子の接合面及び前記回路
基板上の前記光半導体素子の接合面に夫々前記Ａｕ層が
形成されていることを特徴とする「請求項１」または
「請求項２」記載の光半導体素子接合構造。 - 【請求項４】 前記光回路基板の表面に形成される前記
Ａｕ層と前記Ｓｎ層は、Ａｕ、Ｓｎ、Ａｕの３層からな
ることを特徴とする「請求項２」記載の光半導体素子接
合構造。 - 【請求項５】 前記Ａｕ、Ｓｎ、Ａｕの３層の総膜厚が
１μｍ以上２μｍ以下であることを特徴とする「請求項
４」記載の光半導体素子接合構造。 - 【請求項６】 光半導体素子の実装面側の表面にＡｕ層
を形成する工程と、 前記光半導体素子が実装される光回路基板の表面に、Ａ
ｕ層とＳｎ層が重量比が約８０対２０になるようにＡｎ
／Ｓｎ層を形成する工程と、 前記光半導体素子の実装面と前記光回路基板の表面を接
合させる工程と、 前記光回路基板を２８０℃以上に加熱する工程と、 前記光回路基板を常温に冷却する工程と、 を含むことを特徴とする光半導体素子の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3617194A JP2797958B2 (ja) | 1993-04-27 | 1994-03-07 | 光半導体素子接合構造と接合方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12511493 | 1993-04-27 | ||
| JP5-125114 | 1993-04-27 | ||
| JP3617194A JP2797958B2 (ja) | 1993-04-27 | 1994-03-07 | 光半導体素子接合構造と接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794786A true JPH0794786A (ja) | 1995-04-07 |
| JP2797958B2 JP2797958B2 (ja) | 1998-09-17 |
Family
ID=26375216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3617194A Expired - Lifetime JP2797958B2 (ja) | 1993-04-27 | 1994-03-07 | 光半導体素子接合構造と接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797958B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086208A (ja) * | 2004-09-14 | 2006-03-30 | Stanley Electric Co Ltd | 半導体素子とその製造方法、及び電子部品ユニット |
| WO2006080408A1 (ja) | 2005-01-31 | 2006-08-03 | Shin-Etsu Handotai Co., Ltd. | 発光素子及び発光素子の製造方法 |
| JP2009130300A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 発光装置の製造方法 |
| JPWO2007119571A1 (ja) * | 2006-04-17 | 2009-08-27 | Ｄｏｗａエレクトロニクス株式会社 | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
| CN103170765A (zh) * | 2013-03-05 | 2013-06-26 | 中国工程物理研究院应用电子学研究所 | 一种金锡合金焊料制备方法 |
| JP2013138043A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Chem Ind Ltd | 発光素子の実装方法 |
| JP2015500562A (ja) * | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| JP2015517222A (ja) * | 2013-02-28 | 2015-06-18 | アー．ベー．ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング | 回路キャリアの製造方法および回路キャリア |
| US9463613B2 (en) | 2011-11-18 | 2016-10-11 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US9831383B2 (en) | 2011-11-18 | 2017-11-28 | Apple Inc. | LED array |
| KR20190105341A (ko) * | 2018-03-05 | 2019-09-17 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| CN113394186A (zh) * | 2021-06-11 | 2021-09-14 | 赛创电气（铜陵）有限公司 | 金属叠层结构、芯片及其制造、焊接方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136884A (ja) * | 1974-09-24 | 1976-03-27 | Nippon Electric Co | |
| JPH02252273A (ja) * | 1989-03-27 | 1990-10-11 | Furukawa Electric Co Ltd:The | Ｌｅｄアレイチップとヒートシンク基板との接合方法 |
| JPH0320091A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | チップ部品載置用電極 |
-
1994
- 1994-03-07 JP JP3617194A patent/JP2797958B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5136884A (ja) * | 1974-09-24 | 1976-03-27 | Nippon Electric Co | |
| JPH02252273A (ja) * | 1989-03-27 | 1990-10-11 | Furukawa Electric Co Ltd:The | Ｌｅｄアレイチップとヒートシンク基板との接合方法 |
| JPH0320091A (ja) * | 1989-06-16 | 1991-01-29 | Matsushita Electron Corp | チップ部品載置用電極 |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086208A (ja) * | 2004-09-14 | 2006-03-30 | Stanley Electric Co Ltd | 半導体素子とその製造方法、及び電子部品ユニット |
| WO2006080408A1 (ja) | 2005-01-31 | 2006-08-03 | Shin-Etsu Handotai Co., Ltd. | 発光素子及び発光素子の製造方法 |
| EP1850400A1 (en) * | 2005-01-31 | 2007-10-31 | Shin-Etsu Handotai Company Limited | Light-emitting element and method for manufacturing light-emitting element |
| EP1850400A4 (en) * | 2005-01-31 | 2009-06-03 | Shinetsu Handotai Kk | LIGHT EMITTING ELEMENT AND METHOD FOR PRODUCING A LIGHT-EMITTING ELEMENT |
| US7829910B2 (en) | 2005-01-31 | 2010-11-09 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating light emitting device |
| JPWO2007119571A1 (ja) * | 2006-04-17 | 2009-08-27 | Ｄｏｗａエレクトロニクス株式会社 | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
| JP5120653B2 (ja) * | 2006-04-17 | 2013-01-16 | Ｄｏｗａエレクトロニクス株式会社 | 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法 |
| JP2009130300A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 発光装置の製造方法 |
| US9463613B2 (en) | 2011-11-18 | 2016-10-11 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
| JP2015500562A (ja) * | 2011-11-18 | 2015-01-05 | ルクスビュー テクノロジー コーポレイション | マイクロ発光ダイオード |
| US11552046B2 (en) | 2011-11-18 | 2023-01-10 | Apple Inc. | Micro device transfer head assembly |
| US10607961B2 (en) | 2011-11-18 | 2020-03-31 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
| US10297712B2 (en) | 2011-11-18 | 2019-05-21 | Apple Inc. | Micro LED display |
| US9620478B2 (en) | 2011-11-18 | 2017-04-11 | Apple Inc. | Method of fabricating a micro device transfer head |
| US9831383B2 (en) | 2011-11-18 | 2017-11-28 | Apple Inc. | LED array |
| US10121864B2 (en) | 2011-11-18 | 2018-11-06 | Apple Inc. | Micro device transfer head heater assembly and method of transferring a micro device |
| JP2013138043A (ja) * | 2011-12-28 | 2013-07-11 | Nichia Chem Ind Ltd | 発光素子の実装方法 |
| US10217675B2 (en) | 2013-02-28 | 2019-02-26 | A.B. Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Placement method for circuit carrier and circuit carrier |
| JP2016181723A (ja) * | 2013-02-28 | 2016-10-13 | アー．ベー．ミクロエレクトロニク ゲゼルシャフト ミト ベシュレンクテル ハフツング | 回路キャリアの製造方法および回路キャリア |
| US10672672B2 (en) | 2013-02-28 | 2020-06-02 | Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Placement method for circuit carrier and circuit carrier |
| US10991632B2 (en) | 2013-02-28 | 2021-04-27 | Ab Mikroelektronik Gesellschaft Mit Beschraenkter Haftung | Assembly process for circuit carrier and circuit carrier |
| JP2015517222A (ja) * | 2013-02-28 | 2015-06-18 | アー．ベー．ミクロエレクトロニクゲゼルシャフト ミト ベシュレンクテル ハフツング | 回路キャリアの製造方法および回路キャリア |
| CN103170765A (zh) * | 2013-03-05 | 2013-06-26 | 中国工程物理研究院应用电子学研究所 | 一种金锡合金焊料制备方法 |
| KR20190105341A (ko) * | 2018-03-05 | 2019-09-17 | 엘지이노텍 주식회사 | 발광소자 패키지 |
| CN113394186A (zh) * | 2021-06-11 | 2021-09-14 | 赛创电气（铜陵）有限公司 | 金属叠层结构、芯片及其制造、焊接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797958B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5854087A (en) | Method of manufacturing an optical semiconductor device | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JPS632332A (ja) | ダイボンデイングプロセス | |
| JPH06268358A (ja) | 金属結合方法 | |
| US6121062A (en) | Process of fabricating semiconductor unit employing bumps to bond two components | |
| JP2001110957A (ja) | パワー半導体モジュールの製造方法 | |
| JP3346971B2 (ja) | 光半導体素子用サブマウントおよびそのマウント方法 | |
| JPH05190973A (ja) | 半導体レーザ用サブマウント | |
| US5242099A (en) | Method of die bonding semiconductor chip | |
| JPWO2005086221A1 (ja) | 電子部品の実装方法 | |
| JPH067990A (ja) | 半田材及び接合方法 | |
| JPS63102326A (ja) | クラツド材 | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JP2803664B2 (ja) | 基板接続構造 | |
| Zakel et al. | Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy | |
| JPH09283909A (ja) | 電子回路装置およびその製造方法 | |
| JPH0758149A (ja) | チップ部品の実装方法 | |
| JP3419183B2 (ja) | バンプの製造方法と接合方法 | |
| JPS5815252A (ja) | バンプ構造 | |
| JP3041318B2 (ja) | 半導体装置のボンディング装置 | |
| JP2997147B2 (ja) | 光半導体装置の製造方法 | |
| JP2530360B2 (ja) | 半導体素子用ヒ―トシンク材料 | |
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |