JP2530360B2 - 半導体素子用ヒ―トシンク材料 - Google Patents
半導体素子用ヒ―トシンク材料Info
- Publication number
- JP2530360B2 JP2530360B2 JP63178099A JP17809988A JP2530360B2 JP 2530360 B2 JP2530360 B2 JP 2530360B2 JP 63178099 A JP63178099 A JP 63178099A JP 17809988 A JP17809988 A JP 17809988A JP 2530360 B2 JP2530360 B2 JP 2530360B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- solder
- sink material
- base metal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子用ヒートシンクとして用いる材
料に関し、具体的には主としてステップソルダリング法
に最適なヒートシンク材料に関する。
料に関し、具体的には主としてステップソルダリング法
に最適なヒートシンク材料に関する。
［従来の技術］ 半導体レーザ等の分野における従来のヒートシンク材
料にあっては、第１図に示すように、モリブデンやタン
グステンの素地金属部１に下地層としてニッケルメッキ
層２を設け、更に金メッキ層３を施した材料が使用され
ている。各層の厚さは、例えばニッケルメッキ層２が３
〜７μｍで、金メッキ層３が５〜８μｍである。
料にあっては、第１図に示すように、モリブデンやタン
グステンの素地金属部１に下地層としてニッケルメッキ
層２を設け、更に金メッキ層３を施した材料が使用され
ている。各層の厚さは、例えばニッケルメッキ層２が３
〜７μｍで、金メッキ層３が５〜８μｍである。
このヒートシンク材料の製造方法としては、モリブデ
ンやタングステンの小片をバレルメッキ法にてニッケル
メッキを施し、その後、金メッキを施す方法が一般的で
ある。
ンやタングステンの小片をバレルメッキ法にてニッケル
メッキを施し、その後、金メッキを施す方法が一般的で
ある。
ヒートシンク材料は、ひ化ガリウムや珪素等の半導体
チップとKOVAR（29Ni−17Co−Fe）、42合金（42Ni−F
e）、銅等のリード材の中間層として使用されるが、こ
のときヒートシンク材料の上面と下面がそれぞれ別のソ
ルダーを用いてろう付けされる。このろう付けの方法と
しては、ステップソルダリング法を用いて段階的に組み
立てることが多い。
チップとKOVAR（29Ni−17Co−Fe）、42合金（42Ni−F
e）、銅等のリード材の中間層として使用されるが、こ
のときヒートシンク材料の上面と下面がそれぞれ別のソ
ルダーを用いてろう付けされる。このろう付けの方法と
しては、ステップソルダリング法を用いて段階的に組み
立てることが多い。
第２図に第１図のヒートシンク材料をヒートシンクと
して使った半導体素子の構成を示す。この半導体素子
は、半導体チップ４とステム（リード）８とがヒートシ
ンク７を介して接合された構造になっており、ヒートシ
ンク７はヒートシンクボンディング用ソルダー６を介し
てステム（リード）８に接合され、半導体チップ４はチ
ップボンディング用ソルダー５を介してヒートシンク７
に接合されている。チップボンディング用ソルダー５に
は、ヒートシンク７をステムに固定するヒートシンクボ
ンディング用ソルダー６よりも低い融点のソルダー材が
使用されている。
して使った半導体素子の構成を示す。この半導体素子
は、半導体チップ４とステム（リード）８とがヒートシ
ンク７を介して接合された構造になっており、ヒートシ
ンク７はヒートシンクボンディング用ソルダー６を介し
てステム（リード）８に接合され、半導体チップ４はチ
ップボンディング用ソルダー５を介してヒートシンク７
に接合されている。チップボンディング用ソルダー５に
は、ヒートシンク７をステムに固定するヒートシンクボ
ンディング用ソルダー６よりも低い融点のソルダー材が
使用されている。
［発明が解決しようとする課題］ 第２図に示されるような従来の半導体素子にあって
は、ヒートシンク７の側面にもメッキ処理が施されてい
るために、ヒートシンクボンディング用ソルダー６がヒ
ートシンク７の上面まで這い上がり、チップのボンディ
ング面にまで拡散するという問題点があった。また、チ
ップボンディング工程においてもチップボンディング用
ソルダー５がヒートシンク側面にまではみだし、ソルダ
ーボール等を形成し微粒子衝撃雑音検出試験（Particle
Impact Noise Detection Test;PIND試験）等で剥
がれのような不良が発生することもあった。更に、ソル
ダーの合金組成によってはチップボンディング用ソルダ
ー５とヒートシンクボンディング用ソルダー６が接触反
応することにより有害な金属間化合物を形成し、機械的
性質を著しく低下させるという欠点があった。
は、ヒートシンク７の側面にもメッキ処理が施されてい
るために、ヒートシンクボンディング用ソルダー６がヒ
ートシンク７の上面まで這い上がり、チップのボンディ
ング面にまで拡散するという問題点があった。また、チ
ップボンディング工程においてもチップボンディング用
ソルダー５がヒートシンク側面にまではみだし、ソルダ
ーボール等を形成し微粒子衝撃雑音検出試験（Particle
Impact Noise Detection Test;PIND試験）等で剥
がれのような不良が発生することもあった。更に、ソル
ダーの合金組成によってはチップボンディング用ソルダ
ー５とヒートシンクボンディング用ソルダー６が接触反
応することにより有害な金属間化合物を形成し、機械的
性質を著しく低下させるという欠点があった。
本発明は、前述のような異種ソルダーの相互拡散現象
を防止し、確実なステップソルダリングが実施可能な高
信頼性ヒートシンク材料を提供することを目的としてい
る。
を防止し、確実なステップソルダリングが実施可能な高
信頼性ヒートシンク材料を提供することを目的としてい
る。
［課題を解決するための手段］ 上記目的を達成するための鋭意研究した結果、ヒート
シンク材料の素地金属部の側面にメッキ処理を行わなけ
れば、前記課題を解決する事ができることを発見した。
シンク材料の素地金属部の側面にメッキ処理を行わなけ
れば、前記課題を解決する事ができることを発見した。
従って、本発明の半導体素子用ヒートシンク材料は、
モリブデン又はタングステンの素地金属部と該素地金属
部の上面と下面にのみ設けたニッケルと金のメッキ層と
よりなり、素地金属部の側面はメッキ処理されないで露
出している。
モリブデン又はタングステンの素地金属部と該素地金属
部の上面と下面にのみ設けたニッケルと金のメッキ層と
よりなり、素地金属部の側面はメッキ処理されないで露
出している。
［作用］ 上記のように構成されたヒートシンク材料で半導体素
子を形成すると、ヒートシンクボンディング用のソルダ
ーがヒートンシンク上面まで這い上ってチップボンディ
ング面にまで拡散する現象が生じない。
子を形成すると、ヒートシンクボンディング用のソルダ
ーがヒートンシンク上面まで這い上ってチップボンディ
ング面にまで拡散する現象が生じない。
［実施例］ 実施例について図面を参照して説明すると、第３図に
おいて、本願発明のヒートシンク材料は第１図と同様に
モリブデンまたはタングステンの素地金属部１にニッケ
ルメッキ層２と金メッキ層３とを施したものであるが、
ニッケルメッキ層２と金メッキ層３は素地金属部１の上
面および下面のみに形成されており、素地金属部１の側
面は、メッキ処理が施されていないので、素地金属部１
が露出している構造となっている。
おいて、本願発明のヒートシンク材料は第１図と同様に
モリブデンまたはタングステンの素地金属部１にニッケ
ルメッキ層２と金メッキ層３とを施したものであるが、
ニッケルメッキ層２と金メッキ層３は素地金属部１の上
面および下面のみに形成されており、素地金属部１の側
面は、メッキ処理が施されていないので、素地金属部１
が露出している構造となっている。
この構造のヒートシンク材料の製造方法は、モリブデ
ンまたはタングステンの小片の素材となるフープ材ある
いは板材にラックメッキまたは蒸着法等によってニッケ
ルメッキ層および金メッキ層を形成した後、プレス機を
用いて所定寸法の金型で打ち抜き加工する工程からな
る。
ンまたはタングステンの小片の素材となるフープ材ある
いは板材にラックメッキまたは蒸着法等によってニッケ
ルメッキ層および金メッキ層を形成した後、プレス機を
用いて所定寸法の金型で打ち抜き加工する工程からな
る。
第３図に示したヒートシンク材料をヒートシンクに用
いて実装した半導体素子の構造を第４図に示す。
いて実装した半導体素子の構造を第４図に示す。
本実施例の半導体素子も、第２図と同様に半導体チッ
プ４とステム（リード）８とがヒートシンク９を介して
接合された構造になっており、ヒートシンク９はヒート
シンクボンディング用ソルダー６を介してステム（リー
ド）８に接合され、半導体チップ４はチップボンディン
グ用ソルダー５を介してヒートシンク９に接合されてい
る。しかし、図面から明らかなように、ヒートシンクボ
ンディング用ソルダー６は、ヒートシンク９の側面に沿
う盛り上がりが小さく、チップボンディング用ソルダー
５のボンディング面まで拡散していない。また、チップ
ボンディング用ソルダー５のソルダードロップ（垂れ下
がり）も発生せず、安定したステップソルダリングが可
能となっている。これは、第３図に示したように、ヒー
トシンク９の素地金属部１の側面にメッキ処理が施され
ていないからである。
プ４とステム（リード）８とがヒートシンク９を介して
接合された構造になっており、ヒートシンク９はヒート
シンクボンディング用ソルダー６を介してステム（リー
ド）８に接合され、半導体チップ４はチップボンディン
グ用ソルダー５を介してヒートシンク９に接合されてい
る。しかし、図面から明らかなように、ヒートシンクボ
ンディング用ソルダー６は、ヒートシンク９の側面に沿
う盛り上がりが小さく、チップボンディング用ソルダー
５のボンディング面まで拡散していない。また、チップ
ボンディング用ソルダー５のソルダードロップ（垂れ下
がり）も発生せず、安定したステップソルダリングが可
能となっている。これは、第３図に示したように、ヒー
トシンク９の素地金属部１の側面にメッキ処理が施され
ていないからである。
実施例１ 市販のモリブデン板（厚さ0.5mm×幅30mm×長さ500m
m）を素地金属部として用い、これにラックメッキ法に
より、下地として厚さ５μｍのニッケルメッキ層を施
し、その上に厚さ７μｍの金メッキを施して表面処理層
を形成した。
m）を素地金属部として用い、これにラックメッキ法に
より、下地として厚さ５μｍのニッケルメッキ層を施
し、その上に厚さ７μｍの金メッキを施して表面処理層
を形成した。
このメッキ処理モリブデン板をプレス機と金型で大き
さ5.0mm角の寸法に打ち抜き加工し、側面に素地金属部
すなわちモリブデン層が露出したヒートシンク材料を作
製した。
さ5.0mm角の寸法に打ち抜き加工し、側面に素地金属部
すなわちモリブデン層が露出したヒートシンク材料を作
製した。
一方に、銅に金メッキを施したステム（リード）を作
製し、該ステム（リード）に前記ヒートシンク材料をAu
/12Ge合金ソルダー（融点356℃）により固定した。
製し、該ステム（リード）に前記ヒートシンク材料をAu
/12Ge合金ソルダー（融点356℃）により固定した。
その後、大きさ3mm角のひ化ガリウムチップをAu/20Sn
合金ソルダー（融点280℃）を用いてヒートシンク上面
にチップボンディングした。この結果、ヒートシンク側
面のモリブデン素地金属部へのAu/Geソルダーの這い上
がり、およびAu/20Snソルダーのドロップ（垂れ下が
り）やソルダボールもなく、安定したステップソルダリ
ングが可能であった。
合金ソルダー（融点280℃）を用いてヒートシンク上面
にチップボンディングした。この結果、ヒートシンク側
面のモリブデン素地金属部へのAu/Geソルダーの這い上
がり、およびAu/20Snソルダーのドロップ（垂れ下が
り）やソルダボールもなく、安定したステップソルダリ
ングが可能であった。
［発明の効果］ 本発明は、以上説明したように構成されているので、
以下に記載されるような効果を奏する。
以下に記載されるような効果を奏する。
ヒートシンクボンディング用ソルダーがチップボンデ
ィングエリアまで拡散することがなく、安定したステッ
プソルダリングが可能である。
ィングエリアまで拡散することがなく、安定したステッ
プソルダリングが可能である。
チップボンディングソルダーのエッジドロップが発生
せず、PIND試験での信頼性が向上するばかりでなく、チ
ップ上でのダイボンディングエリアを広くすることが可
能である。
せず、PIND試験での信頼性が向上するばかりでなく、チ
ップ上でのダイボンディングエリアを広くすることが可
能である。
ヒートシンクボンディング用ソルダーとチップボンデ
ィング用ソルダーとの反応を防止でき、従って、有害な
金属間化合物の発生を防止できる。
ィング用ソルダーとの反応を防止でき、従って、有害な
金属間化合物の発生を防止できる。
第１図は、従来のヒートシンク材料の断面図。 第２図は、第１図のヒートシンク材料を使って実装した
半導体素子を示す断面図。 第３図は、本願発明の実施例によるヒートシンク材料の
断面図。 第４図は、第３図のヒートシンク材料を使って実装した
半導体素子を示す断面図。 １……素地金属部 ２……ニッケルメッキ層 ３……金メッキ層 ４……半導体チップ ５……チップボンディング用ソルダー ６……ヒートシンクボンディング用ソルダー ７、９……ヒートシンク ８……ステム（リード）
半導体素子を示す断面図。 第３図は、本願発明の実施例によるヒートシンク材料の
断面図。 第４図は、第３図のヒートシンク材料を使って実装した
半導体素子を示す断面図。 １……素地金属部 ２……ニッケルメッキ層 ３……金メッキ層 ４……半導体チップ ５……チップボンディング用ソルダー ６……ヒートシンクボンディング用ソルダー ７、９……ヒートシンク ８……ステム（リード）
Claims (1)
- 【請求項１】モリブデン又はタングステンの素地金属部
と該素地金属部の上面と下面にのみ設けたニッケルと金
のメッキ層とよりなる半導体素子用ヒートシンク材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178099A JP2530360B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体素子用ヒ―トシンク材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178099A JP2530360B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体素子用ヒ―トシンク材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228962A JPH0228962A (ja) | 1990-01-31 |
| JP2530360B2 true JP2530360B2 (ja) | 1996-09-04 |
Family
ID=16042625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178099A Expired - Fee Related JP2530360B2 (ja) | 1988-07-19 | 1988-07-19 | 半導体素子用ヒ―トシンク材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2530360B2 (ja) |
-
1988
- 1988-07-19 JP JP63178099A patent/JP2530360B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228962A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI484608B (zh) | 高溫應用所用之銲錫凸塊／凸塊下金屬層結構 | |
| US6821814B2 (en) | Method for joining a semiconductor chip to a chip carrier substrate and resulting chip package | |
| US7501337B2 (en) | Dual metal stud bumping for flip chip applications | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| US7425503B1 (en) | Apparatus and method for enhanced thermal conductivity packages for high powered semiconductor devices | |
| US10727167B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| WO2007034791A1 (ja) | 半田層及びこれを用いた放熱基板並びにその製造方法 | |
| JP2530360B2 (ja) | 半導体素子用ヒ―トシンク材料 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JP2768448B2 (ja) | 半田バンプの形成方法 | |
| US4921158A (en) | Brazing material | |
| JPH01147836A (ja) | 半導体装置 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP2891427B2 (ja) | 半導体素子のＡｌ電極パッド構造 | |
| JPH03218030A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JPS6034265B2 (ja) | 電子部品 | |
| JP4528510B2 (ja) | 半導体レーザ素子用サブマウント | |
| JPS638136Y2 (ja) | ||
| Oppermann et al. | Reliability investigations of hard core solder bumps using mechanical palladium bumps and SnPb solder | |
| JPH038371A (ja) | 半導体装置 | |
| JPH0585849A (ja) | 窒化アルミニウム基板と金属板の接合方法 | |
| JPS6244545Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |