JPH01147836A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01147836A
JPH01147836A JP30646187A JP30646187A JPH01147836A JP H01147836 A JPH01147836 A JP H01147836A JP 30646187 A JP30646187 A JP 30646187A JP 30646187 A JP30646187 A JP 30646187A JP H01147836 A JPH01147836 A JP H01147836A
Authority
JP
Japan
Prior art keywords
metal film
support
resin
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30646187A
Other languages
English (en)
Other versions
JP2531963B2 (ja
Inventor
Mitsuharu Shimizu
清水 満晴
Hirofumi Fujii
藤井 浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP30646187A priority Critical patent/JP2531963B2/ja
Publication of JPH01147836A publication Critical patent/JPH01147836A/ja
Application granted granted Critical
Publication of JP2531963B2 publication Critical patent/JP2531963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にダイパッドの
改良された構造を有する半導体装置に関するものである
〔従来の技術〕
従来の半導体装置は、第1図に示すようなグイパッド1
、リード2およびサポートパー3を備えたリードフレー
ムが用いられ、そのダイパッド1の上に第2図に示すよ
うにグイボンディング接着層5を介して半導体ペレット
4を固着し、該ペレット上に形成された電極7とリード
2とを接続したボンディングワイヤー6とを共に封止用
樹脂8により一体化した構造を有する。
〔発明が解決しようとする間m点〕
この場合、グイパッド1と、封止用樹脂8の熱膨張係数
に差があるために封止用樹脂8とリードフレームのダイ
パッド1の表面との間の密着性が悪く、この間にリード
2と封止用樹脂8との界面などの外部から侵入した水分
が溜まり易く、半導体装置を回路基板などに実装する際
のはんだ付は工程の加熱処理の際、これがもとで水分が
2激に膨張して内部応力が生じ封止用樹脂にクラックが
発生するなどの問題点を有する。
〔問題点を解決するための手段〕
本発明は上記の実情に鑑みてなされたものであり1本発
明の半導体装1は、厚さ方向に貫通孔が設けられている
ダイパッドの上に、金属製フィルムを介して半導体ペレ
ットを固着してなることを特徴とする。そして実際に使
用される金属製フィルムとしては金属膜よりなる支持体
と該支持体をダイパッドに固定するための接着層を有す
るもの、更に該支持体に半導体ペレットを固着するため
の表面処理層を設けたものが用いられる。
〔実施例〕
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図(A)、(B)に示
す断面図のとおりで、同図(A)はダイパッドとして厚
さ方向に貫通孔1−2を設けたダイパッド1−1を用い
、このダイパッドの上に支持体9の下面に接着層lOを
設けた金属製フィルムを重ねて接合し、更に支持体9の
もう一方の面にグイボンディング接着剤5を介して半導
体ペレット4を固着しである。又、半導体ペレット4上
の電極7とリード2とはボンディングワイヤー6によっ
て接続され、これらは封止用樹脂8により一体化されて
いる。又、同図(B)は厚さ方向に貫通孔1−2を設け
たダイパッド1−1の上に、下面に接着層10を付し、
上面にめつき1lla、又は樹脂層11b、又は粗面処
理層11cからなる表面処理層11を設けた支持体9か
らなる金属製フィルムを重ねて接合し、その上にグイボ
ンディング接着剤5を介して半導体ペレット4が固着さ
れ、これらは封止用樹脂8で一体化されている。
本発明の半導体装置のダイパッド1−1は貫通孔1−2
を有するため封止用樹脂8がこの中に入りこみ強固に一
体に結合しうるちのであり、密着性を高めるものである
本発明の実施に当たっては、貫通孔を有するダイパッド
を備えた半導体装置であれば半導体ペレットの固着は樹
脂系接着剤に限定されるものではなく、例えばAu−3
t共晶合金などを用いた固着によるものであってもよい
金属製フィルムは先に述べたように、半導体ペレットを
固着する側に表面処理層11を設けた方がより接着性が
完全となり、半導体装置の信頼性を高めることができる
又、ダイパッドの厚さ方向に貫通孔1−2を穿孔する手
段は、例えばタングステンカーバイド等の素材のポンチ
を用いてプレスにより打ち抜き加工することにより容易
に加工することができる。
次に本発明で用いられるダイパッドの平面図を示せば第
4図のとおりである。
すなわち(A)はダイパッド1−1に孔径φ0.3〜0
.5 amの貫通孔1−2を多数穿孔したものである。
又(B)はこれより大径の貫通孔を穿孔した場合、(C
)、(D)は正方形の貫通孔を穿孔した場合、(E)は
三角形の貫通孔を穿孔した場合、(F)は十字状の貫通
孔を穿孔した場合を示す。
次に本発明において用いられる金属製フィルムを構成す
る材料について述べる。
支持体9は例えば厚さ10〜150μm、好ましくは2
5〜75μmの無酸素銅、42合金などの快−ニッケル
合金、鉄−ニックルーコバルト合金、ステンレス等の金
属膜が使用される。
半導体ペレットを固着するグイボンディング接着剤5は
、金属製フィルムを構成する支持体9に十分接着力のあ
るものを選択使用することが望ましく、この接着剤を適
当に選択することにより金属製フィルムに表面処理層を
設けることなく目的とする半導体装置を得られるが、更
に金属製フィルムの支持体9とダイボンディング接着剤
5との接着性を向上させるには、第3図(B)に示すよ
うに金属製フィルム表面が改良されていなければならな
い。
すなわち、この接着性の向上を達成するために、金めつ
き、銀めっき、ニッケルめっきなどのめっき層11aが
、1〜10μmのめつき厚となるように施される。又、
このめっき層に代えてポリイミド樹脂、エポキシ樹脂、
ポリエステル樹脂等の熱硬化性樹脂もしくは約300℃
以上の融点を有する熱可塑性樹脂からなる樹脂層11b
が、通常1〜1107zとなるように塗布し、熱硬化さ
れる。
このように金属製フィルム表面にめつきlllaを形成
したり、樹脂Jlllbの材質を前記のグイボンディン
グ接着剤5と親和性のあるものを選択することにより極
めて容易にかつ強力に接着し、グイボンディングの信頼
性を高めることができる。
又、更に、このめっき層11aや樹脂層11bに代えて
圧延加工などによるマット加工、化学エツチング、エン
ボス加工、マット艶消し加工等の粗面処理を施すことに
より、微細な凹凸を有する粗面処理層11Cを設けて接
着性を向上させることができる。
これによればダイパッド1−1の厚さや重量を増大させ
ることなく、強固な接着を実現した半導体装置を提供す
ることができる。
このように支持体9の表面にめっき層11a、又は樹脂
層11b、又は粗面処理111cの表面処理層11を設
けることによりグイボンディングの信頼性を向上させる
ことができる。
なお、グイボンディング接着剤5を、金属製フィルムの
半導体ペレット4が固着される側の表面にあらかじめグ
イボンディング用接着層として形成しておくことにより
、該フィルムをグイバッドに接着して半導体ペレットを
搭載する際の工程を簡略化することができる。
ダイパッド1−1上の金属製フィルムの下面の接着層1
0には耐熱性エポキシ樹脂、ポリイミド樹脂等を5〜5
0μm、好ましくは20〜30μmの塗布厚となるよう
に半硬化の状態で塗布して形成される。この場合、接着
M10としては、これらの樹脂に代えて、はんだなどの
ろう材を用いたり、スポット溶接などの方法により、金
属製フィルムを直接グイパッドに接着してもよい、この
ような層構成および材料よりなる金属製フィルムは通常
例えば原反を幅3〜10mm、長さ200〜300mの
フィルム状に加工され、リールに巻回されて供給するこ
とができ、その場合、半導体ペレットの寸法にbわせて
裁断した上で所定のリードフレームに適用され接着され
る。
このようにして得られた金属製フィルム/リードフレー
ム猜層体は前記第3図に示した構成に組み込まれ、本発
明の半導体装置を得ることができる。
実施例1゜ 厚さ76μmの無酸素銅フィルム(C102古河電工社
製)からなる支持体9の片面に接着層10としてアクリ
ル樹脂(巴用製紙所製)を半硬化(Bステージ)になる
ように、かつ150℃、3分間加熱条件で乾燥後の塗布
厚が25μmとなるように塗布し、金属製フィルムを作
成した。
得られた金属製フィルムを所望の大きさに切断して第4
図(A)に示す形状のダイパッド1−1(リードフレー
ムは鉄系、銅系等の金属板例えば、鉄−ニッケル合金板
を打ち抜き加工してなる)に接着層lOにより加熱接着
した後、第3図(A)に示すような半導体装置を組立て
た。
得られた半導体装置について、実装試験による信頼性を
見たところ、安定した接着性が確認された。又、ワイヤ
ーボンダビリティ−も良好で樹脂封止したときワイヤー
流れもなく信頼性のある半導体装置を構成することがで
き、又85℃、85%RH(相対湿度)の雰囲気にて2
4時間放置後260℃のはんだ浴に3秒間浸漬したのち
プレッシャークツカーテスター(PCT)にて250時
間試験したが全く異常がなかった。
実施例2゜ 実施例1における支持体9としてステンレスフィルム(
三菱金属社製)を使用した以外は実施例1と同様にして
本発明の半導体装置を組立てた。
得られた半導体装置について実装試験による信頼性を見
たところ、安定した接着が確認された。
又、ワイヤーボンダビリティ−も良好で信頼性のある半
導体装置を構成することができた。又85°C185%
R)Iの雰囲気にて24時間放置後、260℃のはんだ
浴に3秒間浸漬したのちPCTにて250時間試験した
が、全く異常がなかった。
実施例3゜ 厚さ76μmの無酸素鋼フィルム(C102古河電工社
製)からなる支持体9の片面にめっき層11aとして銀
めっき皮膜を設けた。
この際めっき厚は3μmで、IOA/drA2の陰極電
流′/v度、浴温75℃の条件にてめっきを行った。
次に前記めっき層11aの反対側の支持体面に接着層1
0としてアクリル樹脂(巴用製紙所製)を半硬化(Bス
テージ)になるよう、かつ150℃、3分間の加熱条件
で乾燥後の塗布厚が25μmとなるように塗布し本発明
の金属製フィルムを作成した。
得られた金属製フィルムを第4図(B)に示したリード
フレームのダイパッドに接着層10により加熱接着した
後、第3図(B)に示す半導体装置を組立てた。 得ら
れた半導体装置について、実装試験による信頼性を見た
ところ、安定した接着が確12された。又、ワイヤーボ
ンダビリティ−も良好で信頼性のある半導体装ili!
ご構成することができた。
実施例4゜ 実施例1の支持体9の片面に樹脂層11bとしてポリエ
ステル樹脂からなる熱硬化性樹脂層を設けた。この際の
塗布厚は5μmで、150℃、2分間の乾燥後、250
℃、5分間の条件で完全に硬化した。しかる後、反対側
面に実施例1に使用した接着層IOを設けて本発明の金
属製フィルムを作成しした。
得られた金属製フィルムを第4図(C)に示したリード
フレームのダイパッドに接着層10により加熱接着した
後第3図(B)に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、安定した接着が確z2された。
又、ワイヤーボンダビリティ−も良好で信頼性のある半
導体装置を構成することができた。
実施例5゜ 実施例1の支持体9に表面■さRaが0.2〜0.3μ
m、Rmaxが1〜2μmとなるように圧延加工による
マット処理を施し、粗面処理層11cを設けた金属製フ
ィルムを作成し、得られた金属製フィルムを第4図(D
)に示したリードフレームのダイパッドに接着層10に
より加熱接着した後、第3図(B)に示す半導体装置を
組立てな。
得られた半導体装置について実装試験による信頼性を見
たところ、安定した接着が確認された。
又ワイヤーボンダビリティ−も良好で信頼性のある半導
体装置を構成することができた。
実施例6゜ 実施例1の支持体9の片面に銀粉末とポリイミド樹脂と
を混合した導電性の樹脂からなる樹脂層5を設けた。こ
の際の塗布厚は5μmで、150℃、2分間の乾燥後、
250℃、5分間の条件で完全に硬化した。しかる後、
反対側面に実施例1に使用した接着層10を設けて本発
明の金属製フィルムを作成した。
得られた金属製フィルムを第4図(E)に示したリード
フレームのダイパッドに接着層10により加熱接着した
後、第3図(A)に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、安定した接着が確認された。
又、ワイヤーボンダビリティ−も良好で信頼性のある半
導体装置を構成することができた。
〔発明の効果〕
本発明は上記の構成よりなるのでダイパッドと封止用樹
脂との密着性、すなわち封止性が向上し、ダイパッドと
封止用樹脂との熱膨張係数の差に伴う封止用樹脂のクラ
ックの発生等を防止することができる。
特に本発明においては厚さ方向に貫通孔を有するダイパ
ッドの上に金属製フィルムを介在させたのでペースト状
ダイボンディング接着剤を用いて半導体ペレットをダイ
パッドに搭載する際、該ダイボンディング接着剤が貫通
孔を通してダイパッドの裏面に垂れることを防止するこ
とができる。
さらに、金属製フィルムは、熱伝導性が優れているため
、半導体ペレットより発生する熱の放散性を向上させる
ことができる。
又、金属製フィルムの表面にあらかじめダイボンディン
グ接着剤を形成しておくことにより、金属製フィルムを
ダイパッドに接着して半導体ペレットを搭載する際の工
程を簡略化することも可能である。
又、金属製フィルムを構成する支持体の表面側にめっき
層、樹脂層又は粗面処理層といった表面外8!層を設け
たものは、十分強固なグイボンディング強度を得ること
ができるし、層厚が薄くて済むので半導体装置の軽量小
型化に有効である。
又、導電性のグイボンディング接着剤を用いることによ
り支持体が金属膜よりなることから、サポートバーある
いはリードのうちのグランドリードより金属製フィルム
の支持体、めっき層または粗面処理層へワイヤーボンデ
ィングすることにより半導体ペレット裏面からグランド
をとることが可能となる。
【図面の簡単な説明】
第1図はリードフレームの平面図、第2図は従来の半導
体装置の断面図、第3図(A>、(B)は本発明の半導
体装置の断面図、第4図(A)、(B)、(C)、(D
)、(E)、および(F)は本発明を構成するダイパッ
ドの平面図である。 1.1−1・・・ダイパッド、1−2・・・貫通孔、2
・・・リード、3・・・サポートバー、4・・・半導体
ペレット、5・・・グイボンディング接着剤、6・・・
ボンディングワイヤー、7・・・電極、8・・・封止用
樹脂、9・・・支持体、10・・・接着層、11・・・
表面処理層。 図面 第1図 vA       頂 第2図 図     面 第3図 (人) (B) 第4 (C) (E) (B) CD) (I′)

Claims (1)

  1. 【特許請求の範囲】 1)厚さ方向に貫通孔が設けられているダイパッドの上
    に、金属製フィルムを介して半導体ペレットを固着して
    なることを特徴とする半導体装置。 2)金属製フィルムが金属膜よりなる支持体と、該支持
    体をダイパッドに固定するための接着層とからなること
    を特徴とする特許請求の範囲第1項記載の半導体装置。 3)金属製フィルムが金属膜よりなる支持体と、該支持
    体をダイパッドに固定するための接着層と、該支持体に
    半導体ペレットを固着するための表面処理層とからなる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置。
JP30646187A 1987-12-03 1987-12-03 半導体装置 Expired - Lifetime JP2531963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30646187A JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30646187A JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JPH01147836A true JPH01147836A (ja) 1989-06-09
JP2531963B2 JP2531963B2 (ja) 1996-09-04

Family

ID=17957289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30646187A Expired - Lifetime JP2531963B2 (ja) 1987-12-03 1987-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2531963B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05136320A (ja) * 1991-11-08 1993-06-01 Mitsui High Tec Inc リードフレームの製造方法
US5536970A (en) * 1992-09-29 1996-07-16 Kabushiki Kaisha Toshiba Resin-encapsulated semiconductor device
US5753535A (en) * 1991-09-18 1998-05-19 Fujitsu Limited Leadframe and resin-sealed semiconductor device
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
JP2014072829A (ja) * 2012-10-01 2014-04-21 Nikon Corp 中空パッケージ用容器及びその製造方法
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753535A (en) * 1991-09-18 1998-05-19 Fujitsu Limited Leadframe and resin-sealed semiconductor device
JPH05136320A (ja) * 1991-11-08 1993-06-01 Mitsui High Tec Inc リードフレームの製造方法
US5536970A (en) * 1992-09-29 1996-07-16 Kabushiki Kaisha Toshiba Resin-encapsulated semiconductor device
US6265770B1 (en) * 1998-03-24 2001-07-24 Seiko Epson Corporation Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment
JP2014072829A (ja) * 2012-10-01 2014-04-21 Nikon Corp 中空パッケージ用容器及びその製造方法
JP2015106609A (ja) * 2013-11-29 2015-06-08 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2531963B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
US5994212A (en) Semiconductor device and method of manufacturing the same
US9147665B2 (en) High bond line thickness for semiconductor devices
KR20060103173A (ko) 반도체 장치용 리드프레임
US7825501B2 (en) High bond line thickness for semiconductor devices
JPH01147836A (ja) 半導体装置
JPS6039841A (ja) 予め取り付けた導電性マウント媒体を有する集積回路及びその製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JP4010311B2 (ja) 半導体装置および半導体装置の製造方法
JP3812275B2 (ja) Tab用テープおよびbga構造
JP2000068396A (ja) ハーメチックシール用カバー
JPH08316641A (ja) 一括接続法による多層配線基板
JP2006140392A (ja) テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JPS63249341A (ja) 半導体装置
JPH03206633A (ja) 半導体装置
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP2005158771A (ja) 半導体装置およびその製造方法
JP3183283B2 (ja) フレキシブル配線基板上に部材を接合する方法
JP3643760B2 (ja) 半導体装置の製造方法
JP2002261194A (ja) 半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JP2002057240A (ja) 電子部品実装用フィルムキャリアテープ
JPH0786331A (ja) 半導体装置およびその製造方法
JP2929885B2 (ja) 複合リードフレーム,及びその製造方法
JP2556881B2 (ja) 電気回路装置
JP2970568B2 (ja) 複合リードフレームの製造方法