JP2002261194A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002261194A
JP2002261194A JP2001054086A JP2001054086A JP2002261194A JP 2002261194 A JP2002261194 A JP 2002261194A JP 2001054086 A JP2001054086 A JP 2001054086A JP 2001054086 A JP2001054086 A JP 2001054086A JP 2002261194 A JP2002261194 A JP 2002261194A
Authority
JP
Japan
Prior art keywords
bonding
main surface
semiconductor element
circuit board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001054086A
Other languages
English (en)
Inventor
Shuichi Sawamoto
修一 澤本
Nobuya Tsurusaki
伸弥 鶴崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2001054086A priority Critical patent/JP2002261194A/ja
Publication of JP2002261194A publication Critical patent/JP2002261194A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20755—Diameter ranges larger or equal to 50 microns less than 60 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Abstract

(57)【要約】 【課題】 簡易な構造の回路基板を用いることによって
コストの低減を図るとともに高精度のワイヤ接続が行わ
れる。 【解決手段】 半導体素子４の実装領域を囲んで第１の
主面２ａと第２の主面２ｂとに貫通する多数個のスルー
ホール６が形成されるとともに、第２の主面２ｂ上に各
スルーホール６をそれぞれ閉塞するとともに多数個の接
続端子部７を形成した回路基板が用いられて、一端部を
半導体素子４のボンディングパッド８と接続したワイヤ
９の他端部を回路基板の第１の主面２ａ側からスルーホ
ール６内に挿通して接続端子部７と直接接続するように
構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板上に半導
体素子をベアチップ実装するとともに、半導体素子の各
入出力端子と対応する回路基板の各端子部とをワイヤボ
ンディング法により金属線でそれぞれ接続してなる半導
体装置に関する。
【０００２】
【従来の技術】半導体装置は、電子機器の小型軽量化の
要求に応じてＣＳＰ（チップサイズパッケージ）型やＢ
ＧＡ（ボールグリッドアレィ）型等のパッケージタイプ
が提供されている。従来のＣＳＰ半導体装置５０は、図
４に示すように、回路基板５１の第１の主面５１ａ上に
半導体素子実装領域５２が設けられ、この半導体素子実
装領域５２上に半導体素子５３をベアチップ実装すると
ともに、この半導体素子５３をエポキシ樹脂等の樹脂パ
ッケージ５４によって封装して構成される。
【０００３】回路基板５１には、第１の主面５１ａに半
導体素子実装領域５２を囲むようにして多数個の接続用
のランド５５が形成されるとともに、第２の主面５１ｂ
に各ランド５５に対応して多数個の接続端子部５６が形
成されている。回路基板５１は、各ランド５５と各接続
端子部５６とが、例えば第１の主面５１ａと第２の主面
５１ｂとを貫通して形成された各メッキスルーホール５
７を介してそれぞれ電気的に接続されてなる。
【０００４】ＣＳＰ半導体装置５０においては、半導体
素子実装領域５２に実装された半導体素子５３の上面に
設けられた多数個の入出力端子（ボンディングパッド）
５８と第１の主面５１ａ上の相対する各ランド５５と
が、例えばワイヤボンディング法によりＡｕワイヤや高
純度Ａｌワイヤ或いはＡｌ−Ｓｉワイヤ等の金属線５９
によってそれぞれ電気的に接続されてなる。各金属線５
９は、図示しないボンディングツールによって、一端部
５９ａが半導体素子５３のボンディングパッド５８上に
押し付けられて接合されるとともに他端部５９ｂが回路
基板５１のランド５５上に押し付けられて接合される。
【０００５】
【発明が解決しようとする課題】従来のＣＳＰ半導体装
置５０においては、上述したように第１の主面５１ａに
形成したランド５５と第２の主面５１ｂ形成した接続端
子部５６とをそれぞれメッキスルーホール５７を介して
接続してなる両面型回路基板５１が用いられていた。し
たがって、従来のＣＳＰ半導体装置５０においては、回
路基板５１が比較的高価であるとともに、ホール内壁に
メッキ層を高精度に形成しなければならなく、メッキス
ルーホール５７の導通精度の問題があった。
【０００６】また、従来のＣＳＰ半導体装置５０におい
ては、小型化の対応に伴ってメッキスルーホール５７も
より小径化されることで、回路基板５１に対する高精度
の穴穿け加工が必要となるとともにその内壁に対するメ
ッキ層の形成もさらに困難となる。したがって、従来の
ＣＳＰ半導体装置５０においては、回路基板５１がより
高価となるとともに信頼性も低下するといった問題があ
った。
【０００７】さらに、従来のＣＳＰ半導体装置５０にお
いては、メッキスルーホール５７を介してランド５５と
接続端子部５６との導通を行うために、メッキスルーホ
ール５７における抵抗増加によって特性が劣化するとい
った問題があった。また、従来のＣＳＰ半導体装置５０
においては、金属線５９がランド５５や接続端子部５６
に熱圧着によって接合される構造であることから、充分
な接合強度が得られないといった問題があった。従来の
ＣＳＰ半導体装置５０においては、このために例えば樹
脂パッケージ５４の成形工程の際に金属線５９が接合部
位から外れて接続不良を生じ、歩留りが悪くなるといっ
た問題があった。
【０００８】本発明は、上述した従来の半導体装置の問
題点を解決し、簡易な構造の回路基板を用いることによ
ってコストの低減を図るとともに高精度のワイヤ接続が
行われるようにした半導体装置を提供することを目的と
したものである。
【０００９】
【課題を解決するための手段】この目的を達成した本発
明にかかる半導体装置は、回路基板上に実装した半導体
素子のボンディングパッドと回路基板に形成した接続端
子部とをワイヤボンディング法によってボンディングワ
イヤによりそれぞれ接続する。回路基板には、第１の主
面に半導体素子を実装する半導体素子実装領域が設けら
れ、半導体素子実装領域に沿って開口する第１の主面と
第２の主面とに貫通するスルーホールが形成され、第２
の主面上にスルーホールの開口部をそれぞれ閉塞する多
数個の接続端子部が形成される。
【００１０】以上のように構成された本発明にかかる半
導体装置によれば、ボンディングワイヤが、ボンディン
グツールによって一端部を半導体素子のボンディングパ
ッドと接続されるとともに、他端部を回路基板の第１の
主面側からスルーホール内に挿通されてボンディングツ
ールによって接続端子部と直接接続される。半導体装置
によれば、第１の主面側にランドが形成されておらずか
つスルーホールの内壁に導電層の形成を不要とした廉価
な回路基板を用いることで、コストの低減が図られると
ともにボンディングパッドと接続端子部との間を高精度
かつ高機械的強度と低電気抵抗を以って接続することか
ら、信頼性と特性の向上が図られるようになる。
【００１１】
【発明の実施の形態】以下、本発明について、図面に示
した実施の形態を参照して詳細に説明する。実施の形態
として図１に示した半導体装置１は、回路基板２の第１
の主面２ａ上に設けた半導体素子実装領域３に半導体素
子４をベアチップ実装するとともに、この半導体素子４
をエポキシ樹脂等の樹脂パッケージ５により封装してな
るＣＳＰ半導体装置である。半導体装置１は、詳細を省
略するが、半導体素子実装領域３にエポキシ系接着剤や
レジスト等の接着剤を塗布し、この接着剤によって半導
体素子４を接合固定する。
【００１２】半導体装置１は、詳細を省略するが例え
ば、２インチ角回路基板上に多数個の半導体素子を所定
の位置に貼付け(ダイボンディング)、樹脂パッケージ５
による封装工程を経た後にダイシングブレードによって
切り分けられ、一括して製作される。半導体装置１は、
回路基板２の第２の主面２ｂに形成された図示しない端
子部に例えば半田バンプが接合され、これら半田バンプ
を介してマザー基板上に実装される。
【００１３】回路基板２は、緩衝材（インタポーザ）作
用を奏する樹脂材、セラミック材或いはポリイミド材等
によって形成された基板素材が用いられている。
【００１４】回路基板２には、第１の主面２ａ側におい
て半導体素子実装領域３の各辺に沿ってそれぞれ開口さ
れる複数のスルーホール６が、第１の主面２ａと第２の
主面２ｂとに貫通して形成されている。回路基板２は、
スルーホール６が比較的大型（例えば、従来のスルーホ
ールの面積に比べ、五倍から数十倍の大きさ）であると
ともに高度な位置精度や開口精度を以って形成する必要
がないために、スルーホール６を簡易な加工方法で効率
的に穿孔することが可能とされる。
【００１５】なお、スルーホール６は、半導体素子実装
領域３の各辺に沿ってそれぞれの全域に亘って開口され
た矩形開口として説明したが、かかる形状に限定される
ものでは無いことは勿論である。スルーホール６は、半
導体素子実装領域３の各辺に対応してそれぞれが複数個
に分割されたスルーホールであってもよい。また、スル
ーホール６は、後述する半導体素子４のボンディングパ
ッド８に各１個ずつ対応して形成された多数個の透孔で
あってもよい。スルーホール６は、この場合、内径がそ
れぞれ１００μｍ乃至１５０μｍに形成される。
【００１６】実装基板２は、スルーホール６が第１の主
面２ａと第２の主面２ｂとの導通機能を有していないた
めに、面倒なメッキスルーホール処理等が不要である。
実装基板２は、半導体装置１が小型化される場合であっ
ても、スルーホール６をある程度大きな形状に保持する
ことが可能であることから精密な穿孔加工によることな
くスルーホール６の形成が行われる。したがって、回路
基板２は、簡易な構造であることから、極めて廉価に製
造することが可能であり半導体装置１のコストダウンに
大きく貢献する。
【００１７】回路基板２には、第２の主面２ｂに、後述
する半導体素子４のボンディングパッド８にそれぞれ対
応して多数個の接続端子部７が形成されている。各接続
端子部７は、スルーホール６の第２の主面２ｂ側の開口
部を横断するように、換言すれば開口部の一部をそれぞ
れ閉塞するようにして形成されている。各接続端子部７
は、スルーホール６が１００μｍ乃至１５０μｍの内径
を有する場合にその外径が４００μｍ乃至５００μｍと
されて形成されることで、スルーホール６を確実に閉塞
するとともに回路基板２の第２の主面２ｂに対して充分
な機械的強度を以って形成される。
【００１８】各接続端子部７は、第２の主面２ｂに所定
のマスキングを施した状態で、例えば無電解メッキ法等
の適宜の金属メッキ法による厚膜形成技術によって形成
された多層の金属層からなる。各接続端子部７は、例え
ば図２に示すように、第２の主面２ｂ側から第１層７ａ
のＡｕ層と、第２層７ｂのＮｉ層と、第３層７ｃのＣｕ
層と、第４層７ｄのＮｉ層と、第５層７ｅのＡｕ層との
５層構成からなる。第１層７ａのＡｕ層と第５層７ｅの
Ａｕ層は、厚みがそれぞれ約０．３μｍに形成される。
第２層７ｂのＮｉ層と第４層７ｄのＮｉ層は、厚みがそ
れぞれ約５μｍ乃至１０μｍに形成される。第３層７ｃ
のＣｕ層は、厚みが約１８μｍ乃至３０μｍに形成され
る。
【００１９】各接続端子部７は、後述するように接続層
を構成する第１層７ａと第５層７ｅとが接続特性が良好
なＡｕ層で構成されている。各接続端子部７は、第３層
７ｃに厚みが大きいＣｕ層を設けて基体部を構成する。
各接続端子部７は、第２層７ｂと第４層７ｄにＮｉ層を
設けることによって第１層７ａと第５層７ｅのＡｕ層と
第３層７ｃのＣｕ層とのなじみを良くして機械的強度が
向上されるように構成される。
【００２０】以上のように構成された回路基板２には、
上述したように接着剤が塗布された半導体素子実装領域
３に、半導体素子４がベア実装される。半導体素子４に
は、詳細を省略するが、上面の各辺に沿って多数個のボ
ンディングパッド８が所定の間隔を以って形成されてい
る。半導体素子４は、各ボンディングパッド８が、ボン
ディングツールによるワイヤボンディング法によって対
応する各接続端子部７に対してそれぞれボンディングワ
イヤ９によって接続される。
【００２１】ボンディングワイヤ９には、例えば直径が
２０μｍ乃至５０μｍのＡｕワイヤや、直径が１００μ
ｍ乃至５００μｍの高純度Ａｌワイヤ或いは直径が２０
μｍ乃至５０μｍのＡｌ−Ｓｉワイヤが用いられる。半
導体素子４は、Ａｕボンディングワイヤ１０が用いら
れ、超音波併用熱圧着方式のワイヤボンディング法によ
って各ボンディングパッド８に対して先端部の接合が行
われる。すなわち、Ａｕボンディングワイヤ９には、ボ
ンディングツールのワイヤ供給部（キャピラリ）から繰
り出された部位に高電圧が印加されてトーチ電圧との間
で放電が行われることで、この繰出し部位を溶融させて
スパークボール９ａ（初期ボール）が形成される。
【００２２】Ａｕボンディングワイヤ９は、ボンディン
グツールのカットクランパが開放されて初期ボール９ａ
がキャピラリの先端に密着した状態でボンディングパッ
ド８に圧着されることでファストボンディングが施され
る。Ａｕボンディングワイヤ９には、さらに所定の押付
け力を加えた状態で加熱しながら超音波を印加するセカ
ンドボンディングが施される。Ａｕボンディングワイヤ
９は、このセカンドボンディングにより初期ボール９ａ
に塑性変形を生じさせ、この塑性変形部９ｂがボンディ
ングパッド８に接合する。塑性変形部９ｂは、ボンディ
ングパッド８がアルミ材で形成されている場合に、Ａｕ
−Ａｌ合金層を形成することで強固な接合が行われるよ
うになる。
【００２３】Ａｕボンディングワイヤ９は、上述した半
導体素子４とのファストボンディングを行った後に移動
するボンディングツールにより、他端部９ｃが第１の主
面２ａ側からスルーホール６内に挿通されてボンディン
グパッド８に対応する接続端子部７に圧着されて接合さ
れる。Ａｕボンディングワイヤ９は、他端部９ｃを接続
端子部７に接合するセカンドボンディングが施されると
ボンディングツールによるカッティングが施される。
【００２４】半導体素子４は、その各ボンディングパッ
ド８と回路基板２の各接続端子部７との間の上述した各
Ａｕボンディングワイヤ９によるワイヤボンディング処
理を全て施こした後に、例えばエポキシ樹脂等の樹脂パ
ッケージ５によって全体が封装されて半導体装置１を構
成する。半導体装置１は、樹脂パッケージ５によって半
導体素子４や各Ａｕボンディングワイヤ９或いは各ボン
ディング部等の機械的保護が図られるとともに、電気的
絶縁が保持される。
【００２５】上述した半導体装置１においては、半導体
素子４のボンディングパッド８に対して、Ａｕボンディ
ングワイヤ９の先端に形成した初期ボール９ａを超音波
併用熱圧着するファストボンディングが施されてなる。
これに対して第２の実施の形態として図３に示した半導
体装置２０は、半導体素子４のボンディングパッド８に
対して、ボンディングツールによってＡｕボンディング
ワイヤ２１の先端部２１ａを圧着する通常のボンディン
グによって接合してなる。
【００２６】半導体装置２０においては、上述したファ
ストボンディングを施した後にＡｕボンディングワイヤ
２１の他端部に初期ボール２１ｂが形成され、この初期
ボール２１ｂを第１の主面２ａ側からスルーホール７内
に挿通して接続端子部７に接合するセカンドボンディン
グが施されてなる。セカンドボンディングは、上述した
超音波併用熱圧着により行われることで、接続端子部７
とＡｕボンディングワイヤ２１とが塑性変形部２１ｃを
介してより強固に接合されるようになる。
【００２７】半導体装置２０においては、接続端子部７
と接合されるＡｕボンディングワイヤ２１の初期ボール
２１ｂと塑性変形部２１ｃとがスルーホール７内に形成
されることから、全体の高さを低減して小型化が図られ
るようになる。なお、半導体装置２０は、その他の構成
を上述した半導体装置１と同様とすることから対応する
部位に同一符号を付すことによって説明を省略する。
【００２８】半導体装置２０においては、上述した半導
体装置１と同様に、半導体素子４のボンディングパッド
８とＡｕボンディングワイヤ９についても超音波併用熱
圧着によって接合するようにしてもよいことは勿論であ
る。また、半導体装置２０においては、いわゆるリバー
スボンディング法を用いて接続端子部７とＡｕボンディ
ングワイヤ２１とを接合することによって、同様に強固
な接合が行われるようになる。
【００２９】上述した実施の形態においては、半導体装
置としてＣＳＰ半導体装置を示したが、本発明はかかる
ＣＳＰ半導体装置に限定されるものでく半導体素子のボ
ンディングパッドと接続端子部とをワイヤボンディング
法で接続するようにした種々の半導体装置に適用され
る。
【００３０】
【発明の効果】以上詳細に説明したように、本発明にか
かる半導体装置によれば、半導体素子実装領域を囲んで
第１の主面と第２の主面とに貫通する多数個のスルーホ
ールが形成されるとともに、第２の主面上に各スルーホ
ールをそれぞれ閉塞する多数個の接続端子部を形成した
回路基板が用いられて、一端部を半導体素子のボンディ
ングパッドと接続したワイヤの他端部を回路基板の第１
の主面側からスルーホール内に挿通して接続端子部と直
接接続するように構成される。したがって、本発明にか
かる半導体装置によれば、第１の主面側にランドが形成
されておらずかつスルーホールの内壁に導電層を形成し
て第１の主面と第２の主面との導通を図る構造を不要と
した廉価な回路基板を用いることでコストの低減が図ら
れる。半導体装置によれば、ボンディングパッドと接続
端子部との間がワイヤによって高精度かつ高機械的強度
と低電気抵抗を以って接続されることから、信頼性と特
性の向上が図られるようになる。半導体装置によれば、
小型化の対応にしたがって回路基板や半導体素子の狭パ
ターンが図られるが、スルーホールが大径であることか
ら簡易な穿孔加工で対応することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の実施の形態として
示すＣＳＰ半導体装置の縦断面図である。
【図２】回路基板に形成された接続端子部の構成を説明
する縦断面図である。
【図３】同他の実施の形態として示すＣＳＰ半導体装置
の縦断面図である。
【図４】従来のＣＳＰ半導体装置の縦断面図である。
【符号の説明】
１ 半導体装置 ２ 回路基板 ２ａ 第１の主面 ２ｂ 第２の主面 ３ 半導体素子実装領域 ４ 半導体素子 ５ 樹脂パッケージ ６ スルーホール ７ 接続端子部 ８ ボンディングパッド ９ Ａｕボンディングワイヤ ９ａ 初期ボール ９ｂ 塑性変形部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子実装領域が設けられ、第１の
    主面と前記第１の主面と対向する第２の主面とに貫通し
    て前記半導体素子実装領域に沿って開口するスルーホー
    ルが形成され、前記第２の主面上に前記スルーホールの
    開口部をそれぞれ閉塞する多数個の接続端子部が形成さ
    れた回路基板と、 前記回路基板の半導体素子実装領域に実装され、上面に
    多数個のボンディングパッドが設けられた半導体素子
    と、 ワイヤボンディング処理が施されて前記半導体素子の各
    ボンディングパッドと対応する前記回路基板の前記接続
    端子部との間をそれぞれ接続する多数本のボンディング
    ワイヤとを備え、 一端部を前記半導体素子のボンディングパッドと接続さ
    れた前記各ボンディングワイヤの他端部が、前記回路基
    板の第１の主面側から前記スルーホール内に挿通されて
    前記各接続端子部と直接接続されることを特徴とする半
    導体装置。
  2. 【請求項２】 前記各接続端子部が、メッキ法によって
    前記回路基板の第２の主面上に形成されることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 前記各ボンディングワイヤが、前記各接
    続端子部側において超音波併用熱圧着によって先端部に
    形成した初期ボールを接合するセカンドボンディング処
    理を施されて、前記各接続端子部と接合接続されること
    を特徴とする請求項１又は請求項２に記載の半導体装
    置。
JP2001054086A 2001-02-28 2001-02-28 半導体装置 Pending JP2002261194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001054086A JP2002261194A (ja) 2001-02-28 2001-02-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001054086A JP2002261194A (ja) 2001-02-28 2001-02-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2002261194A true JP2002261194A (ja) 2002-09-13

Family

ID=18914469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001054086A Pending JP2002261194A (ja) 2001-02-28 2001-02-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2002261194A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297071A (ja) * 2003-03-27 2004-10-21 Stmicroelectronics Inc 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
WO2010125925A1 (ja) * 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03207697A (ja) * 1990-01-08 1991-09-10 Ibiden Co Ltd Ｉｃカード用プリント配線板
JPH08186143A (ja) * 1994-12-28 1996-07-16 Fujikura Ltd 半導体装置及びその製造方法
JPH11354666A (ja) * 1998-06-10 1999-12-24 Noge Denki Kogyo:Kk 樹脂封止パッケージおよび端子形成用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03207697A (ja) * 1990-01-08 1991-09-10 Ibiden Co Ltd Ｉｃカード用プリント配線板
JPH08186143A (ja) * 1994-12-28 1996-07-16 Fujikura Ltd 半導体装置及びその製造方法
JPH11354666A (ja) * 1998-06-10 1999-12-24 Noge Denki Kogyo:Kk 樹脂封止パッケージおよび端子形成用基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297071A (ja) * 2003-03-27 2004-10-21 Stmicroelectronics Inc 露出されているダイ表面及び補助アタッチメントを具備している集積回路パッケージ
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7968369B2 (en) 2005-08-24 2011-06-28 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8174101B2 (en) 2005-08-24 2012-05-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8778732B2 (en) 2005-08-24 2014-07-15 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US9129862B2 (en) 2005-08-24 2015-09-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
WO2010125925A1 (ja) * 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法
JP2010258370A (ja) * 2009-04-28 2010-11-11 Omron Corp 電子部品実装装置及びその製造方法
CN102342194A (zh) * 2009-04-28 2012-02-01 欧姆龙株式会社 电子部件安装装置及其制造方法
KR101244047B1 (ko) * 2009-04-28 2013-03-15 오므론 가부시키가이샤 전자부품 실장 장치 및 그 제조방법
US9093282B2 (en) 2009-04-28 2015-07-28 Omron Corporation Electronic component mounting device and method for producing the same

Similar Documents

Publication Publication Date Title
JP3481444B2 (ja) 半導体装置及びその製造方法
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
JP2595909B2 (ja) 半導体装置
US7015072B2 (en) Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP4308608B2 (ja) 半導体装置
WO1998040915A1 (fr) Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime
US20040046241A1 (en) Method of manufacturing enhanced thermal dissipation integrated circuit package
JP2003522401A (ja) 積層型集積回路パッケージ
JP2002343899A (ja) 半導体パッケージ用基板、半導体パッケージ
JPH0595015A (ja) 半導体装置
JP3732194B2 (ja) 半導体装置
JPH0831868A (ja) Ｂｇａ型半導体装置
US20060091511A1 (en) Chip-on-board package having flip chip assembly structure and manufacturing method thereof
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP2001127242A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器、およびそれらの製造方法
JP2002158307A (ja) 半導体装置及びその製造方法
JP2002261194A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
JP3297959B2 (ja) 半導体装置
JP3360492B2 (ja) 電子回路基板
JPH09246416A (ja) 半導体装置
JP2004207757A (ja) 半導体装置及びその製造方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2000124251A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100329