KR101244047B1 - 전자부품 실장 장치 및 그 제조방법 - Google Patents

전자부품 실장 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101244047B1
KR101244047B1 KR1020117020647A KR20117020647A KR101244047B1 KR 101244047 B1 KR101244047 B1 KR 101244047B1 KR 1020117020647 A KR1020117020647 A KR 1020117020647A KR 20117020647 A KR20117020647 A KR 20117020647A KR 101244047 B1 KR101244047 B1 KR 101244047B1
Authority
KR
South Korea
Prior art keywords
box
electronic component
box body
component mounting
mounting apparatus
Prior art date
Application number
KR1020117020647A
Other languages
English (en)
Other versions
KR20110123256A (ko
Inventor
와카히로 카와이
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20110123256A publication Critical patent/KR20110123256A/ko
Application granted granted Critical
Publication of KR101244047B1 publication Critical patent/KR101244047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0026—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields integrally formed from metal sheet
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

전자차폐 효과의 향상을 도모하면서 생산성이 높은 전자부품 실장 장치 및 그 제조방법을 제공한다. 도전성의 금속재료로 구성된 몸체와, 그 몸체의 내부에 실장되는 전자부품(201, 202)을 구비하는 전자부품 실장 장치(20)로서, 상기 몸체는, 서로의 개구부가 마주 보도록 고정된, 제 1의 상자체(200) 및 제 2의 상자체(203)로 구성됨과 함께, 제 1의 상자체(200)의 외측에는 절연층(208)을 통하여 적층된 도전층(205)이 마련되어 있고, 또한 제 1의 상자체(200)에는, 전자부품(202)에 접속된 도선(206)을 도전층(205)까지 인출하기 위한 관통구멍(204)이 마련되어 있고, 관통구멍(204)은 도전층(205)에 의해 덮여지는 위치에 마련되어 있는 것을 특징으로 한다.

Description

전자부품 실장 장치 및 그 제조방법{ELECTRONIC COMPONENT MOUNTING DEVICE AND METHOD FOR PRODUCING THE SAME}
본 발명은, 전자차폐(電磁遮蔽) 기능을 갖는 몸체 내에 전자부품(電子部品)이 실장(實裝)된 전자부품 실장 장치 및 그 제조방법에 관한 것이다.
종래, 몸체 내에 각종 전자부품이 실장된 전자부품 실장 장치가 알려져 있다. 이들 장치에서는, 외부로부터 장치 내부로의 전자(電磁) 노이즈의 침입을 억제하고, 또한 내부로부터 외부로의 전자 노이즈의 누설을 억제하기 위해, 몸체 등에 전자차폐 기능을 구비시키는 기술이 알려져 있다.
근래, 전자부품 회로가 탑재된 전자기기의 소형화나 고속 동작화에 수반하여, 전자 노이즈에 의한 문제가 증가하고 있다. 예를 들면, 차량탑재용의 마이크로컴퓨터 등에서는 소프트웨어의 코드 수가 20만행(行)을 초과하여 동작 주파수가 100MHz에 까지 달하고, 각 전자부품으로부터 발생하는 전자 노이즈에 의한 전자 회로의 오동작의 문제가 현저해지고 있다. 또한, 소형화, 미세 배선화, 및 소(小)전력화 등에 의해, 반도체 칩의 전자내성(電磁耐性) 그 자체가 저하되어 있다. 이러한 것들 때문에, 외부의 전자 노이즈로부터 전자부품을 보호하고, 또한 전자부품으로부터의 전자 노이즈가 외부로 누설된 것을 억제하기 위해, 전자차폐를 행하는 것이 한층 더 필요해지고 있다.
종래, 전자차폐 기술로서는, 전자부품 회로기판에, 금속제 또는 금속 도금을 입힌 수지제의 캡을 씌우는 방법(특허문헌 1, 2 참조)이나, 몰드 수지에 의해 밀봉된 전자부품 회로기판을 금속 피막에 의해 코팅하는 방법(특허문헌 3 참조) 등이 알려져 있다.
그러나, 전자(前者)와 같이 도전성을 갖는 캡을 전자부품 회로기판에 씌우는 방법의 경우, 캡과 회로기판을 전기적으로 접속시킬 필요가 있고, 생산공정이 복잡화되고 고비용으로 되는 문제가 있다. 또한, 회로기판상의 배선회로의 간극으로부터 전자 노이즈가 누설되는 문제나, 회로기판의 형상에 의해 캡의 크기가 제한되어 버려, 캡의 설계 자유도가 제한되어 버리는 문제가 있다.
또한, 후자와 같이 전자부품 회로기판을 금속 피막에 의해 코팅하는 방법의 경우, 수지 몰드 공정, 및, 도금이나 증착 등의 금속 피막 코팅 공정이 필요하게 되기 때문에, 재료비 및 제조비용이 높아지는 문제가 있다.
또한, 거의 밀폐된 몸체의 내부에 전자부품을 실장하는 구성으로서, 당해 몸체에 전자차폐 기능을 구비시키는 기술도 알려져 있다(특허문헌 4, 5 참조). 이와 같은 종래예에 관한 전자부품 실장 장치에 관해, 도 5를 참조하여 설명한다. 도 5는 종래예에 관한 전자부품 실장 장치의 모식적 단면도이다.
이 종래예에 관한 전자부품 실장 장치는, 상자체(100)와 평판형상의 덮개 부재(103)에 의해, 몸체가 구성되어 있고, 이 몸체의 내부에 전자부품(102)이 실장되어 있다. 상자체(100)는, 도전성의 금속판을, 절곡 가공이나 드로잉 가공 등의 판금(板金) 가공에 의해, 개구부를 갖는 상자형상으로 구성된 것이다. 이 상자체(100)의 바닥의 표면에는, 배선회로(101)가 형성되어 있고, 이 배선회로(101) 위에 전자부품(102)이 실장되어 있다. 또한, 덮개 부재(103)는, 수지제의 평판형상의 기판에 도전회로(104)가 형성된 것이다.
이상과 같이 구성된 상자체(100)와 덮개 부재(103)를, 배선회로(101)와 도전회로(104)가 전기적으로 접속되도록 고정함으로써, 전자부품(102)의 주위를 전자차폐할 수 있다.
그러나, 이와 같은 종래예에 관한 전자부품 실장 장치에서도, 다음과 같은 문제가 있다. 즉, 덮개 부재(103)에서의 도전회로(104)에 있어서는, 회로 사이의 간극은 도전성이 없고, 이 부분으로부터 전자 노이즈가 누설될 가능성이 있다. 이 대책으로서 다층 배선판을 이용하면, 제조비용이 높아진다. 또한, 상자체(100) 상의 배선회로(101)와 덮개 부재(103) 상의 도전회로(104)를 전기적으로 도통 접속할 필요가 있고, 회로끼리의 위치맞춤 공정, 도전성 접착제의 부분 공급 공정, 및 가열 경화 공정 등 때문에 생산성이 저하된다. 또한, 전자부품(102)을 상자체(100)의 내부에 완전히 수납하기 위해, 그 깊이(110)를 전자부품(102)의 높이 이상으로 할 필요가 있다. 그 때문에, 판금 가공에 의해 상자체(100)를 얻기 위해, 금속판의 절곡량, 드로잉 가공량을 필요한 분만큼 확보하기 위해, 사용하는 재료나 가공 형상이 제한되는 경우가 있다. 또한, 평판형상의 덮개 부재(103)가 주위의 환경 온도의 변화 등에 의해, 팽창 또는 수축한 때에 수반하는 변형 응력은, 덮개 부재(103)와 상자체(100)의 접합부(120)에 집중한다. 따라서, 접합부분이 박리(剝離)하기 쉬워지는 문제가 있다.
[특허문헌]
특허문헌 1 : 일본 특공평8-15236호 공보
특허문헌 2 : 일본 특개2008-67383호 공보
특허문헌 3 : 일본 특개평9-97854호 공보
특허문헌 4 : 일본 특개평4-6893호 공보
특허문헌 5 : 일본 특개평11-97820호 공보
특허문헌 6 : 일본 특개2008-199353호 공보
본 발명의 목적은, 전자차폐 효과의 향상을 도모하면서 생산성이 높은 전자부품 실장 장치 및 그 제조방법을 제공하는 것에 있다.
본 발명은, 상기 과제를 해결하기 위해 이하의 수단을 채용하였다.
즉, 본 발명의 전자부품 실장 장치는,
도전성의 금속재료로 구성된 몸체와,
그 몸체의 내부에 실장되는 적어도 하나의 전자부품을 구비하는 전자부품 실장 장치로서,
상기 몸체는, 서로의 개구부가 마주 보도록 고정된, 제 1의 상자체 및 제 2의 상자체로 구성됨과 함께,
제 1의 상자체의 외측에는 절연층을 통하여 적층된 도전층이 마련되어 있고, 또한 제 1의 상자체에는, 상기 전자부품에 접속된 도선을 상기 도전층까지 인출하기 위한 관통구멍이 마련되어 있고, 그 관통구멍은 상기 도전층에 의해 덮여지는 위치에 마련되어 있는 것을 특징으로 한다.
이상과 같이 구성된 전자부품 실장 장치에 의하면, 도전성의 금속재료로 구성된 몸체의 내부에 전자부품이 실장되기 때문에, 전자부품의 주위가 전자차폐된다. 그리고, 몸체를 구성하는 제 1의 상자체에는, 전자부품에 접속된 도선을 도전층까지 인출하기 위한 관통구멍이 마련되는 것이지만, 관통구멍은 도전층에 의해 덮여지기 때문에, 전자차폐 기능이 손상되는 일도 없다. 또한, 몸체는 금속재료로 구성되기 때문에, 전자차폐 효과가 높고, 또한 강도도 강하다.
또한, 몸체는 제 1의 상자체와 제 2의 상자체로 구성되기 때문에, 각 상자체의 상자의 깊이를, 실장되는 전자부품의 높이보다도 얕게 하는 것이 가능해진다. 따라서, 한쪽을 상자로 하고 다른쪽을 평판형상의 덮개에 의해 몸체를 구성하는 경우에 비하여, 상자체의 상자의 깊이를 얕게 할 수 있다. 이에 의해, 설계 자유도가 넓게 된다. 그리고, 설계 자유도가 넓게 됨으로써, 상자의 가공성을 높이는 것도 가능해지고, 생산성의 향상을 도모할 수도 있다.
또한, 2개의 상자를 고정함에 의해 몸체를 얻을 수 있기 때문에, 회로끼리를 위치맞춤하거나, 도전성의 접착제를 부분 공급하거나 할 필요가 없고, 생산성의 향상을 도모할 수 있다.
또한, 주위의 환경 온도의 변화 등에 의해, 각 상자체가 팽창 또는 수축한 경우에는, 각 상자체에서의 구부러진 부위에 응력이 집중하기 때문에, 제 1의 상자체와 제 2의 상자체의 접합부에의 응력 집중을 완화시킬 수 있다. 이에 의해, 제 1의 상자체와 제 2의 상자체와의 접합부분의 박리를 억제시킬 수 있다.
여기서, 제 1의 상자체에 실장되는 전자부품 중의 적어도 하나는, 제 1의 상자체에서의 개구부보다도 제 2의 상자체의 내부측으로 돌출한 상태에서 배치되면 좋다.
이와 같은 구성을 채용하면, 제 1의 상자체의 상자의 깊이를 얕게 할 수 있다. 또한, 제 1의 상자체의 상자의 깊이가 얕음에 의해, 전자부품의 제 1의 상자체에의 실장을, 더 용이하게 행하는 것이 가능해진다.
제 1의 상자체에 실장되는 전자부품은, 제 1의 상자체 내에 충전된 포팅부에 의해 고정되어 있으면 좋다.
이에 의해, 전자부품을 제 1의 상자체에 대해, 더 확실하게 고정시킬 수 있다.
상기 전자부품의 하나가 MEMS 마이크로폰 칩이고, 그 MEMS 마이크로폰 칩이 제 1의 상자체 내에 상기 포팅부에 의해 고정된 상태에서, 상기 MEMS 마이크로폰 칩의 상부에 마련된 소리구멍(음공(音孔)은, 제 1의 상자체의 개구부보다도 제 2의 상자체의 내부측으로 돌출하는 위치에 마련되어 있으면 좋다.
이에 의해, MEMS 마이크로폰 칩의 상부에 마련된 소리구멍은, 제 2의 상자체의 내부측으로 돌출하는 위치에 마련되어 있기 때문에, 제 1의 상자체 내에 경화 전의(액상의) 포팅제가 충전된 경우에도, MEMS 마이크로폰 칩 내로 포팅제가 침입하여 버리는 것을 억제할 수 있다.
또한, 본 발명의 전자부품 실장 장치의 제조방법은, 상기한 전자부품 실장 장치의 제조방법으로서,
판금 가공에 의해, 제 1의 상자체를 형성하는 공정과,
제 1의 상자체의 외측에 절연층을 통하여 도전층을 형성하는 공정과,
제 1의 상자체에 적어도 하나의 전자부품을 실장하는 공정과,
제 1의 상자체에 실장된 전자부품과, 상기 도전층을, 제 1의 상자체에 마련된 관통구멍을 삽통시킨 도선에 의해 전기적으로 연결하는 공정과,
판금 가공에 의해 얻어진 제 2의 상자체를 제 1의 상자체에 고정하는 공정을 갖는 것을 특징으로 한다.
여기서, 상기한 바와 같이, 본 발명의 전자부품 실장 장치에서는, 제 1의 상자체나 제 2의 상자체의 설계 자유도가 넓고, 상자의 깊이를 얕게 할 수 있다. 따라서, 본 발명에서는, 상자체를 형성하기 위한 판금 가공(굽힘 가공이나 드로잉 가공)이 비교적 용이하다. 또한, 이에 수반하여, 상자의 재료 선택의 자유도도 넓다.
또한, 제 1의 상자체 및 제 2의 상자체 중의 어느 한쪽의 개구부측에는, 외측으로 절곡된 절곡부가 형성되어 있고,
제 1의 상자체 및 제 2의 상자체중의 다른쪽의 개구 단부(端部)와, 상기 절곡부를 당접(當接)시킨 상태에서, 상기 절곡부에의서 상기 다른쪽의 개구 단부와의 당접부(當接部)의 반대측부터 레이저 빔을 쪼임으로써 레이저 빔 용접에 의해 제 1의 상자체와 제 2의 상자체를 고정시키는 공정을 갖으면 좋다.
이에 의해, 레이저 빔 용접 작업을, 더 용이하며 정확하게 행할 수 있다.
제 1의 상자체에 실장된 전자부품과, 상기 도전층을, 상기 도선에 의해 전기적으로 연결하고, 제 1의 상자체 내에 포팅제를 충전하고, 제 2의 상자체를 제 1의 상자체에 고정하면 좋다.
이에 의해, 포팅제가 충전된 것은, 최대라도 제 1의 상자체의 내부를 채우는 범위이기 때문에, 포팅 영역을 제한할 수 있다.
또한, 제 1의 금속판에 대해, 제 1의 상자체가 되는 부분을, 드로잉 가공에 의해 복수 형성하는 공정과,
이들 제 1의 상자체가 되는 부분의 외측에 절연층을 통하여 도전층을 각각 형성하는 공정과,
이들 제 1의 상자체가 되는 부분에 적어도 하나의 전자부품을 각각 실장하는 공정과,
이들 제 1의 상자체가 되는 부분에 각각 실장된 전자부품과, 각 도전층을, 이들 제 1의 상자체가 되는 부분에 마련된 관통구멍을 삽통시킨 도선에 의해 각각 전기적으로 연결하는 공정과,
제 2의 금속판에 대해, 제 2의 상자체가 되는 부분을, 드로잉 가공에 의해 복수 형성하는 공정을 가지며,
이들의 공정 종료 후에, 제 1의 상자체가 되는 부분과 제 2의 상자체가 되는 부분을 모두 고정한 후에, 제 1의 금속판 및 제 2의 금속판에서의 각 상자체가 되는 부분 사이를 절단 가공에 의해 분리하는 공정을 가지면 좋다.
이에 의해, 일련의 제조 공정에 의해, 복수의 전자부품 실장 장치를 제조할 수 있다. 또한, 이와 같은 제조방법을 채용할 수가 있었던 것은, 제 1의 상자체 및 제 2의 상자체의 상자의 깊이를 얕게 할 수 있는 것에 기인하는 점이 크다. 왜냐하면, 금속판에, 상자체가 되는 부분을, 드로잉 가공에 의해 복수 형성하는 경우에는, 상자체가 되는 부분이 얕을 것이 필요해지기 때문이다.
또한, 상기 각 구성은, 가능한 한 조합시켜 채용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 전자차폐 효과의 향상을 도모하면서 생산성을 높일 수 있다.
도 1은 본 발명의 실시예 1에 관한 전자부품 실장 장치의 모식적 단면도.
도 2은 본 발명의 실시예 1에 관한 전자부품 실장 장치의 제조 공정도.
도 3은 본 발명의 실시예 1에 관한 전자부품 실장 장치의 제조 공정의 일부를 도시하는 도면.
도 4은 본 발명의 실시예 1에 관한 전자부품 실장 장치의 응용예(MEMS 마이크로폰)를 도시하는 모식적 단면도.
도 5은 종래예에 관한 전자부품 실장 장치의 모식적 단면도.
도 6은 MEMS 마이크로폰 칩의 모식적 단면도.
도 7은 종래예에 관한 전자부품 실장 장치의 응용예(MEMS 마이크로폰)를 도시하는 모식적 단면도.
이하에 도면을 참조하여, 본 발명을 실시하기 위한 형태를, 실시예에 의거하여 예시적으로 상세히 설명한다. 단, 이 실시예에 기재되어 있는 구성 부품의 치수, 재질, 형상, 그 상대 배치 등은, 특별히 특정적인 기재가 없는 한, 본 발명의 범위를 그것들만으로 한정하는 취지는 아니다.
(실시예)
도 1 내지 도 3을 참조하여, 본 발명의 실시예에 관한 전자부품 실장 장치 및 그 제조방법에 관해 설명한다.
<전자부품 실장 장치>
특히, 도 1을 참조하여, 본 발명의 실시예에 관한 전자부품 실장 장치(20)에 관해 설명한다. 본 실시예에 관한 전자부품 실장 장치(20)는, 도전성의 금속재료로 구성된 몸체와, 몸체의 내부에 실장되는 전자부품(201, 202)을 구비하고 있다. 전자부품(201, 202)의 구체예로서는, 저항, 콘덴서, 및 IC를 들 수 있다.
그리고, 본 실시예에 관한 몸체는, 제 1의 상자체(200)와 제 2의 상자체(203)로 구성된다. 제 1의 상자체(200) 및 제 2의 상자체(203)는, 모두 판금 가공에 의해 얻어진 것으로, 모두 개구부를 갖는 상자형상의 부재이다. 이들 제 1의 상자체(200) 및 제 2의 상자체(203)가, 서로의 개구부가 마주 보도록 고정됨에 의해, 몸체가 구성되어 있다. 또한, 도 1에서, 접합부(210)에 의해, 제 1의 상자체(200)와 제 2의 상자체(203)는 고정되어 있다. 또한, 접합부(210)에서의 접합 방법의 예로서는, 금속 용접 및 도전성 접착제에 의한 접착을 들 수 있다. 본 실시예에서는, 각 상자의 개구부의 전 둘레가 고정되어 있다. 이에 의해, 몸체의 내부는, 거의 밀폐된 상태로 되어 있다.
여기서, 제 1의 상자체(200)에 이용하는 재료(금속판)의 한 예로서, 두께 0.15㎜의 니켈-철 합금(42알로이)판을 들 수 있다. 또한, 제 2의 상자체(203)에 이용하는 재료(금속판)의 한 예로서, 두께 0.12㎜의 니켈-철 합금(42알로이)판을 들 수 있다.
또한, 제 1의 상자체(200)의 외측(여기서는 저면측의 외측)에는, 절연층(208)을 통하여 적층된 도전층(205)이 마련되어 있다. 여기서, 절연층(208)의 한 예로서, 에폭시계(系) 접착제로 이루어지는 층을 들 수 있다. 또한, 도전층(205)의 한 예로서, 두께 18㎛의 동박(銅箔)으로 이루어지는 회로를 들 수 있다.
또한, 전자부품(201, 202)은, 제 1의 상자체(200) 내에 실장되어 있다. 이들의 전자부품(201, 202)은, 제 1의 상자체(200) 내에 충전되면서 경화된 포팅부(207)에 의해 고정되어 있다. 여기서, 포팅부(207)를 형성하는 포팅제의 한 예로서, 에폭시계의 밀봉제를 들 수 있다.
그리고, 제 1의 상자체(200)의 저판에는, 관통구멍(204)이 마련되어 있다. 이 관통구멍(204)은, 전자부품(202)에 접속된 도선(예를 들면, 금속 와이어)(206)을 도전층(205)까지 인출하기 위해 마련된 것이다. 즉, 이 관통구멍(204)에 도선(206)이 삽통되어 있고, 도선(206)의 일단측은 전자부품(202)에 전기적으로 접속되어 있고, 타단측은 도전층(205)에 전기적으로 접속되어 있다. 또한, 도 1에서는, 2개소에 관통구멍(204)이 마련되어 있지만, 관통구멍(204)의 수는, 실장된 전자부품의 종류나 개수에 의해 적절히 설정됨은 말할 필요도 없다.
<전자부품 실장 장치의 제조방법>
특히, 도 2 및 도 3을 참조하여, 본 발명의 실시예에 관한 전자부품 실장 장치의 제조방법에 관해, 제조 공정의 순으로 설명한다.
(공정 A(도 2(A)))
본 실시예에서는, 제 1의 상자체(200)의 소재로서, 두께 0.15㎜의 니켈-철 합금(42알로이)판(320)(제 1의 금속판)을 이용하였다. 그리고, 이 니켈-철 합금판(320)에, 드로잉 가공에 의해, 도 3에 도시하는 바와 같이 복수의 오목부를 형성한다. 이들 복수의 오목부은, 각각 제 1의 상자체(200)가 되는 부분이다. 또한, 본 실시예에서는, 이들 복수의 오목부를 매트릭스형상으로 나열하도록 형성한다. 다만, 도 3에서는 간략하게 8개소의 오목부만을 나타내고 있다.
또한, 본 실시예에서는, 제 2의 상자체(203)의 소재로서, 두께 0.15㎜의 니켈-철 합금(42알로이)판(330)(제 2의 금속판)을 이용하였다. 그리고, 상기 니켈-철 합금판(320)에서의 판금 가공의 경우와 마찬가지로, 제 2의 상자체(203)가 되는 오목부를, 매트릭스형상으로 나열하도록 복수 형성한다(후술하는 도 2(F)참조).
이와 같이, 1장의 금속판에 대해, 복수의 오목부를, 드로잉 가공에 의해 매트릭스형상으로 형성하는 방법을 채용하는 것은, 제조비용의 삭감, 및 대량 생산시의 생산성 향상에 유효하다.
또한, 니켈-철 합금판(320)에 대해, 드로잉 가공에 의해 형성하는 오목부(제 1의 상자체(200)에 상당하는 부분)에서, 그 저면의 형상이나 치수는, 실장하는 전자부품의 개수, 크기, 및 배치에 따라 적절히 설정하면 된다. 그리고, 이 오목부의 깊이(230)는, 실장하는 전자부품 중 가장 키가 높은 부품의 높이 H에 대해, 1H 미만이 되도록 설정한다. 또한, 본 실시예에서는, 니켈-철 합금판(320)은, 그 두께가 상기한 바와 같이 0.15㎜로 얇은 것을 이용하고 있기 때문에, 드로잉 가공에 의해, 오목부의 측면이 저면에 대해 거의 수직이 되도록 가공하는 것이 가능하다.
또한, 본 실시예에서는, 드로잉 가공시에, 제 1의 상자체(200)가 되는 오목부의 저판에, 관통구멍(204)을 프레스 가공에 의해 동시에 형성한다. 본 실시예에서는, 이 관통구멍(204)의 직경은 1.0㎜ 정도이다.
(공정 B(도 2(B)))
다음에, 니켈-철 합금판(320)에 형성한 복수의 오목부의 이면측에, 각각 에폭시계의 접착제를 스크린 인쇄 등에 의해, 그 두께가 10 내지 15㎛ 정도가 되도록 도포한다. 여기서, 접착제는, 오목부의 이면 중 관통구멍(204)이 설치된 부위를 제외한 부분의 전면(全面)에 도포한다. 그리고, 도포된 접착제의 위에, 두께 18㎛의 1장의 동박(300)을, 니켈-철 합금판(320)을 덮도록 부착한다. 그 후, 이 동박(300)에 대해, 150℃의 환경하에서, 5 내지 10Kgf/㎠의 압력을 부하(負荷)한다. 이와 같이, 가열하면서 가압함에 의해, 동박(300)을, 니켈-철 합금판(320)에서의 오목부의 이면측에, 접착제에 의한 층을 사이에 두고 고정시킨다. 또한, 접착제에 의한 층은, 상술한 절연층(208)에 상당한다.
(공정 C(도 2(C)))
다음에, 공정 B에 의해, 니켈-철 합금판(320)에서의 오목부의 이면측에 고착된 동박(300)을, 소정의 패턴 형상으로 에칭하여, 도전층(205)을 형성한다. 또한, 이 도전층(205)은, 소정의 패턴으로 구성된 회로로서 기능한다. 또한, 관통구멍(204)은, 에칭 후의 도전층(205)에 의해 덮여지는 위치에 있다.
본 실시예에서의 에칭 방법은, 프린트 회로기판을 제작할 때에 이용하는 공지의 에칭 방법을 채용하고 있다. 즉, 우선, 동박(300)의 표면에, 감광성의 드라이 필름을 라미네이트한다. 그리고, 소정 형상의 배선 패턴으로 노광하고, 현상한 후에, 노출한 동박 부분을 염화 제2철 등의 액체에 의해 에칭한다.
에칭을 한 후에, 도전층(205)의 표면(도 2중 하면)과, 도전층(205)의 이면 중 관통구멍(204)에 의해 노출한 부분에, 금을 두께 15㎛ 정도가 되도록 코팅한다. 이 코팅은, 공지의 플래시 도금법 등에 의해 행할 수 있다.
(공정 D(도 2(D)))
다음에, 니켈-철 합금판(320)에 형성된 오목부 내에 전자부품(201, 202)을 실장한다. 즉, 각 오목부 내에, 각각 전자부품(201, 202)을 배치하여, 적절히, 전자부품끼리나 전자부품과 회로 사이의 전기적 접속을 행한다. 본 실시예에서는, 전자부품(202)과 도전층(205)을 도선(206)에 의해 전기적으로 접속을 행하는 작업이 포함되어 있다. 이 작업에서는, 전자부품(202)의 전극과 도전층(205)이, 관통구멍(204)을 삽통하는 도선(206)으로 접속된다는 구조적인 특징이 있다. 그러나, 니켈-철 합금판(320)은, 그 두께가 0.15㎜로 얇기 때문에, 공지의 다이 본딩이나 와이어 본딩 등, 일반적인 표면 실장 기술에 의해, 전자부품(202)을 실장시킬 수 있다.
또한, 본 실시예에서의 실장된 전자부품(201)과 전자부품(202)에서는, 전자(前者)의 쪽이 키가 크다. 그래서, 상기 공정 A에서의 드로잉 깊이(230)는, 이 전자부품(201)의 높이에, 전자부품(201)에 접속된 도선(206a)의 루프 높이를 더한 높이 H1에 대해, H1/2보다 크고 H1보다 작게 되도록 설정한다.
(공정 E(도 2(E)))
다음에, 니켈-철 합금판(320)에서, 제 1의 상자체(200)가 되는 오목부 내에 액상의 포팅제(에폭시계의 밀봉제)를 충전시킨다. 이 액상의 포팅제가 경화함에 의해, 상술한 포팅부(207)가 형성된다. 이에 의해, 전자부품(201, 202)은 오목부 내에서, 보다 확실하게 고정됨과 함께, 각 전기적 접속부가 보호된다.
여기서, 제 1의 상자체(200)가 되는 오목부에 포팅제를 충전함으로써 포팅부(207)를 형성하고 있기 때문에, 포팅제가 제 1의 상자체(200)의 개구부보다도 외측으로 비어져 나와 버리는 것을 억제할 수 있다. 또한, 이에 수반하여, 오목부 내에 실장된 전자부품 중, 상기한 개구부보다도 외측으로 돌출한 부분(본 실시예에서는, 전자부품(201)의 일부)에 포팅제가 부착해버리는 것을 억제할 수 있다. 즉, 전자부품 실장 장치(20)에서, 포팅부(207)의 높이가, 일정치 이하가 되도록 제한할 수 있다.
또한, 포팅제에 금속이나 질화 알루미늄 등의 필러를 혼합하여 두면, 전자부품(201, 202)에서 발생한 열을, 효율 좋게 제 1의 상자체(200)에 전할 수 있다. 이에 의해, 방열 효과를 높일 수 있다.
(공정 F(도 2(F)))
다음에, 니켈-철 합금판(320)에 매트릭스형상으로 형성된, 제 1의 상자체(200)가 되는 복수의 오목부와, 니켈-철 합금판(330)에 매트릭스형상으로 형성된, 제 2의 상자체(203)가 되는 복수의 오목부가 겹쳐지도록, 이들 합금판을 겹친다.
여기서, 제 2의 상자체(203)가 되는 오목부의 개구부는, 제 1의 상자체(200)가 되는 오목부의 개구부보다도, 한층 작게 되도록 구성되어 있다. 이에 의해, 각 상자체로 되는 부분에 주목하면, 제 2의 상자체(203)의 개구부측에는, 외측으로 절곡된 절곡부가 형성되고, 제 1의 상자체(200)의 개구 단부와, 이 절곡부가 당접(當接)한 상태가 되도록 구성되어 있다. 그리고, 이들을 당접시킨 상태에서, 상기한 절곡부에서의 제 1의 상자체(200)의 개구 단부와의 당접부(當接部)의 반대측부터 레이저 빔을 쪼여, 레이저 빔 용접에 의해, 각 상자체로 되는 부분끼리를 고정시킨다.
여기서, 합금판끼리를 고정하는 경우, 양자를 전기적으로 도통시키고, 또한 외부 응력에 대해, 충분한 강도를 얻을 수 있는 접합 방법으로서는, 상기한 바와 같이, 레이저 빔 용접이 알맞다. 그러나, 가령, 제 1의 상자체(200)의 개구부와 제 2의 상자체(203)의 개구부의 크기를 동일하게 한 경우에는, 개구 단부끼리가 접합부가 되어, 레이저 빔을 비스듬하게 쪼여야 하므로, 적절하게 용접할 수가 없게 되어 버린다. 이에 대해, 본 실시예에서는, 상기한 바와 같이, 각 상자의 개구부의 크기가 다르도록 함으로써, 접합부(210)에 대해, 레이저 빔을 곧바로 쪼일 수가 있고(도 2(F) 중, 화살표 참조), 적절한 용접을 행하는 것이 가능해진다. 또한, 본 실시예에서는, 제 2의 상자체(203)의 개구부를 제 1의 상자체(200)의 개구부보다도 한층 작게 한 구성을 채용하였지만, 제 1의 상자체(200)의 개구부를 제 2의 상자체(203)의 개구부보다도 한층 작게 하는 구성을 채용하는 것도 가능하다. 이 경우에는, 제 1의 상자체(200)측부터 레이저 빔을 쪼이도록 하면, 상기한 경우와 마찬가지로, 적절한 용접이 가능함은 말할 필요도 없다.
(공정 G(도 2(G)))
최후로, 니켈-철 합금판(320) 및 니켈-철 합금판(330)에서의 각 상자체가 되는 부분 사이를 절단 가공에 의해 절리(切離)한다. 이에 의해, 복수의 전자부품 실장 장치(20)를 얻을 수 있다.
<본 실시예의 우수한 점>
이상과 같이 구성된 본 실시예에 관한 전자부품 실장 장치(20)에 의하면, 도전성의 금속재료로 구성된 몸체의 내부에 전자부품(201, 202)이 실장된다. 그리고, 이 몸체의 내부는, 거의 밀폐된 상태로 되어 있다. 이에 의해, 전자부품(201, 202)의 주위가 전자 차폐된다. 따라서, 전자부품(201, 202)은, 외부의 전자 노이즈로부터 보호되고, 또한, 이들의 전자부품(201, 202)으로부터의 전자 노이즈가 외부로 누설되어 버리는 것을 억제할 수 있다.
그리고, 몸체를 구성하는 제 1의 상자체(200)에는, 전자부품(202)에 접속된 도선(206)을 도전층(205)까지 인출하기 위한 관통구멍(204)이 마련되는데, 관통구멍(204)은 도전층(205)에 의해 덮여지기 때문에, 전자차폐 기능이 손상되는 일도 없다. 또한, 몸체는 금속재료로 구성되기 때문에, 전자차폐 효과가 높고, 또한 강도도 강하다.
또한, 몸체는 제 1의 상자체(200)와 제 2의 상자체(203)로 구성되기 때문에, 각 상자체의 상자의 깊이를, 실장되는 전자부품의 높이보다도 얕게 하는 것이 가능해진다. 따라서, 한쪽을 상자로 하고 다른쪽을 평판형상의 덮개에 의해 몸체를 구성하는 경우에 비하여, 상자체의 상자의 깊이를 얕게 할 수 있다. 이에 의해, 설계 자유도가 넓게 된다. 본 실시예에서는, 상기한 바와 같이, 제 1의 상자체(200)의 깊이(230)를, 가장 키가 높은 전자부품(201)의 높이에, 전자부품(201)에 접속된 도선(206a)의 루프 높이를 더한 높이 H1에 대해, H1/2보다 크고 H1보다 작아지도록 설정하고 있다. 이렇게 함으로써, 각 상자체의 상자의 깊이를 얕게 할 수 있고, 드로잉 가공을 지장없이 행할 수 있기 때문에, 1장의 금속판(합금판)에, 복수의 오목부를 형성할 수 있다. 따라서, 생산성의 향상을 도모할 수 있다. 또한, 전자부품(201, 202)을 실장하는 제 1의 상자체(200)의 깊이가 얕음으로써, 이들의 전자부품(201, 202)을 실장하는 작업도 용이해진다. 이것으로부터도 생산성의 향상을 도모할 수 있다.
또한, 본 실시예에서는, 2개의 상자를 고정함에 의해 몸체가 얻어진다. 따라서, 회로끼리를 위치 맞춤하거나, 도전성의 접착제를 부분 공급하거나 할 필요가 없다. 이것으로부터도, 생산성의 향상을 도모할 수 있다.
또한, 주위의 환경 온도의 변화 등에 의해, 각 상자가 팽창 또는 수축한 경우에는, 각 상자에서의 구부러지는 부위(220)(도 1 참조)에 응력이 집중한다. 그 때문에, 제 1의 상자체(200)와 제 2의 상자체(203)의 접합부(210)에의 응력 집중을 완화시킬 수 있다. 이에 의해, 제 1의 상자체(200)와 제 2의 상자체(203)와의 접합부분의 박리를 억제시킬 수 있다.
또한, 본 실시예에서는, 제 1의 상자체(200)에 실장된 전자부품(201, 202)은, 제 1의 상자체(200) 내에 충전되면서 경화된 포팅부(207)에 의해 고정되어 있다.
이에 의해, 전자부품(201, 202)을 제 1의 상자체(200)에 대해, 더 확실하게 고정시킬 수 있다. 또한, 각 전기적 접속부를 보호할 수 있다.
또한, 본 실시예에서는, 제 1의 상자체(200)와 제 2의 상자체(203)를 접합할 때에, 레이저 빔을 접합부(210)에 곧바로 쪼이는 구성을 채용하고 있기 때문에, 레이저 빔 용접 작업을, 더 용이하고 정확하게 행할 수 있다.
또한, 본 실시예에서는, 각 상자의 깊이를 얕게 설정함으로써, 1장의 금속판(합금판)에 대해, 각각 상자체가 되는 복수의 오목부를 형성하여, 일련의 제조 공정에 의해, 복수의 전자부품 실장 장치(20)를 제조하는 것을 가능하게 하고 있다. 이에 의해, 생산성의 향상을 도모할 수 있다.
(기타)
몸체의 내부를 거의 밀폐된 상태로 하기 위해서는, 제 1의 상자체(200)의 개구부와 제 2의 상자체(203)의 개구부를, 전 둘레에 걸쳐 접합할 필요가 있다. 예를 들면, 상기한 공정 F에서, 레이저 빔 용접을 행하는 경우에, 기본적으로는, 각 상자의 개구부 전 둘레에 레이저 빔을 쪼여 용접을 행할 필요가 있다.
그러나, 전 둘레가 아니라, 전자차폐에 지장을 초래하지 않는 범위에서, 스폿 용접을 행하는 것도 가능하다. 단, 이 경우에는, 용접되지 않는 부분에서 기밀성이 저하되어 버리는 문제가 있다. 그래서, 스폿 용접을 행하는 경우에는, 니켈-철 합금판(320) 및 니켈-철 합금판(330)의 적어도 어느 한쪽에, 표면이 우레탄 수지 등의 열가소성 수지로 코팅된 것을 이용하면 좋다. 이에 의해, 스폿 용접시에는, 용접부의 주위의 수지가 용융하고, 그 후 경화함으로써, 용접되지 않은 부분의 간극을 메울 수 있다.
개구부 전 둘레에 레이저 빔 용접을 행하는 경우에는, 용접에 의한 수축에 의해, 휘어짐 등의 변형이 생기기 쉬워지지만, 스폿 용접의 경우에는, 그와 같은 변형이 생기기 어렵다는 이점이 있다.
(응용예)
상술한 본 실시예에 관한 전자부품 실장 장치의 응용예를, 도 4를 참조하여 설명한다. 구체적으로는, 본 실시예에 관한 전자부품 실장 장치를 MEMS 마이크로폰에 적용한 예를 설명한다. 본 응용예를 설명하는데 앞서, MEMS 마이크로폰을 구성하는 MEMS 마이크로폰 칩의 개략, 및 MEMS 마이크로폰의 종래 기술을 도 6 및 도 7을 참조하여 설명한다.
<MEMS 마이크로폰>
종래, 휴대 전화 등에 탑재되는 소형의 마이크로폰으로서, 유기 필름을 이용한 ECM(일렉트릿 콘덴서 마이크로폰)이 널리 사용되어 왔다. 그러나, 한층 더 소형화, 박형화, 및 솔더 리플로우 실장으로의 대응 요구에 수반하여, 근래, 반도체 마이크로머싱 기술에 의한 MEMS(마이크로 일렉트로 메커니컬 시스템) 칩을 구비한 MEMS 마이크로폰이 채용되게 되어 있다(특허문헌 6 참조).
이 MEMS 마이크로폰에 구비되는 MEMS 마이크로폰 칩에 관해, 도 6을 참조하여 설명한다.
MEMS 마이크로폰 칩(50)은, 실리콘 기판(500) 상에, 절연층(501)을 통하여 진동막 전극(502)과 일렉트릿 막(503)이 마련되어 있다. 이들 진동막 전극(502)과 일렉트릿 막(503)은, 질화 실리콘 등으로 구성된다. 또한, 이들 진동막 전극(502) 및 일렉트릿 막(503)의 주위에는, 절연층(501)의 위에, 다시 절연층(504)이 적층되고, 이 절연층(504)상에, 고정 전극(506)이 마련되어 있다. 이 고정 전극(506)과 일렉트릿 막(503)의 사이에는 간극이 마련되어 있다. 또한, 이 고정 전극(506)에는, 복수의 소리구멍(505)이 형성되어 있다. 또한, 진동막 전극(502)의 배면측(고정 전극(506)과는 반대측)에는 공간 영역(507)이 마련되어 있다.
이상과 같이 구성된 MEMS 마이크로폰 칩(50)에 의하면, 진동막 전극(502)이 음압에 의해 진동하면, 진동막 전극(502)과 고정 전극(506)으로 구성된 평판 콘덴서의 정전용량이 변화하고, 전압 변화로서 취출된다.
상기한 바와 같이 구성된 MEMS 마이크로폰 칩(50)을 구비한 MEMS 마이크로폰의 종래 기술에 관해 도 7을 참조하여 설명한다. 이 종래예에 관한 MEMS 마이크로폰(60)은, 프린트 배선 기판(600) 상에, 상기한 MEMS 마이크로폰 칩(50)과, 집적회로 칩(601)이 실장되어 있다. 이 집적회로 칩(601)은, MEMS 마이크로폰 칩(50)으로부터의 전기 신호를 증폭 등의 신호 처리를 행하는 것으로서, 양(兩) 칩은, 도선(금속 와이어)(602)에 의해 전기적으로 접속되어 있다.
그리고, 이들 MEMS 마이크로폰 칩(50) 및 집적회로 칩(601)을 덮도록, 프린트 배선 기판(600)에는, 도전성의 금속재료로 구성된 커버 케이스(상자)(603)가 고정되어 있다. 이와 같이, 이 종래예에 관한 MEMS 마이크로폰(60)에서는, 프린트 배선 기판(600)과 커버 케이스(603)가 되는 몸체의 내부에, 전자부품인 MEMS 마이크로폰 칩(50) 및 집적회로 칩(601)이 실장되어 있다.
여기서, 커버 케이스(603)와 프린트 배선 기판(600)의 배선회로는, 솔더(604) 등에 의해 전기적으로 접속되어 있다. 일반적으로는, 프린트 배선 기판(600)으로부터의 전자 노이즈의 누설을 방지하기 위해, 이 프린트 배선 기판(600)으로는, 금속 도전층을 복수 겹친 다층 기판이 사용된다.
이러한 구조의 MEMS 마이크로폰(60)에서는, MEMS 마이크로폰 칩(50) 내의 진동막 전극(502)과 고정 전극(506)의 전극 사이 거리가, 특성의 변동에 크게 영향을 준다. 그 때문에, MEMS 마이크로폰 칩(50)을 지지하는 기판의 변형을 작게 억제할 필요가 있다.
그러나, 상기 종래 기술의 경우, 소형화나 박형화의 요구에 수반하여, 프린트 배선 기판(600)을 얇게 하는 요구가 있어, 그 강도를 강하게 유지하는 것이 곤란해지고 있다. 또한, 전자차폐 기능을 발휘시키기 위해, 프린트 배선 기판(600)으로서, 다층의 프린트 배선 기판을 이용하거나, 프린트 배선 기판(600)과 커버 케이스(603)를 솔더 등으로 전기적으로 접속하거나 하여야 하기 때문에, 재료비나 제조비용이 고가로 되는 문제가 있다.
또한, MEMS 마이크로폰(60)의 출력 신호의 SN비를 개선하는 경우, 커버 케이스(603)에 마련한 소리구멍(603a)과, 커버 케이스(603) 자체의 형상을 변경함으로써, SN비를 조정할 수 있다. 그러나, 상기 종래 기술에 관한 커버 케이스(603)는, 실장 부품 전체를 덮는 형상이기 때문에, 커버 케이스(603)와 실장 부품이나 와이어 등과의 접촉을 피하기 위해, 또한 포팅부의 스페이스를 확보하기 위해, 커버 케이스(603)와 각종 부품과의 사이에 충분한 간극을 확보할 필요가 있다. 따라서, 커버 케이스(603)의 설계 자유도는 좁고, 커버 케이스(603)의 형상에 의한 상기 SN비의 조정은 곤란하다.
다음에, 상술한 본 실시예에 관한 전자부품 실장 장치를 MEMS 마이크로폰에 적용한 예를, 도 4를 참조하여 설명한다.
본 실시예에 관한 MEMS 마이크로폰(70)은, 상기 실시예에 관한 전자부품 실장 장치(20)에서, 전자부품(201)을 MEMS 마이크로폰 칩(50)으로 하고, 전자부품(202)을 집적회로 칩(601)으로 한 것이다. 그 밖의 구성에 관해서는, 상기 실시예에 관한 전자부품 실장 장치(20)와 동일한 구성이기 때문에, 도 4에서는, 동일한 구성에는 동일한 부호를 붙이고 있다. 단, MEMS 마이크로폰(70)으로서의 기능상, 제 2의 상자체(203)에는, 소리구멍(203a)이 마련되어 있다.
본 실시예에 관한 MEMS 마이크로폰(70)에 의하면, MEMS 마이크로폰 칩(50)이 실장되어 있는 제 1의 상자체(200)는, 판금 가공(드로잉 가공)에 의해 금속판을 입체적인 상자형상으로 구성한 것으로, 강도가 강하고, 변형하기 어렵다. 따라서, 안정적인 신호 특성을 얻을 수 있다.
또한, 제 2의 상자체(203)는, 실장되어 있는 MEMS 마이크로폰 칩(50) 및 집적회로 칩(601)의 형상이나 배치의 제한을 거의 받지 않는다. 따라서, 제 2의 상자체(203)의 설계 자유도는 넓고, 이 제 2의 상자체(203)의 형상을 적절히 변경함에 의해, MEMS 마이크로폰(70)의 출력 신호의 SN비를 조정할 수 있다.
또한, 본 실시예에 의하면, 다층의 프린트 배선판 등의 고가의 부품을 이용하는 일 없이, 충분한 전자차폐 기능을 얻을 수 있다. 충분한 전자차폐 기능을 얻을 수 있는 것에 관하여는, 상기 전자부품 실장 장치(20)에 관해 설명한 바와 같다.
또한, 제 1의 상자체(200)와 제 2의 상자체(203)와의 접합부(210)는, MEMS 마이크로폰 칩(50)의 실장면과는 다른 면에 있다. 그 때문에, 제 1의 상자체(200)와 제 2의 상자체(203)를 접합할 때에 걸리는 응력은, 제 1의 상자체(200)에서의 구부러진 부위(220)에 집중한다. 따라서, MEMS 마이크로폰 칩(50)에의 응력 부하를 억제할 수 있다. 또한, 열팽창 수축 등 외부로부터의 기계적 응력은, 각 상자체의 구부러진 부위(220)에 집중하고, 접합부(210)에의 응력 집중을 완화시킬 수 있다.
또한, 본 실시예에서는, MEMS 마이크로폰 칩(50)이 제 1의 상자체(200) 내에 포팅부(207)에 의해 고정된 상태에서, MEMS 마이크로폰 칩(50)의 상부에 마련되어 있는 소리구멍(505)이, 제 1의 상자체(200)의 개구부보다도 제 2의 상자체(203)의 내부측으로 돌출하는 위치에 마련되어 있다.
따라서 제 1의 상자체(200) 내에 액상의 포팅제가 충전된 경우에도, MEMS 마이크로폰 칩(50) 내에 포팅제가 침입해 버리는 것을 억제할 수 있다.
20 : 전자부품 실장 장치 50 : 마이크로폰 칩
70 : 마이크로폰 200 : 제 1의 상자체
201, 202 : 전자부품 203 : 제 2의 상자체
204 : 관통구멍 205 : 도전층
206 : 도선 207 : 포팅부
208 : 절연층 210 : 접합부
220 : 구부러진 부위 300 : 동박
320 : 니켈-철 합금판 330 : 니켈-철 합금판
500 : 실리콘 기판 501 : 절연층
502 : 진동막 전극 503 : 일렉트릿 막
504 : 절연층 505 : 소리구멍
506 : 고정 전극 507 : 공간 영역
601 : 집적회로 칩

Claims (8)

  1. 삭제
  2. 삭제
  3. 도전성의 금속재료로 구성된 몸체와,
    그 몸체의 내부에 실장되는 적어도 하나의 전자부품을 구비하는 전자부품 실장 장치로서,
    상기 몸체는, 서로의 개구부가 마주 보도록 고정된, 제 1의 상자체 및 제 2의 상자체로 구성됨과 함께,
    제 1의 상자체의 외측에는 절연층을 통하여 적층된 도전층이 마련되어 있고, 또한 제 1의 상자체에는, 상기 전자부품에 접속된 도선을 상기 도전층까지 인출하기 위한 관통구멍이 마련되어 있고, 그 관통구멍은 상기 도전층에 의해 덮여지는 위치에 마련되어 있고,
    제 1의 상자체에 실장되는 전자부품 중 적어도 하나는, 제 1의 상자체에서의 개구부보다도 제 2의 상자체의 내부측으로 돌출한 상태로 배치되고,
    제 1의 상자체에 실장되는 전자부품은, 제 1의 상자체 내에 충전된 포팅부에 의해 고정되어 있는 것을 특징으로 하는 전자부품 실장 장치.
  4. 제 3항에 있어서,
    상기 전자부품의 하나가 MEMS 마이크로폰 칩이고, 그 MEMS 마이크로폰 칩이 제 1의 상자체 내에 상기 포팅부에 의해 고정된 상태에서, 상기 MEMS 마이크로폰 칩의 상부에 마련된 소리구멍은, 제 1의 상자체의 개구부보다도 제 2의 상자체의 내부측으로 돌출하는 위치에 마련되어 있는 것을 특징으로 하는 전자부품 실장 장치.
  5. 전자부품 실장 장치의 제조방법으로서,
    판금 가공에 의해, 제 1의 상자체를 형성하는 공정과,
    제 1의 상자체의 외측에 절연층을 통하여 도전층을 형성하는 공정과,
    제 1의 상자체에 적어도 하나의 전자부품을 실장하는 공정과,
    제 1의 상자체에 실장된 전자부품과, 상기 도전층을, 제 1의 상자체에 마련된 관통구멍을 삽통시킨 도선에 의해 전기적으로 연결하는 공정과,
    판금 가공에 의해 얻어진 제 2의 상자체를 제 1의 상자체에 고정하는 공정을 갖고,
    제 1의 상자체에 실장된 전자부품과, 상기 도전층을, 상기 도선에 의해 전기적으로 연결하고, 제 1의 상자체 내에 포팅제를 충전하고, 제 2의 상자체를 제 1의 상자체에 고정하는 것을 특징으로 하는 전자부품 실장 장치의 제조방법.
  6. 제 5항에 있어서,
    제 1의 상자체 및 제 2의 상자체 중 어느 한쪽의 개구부측에는, 외측으로 절곡된 절곡부가 형성되어 있고,
    제 1의 상자체 및 제 2의 상자체 중 다른 쪽의 개구 단부와, 상기 절곡부를 당접(當接)시킨 상태에서, 상기 절곡부에서의 상기 다른 쪽의 개구 단부와의 당접부(當接部)의 반대측부터 레이저 빔을 쪼임으로써 레이저 빔 용접에 의해 제 1의 상자체와 제 2의 상자체를 고정시키는 공정을 갖는 것을 특징으로 하는 전자부품 실장 장치의 제조방법.
  7. 삭제
  8. 복수의 전자부품 실장 장치의 제조방법으로서,
    제 1의 금속판에 대해, 제 1의 상자체가 되는 부분을, 드로잉 가공에 의해 복수 형성하는 공정과,
    이들 제 1의 상자체가 되는 부분의 외측에 절연층을 통하여 도전층을 각각 형성하는 공정과,
    이들 제 1의 상자체가 되는 부분에 적어도 하나의 전자부품을 각각 실장하는 공정과,
    이들 제 1의 상자체가 되는 부분에 각각 실장된 전자부품과, 각 도전층을, 이들 제 1의 상자체가 되는 부분에 마련된 관통구멍을 삽통시킨 도선에 의해 각각 전기적으로 연결하는 공정과,
    제 2의 금속판에 대해, 제 2의 상자체가 되는 부분을, 드로잉 가공에 의해 복수 형성하는 공정과,
    이들의 공정 종료 후에, 제 1의 상자체가 되는 부분과 제 2의 상자체가 되는 부분을 전부 고정한 후에, 제 1의 금속판 및 제 2의 금속판에서의 각 상자체가 되는 부분 사이를 절단 가공에 의해 분리하는 공정을 갖고,
    이들 제 1의 상자체가 되는 부분에 각각 실장된 전자부품과, 상기 각 도전층을, 상기 도선에 의해 전기적으로 연결하고, 제 1의 상자체가 되는 부분 내에 각각 포팅제를 충전하고, 제 2의 상자체가 되는 부분을 제 1의 상자체가 되는 부분에 각각 고정하는 것을 특징으로 하는 전자부품 실장 장치의 제조방법.
KR1020117020647A 2009-04-28 2010-04-15 전자부품 실장 장치 및 그 제조방법 KR101244047B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-109595 2009-04-28
JP2009109595A JP5375311B2 (ja) 2009-04-28 2009-04-28 電子部品実装装置及びその製造方法
PCT/JP2010/056743 WO2010125925A1 (ja) 2009-04-28 2010-04-15 電子部品実装装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20110123256A KR20110123256A (ko) 2011-11-14
KR101244047B1 true KR101244047B1 (ko) 2013-03-15

Family

ID=43032078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020647A KR101244047B1 (ko) 2009-04-28 2010-04-15 전자부품 실장 장치 및 그 제조방법

Country Status (6)

Country Link
US (1) US9093282B2 (ko)
EP (1) EP2427040B1 (ko)
JP (1) JP5375311B2 (ko)
KR (1) KR101244047B1 (ko)
CN (1) CN102342194B (ko)
WO (1) WO2010125925A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033572A (ko) * 2016-04-27 2018-04-03 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
WO2021002540A1 (ko) * 2019-07-03 2021-01-07 주식회사 파트론 Mems 마이크로폰 패키지

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5685098B2 (ja) * 2011-01-28 2015-03-18 京セラケミカル株式会社 電子部品の製造方法
KR101225663B1 (ko) * 2011-05-13 2013-01-23 전자부품연구원 칩 내장형 기판 제조 방법
JP5899818B2 (ja) * 2011-11-02 2016-04-06 株式会社デンソー 力学量センサ装置
JP5816523B2 (ja) * 2011-11-04 2015-11-18 京セラケミカル株式会社 シールドケースの製造方法
JP5861497B2 (ja) * 2012-02-29 2016-02-16 オムロン株式会社 センサ装置
US8987872B2 (en) * 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
DE102013217146A1 (de) * 2013-08-28 2015-03-05 Carl Zeiss Smt Gmbh Optisches Bauelement
US9437576B1 (en) * 2015-03-23 2016-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
GB2556263B (en) * 2016-01-29 2019-11-13 Cirrus Logic Int Semiconductor Ltd Integrated MEMS transducers
CN105848461A (zh) * 2016-05-30 2016-08-10 镇江市宏业科技有限公司 一种电子元件储存装置
KR102039985B1 (ko) * 2017-12-05 2019-11-04 주식회사 에스엔텍비엠 Rf 노이즈 방지가 가능한 웨이퍼 센서
FR3088484A1 (fr) * 2018-11-12 2020-05-15 Safran Electronics & Defense Module electronique a protection contre les particules energetiques
GB2582388A (en) 2019-03-22 2020-09-23 Cirrus Logic Int Semiconductor Ltd Composite structures
CN112720145A (zh) * 2020-12-26 2021-04-30 江苏凯威传动科技有限公司 一种方便夹紧的机械零部件打磨装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036523A (ja) * 1989-06-03 1991-01-14 Sharp Corp 液晶表示装置
JP2002261194A (ja) * 2001-02-28 2002-09-13 Mitsumi Electric Co Ltd 半導体装置
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
JP2004039764A (ja) * 2002-07-02 2004-02-05 Hitachi Ltd 高周波送受信装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1555833A (ko) 1967-12-18 1969-01-31
US3723834A (en) 1971-07-27 1973-03-27 Philips Corp Semiconductor device having a closed conductive rubber ring clamped around all electric conductors
US4445274A (en) * 1977-12-23 1984-05-01 Ngk Insulators, Ltd. Method of manufacturing a ceramic structural body
JPH0815236B2 (ja) 1987-06-18 1996-02-14 イビデン株式会社 表面実装部品用シ−ルドパッケ−ジ
US4885662A (en) 1988-08-12 1989-12-05 Leonard A. Alkov Circuit module connection system
JPH0741198Y2 (ja) * 1989-08-26 1995-09-20 オリンパス光学工業株式会社 シールドケース
JPH046893A (ja) 1990-04-24 1992-01-10 Mitsui Toatsu Chem Inc パッケージ
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH0815236A (ja) 1994-06-28 1996-01-19 Tokimec Inc 超音波探傷装置
JPH0936512A (ja) * 1995-07-20 1997-02-07 Japan Aviation Electron Ind Ltd プリント回路装置
JP2800737B2 (ja) 1995-09-29 1998-09-21 日本電気株式会社 半導体装置
JPH1197820A (ja) 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
JP3793421B2 (ja) * 2001-04-10 2006-07-05 アルプス電気株式会社 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
JP2004007330A (ja) * 2002-05-31 2004-01-08 Goro Yamauchi マイクロホン用防水風防兼静電遮蔽装置
JP3960156B2 (ja) * 2002-07-19 2007-08-15 千住金属工業株式会社 板状基板封止用リッドの製造方法
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP4464254B2 (ja) * 2004-11-15 2010-05-19 北川工業株式会社 導電性ゲル組成物
US7358106B2 (en) * 2005-03-03 2008-04-15 Stellar Micro Devices Hermetic MEMS package and method of manufacture
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
TWI284407B (en) * 2005-11-03 2007-07-21 Cyntec Co Ltd Package device with electromagnetic interference shield
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
JP4710622B2 (ja) * 2006-01-20 2011-06-29 日本電気株式会社 携帯端末及び携帯端末のノイズ防止構造
JP2008005461A (ja) * 2006-05-24 2008-01-10 Sharp Corp 衛星信号用コンバータ、アンテナ装置および衛星放送受信装置
KR20080014622A (ko) * 2006-08-10 2008-02-14 스타 마이크로닉스 컴퍼니 리미티드 마이크로폰의 케이싱 및 마이크로폰
KR100740463B1 (ko) 2006-09-09 2007-07-18 주식회사 비에스이 실리콘 콘덴서 마이크로폰
JP4850086B2 (ja) 2007-02-14 2012-01-11 パナソニック株式会社 Ｍｅｍｓマイクロホン装置
US20090057867A1 (en) * 2007-08-30 2009-03-05 Vincent Hool Integrated Circuit Package with Passive Component
US7847387B2 (en) * 2007-11-16 2010-12-07 Infineon Technologies Ag Electrical device and method
JP2009188956A (ja) * 2008-02-08 2009-08-20 Fujitsu Ten Ltd チューナモジュールのシールド構造およびそれを備える受信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036523A (ja) * 1989-06-03 1991-01-14 Sharp Corp 液晶表示装置
JP2002261194A (ja) * 2001-02-28 2002-09-13 Mitsumi Electric Co Ltd 半導体装置
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
JP2004039764A (ja) * 2002-07-02 2004-02-05 Hitachi Ltd 高周波送受信装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033572A (ko) * 2016-04-27 2018-04-03 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
KR101991644B1 (ko) * 2016-04-27 2019-09-30 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
CN111050463A (zh) * 2016-04-27 2020-04-21 欧姆龙株式会社 电子装置及其制造方法
WO2021002540A1 (ko) * 2019-07-03 2021-01-07 주식회사 파트론 Mems 마이크로폰 패키지

Also Published As

Publication number Publication date
CN102342194A (zh) 2012-02-01
EP2427040A1 (en) 2012-03-07
CN102342194B (zh) 2015-03-18
WO2010125925A1 (ja) 2010-11-04
EP2427040B1 (en) 2016-06-08
JP5375311B2 (ja) 2013-12-25
US20120030941A1 (en) 2012-02-09
US9093282B2 (en) 2015-07-28
JP2010258370A (ja) 2010-11-11
EP2427040A4 (en) 2013-10-09
KR20110123256A (ko) 2011-11-14

Similar Documents

Publication Publication Date Title
KR101244047B1 (ko) 전자부품 실장 장치 및 그 제조방법
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
US5770300A (en) Multilayered metallic printed board and molded module
US7706149B2 (en) Micro-electro-mechanical-system package and method for manufacturing the same
US20130094689A1 (en) Microphone Unit, Method of Manufacturing Microphone Unit, Electronic Apparatus, Substrate for Microphone Unit and Method of Manufacturing Substrate for Microphone Unit
JP5186102B2 (ja) マイクロホンパッケージの製造方法及びマイクロホンパッケージ
KR100737730B1 (ko) 멤스 마이크로폰 패키징 구조
JP2018046298A (ja) 回路基板及び回路モジュール
JP4655017B2 (ja) 音響センサ
KR100722689B1 (ko) 부가적인 백 챔버를 갖는 실리콘 콘덴서 마이크로폰
KR101074927B1 (ko) 공동부를 갖는 회로 기판 및 그 제조 방법
TW201832625A (zh) 零件模組
US10277983B2 (en) Microphone device
JP3579740B2 (ja) 電子部品の製造方法
JP7075810B2 (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
WO2019235189A1 (ja) バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
WO2017094834A1 (ja) 電子部品を実装した基板と放熱板を備えた電子部品モジュールおよびその製造方法
JP4556637B2 (ja) 機能素子体
JP5544280B2 (ja) 配線基板
CN114258200B (zh) 具有内埋元件的软硬结合线路板的制作方法
US11004759B2 (en) Electronic component and method for manufacturing the same
JP2700257B2 (ja) 配線基板付きリードフレームとその製造方法
JP2022168539A (ja) 基板の端子接合構造及び端子接合方法
WO2009116367A1 (ja) 撮像モジュール
JP2002217327A (ja) 半導体素子収納用パッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 8