JP3793421B2 - 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 - Google Patents
面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 Download PDFInfo
- Publication number
- JP3793421B2 JP3793421B2 JP2001111377A JP2001111377A JP3793421B2 JP 3793421 B2 JP3793421 B2 JP 3793421B2 JP 2001111377 A JP2001111377 A JP 2001111377A JP 2001111377 A JP2001111377 A JP 2001111377A JP 3793421 B2 JP3793421 B2 JP 3793421B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit unit
- substrate
- electronic circuit
- ground pattern
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、母基板（プリント基板）上の半田ランドに半田付けすることによって実装される面実装型電子回路ユニットに係り、特に、シールドカバーを付設した面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法に関する。
【０００２】
【従来の技術】
一般的に、この種の面実装型電子回路ユニットは、基板上にチップ抵抗やチップコンデンサあるいはトランジスタ等の回路部品を半田付けすると共に、該基板の端面に複数の端面電極を設けることによって構成されており、必要に応じて回路部品をシールドカバーで覆うように構成された面実装型電子回路ユニットも知られている。このシールドカバーは金属板を箱形状に折り曲げ形成したもので、周縁に折り曲げ形成された脚片を端面電極の一部に半田付けすることにより、回路部品を覆うように基板に取り付けられている。
【０００３】
このように概略構成された面実装型電子回路ユニットは、基板の端面に露出する端面電極を母基板上の半田ランドに半田付けすることによって実装されるため、基板の端面から突出するリード端子を母基板のスルーホールに半田付けするリード付き電子部品に比べると、実装密度を大幅に高めることができるという利点があり、今後ますます需要が高まる傾向にある。
【０００４】
【発明が解決しようとする課題】
ところで近年、チップ抵抗やチップコンデンサ等の回路部品を小形化する技術は著しく進歩しており、例えば外形寸法が0.6×0.3mm程度の超小形のチップ抵抗やチップコンデンサも実用化されている。したがって、前述した従来技術においても、このような小形のチップ部品やトランジスタ等を使用し、これらの回路部品を部品間ピッチを狭めた状態で基板上に実装すれば、面実装型電子回路ユニットをある程度までは小型化することが可能となる。
【０００５】
しかしながら、チップ部品やトランジスタ等の回路部品の小形化には限界があり、しかも、多数の回路部品を基板上に搭載する際に、各回路部品の半田付け部分が短絡しないようにしなければならないため、部品間ピッチを狭めるのにも限界があり、これらのことが面実装型電子回路ユニットの更なる小型化を妨げる要因となっていた。また、面実装型電子回路ユニットが小型化されていくと、それに伴って基板とシールドカバーの外形寸法も小形になるため、基板にシールドカバーを取り付ける作業が困難になるという製造上の問題も発生する。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型化に好適で製造の簡単なシールドカバー付きの面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の面実装型電子回路ユニットでは、アースパターンを有する基板上に薄膜形成された回路素子とワイヤーボンディングされた半導体ベアチップとが搭載され、前記アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、前記回路素子と前記半導体ベアチップを被覆するように前記熱硬化性樹脂からなる絶縁性接着剤がポッティングされ、シールドカバーがこれら導電性接着剤と絶縁性接着剤を介して前記基板に接合されているように構成した。
【０００８】
このような構成によれば、アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、基板上に薄膜技術等を用いて搭載された回路素子と半導体ベアチップが前記熱硬化性樹脂からなる絶縁性接着剤によって封止されるため、基板上に必要とされる回路部品を高精度かつ高密度に実装することができ、しかも、シールドカバーがこの絶縁性接着剤とアースパターンに塗布された導電性接着剤とを介して基板に接合されるため、シールドカバーを基板に強固に取り付けることができると共に、シールドカバーとアースパターンとを確実に導通させることができる。
【０００９】
上記の目的を達成するために、本発明の面実装型電子回路ユニットの製造方法では、基板にアースパターンを含む導電パターンを薄膜形成し、前記アースパターンを除く領域に熱硬化性樹脂からなる絶縁性接着剤をボンディングすると共に、前記アースパターンに前記熱硬化性樹脂に導電性粒子を混入した導電性接着剤を塗布し、前記絶縁性接着剤を前記シールドカバーに接触させると共に、前記シールドカバーの下端を前記アースパターンに接触させ、加熱することにより前記前記絶縁性接着剤と導電性接着剤とを同時に硬化したので、これら導電性接着剤と絶縁性接着剤として互いの硬化条件が略等しいものを使用すると、シールドカバーを基板に取り付ける工程が著しく簡略化されて好ましい。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る面実装型電子回路ユニットの断面図、図２は該電子回路ユニットの分解斜視図、図３は該電子回路ユニットの製造工程を示す説明図である。
【００１１】
図１と図２に示すように、本実施形態例に係る面実装型電子回路ユニットは、アルミナ材料からなる基板１と、この基板１上に搭載された後述の回路部品を被覆するシールドカバー２とを備えており、図示せぬ母基板上に半田付けされて実装される小形の面実装部品となっている。基板１は方形平板状に形成されており、大版基板を短冊状基板に分割した後、この短冊状基板をさらに細分割することによって得られる。シールドカバー２は金属板を断面コ字状にフォーミングしたもので、基板１とほぼ同じ大きさに設定されている。この基板１の表面には、抵抗やコンデンサ等の回路素子３が蒸着やスパッタリング等の薄膜技術を用いて形成されると共に、トランジスタやダイオード等の半導体ベアチップ４がワイヤーボンディングされており、これら回路素子３と半導体ベアチップ４を接続する図示せぬ導電パターンも薄膜形成されている。この導電パターンは基板１の縁部まで延びて複数の端面電極となっており、これら端面電極の一部は基板１の四隅でアースパターン５を形成している。
【００１２】
基板１上のアースパターン５を除く領域には絶縁性接着剤６がポッティングされており、回路素子３と半導体ベアチップ４はこの絶縁性接着剤６によって封止されている。また、アースパターン５上には導電性接着剤７が塗布されており、これら絶縁性接着剤６と導電性接着剤７の接着力によって前述したシールドカバー２が基板１上に取り付けられている。ここで、絶縁性接着剤６はエポキシ樹脂やウレタン樹脂等の熱硬化性樹脂からなり、硬化後の接着強度が高いという性質を有している。一方、導電性接着剤７はエポキシ樹脂やウレタン樹脂等の熱硬化性樹脂中にＡｇ等の導電性粒子を混入したもので、絶縁性接着剤６に比べると接着強度は低いという性質を有している。したがって、シールドカバー２は導電性接着剤７を介してアースパターン５に導通され、この導通状態が絶縁性接着剤６の高い接着力によって維持されることになる。なお、本実施形態例では、互いの硬化条件（例えば、硬化温度：約１５０°Ｃ、硬化時間：約１０分）が略等しい絶縁性接着剤６と導電性接着剤７を使用している。
【００１３】
次に、上記の如く構成された面実装型電子回路ユニットの製造工程について主として図３を用いて説明する。
【００１４】
まず、縦横に格子状に延びる分割溝が刻設されたアルミナ材料からなる大版基板を準備し、図３（ａ）に示すように、この大版基板１Ａ上に抵抗やコンデンサ等の回路素子３やアースパターン５等を含む導電パターンを薄膜形成すると共に、トランジスタやダイオード等の半導体ベアチップ４をワイヤーボンディングする。次に、大版基板１Ａを一方向の分割溝に沿って切断して複数の短冊状基板を得た後、図３（ｂ）に示すように、この短冊状基板１Ｂ上のアースパターン５を除く領域に絶縁性接着剤６をポッティングすると共に、アースパターン５上に導電性接着剤７を塗布する。次に、図３（ｃ）に示すように、短冊状基板１Ｂの上からシールドカバー２を被せ、このシールドカバー２によって絶縁性接着剤６を押し広げると共に、シールドカバー２の下端を各アースパターン５に押し付ける。そして、この状態で絶縁性接着剤６と導電性接着剤７を所定の硬化条件（硬化温度：約１５０°Ｃ、硬化時間：約１０分）で硬化させることにより、シールドカバー２を絶縁性接着剤６と導電性接着剤７の接着力で基板１上に取り付けると共に、シールドカバー２を導電性接着剤７を介してアースパターン５と電気的に接続する。最後に、短冊状基板１Ｂを他方の分割溝に沿って複数の基板１に細分割することにより、図１に示すような個々の基板１にシールドカバー２が取り付けられた面実装型電子回路ユニットが得られる。
【００１５】
このように構成された実施形態例にあっては、基板１上に薄膜技術等を用いて搭載された回路素子３と半導体ベアチップ４が絶縁性接着剤６によって覆われているため、基板１上に必要とされる回路部品を高精度かつ高密度に実装することができ、回路素子３の損傷やワイヤーの断線を絶縁性接着剤６によって保護することができる。また、シールドカバー２とアースパターン５間を導通する導電性接着剤７の接着力が絶縁性接着剤６の高い接着力によって補完されるため、シールドカバー２を基板１に強固に取り付けることができると共に、シールドカバー２とアースパターン５とを確実に導通させることができる。さらに、絶縁性接着剤６と導電性接着剤７として互いの硬化条件が略等しいものを使用したため、これら絶縁性接着剤６と導電性接着剤７を同時に硬化させることができ、その分、シールドカバー２を基板１に取り付ける工程を著しく簡略化することができる。
【００１６】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００１７】
アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、基板上に薄膜形成した回路素子とワイヤーボンディングした半導体ベアチップを封止するように前記熱硬化性樹脂からなる絶縁性接着剤をポッティングし、この絶縁性接着剤に被着したシールドカバーを導電性接着剤を介して基板のアースパターンに導通させたため、基板上に必要とされる回路部品を高精度かつ高密度に実装することができ、しかも、シールドカバーを基板に強固に取り付けることができると共に、シールドカバーとアースパターンとを確実に導通させることができ、それゆえ、小型化に好適で製造の簡単な面実装型電子回路ユニットを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る面実装型電子回路ユニットの断面図である。
【図２】該電子回路ユニットの分解斜視図である。
【図３】該電子回路ユニットの製造工程を示す説明図である。
【符号の説明】
１ 基板
１Ａ 大版基板
１Ｂ 短冊状基板
２ シールドカバー
３ 回路素子
４ 半導体ベアチップ
５ アースパターン
６ 絶縁性接着剤
７ 導電性接着剤
【発明の属する技術分野】
本発明は、母基板（プリント基板）上の半田ランドに半田付けすることによって実装される面実装型電子回路ユニットに係り、特に、シールドカバーを付設した面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法に関する。
【０００２】
【従来の技術】
一般的に、この種の面実装型電子回路ユニットは、基板上にチップ抵抗やチップコンデンサあるいはトランジスタ等の回路部品を半田付けすると共に、該基板の端面に複数の端面電極を設けることによって構成されており、必要に応じて回路部品をシールドカバーで覆うように構成された面実装型電子回路ユニットも知られている。このシールドカバーは金属板を箱形状に折り曲げ形成したもので、周縁に折り曲げ形成された脚片を端面電極の一部に半田付けすることにより、回路部品を覆うように基板に取り付けられている。
【０００３】
このように概略構成された面実装型電子回路ユニットは、基板の端面に露出する端面電極を母基板上の半田ランドに半田付けすることによって実装されるため、基板の端面から突出するリード端子を母基板のスルーホールに半田付けするリード付き電子部品に比べると、実装密度を大幅に高めることができるという利点があり、今後ますます需要が高まる傾向にある。
【０００４】
【発明が解決しようとする課題】
ところで近年、チップ抵抗やチップコンデンサ等の回路部品を小形化する技術は著しく進歩しており、例えば外形寸法が0.6×0.3mm程度の超小形のチップ抵抗やチップコンデンサも実用化されている。したがって、前述した従来技術においても、このような小形のチップ部品やトランジスタ等を使用し、これらの回路部品を部品間ピッチを狭めた状態で基板上に実装すれば、面実装型電子回路ユニットをある程度までは小型化することが可能となる。
【０００５】
しかしながら、チップ部品やトランジスタ等の回路部品の小形化には限界があり、しかも、多数の回路部品を基板上に搭載する際に、各回路部品の半田付け部分が短絡しないようにしなければならないため、部品間ピッチを狭めるのにも限界があり、これらのことが面実装型電子回路ユニットの更なる小型化を妨げる要因となっていた。また、面実装型電子回路ユニットが小型化されていくと、それに伴って基板とシールドカバーの外形寸法も小形になるため、基板にシールドカバーを取り付ける作業が困難になるという製造上の問題も発生する。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、小型化に好適で製造の簡単なシールドカバー付きの面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の面実装型電子回路ユニットでは、アースパターンを有する基板上に薄膜形成された回路素子とワイヤーボンディングされた半導体ベアチップとが搭載され、前記アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、前記回路素子と前記半導体ベアチップを被覆するように前記熱硬化性樹脂からなる絶縁性接着剤がポッティングされ、シールドカバーがこれら導電性接着剤と絶縁性接着剤を介して前記基板に接合されているように構成した。
【０００８】
このような構成によれば、アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、基板上に薄膜技術等を用いて搭載された回路素子と半導体ベアチップが前記熱硬化性樹脂からなる絶縁性接着剤によって封止されるため、基板上に必要とされる回路部品を高精度かつ高密度に実装することができ、しかも、シールドカバーがこの絶縁性接着剤とアースパターンに塗布された導電性接着剤とを介して基板に接合されるため、シールドカバーを基板に強固に取り付けることができると共に、シールドカバーとアースパターンとを確実に導通させることができる。
【０００９】
上記の目的を達成するために、本発明の面実装型電子回路ユニットの製造方法では、基板にアースパターンを含む導電パターンを薄膜形成し、前記アースパターンを除く領域に熱硬化性樹脂からなる絶縁性接着剤をボンディングすると共に、前記アースパターンに前記熱硬化性樹脂に導電性粒子を混入した導電性接着剤を塗布し、前記絶縁性接着剤を前記シールドカバーに接触させると共に、前記シールドカバーの下端を前記アースパターンに接触させ、加熱することにより前記前記絶縁性接着剤と導電性接着剤とを同時に硬化したので、これら導電性接着剤と絶縁性接着剤として互いの硬化条件が略等しいものを使用すると、シールドカバーを基板に取り付ける工程が著しく簡略化されて好ましい。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る面実装型電子回路ユニットの断面図、図２は該電子回路ユニットの分解斜視図、図３は該電子回路ユニットの製造工程を示す説明図である。
【００１１】
図１と図２に示すように、本実施形態例に係る面実装型電子回路ユニットは、アルミナ材料からなる基板１と、この基板１上に搭載された後述の回路部品を被覆するシールドカバー２とを備えており、図示せぬ母基板上に半田付けされて実装される小形の面実装部品となっている。基板１は方形平板状に形成されており、大版基板を短冊状基板に分割した後、この短冊状基板をさらに細分割することによって得られる。シールドカバー２は金属板を断面コ字状にフォーミングしたもので、基板１とほぼ同じ大きさに設定されている。この基板１の表面には、抵抗やコンデンサ等の回路素子３が蒸着やスパッタリング等の薄膜技術を用いて形成されると共に、トランジスタやダイオード等の半導体ベアチップ４がワイヤーボンディングされており、これら回路素子３と半導体ベアチップ４を接続する図示せぬ導電パターンも薄膜形成されている。この導電パターンは基板１の縁部まで延びて複数の端面電極となっており、これら端面電極の一部は基板１の四隅でアースパターン５を形成している。
【００１２】
基板１上のアースパターン５を除く領域には絶縁性接着剤６がポッティングされており、回路素子３と半導体ベアチップ４はこの絶縁性接着剤６によって封止されている。また、アースパターン５上には導電性接着剤７が塗布されており、これら絶縁性接着剤６と導電性接着剤７の接着力によって前述したシールドカバー２が基板１上に取り付けられている。ここで、絶縁性接着剤６はエポキシ樹脂やウレタン樹脂等の熱硬化性樹脂からなり、硬化後の接着強度が高いという性質を有している。一方、導電性接着剤７はエポキシ樹脂やウレタン樹脂等の熱硬化性樹脂中にＡｇ等の導電性粒子を混入したもので、絶縁性接着剤６に比べると接着強度は低いという性質を有している。したがって、シールドカバー２は導電性接着剤７を介してアースパターン５に導通され、この導通状態が絶縁性接着剤６の高い接着力によって維持されることになる。なお、本実施形態例では、互いの硬化条件（例えば、硬化温度：約１５０°Ｃ、硬化時間：約１０分）が略等しい絶縁性接着剤６と導電性接着剤７を使用している。
【００１３】
次に、上記の如く構成された面実装型電子回路ユニットの製造工程について主として図３を用いて説明する。
【００１４】
まず、縦横に格子状に延びる分割溝が刻設されたアルミナ材料からなる大版基板を準備し、図３（ａ）に示すように、この大版基板１Ａ上に抵抗やコンデンサ等の回路素子３やアースパターン５等を含む導電パターンを薄膜形成すると共に、トランジスタやダイオード等の半導体ベアチップ４をワイヤーボンディングする。次に、大版基板１Ａを一方向の分割溝に沿って切断して複数の短冊状基板を得た後、図３（ｂ）に示すように、この短冊状基板１Ｂ上のアースパターン５を除く領域に絶縁性接着剤６をポッティングすると共に、アースパターン５上に導電性接着剤７を塗布する。次に、図３（ｃ）に示すように、短冊状基板１Ｂの上からシールドカバー２を被せ、このシールドカバー２によって絶縁性接着剤６を押し広げると共に、シールドカバー２の下端を各アースパターン５に押し付ける。そして、この状態で絶縁性接着剤６と導電性接着剤７を所定の硬化条件（硬化温度：約１５０°Ｃ、硬化時間：約１０分）で硬化させることにより、シールドカバー２を絶縁性接着剤６と導電性接着剤７の接着力で基板１上に取り付けると共に、シールドカバー２を導電性接着剤７を介してアースパターン５と電気的に接続する。最後に、短冊状基板１Ｂを他方の分割溝に沿って複数の基板１に細分割することにより、図１に示すような個々の基板１にシールドカバー２が取り付けられた面実装型電子回路ユニットが得られる。
【００１５】
このように構成された実施形態例にあっては、基板１上に薄膜技術等を用いて搭載された回路素子３と半導体ベアチップ４が絶縁性接着剤６によって覆われているため、基板１上に必要とされる回路部品を高精度かつ高密度に実装することができ、回路素子３の損傷やワイヤーの断線を絶縁性接着剤６によって保護することができる。また、シールドカバー２とアースパターン５間を導通する導電性接着剤７の接着力が絶縁性接着剤６の高い接着力によって補完されるため、シールドカバー２を基板１に強固に取り付けることができると共に、シールドカバー２とアースパターン５とを確実に導通させることができる。さらに、絶縁性接着剤６と導電性接着剤７として互いの硬化条件が略等しいものを使用したため、これら絶縁性接着剤６と導電性接着剤７を同時に硬化させることができ、その分、シールドカバー２を基板１に取り付ける工程を著しく簡略化することができる。
【００１６】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００１７】
アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、基板上に薄膜形成した回路素子とワイヤーボンディングした半導体ベアチップを封止するように前記熱硬化性樹脂からなる絶縁性接着剤をポッティングし、この絶縁性接着剤に被着したシールドカバーを導電性接着剤を介して基板のアースパターンに導通させたため、基板上に必要とされる回路部品を高精度かつ高密度に実装することができ、しかも、シールドカバーを基板に強固に取り付けることができると共に、シールドカバーとアースパターンとを確実に導通させることができ、それゆえ、小型化に好適で製造の簡単な面実装型電子回路ユニットを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る面実装型電子回路ユニットの断面図である。
【図２】該電子回路ユニットの分解斜視図である。
【図３】該電子回路ユニットの製造工程を示す説明図である。
【符号の説明】
１ 基板
１Ａ 大版基板
１Ｂ 短冊状基板
２ シールドカバー
３ 回路素子
４ 半導体ベアチップ
５ アースパターン
６ 絶縁性接着剤
７ 導電性接着剤
Claims (2)
- アースパターンを有する基板上に薄膜形成された回路素子とワイヤーボンディングされた半導体ベアチップとが搭載され、
前記アースパターンに熱硬化性樹脂に導電性粒子を混入した導電性接着剤が塗布されると共に、
前記回路素子と前記半導体ベアチップを被覆するように前記熱硬化性樹脂からなる絶縁性接着剤がポッティングされ、
シールドカバーがこれら導電性接着剤と絶縁性接着剤を介して前記基板に接合されていることを特徴とする面実装型電子回路ユニット。 - 基板にアースパターンを含む導電パターンを薄膜形成し、
前記アースパターンを除く領域に熱硬化性樹脂からなる絶縁性接着剤をボンディングすると共に、前記アースパターンに前記熱硬化性樹脂に導電性粒子を混入した導電性接着剤を塗布し、
前記絶縁性接着剤を前記シールドカバーに接触させると共に、前記シールドカバーの下端を前記アースパターンに接触させ、
加熱することにより前記前記絶縁性接着剤と導電性接着剤とを同時に硬化したことを特徴とする面実装型電子回路ユニットの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111377A JP3793421B2 (ja) | 2001-04-10 | 2001-04-10 | 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111377A JP3793421B2 (ja) | 2001-04-10 | 2001-04-10 | 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314027A JP2002314027A (ja) | 2002-10-25 |
| JP3793421B2 true JP3793421B2 (ja) | 2006-07-05 |
Family
ID=18962992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111377A Expired - Fee Related JP3793421B2 (ja) | 2001-04-10 | 2001-04-10 | 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3793421B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101814546B1 (ko) | 2014-09-19 | 2018-01-04 | 쿄세라 코포레이션 | 전자 소자 실장용 기판 및 전자 장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972391B2 (ja) * | 2006-12-13 | 2012-07-11 | 新光電気工業株式会社 | シールドケース付パッケージおよびシールドケース付パッケージの製造方法 |
| JP2010192653A (ja) | 2009-02-18 | 2010-09-02 | Panasonic Corp | 半導体装置 |
| JP5150553B2 (ja) * | 2009-04-16 | 2013-02-20 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| JP5375311B2 (ja) * | 2009-04-28 | 2013-12-25 | オムロン株式会社 | 電子部品実装装置及びその製造方法 |
| WO2012165111A1 (ja) * | 2011-05-31 | 2012-12-06 | 株式会社村田製作所 | 多層基板の製造方法および多層基板 |
-
2001
- 2001-04-10 JP JP2001111377A patent/JP3793421B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101814546B1 (ko) | 2014-09-19 | 2018-01-04 | 쿄세라 코포레이션 | 전자 소자 실장용 기판 및 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314027A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001339016A (ja) | 面実装型電子回路ユニット | |
| US8432033B2 (en) | Electronic device and manufacturing method therefor | |
| KR100459970B1 (ko) | 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기 | |
| WO1995008189A1 (fr) | Circuit multipuce | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP5417572B2 (ja) | チップ抵抗器とその製造方法 | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| KR20100039342A (ko) | 표면 장착 소자를 상호연결하기 위한 연결기 및 회로 기판 | |
| JPH10294418A (ja) | 半導体装置 | |
| JPH11163501A (ja) | 電子部品の実装方法、およびその方法によって製造された電子回路装置 | |
| JP3793421B2 (ja) | 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 | |
| JP3482850B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3460559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| WO2020110578A1 (ja) | モジュール | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JP4667154B2 (ja) | 配線基板、電気素子装置並びに複合基板 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JP2000133658A (ja) | 電子部品の製造方法 | |
| JPH0458189B2 (ja) | ||
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2541494B2 (ja) | 半導体装置 | |
| JP3586867B2 (ja) | 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |