JP2002314027A - 面実装型電子回路ユニット - Google Patents

面実装型電子回路ユニット

Info

Publication number
JP2002314027A
JP2002314027A JP2001111377A JP2001111377A JP2002314027A JP 2002314027 A JP2002314027 A JP 2002314027A JP 2001111377 A JP2001111377 A JP 2001111377A JP 2001111377 A JP2001111377 A JP 2001111377A JP 2002314027 A JP2002314027 A JP 2002314027A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
circuit unit
electronic circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001111377A
Other languages
English (en)
Other versions
JP3793421B2 (ja
Inventor
Akihiko Inoue
明彦 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2001111377A priority Critical patent/JP3793421B2/ja
Publication of JP2002314027A publication Critical patent/JP2002314027A/ja
Application granted granted Critical
Publication of JP3793421B2 publication Critical patent/JP3793421B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 小型化に好適で製造の簡単なシールドカバー
付き面実装型電子回路ユニットを提供すること。 【解決手段】 アルミナ材料からなる方形平板状の基板
１上に、抵抗やコンデンサ等の回路素子３と導電パター
ンを薄膜形成すると共に、トランジスタやダイオード等
の半導体ベアチップ４をワイヤーボンディングし、導電
パターンの一部を基板１の縁部に露出させてアースパタ
ーン５を形成する。この基板１のアースパターン５を除
く領域に絶縁性接着剤６をポッティングすると共に、ア
ースパターン５上に導電性接着剤７を塗布した後、これ
ら絶縁性接着剤６と導電性接着剤７をほぼ同じ硬化条件
で硬化させることにより、基板１上に絶縁性接着剤６と
導電性接着剤７の接着力でシールドカバー２を取り付
け、シールドカバー２とアースパターン５を導電性接着
剤７を介して電気的に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、母基板（プリント
基板）上の半田ランドに半田付けすることによって実装
される面実装型電子回路ユニットに係り、特に、シール
ドカバーを付設した面実装型電子回路ユニットに関す
る。
【０００２】
【従来の技術】一般的に、この種の面実装型電子回路ユ
ニットは、基板上にチップ抵抗やチップコンデンサある
いはトランジスタ等の回路部品を半田付けすると共に、
該基板の端面に複数の端面電極を設けることによって構
成されており、必要に応じて回路部品をシールドカバー
で覆うように構成された面実装型電子回路ユニットも知
られている。このシールドカバーは金属板を箱形状に折
り曲げ形成したもので、周縁に折り曲げ形成された脚片
を端面電極の一部に半田付けすることにより、回路部品
を覆うように基板に取り付けられている。
【０００３】このように概略構成された面実装型電子回
路ユニットは、基板の端面に露出する端面電極を母基板
上の半田ランドに半田付けすることによって実装される
ため、基板の端面から突出するリード端子を母基板のス
ルーホールに半田付けするリード付き電子部品に比べる
と、実装密度を大幅に高めることができるという利点が
あり、今後ますます需要が高まる傾向にある。
【０００４】
【発明が解決しようとする課題】ところで近年、チップ
抵抗やチップコンデンサ等の回路部品を小形化する技術
は著しく進歩しており、例えば外形寸法が0.6×0.3mm程
度の超小形のチップ抵抗やチップコンデンサも実用化さ
れている。したがって、前述した従来技術においても、
このような小形のチップ部品やトランジスタ等を使用
し、これらの回路部品を部品間ピッチを狭めた状態で基
板上に実装すれば、面実装型電子回路ユニットをある程
度までは小型化することが可能となる。
【０００５】しかしながら、チップ部品やトランジスタ
等の回路部品の小形化には限界があり、しかも、多数の
回路部品を基板上に搭載する際に、各回路部品の半田付
け部分が短絡しないようにしなければならないため、部
品間ピッチを狭めるのにも限界があり、これらのことが
面実装型電子回路ユニットの更なる小型化を妨げる要因
となっていた。また、面実装型電子回路ユニットが小型
化されていくと、それに伴って基板とシールドカバーの
外形寸法も小形になるため、基板にシールドカバーを取
り付ける作業が困難になるという製造上の問題も発生す
る。
【０００６】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適で製造
の簡単なシールドカバー付きの面実装型電子回路ユニッ
トを提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の面実装型電子回路ユニットでは、アース
パターンを有する基板上に薄膜形成された回路素子とワ
イヤーボンディングされた半導体ベアチップとが搭載さ
れ、前記アースパターンに導電性接着剤が塗布されると
共に、前記回路素子と前記半導体ベアチップを被覆する
ように絶縁性接着剤がポッティングされ、シールドカバ
ーがこれら導電性接着剤と絶縁性接着剤を介して前記基
板に接合されているように構成した。
【０００８】このような構成によれば、基板上に薄膜技
術等を用いて搭載された回路素子と半導体ベアチップが
絶縁性接着剤によって封止されるため、基板上に必要と
される回路部品を高精度かつ高密度に実装することがで
き、しかも、シールドカバーがこの絶縁性接着剤とアー
スパターンに塗布された導電性接着剤とを介して基板に
接合されるため、シールドカバーを基板に強固に取り付
けることができると共に、シールドカバーとアースパタ
ーンとを確実に導通させることができる。
【０００９】上記の構成において、導電性接着剤と絶縁
性接着剤は種々のものを選択可能であるが、これら導電
性接着剤と絶縁性接着剤として互いの硬化条件が略等し
いものを使用すると、シールドカバーを基板に取り付け
る工程が著しく簡略化されて好ましい。
【００１０】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図１は本発明の実施形態例
に係る面実装型電子回路ユニットの断面図、図２は該電
子回路ユニットの分解斜視図、図３は該電子回路ユニッ
トの製造工程を示す説明図である。
【００１１】図１と図２に示すように、本実施形態例に
係る面実装型電子回路ユニットは、アルミナ材料からな
る基板１と、この基板１上に搭載された後述の回路部品
を被覆するシールドカバー２とを備えており、図示せぬ
母基板上に半田付けされて実装される小形の面実装部品
となっている。基板１は方形平板状に形成されており、
大版基板を短冊状基板に分割した後、この短冊状基板を
さらに細分割することによって得られる。シールドカバ
ー２は金属板を断面コ字状にフォーミングしたもので、
基板１とほぼ同じ大きさに設定されている。この基板１
の表面には、抵抗やコンデンサ等の回路素子３が蒸着や
スパッタリング等の薄膜技術を用いて形成されると共
に、トランジスタやダイオード等の半導体ベアチップ４
がワイヤーボンディングされており、これら回路素子３
と半導体ベアチップ４を接続する図示せぬ導電パターン
も薄膜形成されている。この導電パターンは基板１の縁
部まで延びて複数の端面電極となっており、これら端面
電極の一部は基板１の四隅でアースパターン５を形成し
ている。
【００１２】基板１上のアースパターン５を除く領域に
は絶縁性接着剤６がポッティングされており、回路素子
３と半導体ベアチップ４はこの絶縁性接着剤６によって
封止されている。また、アースパターン５上には導電性
接着剤７が塗布されており、これら絶縁性接着剤６と導
電性接着剤７の接着力によって前述したシールドカバー
２が基板１上に取り付けられている。ここで、絶縁性接
着剤６はエポキシ樹脂やウレタン樹脂等の熱硬化性樹脂
からなり、硬化後の接着強度が高いという性質を有して
いる。一方、導電性接着剤７はエポキシ樹脂やウレタン
樹脂等の熱硬化性樹脂中にＡｇ等の導電性粒子を混入し
たもので、絶縁性接着剤６に比べると接着強度は低いと
いう性質を有している。したがって、シールドカバー２
は導電性接着剤７を介してアースパターン５に導通さ
れ、この導通状態が絶縁性接着剤６の高い接着力によっ
て維持されることになる。なお、本実施形態例では、互
いの硬化条件（例えば、硬化温度：約１５０°Ｃ、硬化
時間：約１０分）が略等しい絶縁性接着剤６と導電性接
着剤７を使用している。
【００１３】次に、上記の如く構成された面実装型電子
回路ユニットの製造工程について主として図３を用いて
説明する。
【００１４】まず、縦横に格子状に延びる分割溝が刻設
されたアルミナ材料からなる大版基板を準備し、図３
（ａ）に示すように、この大版基板１Ａ上に抵抗やコン
デンサ等の回路素子３やアースパターン５等を含む導電
パターンを薄膜形成すると共に、トランジスタやダイオ
ード等の半導体ベアチップ４をワイヤーボンディングす
る。次に、大版基板１Ａを一方向の分割溝に沿って切断
して複数の短冊状基板を得た後、図３（ｂ）に示すよう
に、この短冊状基板１Ｂ上のアースパターン５を除く領
域に絶縁性接着剤６をポッティングすると共に、アース
パターン５上に導電性接着剤７を塗布する。次に、図３
（ｃ）に示すように、短冊状基板１Ｂの上からシールド
カバー２を被せ、このシールドカバー２によって絶縁性
接着剤６を押し広げると共に、シールドカバー２の下端
を各アースパターン５に押し付ける。そして、この状態
で絶縁性接着剤６と導電性接着剤７を所定の硬化条件
（硬化温度：約１５０°Ｃ、硬化時間：約１０分）で硬
化させることにより、シールドカバー２を絶縁性接着剤
６と導電性接着剤７の接着力で基板１上に取り付けると
共に、シールドカバー２を導電性接着剤７を介してアー
スパターン５と電気的に接続する。最後に、短冊状基板
１Ｂを他方の分割溝に沿って複数の基板１に細分割する
ことにより、図１に示すような個々の基板１にシールド
カバー２が取り付けられた面実装型電子回路ユニットが
得られる。
【００１５】このように構成された実施形態例にあって
は、基板１上に薄膜技術等を用いて搭載された回路素子
３と半導体ベアチップ４が絶縁性接着剤６によって覆わ
れているため、基板１上に必要とされる回路部品を高精
度かつ高密度に実装することができ、回路素子３の損傷
やワイヤーの断線を絶縁性接着剤６によって保護するこ
とができる。また、シールドカバー２とアースパターン
５間を導通する導電性接着剤７の接着力が絶縁性接着剤
６の高い接着力によって補完されるため、シールドカバ
ー２を基板１に強固に取り付けることができると共に、
シールドカバー２とアースパターン５とを確実に導通さ
せることができる。さらに、絶縁性接着剤６と導電性接
着剤７として互いの硬化条件が略等しいものを使用した
ため、これら絶縁性接着剤６と導電性接着剤７を同時に
硬化させることができ、その分、シールドカバー２を基
板１に取り付ける工程を著しく簡略化することができ
る。
【００１６】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
【００１７】基板上に薄膜形成した回路素子とワイヤー
ボンディングした半導体ベアチップを封止するように絶
縁性接着剤をポッティングし、この絶縁性接着剤に被着
したシールドカバーを導電性接着剤を介して基板のアー
スパターンに導通させたため、基板上に必要とされる回
路部品を高精度かつ高密度に実装することができ、しか
も、シールドカバーを基板に強固に取り付けることがで
きると共に、シールドカバーとアースパターンとを確実
に導通させることができ、それゆえ、小型化に好適で製
造の簡単な面実装型電子回路ユニットを提供することが
できる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る面実装型電子回路ユ
ニットの断面図である。
【図２】該電子回路ユニットの分解斜視図である。
【図３】該電子回路ユニットの製造工程を示す説明図で
ある。
【符号の説明】
１ 基板 １Ａ 大版基板 １Ｂ 短冊状基板 ２ シールドカバー ３ 回路素子 ４ 半導体ベアチップ ５ アースパターン ６ 絶縁性接着剤 ７ 導電性接着剤

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 アースパターンを有する基板上に薄膜形
    成された回路素子とワイヤーボンディングされた半導体
    ベアチップとが搭載され、前記アースパターンに導電性
    接着剤が塗布されると共に、前記回路素子と前記半導体
    ベアチップを被覆するように絶縁性接着剤がポッティン
    グされ、シールドカバーがこれら導電性接着剤と絶縁性
    接着剤を介して前記基板に接合されていることを特徴と
    する面実装型電子回路ユニット。
  2. 【請求項２】 請求項１の記載において、前記導電性接
    着剤と前記絶縁性接着剤の硬化条件が略等しく設定され
    ていることを特徴とする面実装型電子回路ユニット。
JP2001111377A 2001-04-10 2001-04-10 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法 Expired - Fee Related JP3793421B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001111377A JP3793421B2 (ja) 2001-04-10 2001-04-10 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001111377A JP3793421B2 (ja) 2001-04-10 2001-04-10 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法

Publications (2)

Publication Number Publication Date
JP2002314027A true JP2002314027A (ja) 2002-10-25
JP3793421B2 JP3793421B2 (ja) 2006-07-05

Family

ID=18962992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001111377A Expired - Fee Related JP3793421B2 (ja) 2001-04-10 2001-04-10 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法

Country Status (1)

Country Link
JP (1) JP3793421B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147572A (ja) * 2006-12-13 2008-06-26 Shinko Electric Ind Co Ltd シールドケース付パッケージ
JP2010251560A (ja) * 2009-04-16 2010-11-04 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2010258370A (ja) * 2009-04-28 2010-11-11 Omron Corp 電子部品実装装置及びその製造方法
US8247898B2 (en) 2009-02-18 2012-08-21 Panasonic Corporation Semiconductor device and semiconductor device mounted structure
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP2023098803A (ja) * 2021-12-29 2023-07-11 エーエーシー オプティックス （ナンネイ） カンパニーリミテッド 携帯電話用カメラモジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3196940B1 (en) 2014-09-19 2019-07-10 KYOCERA Corporation Substrate for mounting electronic element, and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147572A (ja) * 2006-12-13 2008-06-26 Shinko Electric Ind Co Ltd シールドケース付パッケージ
US8247898B2 (en) 2009-02-18 2012-08-21 Panasonic Corporation Semiconductor device and semiconductor device mounted structure
JP2010251560A (ja) * 2009-04-16 2010-11-04 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2010258370A (ja) * 2009-04-28 2010-11-11 Omron Corp 電子部品実装装置及びその製造方法
US9093282B2 (en) 2009-04-28 2015-07-28 Omron Corporation Electronic component mounting device and method for producing the same
WO2012165111A1 (ja) * 2011-05-31 2012-12-06 株式会社村田製作所 多層基板の製造方法および多層基板
JP2023098803A (ja) * 2021-12-29 2023-07-11 エーエーシー オプティックス （ナンネイ） カンパニーリミテッド 携帯電話用カメラモジュール

Also Published As

Publication number Publication date
JP3793421B2 (ja) 2006-07-05

Similar Documents

Publication Publication Date Title
JP2001339016A (ja) 面実装型電子回路ユニット
US11476172B2 (en) Radio frequency module
WO2018181708A1 (ja) モジュール
US20060154533A1 (en) Printed-circuit board and circuit unit incorporating the circuit board
US20040120127A1 (en) Compact circuit module having high mounting accuracy and method of manufacturing the same
JP3482850B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3793421B2 (ja) 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
KR100419359B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2512828B2 (ja) チップ部品の実装方法
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
JP3232723B2 (ja) 電子回路装置およびその製造方法
JPH02134890A (ja) 回路素子実装基板
JP2001339137A (ja) 面実装型電子回路ユニット
JPH11251497A (ja) 電子回路モジュール
JPH0458189B2 (ja)
JPH0878954A (ja) 発振器およびその製造方法
JPH06152114A (ja) 電気回路配線基板及びその製造方法並びに電気回路装置
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
JP2879503B2 (ja) 面実装型電子回路装置
JPH09307202A (ja) 混成集積回路
JPS60143618A (ja) 電子部品
JP2858252B2 (ja) 表面実装用電子部品の電極構造
JP2003007899A (ja) 半導体装置及びその製造方法
JP3109655B2 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees